JPH0263542U - - Google Patents
Info
- Publication number
- JPH0263542U JPH0263542U JP14328988U JP14328988U JPH0263542U JP H0263542 U JPH0263542 U JP H0263542U JP 14328988 U JP14328988 U JP 14328988U JP 14328988 U JP14328988 U JP 14328988U JP H0263542 U JPH0263542 U JP H0263542U
- Authority
- JP
- Japan
- Prior art keywords
- hole
- integrated circuit
- wiring structure
- electrodes
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第１図は、本考案の一実施例を示す縦断面図で
ある。第２図は、従来の集積回路の配線構造例を
示す縦断面図である。 １……サブストレート、２……第１層電極、３
……第１層絶縁膜、４……第２層電極、５……電
２層絶縁膜、６……電３層電極、７……スルーホ
ール、８ａ，８ｂ……階段状スルーホールの穴、
９……層間接続部。
ある。第２図は、従来の集積回路の配線構造例を
示す縦断面図である。 １……サブストレート、２……第１層電極、３
……第１層絶縁膜、４……第２層電極、５……電
２層絶縁膜、６……電３層電極、７……スルーホ
ール、８ａ，８ｂ……階段状スルーホールの穴、
９……層間接続部。
Claims (1)
- 多層膜構造になつている集積回路の異なる層の
電極間を接続する配線構造において、互いに接続
しようとする部分の電極間に、各層における穴径
寸法を表面層に近いほど大きくした階段状のスル
ーホールを形成し、前記スルーホールに導体金層
を堆積させて、前記電極を接続する層間接続部を
設けることを特徴とする集積回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328988U JPH0263542U (ja) | 1988-11-01 | 1988-11-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14328988U JPH0263542U (ja) | 1988-11-01 | 1988-11-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263542U true JPH0263542U (ja) | 1990-05-11 |
Family
ID=31409977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14328988U Pending JPH0263542U (ja) | 1988-11-01 | 1988-11-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263542U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927547A (ja) * | 1995-07-03 | 1997-01-28 | Lg Semicon Co Ltd | 半導体素子の多層配線及び形成方法 |
| JP2018174350A (ja) * | 2013-02-27 | 2018-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022078929A (ja) * | 2020-11-13 | 2022-05-25 | 新光電気工業株式会社 | 基板固定装置、静電チャック及び静電チャックの製造方法 |
-
1988
- 1988-11-01 JP JP14328988U patent/JPH0263542U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927547A (ja) * | 1995-07-03 | 1997-01-28 | Lg Semicon Co Ltd | 半導体素子の多層配線及び形成方法 |
| JP2018174350A (ja) * | 2013-02-27 | 2018-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022078929A (ja) * | 2020-11-13 | 2022-05-25 | 新光電気工業株式会社 | 基板固定装置、静電チャック及び静電チャックの製造方法 |