JP2015187902A5 - 半導体装置 - Google Patents

Claims (7)

1. 第１乃至第５のトランジスタと、
   第１及び第２のノードと、
   容量素子と、
   ビット線と、
   電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記ビット線に電気的に接続され、
   前記第１のノードは、前記容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第５のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記ビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記容量素子の第２の電極に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記第４のトランジスタを介して前記ビット線に電気的に接続される、ことを特徴とする半導体装置。
2. 第１乃至第５のトランジスタと、
   第１及び第２のノードと、
   容量素子と、
   第１及び第２のビット線と、
   電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第１のノードは、前記容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第５のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記容量素子の第２の電極に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記第４のトランジスタを介して前記第２のビット線に電気的に接続される、ことを特徴とする半導体装置。
3. 第１乃至第５のトランジスタと、
   第１及び第２のノードと、
   容量素子と、
   第１乃至第３のビット線と、
   電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第１のノードは、前記容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第５のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記第２のビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記容量素子の第２の電極に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記第４のトランジスタを介して前記第３のビット線に電気的に接続される、ことを特徴とする半導体装置。
4. 第１乃至第４のトランジスタと、
   第１及び第２のノードと、
   第１及び第２の容量素子と、
   ビット線と、電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記ビット線に電気的に接続され、
   前記第１のノードは、前記第１の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第２の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第４のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記ビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記第１の容量素子の第２の電極に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの他方は、前記ビット線に電気的に接続されることを特徴とする半導体装置。
5. 第１乃至第４のトランジスタと、
   第１及び第２のノードと、
   第１及び第２の容量素子と、
   第１及び第２のビット線と、電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第１のノードは、前記第１の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第２の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第４のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記第１の容量素子の第２の電極に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの他方は、前記第２のビット線に電気的に接続されることを特徴とする半導体装置。
6. 第１乃至第４のトランジスタと、
   第１及び第２のノードと、
   第１及び第２の容量素子と、
   第１乃至第３のビット線と、電源線と、を有し、
   前記第１のノードは、前記第１のトランジスタを介して、前記第１のビット線に電気的に接続され、
   前記第１のノードは、前記第１の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第２の容量素子の第１の電極に電気的に接続され、
   前記第１のノードは、前記第４のトランジスタのゲートに電気的に接続され、
   前記第２のノードは、前記第２のトランジスタを介して、前記第２のビット線に電気的に接続され、
   前記第２のノードは、前記第３のトランジスタを介して、第１の電位が与えられ、
   前記第２のノードは、前記第１の容量素子の第２の電極に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの一方は、前記電源線に電気的に接続され、
   前記第４のトランジスタのソース及びドレインの他方は、前記第３のビット線に電気的に接続されることを特徴とする半導体装置。
7. 請求項１乃至６のいずれか一項において、
   前記第１乃至第３のトランジスタは、半導体層に酸化物半導体を有する、ことを特徴とする半導体装置。