JP2020004845A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2020004845A
JP2020004845A JP2018122894A JP2018122894A JP2020004845A JP 2020004845 A JP2020004845 A JP 2020004845A JP 2018122894 A JP2018122894 A JP 2018122894A JP 2018122894 A JP2018122894 A JP 2018122894A JP 2020004845 A JP2020004845 A JP 2020004845A
Authority
JP
Japan
Prior art keywords
metal wiring
wiring layer
layer
lower metal
upper metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018122894A
Other languages
Japanese (ja)
Other versions
JP7279306B2 (en
Inventor
駿 北澤
Shun Kitazawa
駿 北澤
藤田　貴志
Takashi Fujita
貴志 藤田
貴志 木津
Takashi Kizu
貴志 木津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2018122894A priority Critical patent/JP7279306B2/en
Publication of JP2020004845A publication Critical patent/JP2020004845A/en
Application granted granted Critical
Publication of JP7279306B2 publication Critical patent/JP7279306B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】材質の応力に起因したシリコン基材もしくはガラス基材へのクラックや割れ欠け等の不具合を抑制しつつ、抵抗値を増大させることのない配線基板を提供することを課題とする。【解決手段】シリコン基材もしくはガラス基材１０１上の少なくとも一方の面に、無機化合物からなる一層以上の無機密着層１０２を有し、該無機密着層上に電気めっきからなる下層金属配線層１０３を有し、さらにその上に一層以上の電気めっきからなる上層金属配線層１０４を有しており、前記下層金属配線層１０３と上層金属配線層１０４は、互いの端辺が重ならない多段構造である配線基板。【選択図】図１PROBLEM TO BE SOLVED: To provide a wiring board which does not increase a resistance value while suppressing defects such as cracks and cracks in a silicon base material or a glass base material caused by stress of a material. SOLUTION: A lower metal wiring layer 103 having one or more inorganic adhesive layers 102 made of an inorganic compound on at least one surface of a silicon base material or a glass base material 101 and being electroplated on the inorganic adhesive layer. The lower metal wiring layer 103 and the upper metal wiring layer 104 have a multi-stage structure in which the ends of the lower metal wiring layer 103 and the upper metal wiring layer 104 do not overlap each other. A wiring board. [Selection diagram] Fig. 1

Description

本発明は半導体装置等に用いられる配線基板に関するものである。   The present invention relates to a wiring board used for a semiconductor device or the like.

半導体チップ、および、外部接続用部材を用いた半導体装置が、画像処理、通信、車載などのさまざまな分野で用いられている。また、半導体装置の高性能化、小型軽量化が進む中で、半導体装置に用いられる半導体配線基板においても小型化、多ピン化、外部端子のファインピッチ化が求められており、そのため高密度配線基板の要求が高まっている。   Semiconductor devices using semiconductor chips and external connection members are used in various fields such as image processing, communication, and vehicle mounting. In addition, as the performance and size and weight reduction of semiconductor devices are increasing, semiconductor wiring boards used in semiconductor devices are also required to be smaller, have more pins, and have finer pitches of external terminals. There is a growing demand for substrates.

配線基板の内層部材であるコア材料には、従来、ガラスエポキシ樹脂に代表される有機コア材料が用いられてきたが、近年はシリコンやガラスなどの無機コア材料が注目を浴びている。ガラスやシリコンは、有機コア材料と比べ、平坦かつ平滑な基板ができることから微細配線形成に適し、吸湿時や加熱時の変形が少なく、また、絶縁性に優れ、電気的に優位であることが挙げられる。   Conventionally, an organic core material typified by a glass epoxy resin has been used as a core material as an inner layer member of a wiring board, but in recent years, inorganic core materials such as silicon and glass have attracted attention. Compared to organic core materials, glass and silicon are suitable for forming fine wiring because they can produce a flat and smooth substrate, have less deformation during moisture absorption and heating, have excellent insulation properties, and are electrically superior. No.

しかしながら、シリコンやガラス等の材料は寸法安定性、平坦性、電気的特性に優れているものの、シリコン、ガラス基板へ金属配線層を形成した際に、材質の線膨張係数の差による引張／圧縮歪みにより、シリコン、ガラス基板上の金属配線層周辺で亀裂(クラック)を生じることがある。   However, although materials such as silicon and glass are excellent in dimensional stability, flatness, and electrical characteristics, when a metal wiring layer is formed on a silicon or glass substrate, tensile / compression due to a difference in linear expansion coefficient of the material. The strain may cause cracks around the metal wiring layer on the silicon or glass substrate.

特にシリコン、ガラス基板の表面と金属配線層の端部接点箇所に応力が集中し、シリコン、ガラス基板にクラックが生じることが確認されている。   In particular, it has been confirmed that stress concentrates on the surface of the silicon or glass substrate and the end contact point of the metal wiring layer, and cracks occur on the silicon or glass substrate.

シリコン、ガラス基板と貫通孔電極、金属パッド、金属配線層周辺におけるクラックの抑制には、貫通孔電極、金属パッド、金属配線層の厚みを薄化させて引張／圧縮歪みを低減させることが効果的であるが、貫通孔電極、金属パッド、金属配線層が薄くなることで、電気抵抗値が増大することにより、電気的特性が低下するといった問題がある。   To suppress cracks around silicon, glass substrates and through-hole electrodes, metal pads, and metal wiring layers, it is effective to reduce the thickness of through-hole electrodes, metal pads, and metal wiring layers to reduce tensile / compression strain. However, there is a problem that the electrical characteristics are reduced due to an increase in the electrical resistance value due to the thinning of the through-hole electrode, the metal pad, and the metal wiring layer.

特許第５９０４５５６号公報Japanese Patent No. 5904556

本発明は、以上の事情の下になされ、電気抵抗値の増大による電気的特性を低下させることなく、半導体パッケージ基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を備えた配線基板を提供することを目的とする。   The present invention has been made in view of the above circumstances, and has a structure for suppressing cracks, cracks, and chipping occurring in a core material around a metal wiring layer of a semiconductor package substrate without deteriorating electric characteristics due to an increase in electric resistance. It is an object of the present invention to provide a wiring board provided with the above.

上記課題を解決するために、本発明の請求項１の発明は、
シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一層以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し、さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であることを特徴とする配線基板である。 In order to solve the above problems, the invention of claim 1 of the present invention
At least one surface on a silicon substrate or a glass substrate has one or more inorganic adhesive layers made of an inorganic compound, and has a lower metal wiring layer made of electroplating on the inorganic adhesive layer. It has an upper metal wiring layer composed of one or more electroplatings on the upper side,
The wiring board is characterized in that the lower metal wiring layer and the upper metal wiring layer have a multistage structure in which the edges of both layers do not overlap.

これにより、金属配線と前記シリコン基材もしくはガラス基材との異種材料による線膨
張係数による応力差を低減させることで、配線基板の金属配線層周辺に発生するクラック、割れ、欠けを抑制することができる。 Thereby, by reducing the stress difference due to the linear expansion coefficient due to the dissimilar material between the metal wiring and the silicon base material or the glass base material, it is possible to suppress cracks, cracks, and chipping occurring around the metal wiring layer of the wiring board. Can be.

本発明の請求項２の発明は、
前記基材が、その表裏を貫通する貫通孔を有し、
前記貫通孔の内壁には、前記無機密着層および前記下層金属配線層が積層され、
前記下層金属配線層上に前記上層金属配線層を有することを特徴とする請求項１に記載の配線基板である。 The invention of claim 2 of the present invention
The base material has a through hole penetrating the front and back,
On the inner wall of the through hole, the inorganic adhesion layer and the lower metal wiring layer are stacked,
The wiring board according to claim 1, wherein the upper metal wiring layer is provided on the lower metal wiring layer.

本発明の請求項３の発明は、
前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａとなることを特徴とする請求項１または２に記載の配線基板である。 The invention of claim 3 of the present invention provides:
3. The width A of the upper metal wiring in the plan view of the upper metal wiring layer satisfies A> a with respect to the width A of the lower metal wiring in the plan view of the lower metal wiring layer. 4. It is a wiring board of description.

本発明の請求項４の発明は、
前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＜ａとなることを特徴とする請求項１または２に記載の配線基板である。 The invention of claim 4 of the present invention provides:
3. The method according to claim 1, wherein an upper metal wiring width a in the plan view of the upper metal wiring layer is A <a with respect to a lower metal wiring width A in a plan view of the lower metal wiring layer. It is a wiring board of description.

本発明の請求項５の発明は、
前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする請求項１または２に記載の配線基板である。 The invention of claim 5 of the present invention provides:
The upper metal wiring width a in plan view of the upper metal wiring layer is A> a and A <a in a part of the lower metal wiring width A in plan view of the lower metal wiring layer. A wiring board according to claim 1 or 2.

上記のようにすることにより、金属配線層全体の体積が増加することで電気抵抗値が低下する。なおかつ、前記下層金属配線層の配線厚みが薄くできることで、前記シリコン基材もしくはガラス基材と金属配線層の端部接点での応力緩和が可能となり、前記シリコン基材もしくはガラス基材へのクラック等の不具合を抑制することができる。
その結果、前記シリコン基材もしくはガラス基材へのクラックや割れ欠け等の不具合を抑制しつつ、電気的特性の劣化を抑えることができる。 By doing so, the volume of the entire metal wiring layer increases, and the electric resistance value decreases. Further, since the wiring thickness of the lower metal wiring layer can be reduced, stress can be relaxed at an end contact between the silicon base material or the glass base material and the metal wiring layer, and cracks on the silicon base material or the glass base material can be achieved. And the like can be suppressed.
As a result, it is possible to suppress the deterioration of the electrical characteristics while suppressing defects such as cracks and cracks in the silicon base material or the glass base material.

本発明によれば、シリコン基材もしくはガラス基材へのクラックや割れ欠けを抑制し、かつ電気抵抗値の増大による電気的特性の低下を回避可能な配線基板が提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the wiring board which can suppress the crack and a crack in a silicon base material or a glass base material and can avoid the fall of an electrical characteristic by the increase in an electrical resistance value can be provided.

本発明の第１の形態の一例を示す断面視模式図。FIG. 1 is a schematic cross-sectional view illustrating an example of a first embodiment of the present invention. 本発明の第２の形態の一例を示す断面視模式図。FIG. 4 is a schematic cross-sectional view showing an example of a second embodiment of the present invention. 本発明の第３の形態の一例を示す平面視模式図。FIG. 9 is a schematic plan view illustrating an example of a third embodiment of the present invention. 本発明の第４の形態の一例を示す平面視模式図。FIG. 9 is a schematic plan view illustrating an example of a fourth embodiment of the present invention. 本発明の第５の形態の一例を示す平面視模式図。FIG. 14 is a schematic plan view illustrating an example of a fifth embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention. 本発明の一実施形態における配線基板の製造工程を示す模式図。FIG. 4 is a schematic view illustrating a manufacturing process of the wiring board according to the embodiment of the present invention.

以下、本発明の実施の形態を、図面を用いて説明する。なお本発明はこれらの実施形態のみに限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the present invention is not limited to only these embodiments.

図１は本発明の効果を得るための一例として第1の形態を示す断面模式図となっている。
図１に示すように、シリコン基材もしくはガラス基材１０１の表裏面に、少なくとも一層以上の無機密着層１０２が形成され、さらに無機密着層１０２直上に、下層金属配線層１０３、上層金属配線層１０４が積層されており、下層金属配線層１０３と上層金属配線層１０４は、その端辺が重ならず、段差を生じており、いわゆる多段構造形状になっている。
これにより、金属配線と前記シリコン基材もしくはガラス基材１０１との異種材料による線膨張係数による応力差を低減させることで、配線基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を得ることができる。 FIG. 1 is a schematic sectional view showing a first embodiment as an example for obtaining the effect of the present invention.
As shown in FIG. 1, at least one or more inorganic adhesive layers 102 are formed on the front and back surfaces of a silicon substrate or a glass substrate 101, and a lower metal wiring layer 103 and an upper metal wiring layer The lower metal wiring layer 103 and the upper metal wiring layer 104 do not overlap at their edges and have a step, so that they have a so-called multi-stage structure.
This reduces a stress difference due to a linear expansion coefficient due to a different material between the metal wiring and the silicon base material or the glass base material 101, so that cracks, cracks, and chipping generated in the core material around the metal wiring layer of the wiring board are reduced. Can be obtained.

また、このような構造にすることにより、前記シリコン基材もしくはガラス基材１０１においてクラックが生じやすい箇所である前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３との端部接点が多段構造であることで、材質応力差によるクラックの発生を抑制することができる。かつ、前記上層金属配線層１０４により金属配線全体の体積が増加することで電気抵抗値を下げることが出来るため、電気特性の劣化を回避することが可能となる。   Further, with such a structure, the end contact between the silicon base material or the glass base material 101 and the lower metal wiring layer 103, where cracks are likely to occur in the silicon base material or the glass base material 101, is formed. With the multi-stage structure, generation of cracks due to a difference in material stress can be suppressed. In addition, the electrical resistance can be reduced by increasing the volume of the entire metal wiring by the upper metal wiring layer 104, so that deterioration of electrical characteristics can be avoided.

図２に、本発明の第２の形態に係る配線基板の断面を示す。
この配線基板は、脆性材料であるシリコン基材もしくはガラス基材１０１に、この基材１０１を貫通する貫通孔１０５が穿設され、前記シリコン基材もしくはガラス基材１０１の両面および前記貫通孔内壁上に、無機密着層１０２が形成されている。そして前記無機密着層１０２直上に、電気めっきによって下層金属配線層１０３が形成され、さらに前記下層金属配線層１０３直上に、電気めっきにより上層金属配線層１０４が形成されている。 FIG. 2 shows a cross section of a wiring board according to a second embodiment of the present invention.
In this wiring board, a through-hole 105 penetrating through the base material 101 is formed in a silicon base material or a glass base material 101 which is a brittle material, and both surfaces of the silicon base material or the glass base material 101 and the inner wall of the through-hole are formed. An inorganic adhesion layer 102 is formed thereon. A lower metal wiring layer 103 is formed directly on the inorganic adhesion layer 102 by electroplating, and an upper metal wiring layer 104 is formed on the lower metal wiring layer 103 by electroplating.

その後、前記下層金属配線層１０３が形成されていない箇所の前記無機密着層１０２が除去されることで、図２の構成を得る。なお、図２記載の前記無機密着層１０２および前記上記金属配線層１０４の層数および前記下層金属配線１０３および前記上記上層金属配線１０４の形状および厚みは、１つの例として図示したものであり、特に規定するものではない。   After that, the inorganic adhesion layer 102 in a portion where the lower metal wiring layer 103 is not formed is removed, thereby obtaining the configuration of FIG. The number of layers of the inorganic adhesion layer 102 and the metal wiring layer 104 and the shapes and thicknesses of the lower metal wiring 103 and the upper metal wiring 104 shown in FIG. 2 are shown as one example, It is not specified.

図３〜図５に、本発明の第３〜第５の形態をとる場合のそれぞれの（ａ）平面図および（ｂ）断面図を示す。   FIGS. 3 to 5 show (a) a plan view and (b) a sectional view, respectively, in the case where the third to fifth embodiments of the present invention are taken.

図３に示すように、本発明の第３の形態においては、下層金属配線層１０３のパターンが上層金属配線層１０４のパターンより大きく形成されており、図３（ａ）平面図では下層金属配線層１０３のパターンの端部が露出している。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、階段状の多段構造になっている。   As shown in FIG. 3, in the third embodiment of the present invention, the pattern of the lower metal wiring layer 103 is formed larger than the pattern of the upper metal wiring layer 104, and in the plan view of FIG. The end of the pattern of the layer 103 is exposed. In the (b) cross-sectional view of the line connecting F and F 'at the center, the lower metal wiring layer 103 and the upper metal wiring layer 104 have a step-like multi-stage structure.

また図４に示すように、本発明の第４の形態においては、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて形成されており、図４（ａ）平面図では下層金属配線層１０３のパターンは見えなくなっている。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、被覆状の多段構造になっている。   Further, as shown in FIG. 4, in the fourth embodiment of the present invention, the pattern of the lower metal wiring layer 103 is formed so as to be completely covered by the pattern of the upper metal wiring layer 104. In the figure, the pattern of the lower metal wiring layer 103 is not visible. In the cross-sectional view (b) of the line connecting F and F 'at the center, the lower metal wiring layer 103 and the upper metal wiring layer 104 have a multi-layer structure in a covering shape.

また図５に示すように、本発明の第５の形態においては、図５（ａ）平面図の中央部分では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて見えなくなっている。一方、図の両端部分ではホールパターンが形成され、ホールの中心には貫通孔１０５が形成されている。   As shown in FIG. 5, in the fifth embodiment of the present invention, the pattern of the lower metal wiring layer 103 is completely covered by the pattern of the upper metal wiring layer 104 in the center of the plan view of FIG. It is no longer visible. On the other hand, a hole pattern is formed at both ends of the figure, and a through hole 105 is formed at the center of the hole.

そして、中央のＦとＦ’を結ぶ線における（ｂ）断面図（左側の図）では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって覆われており、前記第４の形態と同様な被覆状の多段構造になっている。
一方、右端部のＧとＧ’を結ぶ線における（ｂ）断面図（右側の図）では、基板１０１上に無機密着層１０２、下層金属配線層１０３、上層金属配線層１０４が順に積層されて、貫通孔１０５を覆っている。ホールパターンの外周部では、前記第３の形態と同様な階段状の多段構造となっている。
このように、第５の形態においては２種類の多段構造が共存している形となっている。 In the (b) cross-sectional view (left drawing) of the line connecting F and F ′ at the center, the pattern of the lower metal wiring layer 103 is covered by the pattern of the upper metal wiring layer 104, and the fourth embodiment It has the same multi-layered structure as that described above.
On the other hand, in the (b) cross-sectional view (right drawing) of the line connecting G and G ′ at the right end, an inorganic adhesive layer 102, a lower metal wiring layer 103, and an upper metal wiring layer 104 are sequentially stacked on a substrate 101. , The through hole 105. The outer peripheral portion of the hole pattern has a step-like multi-stage structure similar to the third embodiment.
Thus, in the fifth embodiment, two types of multistage structures coexist.

本発明においては、下層金属配線層１０３直上に上層金属配線層１０４が形成されることにより、金属配線層全体の体積が増加することで電気抵抗の低下を図ることができる。また、シリコン基材もしくはガラス基材１０１と下層金属配線層１０３および上層金属配線層１０４が多段構造をとることで、前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３の端部接点におけるクラックの抑制が可能となる。   In the present invention, since the upper metal wiring layer 104 is formed immediately above the lower metal wiring layer 103, the volume of the entire metal wiring layer increases, so that the electric resistance can be reduced. In addition, since the silicon base material or glass base material 101, the lower metal wiring layer 103, and the upper metal wiring layer 104 have a multi-stage structure, an end contact between the silicon base material or the glass base material 101 and the lower metal wiring layer 103 is formed. Can be suppressed.

＜実施例１＞
まず、本発明の第３の形態を得るための実施例を、図６〜図１３を用いて説明する。 <Example 1>
First, an example for obtaining the third embodiment of the present invention will be described with reference to FIGS.

（ガラス基材の形成）
本発明の実施例１として、図６〜図１３に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
As Example 1 of the present invention, a wiring board was manufactured by the steps shown in FIGS. A through-hole 202 having a hole diameter of 100 μm is formed on a glass core substrate 201 having a thickness of 0.3 mm, a size of 300 × 300 mm, and a coefficient of thermal expansion of 4 ppm / ° C. by a known technique, CO 2 laser, and annealing at 500 ° C. This removed the processing distortion (FIG. 6).

（無機密着層の形成）
続いて、図７に示すように、チタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 is formed by a sputtering process so as to have a thickness of 0.05 μm and a copper layer 204 is formed to have a thickness of 0.5 μm. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。
さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸−過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム−過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of lower metal wiring layer)
Subsequently, after a dry film resist 206 having a thickness of 25 μm was formed on both sides, the wiring pattern was patterned on both sides with a photomask and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). .
Further, a copper layer 204 having a thickness of 2 μm was formed as the lower metal wiring layer 207 by electroplating (FIG. 9), and after removing the dry film resist 206, the inorganic layer 102 was removed. , The copper layer 204 is removed with an etching solution composed of sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etching solution of potassium hydroxide and hydrogen peroxide, whereby a lower metal wiring layer 207 is formed on the glass. The obtained substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第３の形態では、図３に示すように、下層金属配線層１０３の配線パターン部分の寸法
幅を下層金属配線幅Ａとし、また上層金属配線層１０４の配線パターン部分の寸法幅を上層金属配線幅ａとする。この場合下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａの形態をとることとなる。下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅ａに対して、Ａ＞ａとなるように、パターニングを行い（図１１）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２)、ドライフィルムレジスト２０６を除去することで本発明の第３の形態における構造が得られた（図１３）。 (Formation of upper metal wiring layer)
In the third embodiment, as shown in FIG. 3, the dimensional width of the wiring pattern portion of the lower metal wiring layer 103 is defined as the lower metal wiring width A, and the dimensional width of the wiring pattern portion of the upper metal wiring layer 104 is defined as the upper metal wiring layer. Assume width a. In this case, the upper metal wiring width a takes the form of A> a with respect to the lower metal wiring width A. Using a dry film resist 206 on the lower metal wiring layer 207, patterning is performed so that A> a with respect to the lower metal wiring width a (FIG. 11), and electroplating is performed immediately on the lower metal wiring layer 207 by electroplating. After forming the upper metal wiring layer 208 of copper 4 μm (FIG. 12), the structure according to the third embodiment of the present invention was obtained by removing the dry film resist 206 (FIG. 13).

なお、図１３では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層２０８を多層化してもよい。   Although FIG. 13 shows an example in which the upper metal wiring layer 208 is a single layer, the upper metal wiring layer 208 may be further multilayered so as to obtain a desired electric resistance value.

上記実施例１に示す工程により、図３に示される形状の金属配線パターンが得られた。   The metal wiring pattern having the shape shown in FIG. 3 was obtained by the steps shown in Example 1 above.

＜実施例２＞
次に、本発明の第４の形態を得るための実施例を示す。 <Example 2>
Next, an example for obtaining the fourth embodiment of the present invention will be described.

（ガラス基材の形成）
本発明の実施例２として、図６〜図１０、および図１４〜１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
As Example 2 of the present invention, a wiring board was manufactured by the steps shown in FIGS. 6 to 10 and FIGS. A through-hole 202 having a hole diameter of 100 μm is formed on a glass core substrate 201 having a thickness of 0.3 mm, a size of 300 × 300 mm, and a coefficient of thermal expansion of 4 ppm / ° C. by a known technique, CO 2 laser, and annealing at 500 ° C. This removed the processing distortion (FIG. 6).

（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 is formed by a sputtering process to a thickness of 0.05 μm and a copper layer 204 is formed to a thickness of 0.5 μm, and then the nickel layer 205 is formed to a thickness of 0.2 μm. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸−過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム−過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of lower metal wiring layer)
Subsequently, after a dry film resist 206 having a thickness of 25 μm was formed on both sides, the wiring pattern was patterned on both sides with a photomask and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). . Further, a copper layer 204 having a thickness of 2 μm is formed as a lower metal wiring layer 207 by electroplating (FIG. 9). , The copper layer 204 is removed with an etching solution composed of sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etching solution of potassium hydroxide and hydrogen peroxide, whereby a lower metal wiring layer 207 is formed on the glass. The obtained substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第４の形態では、図４に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａとなるようにパターニングを行い（図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１５)、ドライフィルムレジスト２０６を除去することで本発明の第４の形態における構造が得られた（図１６）。 (Formation of upper metal wiring layer)
In the fourth embodiment, as shown in FIG. 4, since the upper metal wiring width a has a relation of A <a with respect to the lower metal wiring width A, the dry film resist 206 is formed on the lower metal wiring layer 207. Then, patterning is performed so that A <a with respect to the lower metal wiring width a (FIG. 14). After forming the upper metal wiring layer 208 of copper 4 μm directly on the lower metal wiring layer 207 by electroplating, (FIG. 15), the structure according to the fourth embodiment of the present invention was obtained by removing the dry film resist 206 (FIG. 16).

なお、図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。   Although FIG. 16 shows an example in which the upper metal wiring layer 208 is a single layer, the upper metal wiring layer may be further multilayered so as to obtain a desired electric resistance value.

上記第４の形態の工程により、図４に示される形状の金属配線が得られた。   Through the steps of the fourth embodiment, a metal wiring having the shape shown in FIG. 4 was obtained.

＜実施例３＞
次に、本発明の第５の形態を得るための実施例を示す。 <Example 3>
Next, an example for obtaining the fifth embodiment of the present invention will be described.

（ガラス基材の形成）
本発明の実施例３として、図６〜図１０、および図１４〜１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。 (Formation of glass substrate)
Example 3 As Example 3 of the present invention, a wiring board was manufactured by the steps shown in FIGS. 6 to 10 and FIGS. A through-hole 202 having a hole diameter of 100 μm is formed on a glass core substrate 201 having a thickness of 0.3 mm, a size of 300 × 300 mm, and a coefficient of thermal expansion of 4 ppm / ° C. by a known technique, CO 2 laser, and annealing at 500 ° C. This removed the processing distortion (FIG. 6).

（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。 (Formation of inorganic adhesion layer)
Subsequently, as shown in FIG. 7, a titanium layer 203 is formed by a sputtering process to a thickness of 0.05 μm and a copper layer 204 is formed to a thickness of 0.5 μm, and then the nickel layer 205 is formed to a thickness of 0.2 μm. It was formed by chemical plating so that

（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸−過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム−過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。 (Formation of lower metal wiring layer)
Subsequently, after a dry film resist 206 having a thickness of 25 μm was formed on both sides, the wiring pattern was patterned on both sides with a photomask and then developed with 1% sodium carbonate to obtain a patterned glass core substrate (FIG. 8). . Further, a copper layer 204 having a thickness of 2 μm is formed as a lower metal wiring layer 207 by electroplating (FIG. 9). , The copper layer 204 is removed with an etching solution composed of sulfuric acid and hydrogen peroxide, and the titanium layer 203 is removed with a mixed etching solution of potassium hydroxide and hydrogen peroxide, whereby a lower metal wiring layer 207 is formed on the glass. The obtained substrate was obtained (FIG. 10).

（上層金属配線層の形成）
第５の形態では、図５に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａかつ一部分がＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａかつ一部分においては、Ａ＞ａとなるようにパターニングを行い（図１１および図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２および図１５)、ドライフィルムレジスト２０６を除去することで本発明の第５の形態における構造が得られる（図１３及び図１６）。 (Formation of upper metal wiring layer)
In the fifth embodiment, as shown in FIG. 5, the upper metal wiring width a is A> a and a part is A <a with respect to the lower metal wiring width A. Using a dry film resist 206 thereon, patterning is performed so that A <a and, in part, A> a with respect to the lower metal wiring width a (FIGS. 11 and 14). After forming an upper metal wiring layer 208 of 4 μm copper by electroplating (FIGS. 12 and 15), the structure according to the fifth embodiment of the present invention is obtained by removing the dry film resist 206 (FIGS. 13 and 13). (FIG. 16).

なお、図１３及び図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。   Although FIGS. 13 and 16 show an example in which the upper metal wiring layer 208 is a single layer, the upper metal wiring layer may be further multilayered so as to obtain a desired electric resistance value.

上記第５の形態の工程により、図５に示される形状の金属配線が得られる。   Through the steps of the fifth embodiment, a metal wiring having the shape shown in FIG. 5 is obtained.

上記実施例１〜３のいずれかの構成を有することで、駆動周波数１ＧＨｚにおいて、ガラスコア基板にクラックが生じることがなく、伝送特性低下が生じない基板が得られた。   With the configuration of any one of Examples 1 to 3, at a driving frequency of 1 GHz, a glass core substrate was not cracked, and a substrate with no deterioration in transmission characteristics was obtained.

本発明の配線基板は、ガラスインターポーザ、ガラスコアＲＦモジュール等に有効である   The wiring board of the present invention is effective for a glass interposer, a glass core RF module, and the like.

１０１ シリコンもしくはガラスからなる基材
１０２ 無機密着層
１０３ 下層金属配線層
１０４ 上層金属配線層
１０５ 貫通孔
Ａ 下層金属配線幅
ａ 上層金属配線幅
２０１ ガラスコア基板
２０２ 貫通孔
２０３ チタン層
２０４ 銅層
２０５ ニッケル層
２０６ ドライフィルムレジスト
２０７ 下層金属配線層
２０８ 上層金属配線層 Reference Signs List 101 Base material made of silicon or glass 102 Inorganic adhesion layer 103 Lower metal wiring layer 104 Upper metal wiring layer 105 Through hole A Lower metal wiring width a Upper metal wiring width 201 Glass core substrate 202 Through hole 203 Titanium layer 204 Copper layer 205 Nickel Layer 206 Dry film resist 207 Lower metal wiring layer 208 Upper metal wiring layer

Claims (5)

シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一層以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し、さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であることを特徴とする配線基板。 At least one surface on a silicon substrate or a glass substrate has one or more inorganic adhesive layers made of an inorganic compound, and has a lower metal wiring layer made of electroplating on the inorganic adhesive layer. It has an upper metal wiring layer composed of one or more electroplatings on the upper side,
A wiring board, wherein the lower metal wiring layer and the upper metal wiring layer have a multi-stage structure in which the edges of both layers do not overlap. 前記基材が、その表裏を貫通する貫通孔を有し、
前記貫通孔の内壁には、前記無機密着層および前記下層金属配線層が積層され、
前記下層金属配線層上に前記上層金属配線層を有することを特徴とする請求項１に記載の配線基板。 The base material has a through hole penetrating the front and back,
On the inner wall of the through hole, the inorganic adhesion layer and the lower metal wiring layer are stacked,
The wiring board according to claim 1, further comprising the upper metal wiring layer on the lower metal wiring layer. 前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａとなることを特徴とする請求項１または２に記載の配線基板。   3. The width A of the upper metal wiring in the plan view of the upper metal wiring layer satisfies A> a with respect to the width A of the lower metal wiring in the plan view of the lower metal wiring layer. 4. The wiring board as described. 前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＜ａとなることを特徴とする請求項１または２に記載の配線基板。   3. The method according to claim 1, wherein an upper metal wiring width a in the plan view of the upper metal wiring layer is A <a with respect to a lower metal wiring width A in a plan view of the lower metal wiring layer. The wiring board as described. 前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする請求項１または２に記載の配線基板。   The upper metal wiring width a in plan view of the upper metal wiring layer is A> a and A <a in a part of the lower metal wiring width A in plan view of the lower metal wiring layer. The wiring board according to claim 1.
JP2018122894A 2018-06-28 2018-06-28 wiring board Active JP7279306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018122894A JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122894A JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Publications (2)

Publication Number Publication Date
JP2020004845A true JP2020004845A (en) 2020-01-09
JP7279306B2 JP7279306B2 (en) 2023-05-23

Family

ID=69100590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122894A Active JP7279306B2 (en) 2018-06-28 2018-06-28 wiring board

Country Status (1)

Country Link
JP (1) JP7279306B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022190464A (en) * 2021-06-14 2022-12-26 凸版印刷株式会社 Glass wiring board and manufacturing method of glass wiring board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (en) * 1991-07-02 1993-01-22 Fujitsu Ltd Printed wiring board conductor pattern and method for forming the same
JP2000188447A (en) * 1998-12-21 2000-07-04 Ibiden Co Ltd Wiring board and printed wiring board
JP2000299540A (en) * 1999-04-13 2000-10-24 Toshiba Corp Metallized substrate
JP2004349593A (en) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2009239184A (en) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd Multilayer printed wiring board
US20160122180A1 (en) * 2008-11-19 2016-05-05 Silex Microsystems Ab Method of making a semiconductor device having a functional capping
JP2016154240A (en) * 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (en) * 1991-07-02 1993-01-22 Fujitsu Ltd Printed wiring board conductor pattern and method for forming the same
JP2000188447A (en) * 1998-12-21 2000-07-04 Ibiden Co Ltd Wiring board and printed wiring board
JP2000299540A (en) * 1999-04-13 2000-10-24 Toshiba Corp Metallized substrate
JP2004349593A (en) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2009239184A (en) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd Multilayer printed wiring board
US20160122180A1 (en) * 2008-11-19 2016-05-05 Silex Microsystems Ab Method of making a semiconductor device having a functional capping
JP2016154240A (en) * 2010-03-03 2016-08-25 ジョージア テック リサーチ コーポレイション Microelectronic package and semiconductor package circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022190464A (en) * 2021-06-14 2022-12-26 凸版印刷株式会社 Glass wiring board and manufacturing method of glass wiring board

Also Published As

Publication number Publication date
JP7279306B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
US9370102B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component
JP2002016183A (en) Circuit board for semiconductor package and method of manufacturing the same
CN111328427A (en) Wiring board, semiconductor device, and manufacturing method of wiring board
US20170033037A1 (en) Packaging substrate
JPWO2011007659A1 (en) Signal line and manufacturing method thereof
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
WO2012124421A1 (en) Flexible multilayer substrate
JP4525786B2 (en) Electronic components and electronic component modules
JP2012234857A (en) Ceramic circuit boad and module using the same
CN114026967A (en) Method for manufacturing ceramic substrate
JP2001251024A (en) Method of manufacturing multilayer assembly board and multilayer ceramic component
US11864316B2 (en) Wiring substrate
JP2020004845A (en) Wiring board
JP2017005232A (en) Electronic component built-in wiring board
CN1351815A (en) Flexible printed wiring board and its production method
TW201220964A (en) Carrier board
TW202110297A (en) Substrate structure and manufacturing method thereof
WO2024062808A1 (en) Wiring substrate
TWI715458B (en) Method for manufacturing rigid printed circuit board
TWI501706B (en) Circuit board and manufacturing method thereof
WO2012164719A1 (en) Substrate with built-in component, and method for producing said substrate
US8383953B2 (en) Circuit board and method for manufacturing the same
JP2003332503A (en) Circuit board having heat sink and manufacturing method thereof
JPWO2017077837A1 (en) Component mounting board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7279306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250