JP2522112B2 - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2522112B2
JP2522112B2 JP2324280A JP32428090A JP2522112B2 JP 2522112 B2 JP2522112 B2 JP 2522112B2 JP 2324280 A JP2324280 A JP 2324280A JP 32428090 A JP32428090 A JP 32428090A JP 2522112 B2 JP2522112 B2 JP 2522112B2
Authority
JP
Japan
Prior art keywords
mask pattern
data
image
interpretation
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2324280A
Other languages
English (en)
Other versions
JPH04190465A (ja
Inventor
浩一 佐藤
徹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2324280A priority Critical patent/JP2522112B2/ja
Publication of JPH04190465A publication Critical patent/JPH04190465A/ja
Application granted granted Critical
Publication of JP2522112B2 publication Critical patent/JP2522112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータグラフィックスを実現する画
像処理装置に関する。
〔従来の技術〕
第6図は、コンピュータグラフィックスを実現する従
来の画像処理装置(以下、従来装置という)の概略構成
を示すブロック図であって、図中1は画像処理装置であ
る。画像処理装置1には画像処理結果を表示するCRT2及
びこれを印写するプリンタ3がそれぞれケーブツ4,5に
よって接続されている。画像処理装置1の主記憶12bは
描画プログラムを記憶しており、マイクロプロセッサ11
cは主記憶12bが記憶する描画プログラムを実行してビデ
オRAM(VRAM)13上にイメージを展開し、CRTコントロー
ラ(CRTC)14はVRAM13上に展開されたイメージをビデオ
信号に変換してCRT2上に図形を表示させる。インタフェ
ース回路(I/F)16は画像処理装置1の周辺機器と画像
処理装置1との間でのデータ入出力を制御する。また、
画像処理装置1の各部はデータを転送する内部バス15で
接続されている。
コンピュータグラフィックスには、元の画像に、パタ
ンが予め設定されているマスクパタンを重ねて結果の画
像を得る描画方法がある。
第7図は元の画像にマスクパタンを重ねて処理した結
果の画像データを示す図である。第7図(a)は、VRAM
13に格納されている画像データ(以下、元のデータとい
う)及び元のデータに重ねるマスクパタンを示す図であ
る。マスクパタンの“0"“1"は、マスクパタンの描画方
法に応じてそれぞれ“0",“1"又は“元のデータのまま
(透明)”に解釈可能であって、解釈を指定して元のデ
ータ又はマスクパタンのデータを適宜変換した御、元デ
ータとマスクパタンとの間で所定の演算(AND、OR、XOR
等)を行うものである。
マスクパタンの“0"に対応するビットを“0"、“1"に
対応するビットを“1"に指定して得られたマスクパタン
(即ち、元のマスクパタンと等しい)と元データとのAN
D,OR,XOR等の演算による結果を描画する場合、結果の描
画データを得る描画演算は、元のマスクパタンを“ms
k"、元データを“dst"、演算命令を“(OP)”とする
と、 msk(OP)dst …(1) で一般化される。なお、第7図(b)は(OP)=ANDの
場合の処理結果を示すものである。
また、マスクパタンの“0"に対応するビットを“1"、
“1"に対応するビットを“0"に指定して得られたマスク
パタン(即ち、元のマスクパタンをビット反転した結果
と等しい)と元データとの演算結果を描画する場合、描
画演算は、 ▲▼(OP)dst …(2) で一般化される。なお、第7図(c)は(OP)=ANDの
場合の処理結果を示すものである。
さらに、マスクパタンの“0"に対応するビットは元デ
ータのまま(即ち、透明)とし、“1"に対応するビット
を“1"に指定して得られたマスクパタンと元データとの
演算結果を描画する場合、描画演算は、 {▲▼(AND)dst}(OP){msk(AND){1‥1(OP)dst}}
…(3) で一般化される。なお、(3)式の第4項「1‥1」は
全ビット“1"を意味する。なお、第7図(d)は(OP)
=ANDとした場合の処理結果を示すものである。
また、マスクパタンの“1"に対応するビットは元デー
タのまま(即ち、透明)とし、“0"に対応するビットを
“1"に指定して得られたマスクパタンと元データとの演
算結果を描画する場合、描画演算は、 {msk(AND)dst}(OR){▲▼(AND){1‥1(OP)dst}}
…(4) で一般化される。なお、第7図(e)は(OP)=XORと
した場合の処理結果を示すものである。
第8図は、以上のようにして、マスクパタンの“0"
“1"をそれぞれ“0",“1"又は“透明”に解釈した場合
のマスクパタンを元データに重ねて結果の画像データを
得るべき描画演算式〜を得る手順を示すフローチャ
ートであって、“0",“1"又は“透明”の解釈に応じて
順次場合分けを行っていき、演算式〜のいずれかを
得て、この演算式を実行して結果の画像の描画データを
得る。なお、“nop"は処理を行わないことを示す。
〔発明が解決しようとする課題〕
以上のような従来の画像処理装置では、“0",“1"又
は“透明”といったマスクパタンの解釈方法に応じて複
数回の場合分けを行って演算式〜の中から該当する
描画演算式を得る必要があり、また、演算の種類を問わ
ず一般化された描画演算式を用いているので、例えば
式のような長い演算式の場合、演算式を得た後、
さらに4段階の演算を必要とし、結果の画像の描画デー
タを得るまでに長時間を要する等、描画速度が遅いとい
う問題がある。
また、マスクパタンの解釈方法及び演算の種類ごとに
演算式〜の演算ルーチンを設ける必要があるので描
画プログラムが長大で複雑になるという問題がある。
本発明はこのような問題点を解決するためになされた
ものであって、マスクパタンの解釈方法及び演算の種類
に対応する結果の画像の描画に係る演算式を対応付けて
予めメモリに記憶しておくことにより、マスクパタンに
よる描画速度が速く、描画プログラムを簡略化し得る画
像処理装置の提供を目的とする。
〔課題を解決するための手段〕
本発明の画像処理装置は、マスクパタンの元の画像へ
の重ね方を特定する演算命令及びマスクパタンの解釈の
組合せと、マスクパタンの解釈に応じて変換されるデー
タを用いた、マスクパタンのデータと元の画像のデータ
間での演算式とを対応付けて予め記憶しておき、指定さ
れた演算命令及びマスクパタンの解釈に応じて、対応付
けて記憶されている演算式を読み出し実行して結果の画
像の描画データを得ることを特徴とする。
〔作用〕
本発明の画像処理装置は、マスクパタンの解釈及び元
の画像へのマスクパタンの重ね合わせ方を決定する演算
命令が指定されると、これらの組合せに対応付けて記憶
されている演算式を直ちに読み出して実行し、結果の画
像の描画データを得る。
〔実施例〕
以下、本発明をその実施例を示す図面に基づいて説明
する。
第1図は本発明に係る画像処理装置(以下、本発明装
置という)の構成を示すブロック図であって、図中1は
画像処理装置である。画像処理装置1には画像処理の結
果を表示するCRT2及びこれを印写するプリンタ3がそれ
ぞれケーブル4,5によって接続されている。画像処理装
置1の主記憶12aは、描画プログラムを記憶するととも
に、マスクパタンの解釈方法及び指定された演算の各組
合せと結果の画像の描画に関する描画演算式を対応付け
てテーブル121aに記憶している。マイクロプロセッサ11
aはテーブル121aを参照しながら主記憶12aが記憶する描
画プログラムを実行してビデオRAM(VRAM)13上にイメ
ージを展開し、CRTコントローラ(CRTC)14はVRAM13上
に展開されたイメージをビデオ信号に変換してCRT2上に
図形を表示させる。インタフェース回路(I/F)16は画
像処理装置1の周辺機器と画像処理装置1との間でのデ
ータ入出力を制御する。また、画像処理装置1の各部は
データを転送する内部バス15で接続されている。
第2図は、テーブル121aにおけるデータの記憶状態を
示す概念図である。テーブル121aには、マスクパタンの
“0"“1"の解釈“0",“1"又は“透明”と、元のデータ
へのマスクパタンの重ね方に係る4種類の演算“STORE
(元のデータとの演算を行わない)”“XOR"“OR"又は
“AND"との各組合せに対付けて、結果の画像を得るため
に行うマスクパタンと元データとの間での描画演算式が
記述されている。
例えば、マスクパタンの“0"に対応するビットを“透
明”、“1"に対応するビットを“0"に指定して得られる
マスクパタンと元データとの“AND"の画像データを求め
るには、テーブル121aを参照すれば、直ちに描画演算
式、 dst(AND)▲▼ …(5) が求まるので、少ない演算ステップ数で所要結果を得る
ことができる。従来では、同様の結果は、第8図に示す
場合分けを経て演算式を得た後、演算式を実行する
必要があった。
第3図は本発明装置によるマスクパタンを用いた描画
方法の手順を説明するフローチャートである。テーブル
121aを検索し(S21)、テーブル121aから得られた描画
演算を実行する(S22)。テーブル121aの検索によって
演算を描画演算に変換するので、マスクパタンの解釈方
法によって場合分けする必要がなくなり、処理の高速化
及び処理プログラムの簡略化を図ることができる。
なお、本実施例ではテーブル121aを主記憶12内に記憶
する構成としたが、これに限るものではなく、マイクロ
プロセッサ11aがアクセスできるデバイス内であればい
ずれのデバイス内であってもよい。
また、本実施例では4種類の画像間の演算について説
明したが、演算の種類は4種類に限るものではない。
また、第4図は本発明装置の他の実施例構成を示すブ
ロック図であって、マイクロプロセッサ11bとして、画
像間の演算を描画モードとして指定することにより演算
を実行する描画命令を有するマイクロプロセッサ(例:M
33210)を用いる。マイクロプロセッサ11bは指定された
描画モードを記憶する内部レジスタ111b(M33210ではR5
に相当)を有する。他の構成は前記実施例と同様であっ
て、同一部分に同一符号を付してその説明を省略する。
第5図は本実施例によるマスクパタンを用いた描画方
法の手順を説明するフローチャートである。テーブル12
1bを参照して求めた演算を描画モードトとして内部レジ
スタ111bに設定し(S23)、マイクロプロセッサ11bが描
画命令を実行し(S24)、結果の画像の描画データが得
られる。
以上のように、本実施例におけるマイクロプロセッサ
は描画命令(M33210ではBVMAP命令、BVPAT命令)を有す
るので、描画モード毎に異なる演算式のルーチンを設け
る必要がなく、描画命令を実行するルーチンだけで希望
する描画演算が実行され、描画速度が極めて速い。
さらに、演算モードは数値として内部レジスタ(R5)
111bに設定されるので、画像間の演算モードを内部レジ
スタ(R5)111bに設定すべき描画モードの数値に変換し
て主記憶12aのテーブル121aに格納しておく構成とする
こともできる。その場合、演算モードを描画モードの数
値に変換することなく、テーブルを検索した結果得られ
る数値をそのまま内部レジスタ(R5)111bに格納し、そ
れからBVMAP命令又はBVPAT命令を実行すればよい。
〔発明の効果〕
以上のように、本発明装置は、マスクパタンの解釈及
び画像間の演算と、解釈に応じて元の画像のデータ又は
マスクパタンのデータを変換して結果の画像を得るべく
実施する演算式とを対応付けて予め記憶しておく構成と
することにより、元の画像にマスクパタンを重ねて結果
の画像を得る際、直ちに結果の画像を描画する演算を実
行できるので描画速度が速く、また、マスクパタンの解
釈方法及び画像間の演算と描画に係る演算式との組合せ
毎に演算のルーチンを設ける必要がなく、描画プログラ
ムを簡略化し得るという優れた効果を奏する、
【図面の簡単な説明】
第1図は本発明装置の構成を示すブロック図、第2図は
テーブルの記憶状態を示す概念図、第3図は本発明装置
による描画手順を説明するフローチャート、第4図は本
発明装置の他の実施例構成を示すブロック図、第5図は
本発明装置の他の実施例による描画手順を説明するフロ
ーチャート、第6図は従来装置の構成を示すブロック
図、第7図はマスクパタンによる描画結果のデータを示
す概念図、第8図は従来装置による描画手順を説明する
フローチャートである。 1……画像処理装置、2……CRT、3……プリンタ、11
a,11b……マイクロプロセッサ、12a……主記憶、13……
VRAM、14……CRTC、16……I/F、121a……テーブル、111
b……内部レジスタ なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】予めそのデータ構成が定まっており、描画
    時における該データの解釈が可変であるマスクパタンを
    元の画像に重ねて結果の画像を得る際、前記解釈に応じ
    てマスクパタンのデータ又は元の画像のデータを変換
    し、変換したデータを用いて結果の画像を得る画像処理
    装置において、 元の画像へのマスクパタンの重ね方を特定する演算命令
    及び前記解釈の組合せと、該解釈により変換されるデー
    タを用いた、マスクパタンのデータ及び元の画像のデー
    タ間での演算式とを対応付けて記憶する記憶手段と、 前記演算命令を指定する手段と、 マスクパタンの解釈を指定する手段と、 指定された演算命令及びマスクパタンの解釈に応じて、
    対応する演算式を前記記憶手段から読み出して実行する
    手段と を備えたことを特徴とする画像処理手段。
JP2324280A 1990-11-26 1990-11-26 画像処理装置 Expired - Lifetime JP2522112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2324280A JP2522112B2 (ja) 1990-11-26 1990-11-26 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2324280A JP2522112B2 (ja) 1990-11-26 1990-11-26 画像処理装置

Publications (2)

Publication Number Publication Date
JPH04190465A JPH04190465A (ja) 1992-07-08
JP2522112B2 true JP2522112B2 (ja) 1996-08-07

Family

ID=18164043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2324280A Expired - Lifetime JP2522112B2 (ja) 1990-11-26 1990-11-26 画像処理装置

Country Status (1)

Country Link
JP (1) JP2522112B2 (ja)

Also Published As

Publication number Publication date
JPH04190465A (ja) 1992-07-08

Similar Documents

Publication Publication Date Title
JPS61159686A (ja) 画像表示装置
JPH0926770A (ja) データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ
JP2522112B2 (ja) 画像処理装置
JPS6321694A (ja) 画像処理装置
JP3683598B2 (ja) データ駆動型情報処理装置
US6628289B1 (en) Rendering apparatus and method, and storage medium
JP3066060B2 (ja) ベゼー曲線区間の多角形近似方式
JP4315626B2 (ja) データ駆動型情報処理装置のメモリ制御部における情報処理方法
JPS5882296A (ja) ドツトマトリクス表示方式
JP2508190B2 (ja) 図形の描画方式
JP3337385B2 (ja) 表示制御回路
JP2765051B2 (ja) 二値画像情報の合成方式
KR100195199B1 (ko) 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러
JPS5853387B2 (ja) ベクトル命令処理方式
JPH03250379A (ja) 画像処理装置の高速処理方式
JPS6045455B2 (ja) プログラム進行状態表示装置
JPH03177895A (ja) アウトラインフォント展開装置
JPH03130878A (ja) セグメントデータ登録表示方式
JPS62131378A (ja) 連続色塗り潰し制御方式
JPH01145784A (ja) ビットマップディスプレイ装置における透過型コピー方式
JPS6162141A (ja) 論理型情報処理装置
JPS62241039A (ja) 論理シミユレ−タ
JPS636594A (ja) 文字パタ−ン処理装置
JPH0528399B2 (ja)
JPH0635442A (ja) データ変換装置