JP2549655B2 - 試験装置 - Google Patents
試験装置Info
- Publication number
- JP2549655B2 JP2549655B2 JP62102097A JP10209787A JP2549655B2 JP 2549655 B2 JP2549655 B2 JP 2549655B2 JP 62102097 A JP62102097 A JP 62102097A JP 10209787 A JP10209787 A JP 10209787A JP 2549655 B2 JP2549655 B2 JP 2549655B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- expected value
- under test
- image
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概要〕 この発明は、被試験装置を試験して検査する試験装置
において、被試験装置側の被試験処理部が試験用データ
を処理して得た結果を上位装置に転送させ、上位装置が
この転送を受けた結果と、予め準備した期待値とを比較
して被試験処理部を試験検査することによって、被試験
処理部の変更および試験用データの変更毎に上位装置側
に準備する期待値をその都度変更しなければならない負
担を解決するため、被試験装置側で試験用データおよび
期待値を準備し、処理結果と共に当該期待値を上位装置
に転送し、比較して検査することにより、被試験処理部
の変更、試験用データの変更に伴う上位装置の負担を軽
減するようにしている。
において、被試験装置側の被試験処理部が試験用データ
を処理して得た結果を上位装置に転送させ、上位装置が
この転送を受けた結果と、予め準備した期待値とを比較
して被試験処理部を試験検査することによって、被試験
処理部の変更および試験用データの変更毎に上位装置側
に準備する期待値をその都度変更しなければならない負
担を解決するため、被試験装置側で試験用データおよび
期待値を準備し、処理結果と共に当該期待値を上位装置
に転送し、比較して検査することにより、被試験処理部
の変更、試験用データの変更に伴う上位装置の負担を軽
減するようにしている。
本発明は、被試験装置側で試験用データおよび処理結
果の期待値を準備し、処理結果および期待値を上位装置
に転送し、両者を比較して試験を行うように構成した試
験装置に関するものである。
果の期待値を準備し、処理結果および期待値を上位装置
に転送し、両者を比較して試験を行うように構成した試
験装置に関するものである。
〔従来の技術〕 従来、装置の動作試験は、第4図に示すように、被試
験装置21側で予め定めた試験用データ24を保持あるいは
入力させ、被試験回路23がこの試験用データ24を処理
し、その処理結果を上位装置22に転送させる。上位装置
22は、この転送された処理結果を受信すると共に、被試
験装置21が試験用データ24を正常に処理した時に得られ
る期待値25を保持し、これら受信した処理結果と、予め
準備して保持する期待値25とを比較して被試験装置21が
正常に動作したか否かを試験して検査していた。
験装置21側で予め定めた試験用データ24を保持あるいは
入力させ、被試験回路23がこの試験用データ24を処理
し、その処理結果を上位装置22に転送させる。上位装置
22は、この転送された処理結果を受信すると共に、被試
験装置21が試験用データ24を正常に処理した時に得られ
る期待値25を保持し、これら受信した処理結果と、予め
準備して保持する期待値25とを比較して被試験装置21が
正常に動作したか否かを試験して検査していた。
従来の第4図に示すような方式は、試験をしようとす
る被試験回路23を部分的に変更した場合、あるいは試験
用データ24の一部を変更した場合など、その都度、これ
ら変更に対応して上位装置22が保持する期待値25をも変
更しなければならず、上位装置22側にとって大きな負担
となってしまうという問題点があった。
る被試験回路23を部分的に変更した場合、あるいは試験
用データ24の一部を変更した場合など、その都度、これ
ら変更に対応して上位装置22が保持する期待値25をも変
更しなければならず、上位装置22側にとって大きな負担
となってしまうという問題点があった。
本発明は、前記問題点を解決するため、試験用データ
4および試験した結果の期待値5を被試験装置1側で準
備し、上位装置2からの指示に基づいて当該被試験装置
1側の被試験処理部3が試験用データ4の処理を行い、
その試験結果および上記期待値5を上位装置2に転送さ
せ、上位装置2がこの転送されてきた試験結果と期待値
5とを比較して上記被試験処理部3が処理を正しく実行
したか否かを試験して検査するようにしている。
4および試験した結果の期待値5を被試験装置1側で準
備し、上位装置2からの指示に基づいて当該被試験装置
1側の被試験処理部3が試験用データ4の処理を行い、
その試験結果および上記期待値5を上位装置2に転送さ
せ、上位装置2がこの転送されてきた試験結果と期待値
5とを比較して上記被試験処理部3が処理を正しく実行
したか否かを試験して検査するようにしている。
第1図は本発明の原理構成図を示す。図中被試験装置
1は、試験される装置であって、3ないし5から構成さ
れている。
1は、試験される装置であって、3ないし5から構成さ
れている。
被試験処理部3は、被試験対象となるものである。
試験用データ4は、被試験処理部3が処理を行い、そ
の処理結果に基づいて動作が正常であるか否かを確認す
るためのものである。
の処理結果に基づいて動作が正常であるか否かを確認す
るためのものである。
期待値5は、被試験処理部3が正常に動作する場合
に、試験用データ4を処理して得られる値である。
に、試験用データ4を処理して得られる値である。
上位装置2は、被試験装置1を試験検査するものであ
る。
る。
比較部6は、被試験装置1から転送されてきた処理結
果および期待値5を比較し、被試験装置1が正常に動作
するか否かの動作確認を行うものである。
果および期待値5を比較し、被試験装置1が正常に動作
するか否かの動作確認を行うものである。
次に動作を説明する。
第1図において、上位装置2が被試験装置1に対して
試験動作を指示すると、被試験装置1内の被試験処理部
3は、試験用データ4に対して所定の処理を実行する。
この処理結果と、予め保持する期待値とを上位装置に転
送する。上位装置内の比較部6は、この転送されてきた
処理結果と、期待とを比較し、処理が正常に実行された
か否かを検査する。
試験動作を指示すると、被試験装置1内の被試験処理部
3は、試験用データ4に対して所定の処理を実行する。
この処理結果と、予め保持する期待値とを上位装置に転
送する。上位装置内の比較部6は、この転送されてきた
処理結果と、期待とを比較し、処理が正常に実行された
か否かを検査する。
以上のように、被試験処理部1側で試験用データと期
待値とを準備し、上位装置2からの指示に基づいて処理
した処理結果と期待値5とを当該上位装置2に転送し、
これら両者を比較して動作確認を行うことにより、例え
試験用データ4あるいは被試験処理部3に何等かの変更
があってもこれら試験用データ4および期待値5を保持
する被試験装置1側だけの対応で処理することが可能と
なり、上位装置2の負担とはならない。
待値とを準備し、上位装置2からの指示に基づいて処理
した処理結果と期待値5とを当該上位装置2に転送し、
これら両者を比較して動作確認を行うことにより、例え
試験用データ4あるいは被試験処理部3に何等かの変更
があってもこれら試験用データ4および期待値5を保持
する被試験装置1側だけの対応で処理することが可能と
なり、上位装置2の負担とはならない。
次に、第2図および第3図を用いて本発明の1実施例
の構成および動作を詳細に説明する。
の構成および動作を詳細に説明する。
第2図は、制御装置(上位装置)2−1が画像処理装
置(被試験装置)1−1を試験する場合の1実施例構成
を示す。図中画像処理装置1−1は、画像を処理するも
のである。
置(被試験装置)1−1を試験する場合の1実施例構成
を示す。図中画像処理装置1−1は、画像を処理するも
のである。
画像処理部3−1は、被試験処理部であって、試験用
画像データ4−1を処理するものである。
画像データ4−1を処理するものである。
試験用画像データ4−1は、試験を行うために予めデ
ィスク装置7に格納したもの、あるいは画像入力部11か
ら入力したものである。
ィスク装置7に格納したもの、あるいは画像入力部11か
ら入力したものである。
期待値5−1は、試験用画像データ4−1を処理した
場合に得られる期待値である。
場合に得られる期待値である。
ディスク装置7は、試験用画像データ4−1および期
待値5−1などを格納する2次記憶装置である。
待値5−1などを格納する2次記憶装置である。
比較部6は、画像処理装置1−1から転送されてきた
処理結果と、期待値5−1とを比較し、処理が正常に実
行されたか否かを検査するものである。
処理結果と、期待値5−1とを比較し、処理が正常に実
行されたか否かを検査するものである。
画像記憶部8は、試験用画像データ4−1などを格納
して画像処理を行うためのものである。
して画像処理を行うためのものである。
主制御部9は、各種制御を行うものである。
通信制御部10−1、10−2は、制御装置2−1と画像
処理装置1−1との間の通信制御を行うものである。
処理装置1−1との間の通信制御を行うものである。
画像入力部11は、画像を入力するものである。
次に、第3図フローチャートを用いて第2図構成の動
作を詳細に説明する。
作を詳細に説明する。
第3図において、図中は、制御装置2−1が試験動
作を指示する状態を示す。これは、第2図制御装置2−
1が、通信制御部10−2、10−1を介して画像処理装置
1−1内の主制御部9に対して試験動作を指示すること
を意味している。
作を指示する状態を示す。これは、第2図制御装置2−
1が、通信制御部10−2、10−1を介して画像処理装置
1−1内の主制御部9に対して試験動作を指示すること
を意味している。
図中は、画像処理装置1−1が試験用画像データ4
−1を画像記憶部8に格納する状態を示す。これは、デ
ィスク装置7中に予め格納した試験用画像データ4−1
を読み出して画像記憶部8に格納、あるいは画像入力部
11から入力したものを画像記憶部8に格納することを意
味している。
−1を画像記憶部8に格納する状態を示す。これは、デ
ィスク装置7中に予め格納した試験用画像データ4−1
を読み出して画像記憶部8に格納、あるいは画像入力部
11から入力したものを画像記憶部8に格納することを意
味している。
図中は、画像処理を行う状態を示す。これは、被試
験処理部3である第2図画像処理部3−1が、画像記憶
部8に格納されている試験用画像データ4−1に対して
所定の画像処理を行うことを意味している。
験処理部3である第2図画像処理部3−1が、画像記憶
部8に格納されている試験用画像データ4−1に対して
所定の画像処理を行うことを意味している。
図中は、処理結果を制御装置2−1に転送する状態
を示す。これは、図中で処理した処理結果を、通信制
御部10−1、10−2を介して比較部6に転送することを
意味している。
を示す。これは、図中で処理した処理結果を、通信制
御部10−1、10−2を介して比較部6に転送することを
意味している。
図中は、制御装置2−1が期待値の転送を指示する
状態を示す。これは、制御装置2−1が、通信制御部10
−2、10−1を介して主制御部9に期待値の転送を指示
することを意味している。
状態を示す。これは、制御装置2−1が、通信制御部10
−2、10−1を介して主制御部9に期待値の転送を指示
することを意味している。
図中は、画像処理装置1−1内の主記憶部9が期待
値を画像記憶部8に格納する状態を示す。これは、ディ
スク装置7から読み出した期待値5−1を画像記憶装置
8に格納、あるいは画像入力部11から入力したものを画
像記憶装置8に格納することを意味している。
値を画像記憶部8に格納する状態を示す。これは、ディ
スク装置7から読み出した期待値5−1を画像記憶装置
8に格納、あるいは画像入力部11から入力したものを画
像記憶装置8に格納することを意味している。
図中は、期待値を制御装置2−1に転送する状態を
示す。これは、通信制御部10−1、10−2を介して期待
値5−1を比較部6に転送することを意味している。
示す。これは、通信制御部10−1、10−2を介して期待
値5−1を比較部6に転送することを意味している。
図中は、制御装置2−1内の比較部6が処理結果
と、期待値とを比較する状態を示す。
と、期待値とを比較する状態を示す。
図中は、一致すれば画像処理装置の動作は正常と判
断する状態を示す。これは、図中で両者を比較した結
果、一致すれば画像処理装置1−1内の画像処理部3−
1が正常に動作すると判断されることを意味している。
断する状態を示す。これは、図中で両者を比較した結
果、一致すれば画像処理装置1−1内の画像処理部3−
1が正常に動作すると判断されることを意味している。
以上のように、被試験装置である画像処理装置1−1
側に試験用画像データ4−1およびこれを処理した時に
期待される期待値5−1を保持させることにより、試験
する制御装置2−1は被試験装置の変更や試験用画像デ
ータ4−1の変更などがあっても、何ら影響を受けな
い。
側に試験用画像データ4−1およびこれを処理した時に
期待される期待値5−1を保持させることにより、試験
する制御装置2−1は被試験装置の変更や試験用画像デ
ータ4−1の変更などがあっても、何ら影響を受けな
い。
以上説明したように、本発明によれば、被試験装置側
で試験用データおよび期待値を準備し、処理結果と共に
当該期待値を上位装置に転送し、比較して検査する構成
を採用しているため、試験を行う上位装置は、たとえ被
試験装置側が変更されたり、あるいは試験用データが変
更されても、なんら影響を受けず、負担とならない。
で試験用データおよび期待値を準備し、処理結果と共に
当該期待値を上位装置に転送し、比較して検査する構成
を採用しているため、試験を行う上位装置は、たとえ被
試験装置側が変更されたり、あるいは試験用データが変
更されても、なんら影響を受けず、負担とならない。
第1図は本発明の原理構成図、第2図は本発明の1実施
例構成図、第3図は本発明の動作説明フローチャート、
第4図は従来方式の構成図を示す。 図中、1は被試験装置、2は試験する上位装置、3は被
試験処理部、4は試験用データ、5は期待値、6は比較
部を表す。
例構成図、第3図は本発明の動作説明フローチャート、
第4図は従来方式の構成図を示す。 図中、1は被試験装置、2は試験する上位装置、3は被
試験処理部、4は試験用データ、5は期待値、6は比較
部を表す。
Claims (1)
- 【請求項1】被試験装置を試験する試験装置において、 被試験装置に対して当該被試験装置に保持された試験用
データの処理を指示する手段と、 前記指示により被試験装置によって処理された試験用デ
ータの処理結果および被試験装置に保持された試験用デ
ータを処理した処理結果の期待値を受信する手段と、 受信した処理結果と受信した期待値とを比較する手段
と、 を備えることを特徴とする試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102097A JP2549655B2 (ja) | 1987-04-27 | 1987-04-27 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102097A JP2549655B2 (ja) | 1987-04-27 | 1987-04-27 | 試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268039A JPS63268039A (ja) | 1988-11-04 |
| JP2549655B2 true JP2549655B2 (ja) | 1996-10-30 |
Family
ID=14318277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102097A Expired - Lifetime JP2549655B2 (ja) | 1987-04-27 | 1987-04-27 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549655B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789153A (en) * | 1980-11-26 | 1982-06-03 | Advantest Corp | Logic comparator for logical operation circuit tester |
| JPS617950A (ja) * | 1984-06-22 | 1986-01-14 | Fujitsu Ltd | オンラインシステムのテスト制御方式 |
| JPS61151750A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | キ−ボ−ド接続方式 |
-
1987
- 1987-04-27 JP JP62102097A patent/JP2549655B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63268039A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549655B2 (ja) | 試験装置 | |
| JPH09178807A (ja) | Ic検査用オートハンドラ | |
| JP3191873B2 (ja) | 半導体測定装置 | |
| JP2920561B2 (ja) | 1チップマイクロコンピュータのテスト方法 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPS6078362A (ja) | 自動試験装置の機能チエツク方式 | |
| JP3305632B2 (ja) | 半導体素子の並列検査方法 | |
| KR0166791B1 (ko) | 원칩 마이크로 컴퓨터의 프로그램 메모리부 테스트장치 및 방법 | |
| JP2000338195A (ja) | 集積回路試験方法及び装置 | |
| JPH04284511A (ja) | プログラマブルコントローラ異常検出装置 | |
| JPS61221837A (ja) | コンピユ−タの検査方法 | |
| JPH0461145A (ja) | 半導体試験装置 | |
| JPS6086418A (ja) | 自動試験システム | |
| JPH0441318Y2 (ja) | ||
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JPS61170847A (ja) | 周辺装置自動試験装置 | |
| JPH03269735A (ja) | マイクロプロセッサボードのテスト処理方式 | |
| JPH01251238A (ja) | システム検査装置 | |
| JPH04148274A (ja) | 情報処理装置の試験方式 | |
| JPH0588929A (ja) | 画像処理装置 | |
| JPH0619631A (ja) | 記憶装置の初期化方式 | |
| JPH05181698A (ja) | 統合監視装置の試験システム | |
| JPH0317749A (ja) | 試験プログラムの検証方法 | |
| JPH04273077A (ja) | 半導体試験装置 |