JP2575106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2575106B2 JP2575106B2 JP60181540A JP18154085A JP2575106B2 JP 2575106 B2 JP2575106 B2 JP 2575106B2 JP 60181540 A JP60181540 A JP 60181540A JP 18154085 A JP18154085 A JP 18154085A JP 2575106 B2 JP2575106 B2 JP 2575106B2
- Authority
- JP
- Japan
- Prior art keywords
- reflow
- semiconductor device
- film
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にランプア
ニール（RTA）によって活性化及びリフローを行うもの
である。
ニール（RTA）によって活性化及びリフローを行うもの
である。
この発明は、熱処理により不純物領域の活性化や層間
絶縁膜のリフローを行う半導体装置の製造方法におい
て、該熱処理をランプアニールによる赤外線照射によっ
て短時間に行うことにより、製造工程の簡略化，アウト
ディフュージョンの抑止や接合の深さの制御性を改善す
るものである。
絶縁膜のリフローを行う半導体装置の製造方法におい
て、該熱処理をランプアニールによる赤外線照射によっ
て短時間に行うことにより、製造工程の簡略化，アウト
ディフュージョンの抑止や接合の深さの制御性を改善す
るものである。
一般に、MOSトランジスタ等の半導体装置の製造工程
では、基板上にMOSトランジスタのソース，ドレイン領
域をイオン注入によって形成した後、これらの領域の活
性化が行われており、更に、不純物含有絶縁膜が被着さ
れた後、リフローが行われることがある。
では、基板上にMOSトランジスタのソース，ドレイン領
域をイオン注入によって形成した後、これらの領域の活
性化が行われており、更に、不純物含有絶縁膜が被着さ
れた後、リフローが行われることがある。
このような活性化及びリフローは、熱処理によって行
われ、熱源としては、従来から使われている電気炉の他
にレーザービーム、エレクトロンビーム或いはランプ等
を用いたものがある。
われ、熱源としては、従来から使われている電気炉の他
にレーザービーム、エレクトロンビーム或いはランプ等
を用いたものがある。
ここで、従来の半導体装置の製造方法の一例としてMO
Sトランジスタの不純物領域の活性化工程及びリフロー
工程を説明する。
Sトランジスタの不純物領域の活性化工程及びリフロー
工程を説明する。
従来の一例としての半導体装置の製造方法は、第７図
に示すように、先ず、ソース領域やドレイン領域を形成
するイオン注入工程Q1から、上記ソース領域やドレイン
領域を活性化するアニール工程Q2を経て、層間絶縁膜と
してPSG（リン・シリケート・ガラス）等の不純物含有
絶縁膜を被着する被着工程Q3の順に工程が進められる。
そして不純物含有絶縁膜の被着形成後は、例えば、コン
タクトをとるための窓明け工程Q4を経て、上記不純物絶
縁膜を平坦化するためのリフロー工程Q5になっている。
尚、リフロー工程Q5の前工程として、電極形成等の工程
が含まれることもあるが、説明を省略する。
に示すように、先ず、ソース領域やドレイン領域を形成
するイオン注入工程Q1から、上記ソース領域やドレイン
領域を活性化するアニール工程Q2を経て、層間絶縁膜と
してPSG（リン・シリケート・ガラス）等の不純物含有
絶縁膜を被着する被着工程Q3の順に工程が進められる。
そして不純物含有絶縁膜の被着形成後は、例えば、コン
タクトをとるための窓明け工程Q4を経て、上記不純物絶
縁膜を平坦化するためのリフロー工程Q5になっている。
尚、リフロー工程Q5の前工程として、電極形成等の工程
が含まれることもあるが、説明を省略する。
ここで、リフロー工程Q5について説明すると、上記不
純物含有絶縁膜をリフローするため、当該絶縁膜の被着
形成後、基板ごとファーネス（電気炉）内に載置して所
定の温度（PSGの場合、例えば1050℃）、時間（例えば1
0分間程度）の条件で熱処理を行っている。
純物含有絶縁膜をリフローするため、当該絶縁膜の被着
形成後、基板ごとファーネス（電気炉）内に載置して所
定の温度（PSGの場合、例えば1050℃）、時間（例えば1
0分間程度）の条件で熱処理を行っている。
また、このとき実験的に接合深さｘが、深くなること
が知られている。即ち、ソース，ドレイン領域形成のた
めの不純物例えばB+やBF2 +を50keV,2〜３×1015/cm2の
条件で注入し、通常行われているような条件（950℃、2
0分間）でアニールした場合には、接合深さｘはおよそ
0.3μｍ程度になるが、リフロー工程Q5で施される熱処
理を経ることによって再分布し、接合深さｘはおよそ0.
5μｍ程度となる。
が知られている。即ち、ソース，ドレイン領域形成のた
めの不純物例えばB+やBF2 +を50keV,2〜３×1015/cm2の
条件で注入し、通常行われているような条件（950℃、2
0分間）でアニールした場合には、接合深さｘはおよそ
0.3μｍ程度になるが、リフロー工程Q5で施される熱処
理を経ることによって再分布し、接合深さｘはおよそ0.
5μｍ程度となる。
半導体装置の微細化傾向に従って高性能化のため接合
深さを浅くすることが要求されている。
深さを浅くすることが要求されている。
しかし、前述したようなプロセスでは、浅い接合を実
現できない。これは特にリフロー工程Q5での前述したよ
うな不純物の再分布が問題となるためである。
現できない。これは特にリフロー工程Q5での前述したよ
うな不純物の再分布が問題となるためである。
また、リフロー工程Q5の前には、窓明け工程Q4が有
り、工程の簡略化を意図して、ソース、ドレイン領域の
上部の不純物含有絶縁膜をパターンニングし、該ソー
ス、ドレイン領域とコンタクトをとるようなコンタクト
孔を形成した後に、上記不純物含有絶縁膜をリフローを
行う場合がある。このようにコンタクタ孔の部分が開口
され露出した場合、熱処理の間に、表層部の不純物が接
触する気体中等に抜け出てしまう所謂アウトディフュー
ジョン等の現象が生じ易い。
り、工程の簡略化を意図して、ソース、ドレイン領域の
上部の不純物含有絶縁膜をパターンニングし、該ソー
ス、ドレイン領域とコンタクトをとるようなコンタクト
孔を形成した後に、上記不純物含有絶縁膜をリフローを
行う場合がある。このようにコンタクタ孔の部分が開口
され露出した場合、熱処理の間に、表層部の不純物が接
触する気体中等に抜け出てしまう所謂アウトディフュー
ジョン等の現象が生じ易い。
即ち、第８図Ａに示すように、アニール工程Q2の後の
不純物の濃度分布Ｎは、表層部（接合深さｘ＝０）から
右下がりの曲線となっている。しかし、第８図Ｂに示す
ように、従来のリフロー工程Q5では、温度1050℃、時間
10分間の条件で熱処理が行われており、従って、接合深
さｘは0.5μｍ程度に深くなり、更にアウトディフュー
ジョン等の現象から表層部の不純物の濃度（図中記号OD
で示す。）は下がり、リフローによって抵抗値が上昇す
る等の弊害を生ずる。尚、第８図Ａ〜Ｂでは、縦軸を不
純物濃度Ｎ、横軸を接合深さｘとして示している。
不純物の濃度分布Ｎは、表層部（接合深さｘ＝０）から
右下がりの曲線となっている。しかし、第８図Ｂに示す
ように、従来のリフロー工程Q5では、温度1050℃、時間
10分間の条件で熱処理が行われており、従って、接合深
さｘは0.5μｍ程度に深くなり、更にアウトディフュー
ジョン等の現象から表層部の不純物の濃度（図中記号OD
で示す。）は下がり、リフローによって抵抗値が上昇す
る等の弊害を生ずる。尚、第８図Ａ〜Ｂでは、縦軸を不
純物濃度Ｎ、横軸を接合深さｘとして示している。
また、半導体装置の製造プロセスにおいては、コスト
の低減等のため、製造工程の簡略化といった要求がある
が、従来の半導体装置の製造方法は、工程数が多く、ま
た、処理に必要な時間も多くかかっている。
の低減等のため、製造工程の簡略化といった要求がある
が、従来の半導体装置の製造方法は、工程数が多く、ま
た、処理に必要な時間も多くかかっている。
そこで、本発明は上述の問題点に鑑み、製造工程の簡
略化，アウトディフュージョンの抑止や接合の深さの制
御性を改善する半導体装置の製造方法の開示を目的とす
る。
略化，アウトディフュージョンの抑止や接合の深さの制
御性を改善する半導体装置の製造方法の開示を目的とす
る。
本発明は、不純物領域を有する素子上に該不純物領域
の活性化温度以下でリフローできる砒素シリケート・ガ
ラス膜またはホウ素リン・シリケート・ガラス膜を形成
し、ランプアニールにより上記不純物領域の活性化と上
記砒素シリケート・ガラス膜またはホウ素リン・シリケ
ート・ガラス膜のリフローを同時に行う半導体装置の製
造方法によって前述の問題点を解決する。
の活性化温度以下でリフローできる砒素シリケート・ガ
ラス膜またはホウ素リン・シリケート・ガラス膜を形成
し、ランプアニールにより上記不純物領域の活性化と上
記砒素シリケート・ガラス膜またはホウ素リン・シリケ
ート・ガラス膜のリフローを同時に行う半導体装置の製
造方法によって前述の問題点を解決する。
リフローする不純物含有絶縁膜としては、活性化温度
以下、すなわち1100℃以下の温度条件でリフロー可能な
性質を有する砒素シリケート・ガラス（AsSG）膜または
ホウ素リン・シリケート・ガラス（BPSG）膜を使用す
る。そして、時間的な条件には短時間に熱処理を行うよ
うな赤外線ランプを用いる。このため活性化とリフロー
を同時に行なっても接合深さが深くなるような問題はな
く、しかも、ランプアニールされるためアウトディフュ
ージョン等の弊害を除去することが可能である。そし
て、活性化とリフローを同時に行うため、従来二つの工
程であったものが単一の工程となり、製造工程の簡略化
を図ることができる。
以下、すなわち1100℃以下の温度条件でリフロー可能な
性質を有する砒素シリケート・ガラス（AsSG）膜または
ホウ素リン・シリケート・ガラス（BPSG）膜を使用す
る。そして、時間的な条件には短時間に熱処理を行うよ
うな赤外線ランプを用いる。このため活性化とリフロー
を同時に行なっても接合深さが深くなるような問題はな
く、しかも、ランプアニールされるためアウトディフュ
ージョン等の弊害を除去することが可能である。そし
て、活性化とリフローを同時に行うため、従来二つの工
程であったものが単一の工程となり、製造工程の簡略化
を図ることができる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本発明の半導体装置の製造方法に用いる不純物含有絶
縁膜としては、不純物領域の活性化温度以下、すなわち
1100℃以下の低温でリフローできるAsSG膜またはBPSG膜
を用いることができる。また、本発明のランプアニール
に用いられる赤外線ランプしては、波長0.4〜4.0μｍの
連続的インコヒーレント光を放射するものが好適であ
る。
縁膜としては、不純物領域の活性化温度以下、すなわち
1100℃以下の低温でリフローできるAsSG膜またはBPSG膜
を用いることができる。また、本発明のランプアニール
に用いられる赤外線ランプしては、波長0.4〜4.0μｍの
連続的インコヒーレント光を放射するものが好適であ
る。
本実施例は、半導体装置の製造方法としてMOSトラン
ジスタの例を説明し、不純物含有絶縁膜としてAsSG膜を
用い、更に短時間熱処理を行う熱源としてハロゲンラン
プ等の赤外線のランプ光線を用いている。
ジスタの例を説明し、不純物含有絶縁膜としてAsSG膜を
用い、更に短時間熱処理を行う熱源としてハロゲンラン
プ等の赤外線のランプ光線を用いている。
先ず、本実施例の半導体装置の製造方法は、第１図に
示すように、MOSトランジスタのソース，ドレイン領域
を形成するイオン注入工程P1の後は、不純物含有絶縁膜
すなわち層間絶縁膜としてAsSG膜を被着する被着工程P2
になっている。ここでイオン注入は、通常の例えばBF2 +
を50keV,2〜３×1015/cm2の条件で所定の領域に注入す
るように行なわれ、また、上記AsSG膜は、所定の例えば
5000Å程度の厚みとなるように被着する。このAsSG膜の
As含有量は約20wt％であるが、特に限定されるものでは
なく、後の工程で行われるリフローの温度条件や時間条
件によって最適化を図ることができる。
示すように、MOSトランジスタのソース，ドレイン領域
を形成するイオン注入工程P1の後は、不純物含有絶縁膜
すなわち層間絶縁膜としてAsSG膜を被着する被着工程P2
になっている。ここでイオン注入は、通常の例えばBF2 +
を50keV,2〜３×1015/cm2の条件で所定の領域に注入す
るように行なわれ、また、上記AsSG膜は、所定の例えば
5000Å程度の厚みとなるように被着する。このAsSG膜の
As含有量は約20wt％であるが、特に限定されるものでは
なく、後の工程で行われるリフローの温度条件や時間条
件によって最適化を図ることができる。
上記層間絶縁膜を被着する被着工程P2の後は、窓明け
工程P3になっている、この窓明け工程P3でMOSトランジ
スタのソース，ドレイン領域の上部に当たるAsSG膜の所
定の領域がフォトリソグラフィ技術を用いて窓明けされ
る。
工程P3になっている、この窓明け工程P3でMOSトランジ
スタのソース，ドレイン領域の上部に当たるAsSG膜の所
定の領域がフォトリソグラフィ技術を用いて窓明けされ
る。
この窓明け工程P3の後は、上記イオン注入工程P1で注
入した不純物の活性化と、上記層間絶縁膜被着工程P2で
被着したAsSG膜のリフローが同時に行われるアニール・
リフロー工程P4になっている。このアニール・リフロー
工程P4では、短時間熱処理によって上記アニールと上記
リフローが同時に行われる。ランプアニールは、赤外線
のランプ光線を用いて行なわれ、その短時間加熱性能か
ら後述するように約10秒程度で十分なリフロー特性が得
られる。そして、温度条件としては、例えば被着する層
間絶縁膜を上述したようなAsSG膜またはBPSG膜とした場
合には、PSG（リン・シリケート・ガラス）等と比較し
て低温で流体化が可能なため、温度設定も容易に行うこ
とができ、S/D層の活性化と両立させた条件の設定が可
能である。
入した不純物の活性化と、上記層間絶縁膜被着工程P2で
被着したAsSG膜のリフローが同時に行われるアニール・
リフロー工程P4になっている。このアニール・リフロー
工程P4では、短時間熱処理によって上記アニールと上記
リフローが同時に行われる。ランプアニールは、赤外線
のランプ光線を用いて行なわれ、その短時間加熱性能か
ら後述するように約10秒程度で十分なリフロー特性が得
られる。そして、温度条件としては、例えば被着する層
間絶縁膜を上述したようなAsSG膜またはBPSG膜とした場
合には、PSG（リン・シリケート・ガラス）等と比較し
て低温で流体化が可能なため、温度設定も容易に行うこ
とができ、S/D層の活性化と両立させた条件の設定が可
能である。
このリフローと同時に、短時間で高温の熱処理によっ
てアニールも行われ、従来２回で行っていた熱処理を１
回で行うがゆえに接合の再拡散が起らず浅い接合を形成
し、それを維持することができる。また、同様に、短時
間であるためアウトディフュージョン等の弊害も抑止す
ることができる。
てアニールも行われ、従来２回で行っていた熱処理を１
回で行うがゆえに接合の再拡散が起らず浅い接合を形成
し、それを維持することができる。また、同様に、短時
間であるためアウトディフュージョン等の弊害も抑止す
ることができる。
このようなリフローの特性について、本発明者が行っ
た実験のデータに基づき説明する。
た実験のデータに基づき説明する。
はじめに、リフローの温度依存性について説明する。
リフローの温度依存性は、第２図に示すような、およそ
ゆるやかな右上がりの特性になっている。ここで、横軸
は温度をとり、一方縦軸はリフローの形状を定量化した
数値A/Bを用いている。ランプアニールの時間は、各10
秒間であり、例えば1050℃,10秒間では、A/Bが2.12程度
の値になっている、尚、A/Bは第３図に示すような層間
絶縁膜の上部開口部の距離Ａと底部開口部Ｂの比であ
る。従って、A/Bの値が大きい程リフローの量が大きい
ことなる。
リフローの温度依存性は、第２図に示すような、およそ
ゆるやかな右上がりの特性になっている。ここで、横軸
は温度をとり、一方縦軸はリフローの形状を定量化した
数値A/Bを用いている。ランプアニールの時間は、各10
秒間であり、例えば1050℃,10秒間では、A/Bが2.12程度
の値になっている、尚、A/Bは第３図に示すような層間
絶縁膜の上部開口部の距離Ａと底部開口部Ｂの比であ
る。従って、A/Bの値が大きい程リフローの量が大きい
ことなる。
第２図には、参考のため、従来のファーネス（電気
炉）アニール（温度;900℃，時間;10分間）を用いてAsS
G膜をリフローした例も示している。
炉）アニール（温度;900℃，時間;10分間）を用いてAsS
G膜をリフローした例も示している。
この従来の例と比較しても層間絶縁膜にAsSG膜を使用
した場合には、温度条件1050℃〜1150℃で約10秒程度の
短時間で同等もしくはそれ以上のリフロー特性が得られ
ることが判る。
した場合には、温度条件1050℃〜1150℃で約10秒程度の
短時間で同等もしくはそれ以上のリフロー特性が得られ
ることが判る。
次にリフローの時間依存性について説明する。
リフローの時間依存性は、第３図に示すように、指数
関数的な立ち上がりを示す特性になっている。赤外線の
照射が約10秒程で、十分なリフロー特性が得られ、10秒
以上の照射では徐々にAsSG膜が流動するような傾向にあ
る。従って、リフローを効果的に行う場合には、10秒間
程度の赤外線の照射で足る。尚、第３図では、横軸に時
間をとり、第２図と同様に縦軸にはA/Bの値をとってい
る。この場合の温度条件は、1100℃である。
関数的な立ち上がりを示す特性になっている。赤外線の
照射が約10秒程で、十分なリフロー特性が得られ、10秒
以上の照射では徐々にAsSG膜が流動するような傾向にあ
る。従って、リフローを効果的に行う場合には、10秒間
程度の赤外線の照射で足る。尚、第３図では、横軸に時
間をとり、第２図と同様に縦軸にはA/Bの値をとってい
る。この場合の温度条件は、1100℃である。
以上のような実験データから、本発明者は、例えばAs
SG膜,5000Åの膜厚の層間絶縁膜をリフローするに際し
て、赤外線のランプ光線を使用し、温度条件1050〜1100
℃，時間約10秒間程度で十分なリフローを行い得ること
を見出した。そして、このように10秒程度の短時間で熱
処理を行うため、従来問題となっていたアウトディフュ
ージョン等の弊害を容易に除去することができる。
SG膜,5000Åの膜厚の層間絶縁膜をリフローするに際し
て、赤外線のランプ光線を使用し、温度条件1050〜1100
℃，時間約10秒間程度で十分なリフローを行い得ること
を見出した。そして、このように10秒程度の短時間で熱
処理を行うため、従来問題となっていたアウトディフュ
ージョン等の弊害を容易に除去することができる。
このように赤外線のランプ光線を使用し、温度条件10
50〜1100℃，時間約10秒間程度の条件でリフローを行う
場合には、同時にアニールも可能である。即ち、上述し
た温度条件1050〜1100℃，時間約10秒間程度の条件で同
時にアニールした場合には、接合深さｘも深くならず、
浅い接合を再現性よく形成することができる。イオン注
入を通常の例えばBF2 +を50keV,2〜３×1015/cm2の条件
で所定の領域に注入した場合において、上述のリフロー
の条件で同時にアニールした場合には、接合深さｘ＝0.
18〜0.23μm,シート抵抗ρｓ＝83〜90Ω／□というよう
なデータが得られている。
50〜1100℃，時間約10秒間程度の条件でリフローを行う
場合には、同時にアニールも可能である。即ち、上述し
た温度条件1050〜1100℃，時間約10秒間程度の条件で同
時にアニールした場合には、接合深さｘも深くならず、
浅い接合を再現性よく形成することができる。イオン注
入を通常の例えばBF2 +を50keV,2〜３×1015/cm2の条件
で所定の領域に注入した場合において、上述のリフロー
の条件で同時にアニールした場合には、接合深さｘ＝0.
18〜0.23μm,シート抵抗ρｓ＝83〜90Ω／□というよう
なデータが得られている。
以上のように本実施例の半導体装置の製造方法は、赤
外線のランプ光線を使用し、AsSG膜の層間絶縁膜をリフ
ローすると同時にアニールも行い、従来、リフロー工程
とアニール工程は独立した２つの工程であったが、これ
らを統合し単一の工程とすることができる。そして、リ
フローは上述したように、短時間で良く、アウトディフ
ュージョンの弊害を抑止することができ、しかも、同時
に行うアニールによっては、浅い接合を得ることが容易
である。
外線のランプ光線を使用し、AsSG膜の層間絶縁膜をリフ
ローすると同時にアニールも行い、従来、リフロー工程
とアニール工程は独立した２つの工程であったが、これ
らを統合し単一の工程とすることができる。そして、リ
フローは上述したように、短時間で良く、アウトディフ
ュージョンの弊害を抑止することができ、しかも、同時
に行うアニールによっては、浅い接合を得ることが容易
である。
このような優れた利点を有する本実施例の半導体装置
の製造方法を実現する赤外線ランプ装置の一例を、第５
図を参照しながら説明する。
の製造方法を実現する赤外線ランプ装置の一例を、第５
図を参照しながら説明する。
第５図に示すように、赤外線ランプ装置３は、半導体
素子を形成する基板１を内部に載置してなる石英管２の
外側上下に配されている。この赤外線ランプ装置３に
は、波長0.4〜4.0μｍの連続的インコヒーレント光を射
出する複数本のハロゲン・ランプ４が取り付けられ、各
ハロゲン・ランプ４には、放物線反射鏡５がそれぞれ取
り付けられている。上記基板１には、枠状のサスペンダ
６によって中空に支持され、基板１には、両主面で各ハ
ロゲン・ランプ４からの連続的インコヒーレント光が照
射されるようになっている。
素子を形成する基板１を内部に載置してなる石英管２の
外側上下に配されている。この赤外線ランプ装置３に
は、波長0.4〜4.0μｍの連続的インコヒーレント光を射
出する複数本のハロゲン・ランプ４が取り付けられ、各
ハロゲン・ランプ４には、放物線反射鏡５がそれぞれ取
り付けられている。上記基板１には、枠状のサスペンダ
６によって中空に支持され、基板１には、両主面で各ハ
ロゲン・ランプ４からの連続的インコヒーレント光が照
射されるようになっている。
このような赤外線ランプ装置３を用いて本実施例の半
導体装置の製造方法を実施するにより、上述した所定の
効果をあげることができる。
導体装置の製造方法を実施するにより、上述した所定の
効果をあげることができる。
ここで、更に上述の本実施例の半導体装置の製造方法
を用いて製造される半導体装置について説明する。
を用いて製造される半導体装置について説明する。
第６図に示すように、本実施例の半導体装置の製造方
法によって製造される半導体装置は、通常のMOSFETと同
様に、基板11の主面に素子分離領域となる酸化シリコン
膜12が形成され、素子形成領域には、ソース領域16,ド
レイン領域17がそれぞれ形成されている。上記ソース領
域16とドレイン領域17の間のチャンネル形成領域の上部
には、酸化シリコン膜15を介してゲート電極14となって
いる。そして、絶縁膜としてAsSG膜13が、上記ソース領
域16及び上記ドレイン領域17の上部で窓明けにより開口
部18、19を有して被着形成され、更にリフローが施され
ている。
法によって製造される半導体装置は、通常のMOSFETと同
様に、基板11の主面に素子分離領域となる酸化シリコン
膜12が形成され、素子形成領域には、ソース領域16,ド
レイン領域17がそれぞれ形成されている。上記ソース領
域16とドレイン領域17の間のチャンネル形成領域の上部
には、酸化シリコン膜15を介してゲート電極14となって
いる。そして、絶縁膜としてAsSG膜13が、上記ソース領
域16及び上記ドレイン領域17の上部で窓明けにより開口
部18、19を有して被着形成され、更にリフローが施され
ている。
このような構造の半導体装置は、PSG等のリフローに
高温を要する不純物含有絶縁膜を使用した場合には、ア
ウドディフュージョンや接合深さの制御性等の関係から
実現が困難なものである。しかし、不純物含有絶縁膜に
AsSG膜等の低温でリフロー可能な材料を用いることによ
り可能であって、本実施例の半導体装置の製造方法を適
用して製造され得る。すなわち、リフローするAsSG膜13
が低温でリフローされるため、活性化とリフローを同時
に行なっても接合深さが深くなるような弊害を防止する
ことができ、また、短時間で熱処理されるため、アウト
ディフュージョン等を防止することが可能である。そし
て、活性化とリフローを同時に行うため、工程数及び時
間的に製造工程の簡略化を図ることが可能である。ま
た、半導体装置として微細化構造をとることができ、絶
縁膜としてリフローされているため、配線層を被着形成
した場合には、段切れ等の諸弊害を除去できるこは言う
までもない。
高温を要する不純物含有絶縁膜を使用した場合には、ア
ウドディフュージョンや接合深さの制御性等の関係から
実現が困難なものである。しかし、不純物含有絶縁膜に
AsSG膜等の低温でリフロー可能な材料を用いることによ
り可能であって、本実施例の半導体装置の製造方法を適
用して製造され得る。すなわち、リフローするAsSG膜13
が低温でリフローされるため、活性化とリフローを同時
に行なっても接合深さが深くなるような弊害を防止する
ことができ、また、短時間で熱処理されるため、アウト
ディフュージョン等を防止することが可能である。そし
て、活性化とリフローを同時に行うため、工程数及び時
間的に製造工程の簡略化を図ることが可能である。ま
た、半導体装置として微細化構造をとることができ、絶
縁膜としてリフローされているため、配線層を被着形成
した場合には、段切れ等の諸弊害を除去できるこは言う
までもない。
尚、上述した実施例においては、不純物含有絶縁膜に
AsSG膜を用いたが、これに限定されず、例えばBPSG,BS
G,SbSG等の不純物領域の活性化温度以下の低温でリフロ
ーできる絶縁膜を用いることができる。更に、第１配線
層と第２配線層の間に形成される不純物含有絶縁膜に対
して窓明け後、本発明に係る熱処理によってリフローを
施しても良いことは勿論である。
AsSG膜を用いたが、これに限定されず、例えばBPSG,BS
G,SbSG等の不純物領域の活性化温度以下の低温でリフロ
ーできる絶縁膜を用いることができる。更に、第１配線
層と第２配線層の間に形成される不純物含有絶縁膜に対
して窓明け後、本発明に係る熱処理によってリフローを
施しても良いことは勿論である。
本発明の半導体装置の製造方法は、リフローする不純
物含有絶縁膜として不純物領域の活性化温度以下の温度
条件でリフロー可能な物質を有するAsSG膜またはBPSG膜
を用い、更に短時間に熱処理が可能なランプアニールを
行うため、活性化とリフローを同時に行なっても接合深
さが深くなるような問題はなく、しかも、短時間で熱処
理されるためアウトディフュージョン等の弊害を除去す
ることが可能である。そして、活性化とリフローを同時
に行うため、工程数及び時間的に製造工程の簡略化を図
ることができる。
物含有絶縁膜として不純物領域の活性化温度以下の温度
条件でリフロー可能な物質を有するAsSG膜またはBPSG膜
を用い、更に短時間に熱処理が可能なランプアニールを
行うため、活性化とリフローを同時に行なっても接合深
さが深くなるような問題はなく、しかも、短時間で熱処
理されるためアウトディフュージョン等の弊害を除去す
ることが可能である。そして、活性化とリフローを同時
に行うため、工程数及び時間的に製造工程の簡略化を図
ることができる。
第１図は本発明に係る半導体装置の製造方法を工程順に
示す工程図であり、第２図は本発明に係るリフローの温
度依存性を説明する特性図であり、第３図は本発明に係
るリフローの時間依存性を説明する特性図であり、第４
図はリフローの定量を説明する模式図である。 第５図は本発明に係る半導体装置の製造方法を実現する
に好適な装置の一例を示す断面図であり、第６図は本発
明の半導体装置の製造方法により製造される半導体装置
の一例を示す概略断面図であり、第７図は従来の半導体
装置の製造方法の一例を工程順に示す工程図であり、第
８図Ａは従来の半導体装置の製造方法においてアニール
後の不純物濃度の分布を示す特性図であり、第８図Ｂは
従来の半導体装置の製造方法においてリフロー後の不純
物濃度の分布を示す特性図である。 １……基板 ３……赤外線ランプ装置 11……基板 13……AsSG膜（不純物含有絶縁膜） 16……ソース領域 17……ドレイン領域 18,19……開口部
示す工程図であり、第２図は本発明に係るリフローの温
度依存性を説明する特性図であり、第３図は本発明に係
るリフローの時間依存性を説明する特性図であり、第４
図はリフローの定量を説明する模式図である。 第５図は本発明に係る半導体装置の製造方法を実現する
に好適な装置の一例を示す断面図であり、第６図は本発
明の半導体装置の製造方法により製造される半導体装置
の一例を示す概略断面図であり、第７図は従来の半導体
装置の製造方法の一例を工程順に示す工程図であり、第
８図Ａは従来の半導体装置の製造方法においてアニール
後の不純物濃度の分布を示す特性図であり、第８図Ｂは
従来の半導体装置の製造方法においてリフロー後の不純
物濃度の分布を示す特性図である。 １……基板 ３……赤外線ランプ装置 11……基板 13……AsSG膜（不純物含有絶縁膜） 16……ソース領域 17……ドレイン領域 18,19……開口部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−102052（ＪＰ，Ａ) 特開 昭57−23223（ＪＰ，Ａ) 特開 昭56−130949（ＪＰ，Ａ) 特開 昭58−206121（ＪＰ，Ａ) 特開 昭59−44846（ＪＰ，Ａ) 特開 昭52−104087（ＪＰ，Ａ)
Claims (1)
- 【請求項１】不純物領域を有する素子上に該不純物領域
の活性化温度以下でリフローできる砒素シリケート・ガ
ラス膜またはホウ素リン・シリケート・ガラス膜を形成
し、ランプアニールにより1100℃以下の温度にて上記不
純物領域の活性化と上記砒素シリケート・ガラス膜また
はホウ素リン・シリケート・ガラス膜のリフローを同時
に行う半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181540A JP2575106B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181540A JP2575106B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242436A JPS6242436A (ja) | 1987-02-24 |
| JP2575106B2 true JP2575106B2 (ja) | 1997-01-22 |
Family
ID=16102561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181540A Expired - Lifetime JP2575106B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575106B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221647A (ja) * | 1987-03-10 | 1988-09-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0370390A (ja) * | 1989-08-10 | 1991-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 分散型交換機での共通リソース割付管理方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130949A (en) * | 1980-03-18 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5723223A (en) * | 1980-07-18 | 1982-02-06 | Fujitsu Ltd | Manufacture of compound semiconductor device |
| JPS57102052A (en) * | 1980-12-17 | 1982-06-24 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS58206121A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
-
1985
- 1985-08-19 JP JP60181540A patent/JP2575106B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242436A (ja) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| JPS59920A (ja) | 半導体装置の製造方法 | |
| JP2575106B2 (ja) | 半導体装置の製造方法 | |
| US5106782A (en) | Method of manufacturing a semiconductor device | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPH0466379B2 (ja) | ||
| JP2926897B2 (ja) | 半導体装置の製造方法 | |
| JP2525169B2 (ja) | 半導体装置の製造方法 | |
| JPH0526343B2 (ja) | ||
| JP2591733B2 (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0614515B2 (ja) | 半導体装置の製造方法 | |
| JP3216559B2 (ja) | 半導体装置の製造方法 | |
| JP2633573B2 (ja) | 半導体装置の製造方法 | |
| JP2611252B2 (ja) | 半導体装置の製造方法 | |
| JPH0547978B2 (ja) | ||
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| JPH047094B2 (ja) | ||
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH043924A (ja) | 半導体装置の製造方法 | |
| KR960039143A (ko) | 반도체 소자의 콘택 제조방법 | |
| JPH02162764A (ja) | 半導体装置の製造方法 | |
| JPH02162739A (ja) | 半導体装置の製造方法 | |
| JPH04234150A (ja) | 層間絶縁膜平坦化法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |