JPH0614515B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0614515B2 JPH0614515B2 JP59053906A JP5390684A JPH0614515B2 JP H0614515 B2 JPH0614515 B2 JP H0614515B2 JP 59053906 A JP59053906 A JP 59053906A JP 5390684 A JP5390684 A JP 5390684A JP H0614515 B2 JPH0614515 B2 JP H0614515B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- groove
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 本発明はＬＳＩの高集積化及び高速化を可能にする半導
体装置の製造方法に関する。特に低コンタクト抵抗及び
低拡散層を持つＭＯＳＦＥＴを高集積するＬＳＩにおい
て有効である。
体装置の製造方法に関する。特に低コンタクト抵抗及び
低拡散層を持つＭＯＳＦＥＴを高集積するＬＳＩにおい
て有効である。
従来、半導体基板の不純物拡散層は、イオン注入法また
は熱拡散法により形成されていた。しかるにイオン注入
法では、半導体基板に形成された溝においては、溝の側
面に不純物イオンを注入できない。また、熱拡散法では
溝の底及び側面領域に不純物拡散が可能であるが、熱拡
散法では高温で長時間の熱処理が必要なため不純物拡散
領域が拡がり微細化されたＭＯＳＦＥＴのソース・ドレ
イン形成に用いることは困難である。従って、従来の半
導体装置の製造方法では、半導体基板に溝を作成し、該
溝の底及び側面領域に浅い不純物拡散層を形成すること
は不可能であった。
は熱拡散法により形成されていた。しかるにイオン注入
法では、半導体基板に形成された溝においては、溝の側
面に不純物イオンを注入できない。また、熱拡散法では
溝の底及び側面領域に不純物拡散が可能であるが、熱拡
散法では高温で長時間の熱処理が必要なため不純物拡散
領域が拡がり微細化されたＭＯＳＦＥＴのソース・ドレ
イン形成に用いることは困難である。従って、従来の半
導体装置の製造方法では、半導体基板に溝を作成し、該
溝の底及び側面領域に浅い不純物拡散層を形成すること
は不可能であった。
本発明は、半導体基板に溝を作成し、該溝を拡散用不純
物を含む有機溶剤または二酸化ケイ素を埋め込んだ後、
短時間アニーリングにより該溝の底及び側面に浅い不純
物拡散層を形成することを特徴とする半導体装置の製造
方法である。特に、低抵抗ソース・ドレイン拡散層及び
低コンタクト抵抗を持つ微細化されたＭＯＳＦＥＴから
成るＬＳＩの製造方法に最適である。
物を含む有機溶剤または二酸化ケイ素を埋め込んだ後、
短時間アニーリングにより該溝の底及び側面に浅い不純
物拡散層を形成することを特徴とする半導体装置の製造
方法である。特に、低抵抗ソース・ドレイン拡散層及び
低コンタクト抵抗を持つ微細化されたＭＯＳＦＥＴから
成るＬＳＩの製造方法に最適である。
以下実施例を用いて説明する。
第１図は、従来の半導体基板に不純物拡散層を形成する
イオン注入法である。半導体基板１にはレジスト２をマ
スクにして溝が形成される。続いて、イオン注入装置に
て不純物イオン３が打込まれる。イオン注入法では、不
純物イオン３が直進するため拡散層が溝底面４にしかで
きず、溝の側面には拡散層が形成されない。また、熱拡
散法によれば溝底面及び側面に不純物拡散層を形成でき
るが、熱拡散法では高温で長時間の熱処理が必要なため
深さ方向及び横方向に不純物イオンが拡がり、浅い拡散
層が形成できず、微細化されたＭＯＳＦＥＴのソース・
ドレイン拡散層形成への応用が困難である。
イオン注入法である。半導体基板１にはレジスト２をマ
スクにして溝が形成される。続いて、イオン注入装置に
て不純物イオン３が打込まれる。イオン注入法では、不
純物イオン３が直進するため拡散層が溝底面４にしかで
きず、溝の側面には拡散層が形成されない。また、熱拡
散法によれば溝底面及び側面に不純物拡散層を形成でき
るが、熱拡散法では高温で長時間の熱処理が必要なため
深さ方向及び横方向に不純物イオンが拡がり、浅い拡散
層が形成できず、微細化されたＭＯＳＦＥＴのソース・
ドレイン拡散層形成への応用が困難である。
第２図〜第８図は、本発明による半導体装置の製造方法
である。第２図において半導体基板５にＳｉＯ２膜７を
形成後、溝を掘り、該溝領域に拡散用不純物及びケイ素
酸化物を含む有機溶剤を塗布し、該溝を該有機溶剤６に
て埋め込んだ後、ハロジェンランプを用いて短時間高温
アニーリング（９００℃以上 １０秒以内）を行ない、
半導体基板５に形成された溝の底面及び側面に浅い拡散
層８が形成される（第３図）。本発明では、粘性の小さ
い液体状の有機溶剤を用いるため、半導体基板に形成さ
れた溝を完全に埋め込むことができる。従って、有機溶
剤中に含まれる拡散用不純物は熱処理により均一に溝の
底面及び側面に拡散層を形成することができる。また、
本発明では、熱処理が短時間で行なわれるため不純物イ
オンの拡がりが小さい。このように、本発明による半導
体装置の製造方法を用いれば、半導体基板に形成された
溝の底面及び側面領域に浅い拡散層が形成できる。
である。第２図において半導体基板５にＳｉＯ２膜７を
形成後、溝を掘り、該溝領域に拡散用不純物及びケイ素
酸化物を含む有機溶剤を塗布し、該溝を該有機溶剤６に
て埋め込んだ後、ハロジェンランプを用いて短時間高温
アニーリング（９００℃以上 １０秒以内）を行ない、
半導体基板５に形成された溝の底面及び側面に浅い拡散
層８が形成される（第３図）。本発明では、粘性の小さ
い液体状の有機溶剤を用いるため、半導体基板に形成さ
れた溝を完全に埋め込むことができる。従って、有機溶
剤中に含まれる拡散用不純物は熱処理により均一に溝の
底面及び側面に拡散層を形成することができる。また、
本発明では、熱処理が短時間で行なわれるため不純物イ
オンの拡がりが小さい。このように、本発明による半導
体装置の製造方法を用いれば、半導体基板に形成された
溝の底面及び側面領域に浅い拡散層が形成できる。
第４図〜第８図において、微細化されたＭＯＳＦＥＴの
製造に本発明を適用している。
製造に本発明を適用している。
従来のＭＯＳＦＥＴにおいて、ＬＳＩが高集積化するに
伴いソース・ドレイン拡散層はより浅くなり、ＡＬ配線
とソース・ドレイン拡散層を接続するコンタクト穴はよ
り微細化される。このため、従来のイオン注入法により
形成された拡散層においては、０．３μｍ以下の接合深
さを持つＰ型拡散層の抵抗及び０．２μｍ以下の接合深
さを持つＮ型拡散層の抵抗は５０Ω／□より大きくな
る。またＡＬとＳｉ半導体基板拡散層のコンタクト抵抗
は、コンタクト穴が１μｍ□より小さくなると１００Ω
を超える。このため、従来の製造方法では、ＭＯＳＦＥ
ＴからなるＬＳＩは微細化を進めると拡散抵抗及びコン
タクト抵抗が増大しＬＳＩの高速化を防げ、ＭＯＳＦＥ
Ｔの高集積化に制限を与えていた。本発明では、層間絶
縁膜で分離された金属基板と半導体基板拡散層とを接続
するコンタクト穴領域の半導体基板に形成された溝の底
面及び側面に浅い拡散層を形成することにより、ソース
・ドレイン拡散層及びコンタクト抵抗を低減している。
以下、第４図〜第８図について本発明による半導体装置
の製造方法を説明する。
伴いソース・ドレイン拡散層はより浅くなり、ＡＬ配線
とソース・ドレイン拡散層を接続するコンタクト穴はよ
り微細化される。このため、従来のイオン注入法により
形成された拡散層においては、０．３μｍ以下の接合深
さを持つＰ型拡散層の抵抗及び０．２μｍ以下の接合深
さを持つＮ型拡散層の抵抗は５０Ω／□より大きくな
る。またＡＬとＳｉ半導体基板拡散層のコンタクト抵抗
は、コンタクト穴が１μｍ□より小さくなると１００Ω
を超える。このため、従来の製造方法では、ＭＯＳＦＥ
ＴからなるＬＳＩは微細化を進めると拡散抵抗及びコン
タクト抵抗が増大しＬＳＩの高速化を防げ、ＭＯＳＦＥ
Ｔの高集積化に制限を与えていた。本発明では、層間絶
縁膜で分離された金属基板と半導体基板拡散層とを接続
するコンタクト穴領域の半導体基板に形成された溝の底
面及び側面に浅い拡散層を形成することにより、ソース
・ドレイン拡散層及びコンタクト抵抗を低減している。
以下、第４図〜第８図について本発明による半導体装置
の製造方法を説明する。
第４図において、Ｓｉ半導体基板１１にはゲート膜１
４，ゲート電極１３及びイオン注入により形成されたソ
ース・ドレイン拡散層１２が形成されている。層間絶縁
膜１５を蓄積後、フォト・レジスト１６のパターニング
によりコンタクト穴を形成し、続いてＳｉ半導体基板の
コンタクト穴領域に溝を形成する（第５図）。続いて、
拡散用不純物１７を含む有機溶剤１７を塗布し、コンタ
クト穴及び半導体基板の溝を埋め込んだ後、ハロジェン
ランプを用いて短時間アニーリングを行なう（第６
図）。第７図ではこのアニーリングによりＳｉ半導体基
板の溝の底面及び側面に浅い拡散層１８が形成されてい
る。有機溶剤１７及びレジスト１６を除去後、ＡＬ配線
１９を形成し、ＡＬにてコンタクト穴及び半導体基板の
溝が埋め込まれる。第８図は、本発明の方法により製造
されたＭＯＳＦＥＴの断面図である。本発明によれば、
コンタクト穴領域のＳｉ半導体基板の溝の底面及び側面
領域に浅い拡散層が形成され、溝にはＡＬが埋め込まれ
ている。従ってＭＯＳＦＥＴのソース・ドレイン拡散層
の抵抗は、埋め込まれたＡＬのため非常に小さくなる。
また、ＡＬ配線１９と拡散層１２，１８との接触面積は
コンタクト穴が１μｍ□と微細化されても、溝の深さが
１μｍであれば、５μｍ２ある。従って溝を深く掘るこ
とにより２０Ω／□以下のコンタクト抵抗が可能にな
る。本発明において、不純物を含有する材料とは、拡散
用不純物を含む有機溶剤又は二酸化珪素等をさす。
４，ゲート電極１３及びイオン注入により形成されたソ
ース・ドレイン拡散層１２が形成されている。層間絶縁
膜１５を蓄積後、フォト・レジスト１６のパターニング
によりコンタクト穴を形成し、続いてＳｉ半導体基板の
コンタクト穴領域に溝を形成する（第５図）。続いて、
拡散用不純物１７を含む有機溶剤１７を塗布し、コンタ
クト穴及び半導体基板の溝を埋め込んだ後、ハロジェン
ランプを用いて短時間アニーリングを行なう（第６
図）。第７図ではこのアニーリングによりＳｉ半導体基
板の溝の底面及び側面に浅い拡散層１８が形成されてい
る。有機溶剤１７及びレジスト１６を除去後、ＡＬ配線
１９を形成し、ＡＬにてコンタクト穴及び半導体基板の
溝が埋め込まれる。第８図は、本発明の方法により製造
されたＭＯＳＦＥＴの断面図である。本発明によれば、
コンタクト穴領域のＳｉ半導体基板の溝の底面及び側面
領域に浅い拡散層が形成され、溝にはＡＬが埋め込まれ
ている。従ってＭＯＳＦＥＴのソース・ドレイン拡散層
の抵抗は、埋め込まれたＡＬのため非常に小さくなる。
また、ＡＬ配線１９と拡散層１２，１８との接触面積は
コンタクト穴が１μｍ□と微細化されても、溝の深さが
１μｍであれば、５μｍ２ある。従って溝を深く掘るこ
とにより２０Ω／□以下のコンタクト抵抗が可能にな
る。本発明において、不純物を含有する材料とは、拡散
用不純物を含む有機溶剤又は二酸化珪素等をさす。
以上説明したように、本発明による半導体装置の製造方
法は、低抵抗のソース・ドレイン拡散層及び低コンタク
ト抵抗を持つ微細化されたＭＯＳＦＥＴからなる高速か
つ高集積ＬＳＩの製造を可能にする。
法は、低抵抗のソース・ドレイン拡散層及び低コンタク
ト抵抗を持つ微細化されたＭＯＳＦＥＴからなる高速か
つ高集積ＬＳＩの製造を可能にする。
第１図は、従来のイオン注入拡散層の形成方法断面図 第２図，第３図は、本発明による溝の底面及び側面に浅
い拡散層を形成する製造方法の断面図 第４，５，６，７，８図は、本発明によるＭＯＳＦＥＴ
の製造方法断面図 １，５，１１……半導体基板 ２，１６……レジスト ３……イオン注入 ４，８，１２，１８……拡散層 ６，１７……拡散用不純物を含む有機溶剤 ７……ＳｉＯ２ １３……ゲート電極 １４……ゲート膜 １５……層間絶縁膜
い拡散層を形成する製造方法の断面図 第４，５，６，７，８図は、本発明によるＭＯＳＦＥＴ
の製造方法断面図 １，５，１１……半導体基板 ２，１６……レジスト ３……イオン注入 ４，８，１２，１８……拡散層 ６，１７……拡散用不純物を含む有機溶剤 ７……ＳｉＯ２ １３……ゲート電極 １４……ゲート膜 １５……層間絶縁膜
Claims (1)
- 【請求項１】半導体基板に少なくともソース不純物拡散
層及びドレイン不純物拡散層が設けられた半導体装置の
製造方法において、 前記ソース不純物拡散層及び前記ドレイン不純物拡散層
の一方又は双方の拡散層を貫通し更に半導体基板中に至
り且つ穴の面積が１μｍ□以下であるコンタクト穴を形
成する工程、前記コンタクト穴に前記拡散層の不純物と
同一導電型の不純物を含有する材料を充填する工程、前
記半導体基板を光照射により加熱し熱処理を行ない、前
記コンタクト穴の側面及び底面に浅い不純物拡散層を形
成する工程、前記コンタクト穴に充填された前記不純物
を含有する材料を除去する工程、前記コンタクト穴に配
線を形成する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053906A JPH0614515B2 (ja) | 1984-03-21 | 1984-03-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053906A JPH0614515B2 (ja) | 1984-03-21 | 1984-03-21 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033139A Division JPH0770699B2 (ja) | 1989-02-13 | 1989-02-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60196936A JPS60196936A (ja) | 1985-10-05 |
| JPH0614515B2 true JPH0614515B2 (ja) | 1994-02-23 |
Family
ID=12955756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053906A Expired - Lifetime JPH0614515B2 (ja) | 1984-03-21 | 1984-03-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614515B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215024B (it) * | 1986-10-01 | 1990-01-31 | Sgs Microelettronica Spa | Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione |
| JPH0210771A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | 半導体装置 |
| US5597742A (en) * | 1991-04-17 | 1997-01-28 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Semiconductor device and method |
| JP2000357795A (ja) * | 1999-06-17 | 2000-12-26 | Nec Kansai Ltd | ディプレッション型半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538074A (en) * | 1976-07-12 | 1978-01-25 | Hitachi Ltd | Mis type semiconductor device |
| JPS5745923A (en) * | 1980-09-04 | 1982-03-16 | Seiko Epson Corp | Light diffusing method |
| JPS57194523A (en) * | 1981-05-26 | 1982-11-30 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1984
- 1984-03-21 JP JP59053906A patent/JPH0614515B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60196936A (ja) | 1985-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183159A (ja) | 半導体装置及びその製造方法 | |
| JPH0426542B2 (ja) | ||
| JPS6220698B2 (ja) | ||
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| JPH0586673B2 (ja) | ||
| US4737831A (en) | Semiconductor device with self-aligned gate structure and manufacturing process thereof | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JPH0770699B2 (ja) | 半導体装置 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JPS60196936A (ja) | 半導体装置の製造方法 | |
| JPH0340514B2 (ja) | ||
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JPH0127589B2 (ja) | ||
| EP0062982B1 (en) | Isolated integrated circuit comprising a substrate electrode | |
| JPS6126234B2 (ja) | ||
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JP3070392B2 (ja) | 半導体装置 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 | |
| JPH065679B2 (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |