JP2575458B2 - 露光用マスクの作成方法 - Google Patents
露光用マスクの作成方法Info
- Publication number
- JP2575458B2 JP2575458B2 JP9776388A JP9776388A JP2575458B2 JP 2575458 B2 JP2575458 B2 JP 2575458B2 JP 9776388 A JP9776388 A JP 9776388A JP 9776388 A JP9776388 A JP 9776388A JP 2575458 B2 JP2575458 B2 JP 2575458B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- mask
- data
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔概 要〕 露光用マスクの作成方法に関し、 マスク作成時間を短縮することを目的とし、 複数の階層に分けて設計した半導体回路の設計データ
に基づいてマスクを作成する露光用マスクの作成方法に
おいて、回路パターン設計の１つの設計階層において設
計した基本型ゲート回路のパターンを論理処理又は／及
びシフト処理するデータ修正手段と、該データ修正手段
を施したゲート回路のパターンを、他の設計階層におい
て設計した基本型ゲート回路配置アドレスのデータに基
づいて、ゲート回路単位でマスク基板に露光するゲート
回路露光手段とを含み構成する。
に基づいてマスクを作成する露光用マスクの作成方法に
おいて、回路パターン設計の１つの設計階層において設
計した基本型ゲート回路のパターンを論理処理又は／及
びシフト処理するデータ修正手段と、該データ修正手段
を施したゲート回路のパターンを、他の設計階層におい
て設計した基本型ゲート回路配置アドレスのデータに基
づいて、ゲート回路単位でマスク基板に露光するゲート
回路露光手段とを含み構成する。
本発明は、露光用マスクの作成方法に関し、より詳し
くは、半導体回路作成等に使用するマスクを作成する際
のデータ処理を簡素化できるマスクの作成方法に関す
る。
くは、半導体回路作成等に使用するマスクを作成する際
のデータ処理を簡素化できるマスクの作成方法に関す
る。
ゲートアレイ回路のような半導体集積回路のパターン
を設計する場合には、集積回路の全体を一度にパターン
化するのではなく、集積回路を構成する多数のゲート回
路から基本型の回路を抽出してそれらをパターン設計し
た後、基本型の回路の配置設計を行うというように、集
積回路を複数の階層に分けて設計し、設計の効率化を図
っている。
を設計する場合には、集積回路の全体を一度にパターン
化するのではなく、集積回路を構成する多数のゲート回
路から基本型の回路を抽出してそれらをパターン設計し
た後、基本型の回路の配置設計を行うというように、集
積回路を複数の階層に分けて設計し、設計の効率化を図
っている。
これら複数の階層に分けた設計データに基づいてマス
クを作成する場合には、パターン設計のデータと配置設
計のデータとを結合するベタ展開を行う。
クを作成する場合には、パターン設計のデータと配置設
計のデータとを結合するベタ展開を行う。
そして、このベタ展開によって得たデータを集積回路
全体のパターンデータとして使用し、このデータに基づ
いてマスク基板を一括して露光するが、半導体装置のリ
ソグラフィ工程においてパターンに細りや太りが生じる
ため、予めこれらの現象を考慮してデータの修正をする
必要がある。
全体のパターンデータとして使用し、このデータに基づ
いてマスク基板を一括して露光するが、半導体装置のリ
ソグラフィ工程においてパターンに細りや太りが生じる
ため、予めこれらの現象を考慮してデータの修正をする
必要がある。
このため、ベタ展開によるデータ処理を終えた後、パ
ターンの太りや細りを予測してパターンデータを補正す
るシフト処理を行う。
ターンの太りや細りを予測してパターンデータを補正す
るシフト処理を行う。
また、このシフト処理を行うと、パターンが離れた
り、本来導通しないパターンが接触することがあるた
め、これらを見越したデータの補正をする論理処理を行
う。
り、本来導通しないパターンが接触することがあるた
め、これらを見越したデータの補正をする論理処理を行
う。
以上のように、マスクを作製する場合には、ベタ展
開、論理処理、シフト処理を行った半導体回路のパター
ンデータに基づい基板上のレジストを露光し、映像、エ
ッチング、レジスト除去を行いマクス化する（第８
図）。
開、論理処理、シフト処理を行った半導体回路のパター
ンデータに基づい基板上のレジストを露光し、映像、エ
ッチング、レジスト除去を行いマクス化する（第８
図）。
しかし、論理処理やシフト処理は、ベタ展開を行った
半導体回路の全てのパターンについて一括して行うた
め、半導体集積回路に含まれるゲート回路の数が多くな
るほど、マスク作成に時間がかかり、生産効率が低下す
るといった問題がある。
半導体回路の全てのパターンについて一括して行うた
め、半導体集積回路に含まれるゲート回路の数が多くな
るほど、マスク作成に時間がかかり、生産効率が低下す
るといった問題がある。
本発明はこのような問題に鑑みてなされたものであっ
て、マクス作成時間を短縮することができる露光用マス
クの作成方法を提供することを目的とする。
て、マクス作成時間を短縮することができる露光用マス
クの作成方法を提供することを目的とする。
上記課題は、複数の階層に分けて設計した半導体回路
の設計データに基づいてマスクを作成する露光用マスク
の作成方法において、回路パターン設計の１つの設計階
層において設計した基本型ゲート回路21〜2nのパターン
を論理処理又は／及びシフト処理するデータ修正手段
と、該データ修正手段を施したゲート回路21〜2nのパタ
ーンを、他の設計階層において設計したゲート回路配置
設計データのアドレスに基づいて、ゲート回路単位でマ
スク基板５に露光するゲート回路露光手段とを備えたこ
とを特徴とする露光用マスクの作成方法により解決す
る。
の設計データに基づいてマスクを作成する露光用マスク
の作成方法において、回路パターン設計の１つの設計階
層において設計した基本型ゲート回路21〜2nのパターン
を論理処理又は／及びシフト処理するデータ修正手段
と、該データ修正手段を施したゲート回路21〜2nのパタ
ーンを、他の設計階層において設計したゲート回路配置
設計データのアドレスに基づいて、ゲート回路単位でマ
スク基板５に露光するゲート回路露光手段とを備えたこ
とを特徴とする露光用マスクの作成方法により解決す
る。
半導体回路のパターンを設計する場合には、一度にチ
ップの全体像を具体化するのはなく、複数の基本型をな
すゲート回路21〜2nのパターン設計を行い、次にゲート
回路配置を設計する等のように、半導体回路を複数の階
層に分けて設計する。
ップの全体像を具体化するのはなく、複数の基本型をな
すゲート回路21〜2nのパターン設計を行い、次にゲート
回路配置を設計する等のように、半導体回路を複数の階
層に分けて設計する。
次に、半導体露光装置のマスクを作成する場合につい
て、ｎ型不純物拡散用のマスクを例にとって説明する。
て、ｎ型不純物拡散用のマスクを例にとって説明する。
先ず、数種類の基本型をなすゲート回路21〜2nに関す
るｎ型不純物拡散用マスクのパターンデータをそれぞれ
読出し、このデータを論理処理、シフト処理することに
より、半導体回路形成過程における太りや細り等を修正
する。
るｎ型不純物拡散用マスクのパターンデータをそれぞれ
読出し、このデータを論理処理、シフト処理することに
より、半導体回路形成過程における太りや細り等を修正
する。
次に、基本型をなすゲート回路21〜2nのうち１つを呼
び出すとともに、このゲート回路２をマスク基板５に配
置するためのアドレスデータを配置設計データから呼び
出し、アドレスの露光開始位置に電子ビームを当て、ｎ
型不純物拡散用等のパターンを基板上にゲート回路単位
で１つずつ露光する。
び出すとともに、このゲート回路２をマスク基板５に配
置するためのアドレスデータを配置設計データから呼び
出し、アドレスの露光開始位置に電子ビームを当て、ｎ
型不純物拡散用等のパターンを基板上にゲート回路単位
で１つずつ露光する。
この操作を残りのゲート回路22〜2nの全てについて行
い、ｎ型不純物拡散のパターンマスクの露光走査を終了
する。
い、ｎ型不純物拡散のパターンマスクの露光走査を終了
する。
その後、通常の工程にしたがって現象、エッチング、
レジスト除去の処理を行ことにより、マスクが完成す
る。
レジスト除去の処理を行ことにより、マスクが完成す
る。
以上の工程を他のパターンにも施す。
第２図は、集積回路の一例を示すものであって、図中
符号１は、ゲート回路２を多数個配置するゲートアレイ
により構成された半導体集積回路である。
符号１は、ゲート回路２を多数個配置するゲートアレイ
により構成された半導体集積回路である。
この半導体集積回路１のパターン設計を行う場合に
は、先ず、ゲート回路２のうちから論理回路、RAM、RO
M、I/O回路のような基本型をなすゲート回路21〜2nを抽
出し、次に、各基本型ゲート回路21〜2nについて各層の
パターン設計図３を設計し、ｎ型不純物拡散層、ゲート
層、バルク配線等の各層のパターン3P1〜3Pmを作成する
（第３図）。
は、先ず、ゲート回路２のうちから論理回路、RAM、RO
M、I/O回路のような基本型をなすゲート回路21〜2nを抽
出し、次に、各基本型ゲート回路21〜2nについて各層の
パターン設計図３を設計し、ｎ型不純物拡散層、ゲート
層、バルク配線等の各層のパターン3P1〜3Pmを作成する
（第３図）。
その後、基本型のゲート回路21〜2nを配置する際に必
要な配置図４を設計する（第４図）。
要な配置図４を設計する（第４図）。
このように、半導体集積回路１のパターンを設計する
場合には、CAD手法により複数の階層に分けて図面化
し、そのデータを図示しない記憶装置に格納する。
場合には、CAD手法により複数の階層に分けて図面化
し、そのデータを図示しない記憶装置に格納する。
次に、半導体集積回路１を構成するｎ型不純物拡散用
パターン用のマスクを例に揚げ、第１図に示したフロー
チャート図に基づいて本発明の一実施例を説明する。
パターン用のマスクを例に揚げ、第１図に示したフロー
チャート図に基づいて本発明の一実施例を説明する。
第４図に示した複数の基本型ゲート回路21〜2nに用い
るｎ型不純物拡散用パターン3P11〜3P1nの設計データを
読出し、このデータをシフト処理することにより、半導
体回路作成過程におけるエッチングの太りや細りを修正
する。また、このシフト処理の前の論理処理を行い、シ
フト処理によるパターンの変形等を防止する。
るｎ型不純物拡散用パターン3P11〜3P1nの設計データを
読出し、このデータをシフト処理することにより、半導
体回路作成過程におけるエッチングの太りや細りを修正
する。また、このシフト処理の前の論理処理を行い、シ
フト処理によるパターンの変形等を防止する。
これらの論理処理やシフト処理によって得たデータを
記憶装置に保存する。
記憶装置に保存する。
次に、基本型のうち第１のゲート回路21のｎ型不純物
拡散用パターン3P11を呼び出すとともに、配置図４のデ
ータからゲート回路21を配置するアドレスを呼び出した
後、このアドレスに対応するマスク基板５の露光開始位
置に電子ビームを当て、ゲート回路21のｎ型不純物拡散
用のパターン3P11のデータに従って露光走査を行う（第
５、６図）。
拡散用パターン3P11を呼び出すとともに、配置図４のデ
ータからゲート回路21を配置するアドレスを呼び出した
後、このアドレスに対応するマスク基板５の露光開始位
置に電子ビームを当て、ゲート回路21のｎ型不純物拡散
用のパターン3P11のデータに従って露光走査を行う（第
５、６図）。
この場合、ゲート回路21を配置するブロックが複数あ
る場合には、その配置順に従ってブロック単位で露光走
査を行う。
る場合には、その配置順に従ってブロック単位で露光走
査を行う。
以上のようなパターン3P11の露光走査を終了した後
は、その他の基本型ゲート回路22〜2nにおけるｎ型不純
物拡散用のパターン3P12〜3P1nのデータについて同一の
基板５上に同様の処理を各基本型ゲート回路毎に行うこ
とにより、ｎ型不純物拡散用のマスク露光を終了する。
は、その他の基本型ゲート回路22〜2nにおけるｎ型不純
物拡散用のパターン3P12〜3P1nのデータについて同一の
基板５上に同様の処理を各基本型ゲート回路毎に行うこ
とにより、ｎ型不純物拡散用のマスク露光を終了する。
なお、図中符号3P2（3P21〜3P2n）〜3Pm（3Pm1〜3
Pmn）は、基本型ゲート回路21〜2nにおけるｎ型不純物
拡散用のパターン以外のゲート層やバルク配線層等のパ
ターン図を示している。
Pmn）は、基本型ゲート回路21〜2nにおけるｎ型不純物
拡散用のパターン以外のゲート層やバルク配線層等のパ
ターン図を示している。
上述した露光処理を終えたマスク基板５上のレジスト
６には、潜像化した半導体回路１のｎ型不純物拡散用の
パターンが形成されることになり、その後に現像、エッ
チング、レジスト除去を順に行うと、マスク基板５とレ
ジスト６との間に形成されたクロム膜７はｎ型不純物拡
散用のパターンとなる。
６には、潜像化した半導体回路１のｎ型不純物拡散用の
パターンが形成されることになり、その後に現像、エッ
チング、レジスト除去を順に行うと、マスク基板５とレ
ジスト６との間に形成されたクロム膜７はｎ型不純物拡
散用のパターンとなる。
上記した工程は、マスクを直接に形成する場合に使用
できるが、レティクルを作製する場合にも用いることが
できる。レティクルを用いる場合にはホトレピータによ
り縮小投影露光を行い、マスクマスクを作製する。
できるが、レティクルを作製する場合にも用いることが
できる。レティクルを用いる場合にはホトレピータによ
り縮小投影露光を行い、マスクマスクを作製する。
なお、上記した実施例では、ゲート回路２のパターン
設計と、ゲート回路２の配置設計の２階層に分けた設計
データについて説明したが、第７図に示すように、半導
体集積回路１の機能に必要な固定回路領域10とユーザの
求め応じて回路を変える可変回路領域11とがある場合に
は、それぞれの領域毎にゲート回路の配置図を設計し、
固定回路領域10の露光走査をした後、可変回路領域11を
露光するというように領域単位でマスク基板を露光する
こともできる。
設計と、ゲート回路２の配置設計の２階層に分けた設計
データについて説明したが、第７図に示すように、半導
体集積回路１の機能に必要な固定回路領域10とユーザの
求め応じて回路を変える可変回路領域11とがある場合に
は、それぞれの領域毎にゲート回路の配置図を設計し、
固定回路領域10の露光走査をした後、可変回路領域11を
露光するというように領域単位でマスク基板を露光する
こともできる。
また、上述した実施例はゲート回路２のパターンをゲ
ート回路単位で基板上に露光するようにしたものであ
り、複数のゲート回路に亘るパターン、例えばゲート回
路２相互を接続する電極配線用のマスクを作成する場合
には本発明は適用できず、ベタ展開、論理処理、シフト
処理、露光という従来の工程を経る必要がある（第８
図）。
ート回路単位で基板上に露光するようにしたものであ
り、複数のゲート回路に亘るパターン、例えばゲート回
路２相互を接続する電極配線用のマスクを作成する場合
には本発明は適用できず、ベタ展開、論理処理、シフト
処理、露光という従来の工程を経る必要がある（第８
図）。
以上述べたように本発明によれば、複数の階層に分け
て半導体回路を設計する場合に、基本型をなすゲート回
路の設計段階で形成したパターンについて論理処理、シ
フト処理を行ったのち、ゲート回路の配置アドレスの順
に沿って基本型ゲート回路のパターンをゲート回路単位
で順に露光するようにしたので、バルク配線や不純物拡
散等に使用するマスクを作成する際のベタ展開を省略す
ることができるとともに、基本型をなすゲート回路だけ
を論理処理、シフト処理することになり、マスク作成の
際のデータ処理の時間を大幅に削減して半導体回路作成
時間を短縮することができる。
て半導体回路を設計する場合に、基本型をなすゲート回
路の設計段階で形成したパターンについて論理処理、シ
フト処理を行ったのち、ゲート回路の配置アドレスの順
に沿って基本型ゲート回路のパターンをゲート回路単位
で順に露光するようにしたので、バルク配線や不純物拡
散等に使用するマスクを作成する際のベタ展開を省略す
ることができるとともに、基本型をなすゲート回路だけ
を論理処理、シフト処理することになり、マスク作成の
際のデータ処理の時間を大幅に削減して半導体回路作成
時間を短縮することができる。
第１図は、本発明の一実施例を示すフローチャート図、 第２図は、半導体回路の一例を示す平面図、 第３図は、半導体回路の設計により形成したゲート回路
のパターン図を示す平面図、 第４図は、半導体回路の設計により形成したゲート回路
配置図を示す平面図、 第５図は、本発明によるマスク露光状態を示すマスク基
板の斜視図、 第６図は、本発明によるマスク露光後のマスク基板の断
面図、 第７図は、本発明の他の実施例により作成するマスクの
平面図、 第８図は、従来方法を示すフローチャート図である。 （符号の説明） １……半導体集積回路、 ２……ゲート回路、 21〜2n……ゲート回路、 ３……層パターン設計図、 3P1……ｎ型不純物拡散用パターン、 ４……配置図、 ５……マスク基板、 ６……レジスト、 ７……クロム膜。
のパターン図を示す平面図、 第４図は、半導体回路の設計により形成したゲート回路
配置図を示す平面図、 第５図は、本発明によるマスク露光状態を示すマスク基
板の斜視図、 第６図は、本発明によるマスク露光後のマスク基板の断
面図、 第７図は、本発明の他の実施例により作成するマスクの
平面図、 第８図は、従来方法を示すフローチャート図である。 （符号の説明） １……半導体集積回路、 ２……ゲート回路、 21〜2n……ゲート回路、 ３……層パターン設計図、 3P1……ｎ型不純物拡散用パターン、 ４……配置図、 ５……マスク基板、 ６……レジスト、 ７……クロム膜。
Claims (1)
- 【請求項１】複数の階層に分けて設計した半導体回路の
設計データに基づいてマスクを作成する露光用マスクの
作成方法において、 回路パターン設計の１つの設計階層において設計した基
本型ゲート回路（21〜2n）のパターンを論理処理又は／
及びシフト処理するデータ修正手段と、 該データ修正手段を施したゲート回路（21〜2n）のパタ
ーンを、他の設計階層において設計した基本型ゲート回
路配置アドレスのデータに基づいて、ゲート回路単位で
マスク基板（５）に露光するゲート回路露光手段とを備
えたことを特徴とする露光用マスクの作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776388A JP2575458B2 (ja) | 1988-04-20 | 1988-04-20 | 露光用マスクの作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9776388A JP2575458B2 (ja) | 1988-04-20 | 1988-04-20 | 露光用マスクの作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01267657A JPH01267657A (ja) | 1989-10-25 |
| JP2575458B2 true JP2575458B2 (ja) | 1997-01-22 |
Family
ID=14200908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9776388A Expired - Lifetime JP2575458B2 (ja) | 1988-04-20 | 1988-04-20 | 露光用マスクの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575458B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2828372B2 (ja) * | 1992-09-17 | 1998-11-25 | シャープ株式会社 | マスク用データ作成方法 |
-
1988
- 1988-04-20 JP JP9776388A patent/JP2575458B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01267657A (ja) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100498532C (zh) | 将部件成像到晶片上的方法和用于成像晶芯的掩膜组 | |
| KR100593219B1 (ko) | 레이아웃 설계 방법 및 포토마스크 | |
| TWI287179B (en) | Method for manufacturing mask pattern, method for manufacturing semiconductor device, manufacturing system of mask pattern, cell library, and method for manufacturing mask | |
| JPH1032253A (ja) | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク | |
| JP4115615B2 (ja) | マスクパターン設計方法 | |
| JPH0844038A (ja) | マスターマスク作成装置及び半導体装置の製造方法 | |
| JP2575458B2 (ja) | 露光用マスクの作成方法 | |
| JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
| CN117631441A (zh) | 掩膜版图拆分方法及系统、设备和存储介质 | |
| US20190189458A1 (en) | Method for Producing a Pattern of Features by Lithography and Etching | |
| US6638664B2 (en) | Optical mask correction method | |
| US20070178389A1 (en) | Universal photomask | |
| US6841313B2 (en) | Photomask with dies relating to different functionalities | |
| JP3185754B2 (ja) | 露光原版の作製方法 | |
| JP4269559B2 (ja) | 半導体装置及びその設計方法 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| JP2005250308A (ja) | 露光用マスク群および露光用マスク群の製造方法 | |
| JP2005017314A (ja) | 露光マスクおよび半導体装置の製造方法 | |
| KR100546956B1 (ko) | 노광 데이터 작성 방법 | |
| TWI791990B (zh) | 光罩的形成方法及離子植入罩幕的製造方法 | |
| CN116859665A (zh) | 掩膜版及晶圆的曝光方法 | |
| US20050196689A1 (en) | Method for transferring a layout of an integrated circuit level to a semiconductor substrate | |
| JPH02283048A (ja) | 半導体装置の製造方法 |