JPH01267657A - 露光用マスクの作成方法 - Google Patents

露光用マスクの作成方法

Info

Publication number
JPH01267657A
JPH01267657A JP63097763A JP9776388A JPH01267657A JP H01267657 A JPH01267657 A JP H01267657A JP 63097763 A JP63097763 A JP 63097763A JP 9776388 A JP9776388 A JP 9776388A JP H01267657 A JPH01267657 A JP H01267657A
Authority
JP
Japan
Prior art keywords
mask
data
pattern
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63097763A
Other languages
English (en)
Other versions
JP2575458B2 (ja
Inventor
Takao Nakamura
孝男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9776388A priority Critical patent/JP2575458B2/ja
Publication of JPH01267657A publication Critical patent/JPH01267657A/ja
Application granted granted Critical
Publication of JP2575458B2 publication Critical patent/JP2575458B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 露光用マスクの作成方法に関し、 マスク作成時間を短縮することを目的とし、複数の階層
に分けて設計した半導体回路の設計データに基づいてマ
スクを作成する露光用マスクの作成方法において、回路
パターン設計の1つの設計階層において設計した基本型
ゲート回路のパターンを論理処理又は/及びシフト処理
するデータ修正手段と、該データ修正手段を施したゲー
ト回路のパターンを、他の設計階層において設計した基
本型ゲート回路配置アドレスのデータに基づいて、ゲー
ト回路単位でマスク基板に露光するゲート回路露光手段
とを含み構成する。
〔産業上の利用分野〕
本発明は、露光用マスクの作成方法に関し、より詳しく
は、半導体回路作成等に使用するマスクを作成する際の
データ処理を簡素化できるマスクの作成方法に関する。
〔従来の技術〕
ゲートアレイ回路のような半導体集積回路のパターンを
設計する場合には、集積回路の全体を一度にパターン化
するのではなく、集積回路を構成する多数のゲート回路
から基本型の回路を抽出してそれらをパターン設計した
後、基本型の回路の配置設計を行うというように、集積
回路を複数の階層に分けて設計し、設計の効率化を図っ
ている。
これら複数のPJIl!lに分けた設計データに基づい
てマスクを作成する場合には、パターン設計のデータと
配置設計のデータとを結合するベタ展開を行う。
そして、このベタ展開によって得たデータを集積回路全
体のパターンデータとして使用し、このデータに基づい
てマスク基板を一括して露光するが、半導体装置のりソ
ゲラフイエ程においてパターンに細りゃ太りが生じるた
め、予めこれらの現象を考慮してデータの修正をする必
要がある。
このため、ベタ展間によるデータ処理を終えた後、パタ
ーンの太りや細りを予測してパターンデータを補正する
シフト処理を行う。
また、このシフト処理を行うと、パターンが離れたり、
本来導通しないパターンが接触することがあるため、こ
れらを見越したデータの補正をする論理処理を行う。
以上のように、マスクを作製する場合には、ベタ展開、
論理処理、シフト処理を行った半導体回路のパターンデ
ータに基づいて基板上のレジストを露光し、現像、エツ
チング、レジスト除去を行いマスク化する(第8図)。
〔発明が解決しようとする課題〕
しかし、論理処理やシフト処理は、ベタ展開を行った半
導体回路の全てのパターンについて一括して行うため、
半導体集積回路に含まれるゲート回路の数が多くなるほ
ど、マスク作成に時間がかかり、生産効率が低下すると
いった問題がある。
本発明はこのような問題に鑑みてなされたものであって
、マスク作成時間を短縮することができる露光用マスク
の作成方法を堤供することを目的とする。
〔課題を解決するための手段〕
上記課題は、複数の階層に分けて設計した半導体回路の
設計データに基づいてマスクを作成する露光用マスクの
作成方法において、回路パターン設計の1つの設計階層
において設計した基本型ゲート回路21〜2nのパター
ンを論理処理又は/及びシフト処理するデータ修正手段
と、該データ修正手段を施したゲート回路21〜2nの
パターンを、他の設計階層において設計したゲート回路
配置設計データのアドレスに基づいて、ゲート回路単位
でマスク基板5に露光するゲート回路露光手段とを備え
たことを特徴とする露光用マスクの作成方法により解決
する。
〔作 用〕
半導体回路のパターンを設計する場合には、−度にチッ
プの全体像を具体化するのはなく、複数の基本型をなす
ゲート回路21〜2nのパターン設計を行い、次にゲー
ト回路配置を設計する等のように、半導体回路を複数の
階層に分けて設計する。
次に、半導体露光装置のマスクを作成する場合について
、n型不純物拡散用のマスクを例にとって説明する。
先ず、数種類の基本型をなすゲート回路21〜2nに関
するn型不純物拡散用マスクのパターンデータをそれぞ
れ読出し、このデータを論理処理、シフト処理すること
により、半導体回路形成過程における太りゃ細り等を修
正する。
次に、基本型をなすゲート回路21〜2nのうち1つを
呼び出すとともに、このゲート回路2をマスク基板5に
配置するためのアドレスデータを配置設計データから呼
び出し、アドレスの露光開始位置に電子ビームを当て、
n型不純物拡散用等のパターンを基板上にゲート回路単
位で1つずつ露光する。
この操作を残りのゲート回路22〜2nの全てについて
行い、n型不純物拡散のパターンマスクの露光走査を終
了する。
その後、通常の工程にしたがって現像、エツチング、レ
ジスト除去の処理を行ことにより、マスクが完成する。
以上の工程を他のパターンにも施す。
〔実施例〕
第2図は、集積回路の一例を示すものであって、図中符
号lは、ゲート回路2を多数個配置するゲートアレイに
より構成された半導体集積回路である。
この半導体集積回路lのパターン設計を行う場合には、
先ず、ゲート回路2のうちから論理回路、RAM、RO
M、I10回路のような基本型をなすゲート回路21〜
2nを抽出し、次に、各基本型ゲート回路21〜2nに
ついて各層のパターン設計図3を設計し、n型不純物拡
散層、ゲート層、バルク配線等の各層のパターン3P、
〜3P、を作成する(第3図)。
その後、基本型のゲート回路21〜2nを配置する際に
必要な配置図4を設計する(第4図)。
このように、半導体集積回路1のパターンを設計する場
合には、CAD手法により複数の階層に分けて図面化し
、そのデータを図示しない記憶装置に格納する。
次に、半導体集積回路1を構成するn型不純物拡散用パ
ターン用のマスクを例に揚げ、第1図に示したフローチ
ャート図に基づいて本発明の一実施例を説明する。
第4図に示した複数の基本型ゲート回路21〜2nに用
いるn型不純物拡散用パターン3 P +t〜3P1.
の設計データを読出し、このデータをシフト処理するこ
とにより、半導体回路作成過程におけるエツチングの太
りや細りを修正する。また、このシフト処理の前に論理
処理を行い、シフト処理によるパターンの変形等を防止
する。
これらの論理処理やシフト処理によって得たデータを記
憶装置に保存する。
次に、基本型のうち第1のゲート回路21のn型不純物
拡散用パターン3P11を呼び出すとともに、配置図4
のデータからゲート回路21を配置するアドレスを呼び
出した後、このアドレスに対応するマスク基板5の露光
開始位置に電子ビームを当て、ゲート回m21のn型不
純物拡散用のパターン3P、のデータに従って露光走査
を行う(第5.6図)。
この場合、ゲート回路21を配置するブロックが複数あ
る場合には、その配Wf[に従ってブロック単位で露光
走査を行う。
以上のようなパターン3P1.の露光走査を終了した後
は、その他の基本型ゲート回路22〜2nにおけるn型
不純物拡散用のパターン3P+t〜3P 11+のデー
タについて同一の基板5上に同様の処理を各基本型ゲー
ト回路毎に行うことにより、n型不純物拡散用のマスク
露光を終了する。
なお、図中符号3Pz  (3Pz+〜3P0)〜3P
、  (3Pa+ 〜3 P、、)は、基本型ゲート回
路21〜2nにおけるn型不純物拡散用のパターン以外
のゲート層やバルク配線層等のパターン図を示している
上述した露光処理を終えたマスク基板5上のレジスト6
には、潜像化した半導体回路1のn型不純物拡散用のパ
ターンが形成されることになり、その後に現像、エツチ
ング、レジスト除去を順に行うと、マスク基板5とレジ
スト6との間に形成されたクロムff7はn型不純物拡
散用のパターンとなる。
上記した工程は、マスクを直接に形成する場合に使用で
きるが、レティクルを作製する場合にも用いることがで
きる。レティクルを用いる場合にはホトレピータにより
縮小投影露光を行い、マスタマスクを作製する。
なお、上記した実施例では、ゲート回路2のパターン設
計と、ゲート回1232の配置設計の2階層に分けた設
計データについて説明したが、第7図に示すように、半
導体集積回路1の機能に必要な固定回路領域10とユー
ザの求めに応じて回路を変える可変回路領域11とがあ
る場合には、それぞれの領域毎にゲート回路の配置図を
設計し、固定回路領域10の露光走査をした後に、可変
回路領域11を露光するというように領域単位でマスク
基板を露光することもできる。
また、上述した実施例はゲート回路2のパターンをゲー
ト回路単位で基板上に露光するようにしたものであり、
複数のゲート回路に百るパターン、例えばゲート回路2
相互を接続するt横配線用のマスクを作成する場合には
本発明は適用できず、ベタ展開、論理処理、シフト処理
、露光という従来の工程を経る必要がある(第8図)。
〔発明の効果〕
以上述べたように本発明によれば、複数の階層に分けて
半導体回路を設計する場合に、基本型をなすゲート回路
の設計段階で形成したパターンについて論理処理、シフ
ト処理を行ったのち、ゲート回路の配置アドレスの順に
沿って基本型ゲート回路のパターンをゲート回路単位で
順に露光するようにしたので、バルク配線や不純物拡散
等に使用するマスクを作成する際のベタ展開を省略する
ことができるとともに、基本型をなすゲート回路だけを
論理処理、シフト処理することになり、マスク作成の際
のデータ処理の時間を大幅に削減して半導体回路作成時
間を短縮することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例を示すフローチャート図、 第2図は、半導体回路の一例を示す平面図、第3図は、
半導体回路の設計により形成したゲート回路のパターン
図を示す平面図、 第4図は、半導体回路の設計により形成したゲート回路
配置図を示す平面図、 第5図は、本発明によるマスク露光状態を示すマスク基
板の斜視図、 第6図は、本発明によるマスク露光後のマスク基板の断
面図、 第7図は、本発明の他の実施例により作成するマスクの
平面図、 第8図は、従来方法を示すフローチャート図である。 (符号の説明) 1・・・半導体集積回路、 2・・・ゲート回路、 21〜2n・・・ゲート回路、 3・・・層パターン設計図、 3P、・・・n型不純物拡散用パターン、4・・・配置
図、 5・・・マスク基板、 6・・・レジスト、 7・・・クロム膜。 本発明の一実施悠テ示ずフローチで−ト図第1図 半導体回路の設計により形成した ケ゛−ト回路配置区を示す平面図 第4図 、10固定回路領域 11可変回路領域 本発明の他の実施例により 作改するマスタ・つ平面図 第7図 21 ゲート回路 本発明によるマスク露光状態を示す マスク基板の斜視図 第5図 本発明によるマスク露遂凌のマスク基板、T)断面図第
6図

Claims (1)

  1. 【特許請求の範囲】  複数の階層に分けて設計した半導体回路の設計データ
    に基づいてマスクを作成する露光用マスクの作成方法に
    おいて、 回路パターン設計の1つの設計階層において設計した基
    本型ゲート回路(21〜2n)のパターンを論理処理又
    は/及びシフト処理するデータ修正手段と、 該データ修正手段を施したゲート回路(21〜2n)の
    パターンを、他の設計階層において設計した基本型ゲー
    ト回路配置アドレスのデータに基づいて、ゲート回路単
    位でマスク基板(5)に露光するゲート回路露光手段と
    を備えたことを特徴とする露光用マスクの作成方法。
JP9776388A 1988-04-20 1988-04-20 露光用マスクの作成方法 Expired - Lifetime JP2575458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9776388A JP2575458B2 (ja) 1988-04-20 1988-04-20 露光用マスクの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9776388A JP2575458B2 (ja) 1988-04-20 1988-04-20 露光用マスクの作成方法

Publications (2)

Publication Number Publication Date
JPH01267657A true JPH01267657A (ja) 1989-10-25
JP2575458B2 JP2575458B2 (ja) 1997-01-22

Family

ID=14200908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9776388A Expired - Lifetime JP2575458B2 (ja) 1988-04-20 1988-04-20 露光用マスクの作成方法

Country Status (1)

Country Link
JP (1) JP2575458B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695356A (ja) * 1992-09-17 1994-04-08 Sharp Corp マスク用データ作成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695356A (ja) * 1992-09-17 1994-04-08 Sharp Corp マスク用データ作成方法

Also Published As

Publication number Publication date
JP2575458B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
KR100593219B1 (ko) 레이아웃 설계 방법 및 포토마스크
Wang et al. Standard cell layout with regular contact placement
CN100498532C (zh) 将部件成像到晶片上的方法和用于成像晶芯的掩膜组
JP3993545B2 (ja) パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
TWI825961B (zh) 一種解決掩模版著色邊界衝突的方法、裝置和電腦設備
US6821690B2 (en) Photomask and method for forming micro patterns of semiconductor device using the same
KR100256832B1 (ko) 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크
US5439765A (en) Photomask for semiconductor integrated circuit device
JPH0844038A (ja) マスターマスク作成装置及び半導体装置の製造方法
JPH01267657A (ja) 露光用マスクの作成方法
KR20010038464A (ko) 반도체 장치의 전도배선 마스크 제조방법
US6841313B2 (en) Photomask with dies relating to different functionalities
JPH1115130A (ja) 半導体製造用ハーフトーンマスクおよびその製造方法
JP4393063B2 (ja) 複合パターンのための位相シフトマスキング
JP4402225B2 (ja) パタンデータの作成方法および付加パタン付きフォトマスクの描画方法
JPH11133585A (ja) 露光用マスク及びその製造方法
CN113504706B (zh) 存储器的光刻曝光方法
JP2000035658A (ja) 原レチクルを用いたセミカスタムレチクルの製造方法及びシステム
JPH1031300A (ja) ハーフトーン型位相シフトマスク及びその製造方法
KR100546956B1 (ko) 노광 데이터 작성 방법
JP2007123342A (ja) 半導体装置の製造方法。
JP2715462B2 (ja) レチクル及びこれを用いる半導体装置の製造方法
JP2908649B2 (ja) 位相シフトマスクおよびその製造方法
JP3146542B2 (ja) マスク製造方法、及びマスク製造システム
JP3209986B2 (ja) ステンシルマスクのパターン配置方法およびそれを用いた半導体集積回路製造方法