JP2587632B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2587632B2
JP2587632B2 JP62088691A JP8869187A JP2587632B2 JP 2587632 B2 JP2587632 B2 JP 2587632B2 JP 62088691 A JP62088691 A JP 62088691A JP 8869187 A JP8869187 A JP 8869187A JP 2587632 B2 JP2587632 B2 JP 2587632B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
lead
adhesive layer
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62088691A
Other languages
English (en)
Other versions
JPS63254759A (ja
Inventor
征則 作本
淳 越村
坦 松下
正企 津島
満晴 清水
秀夫 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Tomoegawa Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Tomoegawa Paper Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62088691A priority Critical patent/JP2587632B2/ja
Publication of JPS63254759A publication Critical patent/JPS63254759A/ja
Application granted granted Critical
Publication of JP2587632B2 publication Critical patent/JP2587632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にダイパッド
を排除した特定の形状のリードフレーム上にダイボンデ
ィング接着剤を使用することなく半導体ペレットを固定
しうる特定構造のダイパッドテープを用いた半導体装置
に関するものである。
〔従来の技術〕
従来の半導体装置は第1図および第2図に示すような
ダイパッド1、リード2およびサポートバー3から構成
されるリードフレームのダイパッドの上に、第2図に示
すようにダイボンディング接着層5を介して半導体ペレ
ット4を載置し、該ペレット上に形成された電極7とリ
ード2とを接続したボンディングワイヤー6と共に封止
樹脂8により一体化した構成を有する。
この場合、リードフレームを構成するダイパッドは、
多種多様をきわめる半導体ペレットの大きさ、形状に対
応すべくその寸法、形状を変更する必要があり、これに
付随してリードの寸法、形状にも変更を余儀なくされ
る。このように多種多様の半導体ペレットに合わせてリ
ードフレームの設計変更をすることは、リードフレーム
の金型を何種類も作製しなければならず金型の費用、ひ
いてはリードフレームが高価となって問題が多い。
又、半導体ペレットを固定するためのダイボンディン
グ接着剤は通常銀を成分とする導電性ペーストの状態に
て適用されるので半導体装置の組立上、その取扱い性あ
るいはペースト自体の保存安定性に問題があった。
又、ダイパッドの背面は封止樹脂との接着封止性が悪
いために、リードと封止樹脂との界面から侵入した外部
からの水分が溜り易く、半導体装置をサーキット板に面
実装する際のはんだ付け工程の加熱処理の際これがもと
で水分の急激な膨張により封止樹脂等に内部応力を生じ
易く、さらに又、半導体ペレットとダイパッドの熱膨張
率の差によって生ずる応力により半導体ペレットや封止
樹脂にクラックが生じるなどの問題を有する。
〔発明が解決しようとする問題点〕
本発明は上記の実情に鑑みてなされたものであり、リ
ード数の同じ半導体装置のリードフレームの統一化をは
かり、各種の大きさ、形状を有する半導体ペレットに対
応すべく半導体装置を組立てる際に煩雑さを解消すると
同時に信頼性に優れた半導体装置を提供することを目的
とするものである。
〔問題点を解決するための手段〕
本発明の概要はダイパッドの排除されたリードフレー
ムおよび該リードフレームのリード先端を含んで覆う大
きさを有するダイパッドテープに搭載された半導体ペレ
ットを封止してなる半導体装置において、リードフレー
ムを構成するリードのうち所望の本数のリードがダイパ
ッド空隙部に突出し、かつ、突出したリードの先端部が
他のリードに比べて広い面積に構成されるか、あるいは
突出したリードの先端部が他のリードの先端部と互いに
結合して架橋部が形成されており、前記ダイパッドテー
プが、支持体と、その一方の面に設けた半導体ペレット
を支持体に固定するための第1の接着層と、他方の面に
支持体をリードに固定するための第2の接着層とからな
る半導体装置とする。
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図に示す断面図のと
おりで、ダイパッドテープの支持体10の上面の第1の接
着層11には半導体ペレット4が直接接着して固定され、
一方支持体の下面の第2の接着層12はリードフレームの
リード2の上に接着され、電極7とリード2とを接続し
たボンディングワイヤー6と共に封止樹脂8により一体
化した構成をなしている。なお9は空隙部である。
この場合、本発明の半導体装置の封止材料は樹脂によ
る封止に限定されるものではなく、例えばサーデイップ
タイプやサーパックタイプによる封止であってもよい。
なお本発明でいうダイパッドテープは第4図または第
5図に示す如く、従来のダイパッドを排除した構成を有
するリードフレームに適用するもので、その空隙部9の
位置においてリード2の上に半導体ペレットの形状、大
きさに合わせて任意の寸法に作成されて接着載置される
ものである。
なお図において2はリード、9は空隙部、13は空隙部
に突出したリード、14aは広幅部、14bは架橋部である。
〔作用〕
本発明では第4図に示したとおり、リードの先端部を
他のリードに比べて広い面積に構成することにより、最
少限のリード本数でダイパッドテープに対する安定した
平面性が得られ、テープに対する好適な支持材料として
の機能を発揮することができる。
また、第5図に示したように、突出したリードの先端
同志を結合して架橋部を形成する、いわゆる連結リード
にすることにより、力学的にも安定し良好な平面性と装
置の組立てラインの過程での耐振動性などにおいても好
適であるばかりでなく、リードを電源リードとして使用
する場合において、連結リードの方が電圧が安定化し、
かつ、バックバイアスを必要とする半導体素子を搭載す
る場合、素子の安定化に有利であるという作用効果を奏
するものである。
(接着剤) 支持体の両面に用いられる接着剤について述べれば、
第1の接着層は半導体ペレットを支持体に固定するため
のものであり、第2の接着層は支持体をリードに固定す
るためのものであって、耐熱性エポキシ樹脂、ポリイミ
ド樹脂等を5〜50μm好ましくは20〜30μmの塗布厚と
なるように半硬化(Bステージ)の状態で塗布して形成
される。
この場合、実際の組立てに当っては、先にリード表面
に第2の接着層を以て熱硬化させながらテープを接着す
る。ただしこの段階では第1の接着層は完全に硬化しな
いようにする。次にペレットを第1の接着層に接着せし
め、第1、第2の接着層を同時に完全に硬化せしめる。
従って、第1の接着層の硬化温度は第2の接着層の硬化
温度より高い方が望ましい。
〔支持体〕 支持体は例えば厚さ10〜150μm、好ましくは25〜75
μmのポリイミド、ポリエーテルイミド、ポリフェニレ
ンサルファイド、ポリエーテル・エーテルケトン等の耐
熱性フィルムや、エポキシ樹脂をガラスクロスに含浸
し、加熱硬化もしくは半硬化したエポキシガラスクロ
ス、エポキシ・ポリイミド・ガラスクロス、ガラスクロ
スにビスマレイミドトリアジン樹脂(BTレジン)を含浸
させたBTレジンガラスクロス等の耐熱テープが用いられ
る。
〔実施例〕
実施例1. 厚さ50μmのポリイミド樹脂フィルム(「ユーピレッ
クスS」宇部興産社製)からなる支持体の片面に第1の
接着層として下記配合の塗液を乾燥後の塗布厚が20μm
となるように塗布乾燥した。
エポキシ樹脂(「エピコート1001」油化シエルエポキシ
社製)80%MEK溶液 ………120重量部 ジシアンジアミド(和光純薬社製) ………10重量部 ポリアミド樹脂(「#6900」ヘンケル白水社製)メタノ
ール/トルエン(1:1)20%溶液 ………100重量部 次に第2の接着層として下記配合の塗液を乾燥後の塗
布厚が20μmとなるように塗布乾燥した。
エポキシ樹脂(「EOCN−102」、日本化薬社製) 10重量
部 ポリエステル樹脂(「KA−1036」、荒川化学社製)50重
量部 イミダゾール系硬化剤(「2PZ」、四国化成社製) 10重
量部 メチルエチルケトン 100重量部 得られたダイパッドテープを所望の大きさに切断して
第4図(イ)に示す形状の、鉄系の金属板例えばコバー
ル板を打ち抜き加工してなるリードフレームに第2の接
着層により加熱接着した後、順次第3図に示すような半
導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性
を見たところ、接着層の電流のリークは見られず、安定
した接着性が確認された。又、ワイヤーボンダビリティ
ーも良好で信頼性のある半導体装置を構成することがで
きた。
実施例2. 厚さ50μmのポリイミド樹脂フィルム(「ユーピレッ
クスS」宇部興産社製)からなる支持体の片面に、第1
の接着層としてポリウレタン系樹脂(「チッソレックス
372」チッソ社製)のジメチルホルムアミド/メチルエ
チルケトン=2/1の43%溶液70重量部とフェノール・ノ
ボラック・エポキシ樹脂(「EPPN−201」、日本化薬社
製)のメチルエチルケトン20%溶液30重量部との混合液
を半硬化の状態になるよう120℃5分間の加熱条件で乾
燥後の塗布厚が40μmとなるように塗布し加熱乾燥し
た。
次に実施例1にて使用した第2の接着層を設けて本発
明のダイパッドテープを作成した。
得られたダイパッドテープを所望の大きさに切断後第
4図(ロ)に示すリードフレームに接着層により加熱接
着した後、第3図に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性
を見たところ、接着層の電流のリークは見られず、安定
した接着性が確認された。又、ワイヤボンダビリティー
も良好で信頼性のある半導体装置を構成することができ
た。
〔発明の効果〕
本発明は上記の構成よりなるのでダイパッドテープを
半導体ペレットの形状、寸法に合わせて任意に裁断して
リードフレームの半導体ペレット搭載部に供給すること
ができ、ペレット、リードフレームの設計製作上効率化
とコストダウンに有効であり、又、ペースト状のダイボ
ンディング接着剤が不要となるので装置の組立上作業性
がよい。
又、ダイパッドテープを構成する接着層と封止樹脂と
の接着性が良好なので、急激な水分の膨張により封止樹
脂にクラックが発生する心配もなく、かつ半導体ペレッ
トとダイパッドテープ間の熱膨張率の差によって生ずる
応力が小さいので半導体ペレットのクラックの発生もな
く、さらに又、リードのうち所望のリードの先端部をダ
イパッド空隙部に突出させて、その先端部を面積を大き
くするか、あるいは架橋部を設けるかしているので、ダ
イパッドテープの支持が安定するとともに、従来のリー
ドフレームにあるようなリードの先端とダイパッドとの
間の隙間に相当するものがないので、モールド加工時に
ボンディングワイヤーが流れたり、切れたりすることが
ない効果も期待でき極めて信頼性の高い半導体装置を提
供することができる。
【図面の簡単な説明】
第1図、第2図は従来の半導体装置の一例を示す斜視図
および断面図、第3図は本発明の実施例を示す断面図、
第4図及び第5図は本発明で用いられるリードフレーム
例を示す正面図。 2……リード、4……半導体ペレット、6……ボンディ
ングワイヤー、8……封止材料、9……ダイパッド空隙
部、10……支持体、11……第1の接着層、12……第2の
接着層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 越村 淳 静岡市用宗巴町3番1号 株式会社巴川 製紙所技術研究所内 (72)発明者 松下 坦 静岡市用宗巴町3番1号 株式会社巴川 製紙所技術研究所内 (72)発明者 津島 正企 静岡市用宗巴町3番1号 株式会社巴川 製紙所技術研究所内 (72)発明者 清水 満晴 中野市草間五里原1216番地 高丘工業団 地新光電気工業株式会社高丘工場内 (72)発明者 有賀 秀夫 中野市草間五里原1216番地 高丘工業団 地新光電気工業株式会社高丘工場内 (56)参考文献 特開 昭60−167454(JP,A) 特開 昭57−97659(JP,A) 特開 昭60−68639(JP,A) 特開 昭61−12095(JP,A) 特開 昭63−216365(JP,A) 実開 昭57−83753(JP,U)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】ダイパッドが排除されたリードフレームお
    よび該リードフレームのリードの先端を含んで覆う大き
    さを有するダイパッドテープに搭載された半導体ペレッ
    トを封止してなる半導体装置において、リードフレーム
    を構成するリードのうち所望の本数のリードがダイパッ
    ド空隙部に突出し、かつ、突出したリードの先端部が他
    のリードに比べて広い面積に構成され、かつ、ダイパッ
    ドテープが支持体と、その一方の面に設けた半導体ペレ
    ットを支持体に固定するための第1の接着層と、他方の
    面に設けた支持体をリードに固定するための第2の接着
    層とから構成されていることを特徴とする半導体装置。
  2. 【請求項2】ダイパッドが排除されたリードフレームお
    よび該リードフレームのリードの先端を含んで覆う大き
    さを有するダイパッドテープに搭載された半導体ペレッ
    トを封止してなる半導体装置において、リードフレーム
    を構成するリードのうち所望の本数のリードがダイパッ
    ド空隙部に突出し、かつ、突出したリードの先端部が他
    のリードの先端部と互いに結合して架橋部を形成し、か
    つダイパッドテープが支持体と、その一方の面に設けた
    半導体ペレットを支持体に固定するための第1の接着層
    と、他方の面に設けた支持体をリードに固定するための
    第2の接着層とから構成されていることを特徴とする半
    導体装置。
JP62088691A 1987-04-13 1987-04-13 半導体装置 Expired - Lifetime JP2587632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088691A JP2587632B2 (ja) 1987-04-13 1987-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088691A JP2587632B2 (ja) 1987-04-13 1987-04-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS63254759A JPS63254759A (ja) 1988-10-21
JP2587632B2 true JP2587632B2 (ja) 1997-03-05

Family

ID=13949865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088691A Expired - Lifetime JP2587632B2 (ja) 1987-04-13 1987-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2587632B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148139A (ja) * 1989-11-02 1991-06-24 Nec Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783753U (ja) * 1980-11-10 1982-05-24
JPS5797659A (en) * 1980-12-10 1982-06-17 Matsushita Electronics Corp Lead frame
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置
JPS6112095A (ja) * 1984-06-27 1986-01-20 日本電気株式会社 混成集積回路装置

Also Published As

Publication number Publication date
JPS63254759A (ja) 1988-10-21

Similar Documents

Publication Publication Date Title
US6881071B2 (en) Power semiconductor module with pressure contact means
US7180007B2 (en) Electronic circuit device and its manufacturing method
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
US20020173069A1 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP3042431B2 (ja) 電子部品の封止構造および封止方法
US3801728A (en) Microelectronic packages
JP2698278B2 (ja) 混成集積回路装置
EP0729644A1 (en) Multi-chip electronic package module utilizing an adhesive sheet
JP2587632B2 (ja) 半導体装置
US7719095B2 (en) Lead frame and semiconductor device provided with lead frame
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JP2770485B2 (ja) 回路基板
JPH07105405B2 (ja) 半導体装置
JP2007214492A (ja) 絶縁伝熱構造体及びパワーモジュール用基板並びに絶縁伝熱構造体の製造方法
JP2001250887A (ja) 回路装置の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPS63216365A (ja) 半導体装置
JP4605921B2 (ja) 放熱板付配線基板およびこれを用いた電子装置
JPH0442921Y2 (ja)
JP3036484B2 (ja) 半導体装置とその製造方法
JPH07263487A (ja) 半導体装置の製造方法
JPH02305013A (ja) 弾性表面波素子の実装構造
JPH11204549A (ja) 半導体装置の製造方法
JPH0821599B2 (ja) 半導体装置