JPH05196688A - 半導体ｉｃのテストシステム - Google Patents
半導体ｉｃのテストシステムInfo
- Publication number
- JPH05196688A JPH05196688A JP4007191A JP719192A JPH05196688A JP H05196688 A JPH05196688 A JP H05196688A JP 4007191 A JP4007191 A JP 4007191A JP 719192 A JP719192 A JP 719192A JP H05196688 A JPH05196688 A JP H05196688A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- test
- unit
- units
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣのＤＣの測定タイムを短縮させる。
【構成】複数のピンを同時にテストする時、図１（ｂ）
に示すように、短絡するピンがとなり合わない様各ＤＣ
ユニットにピンを割り当てから，，とテストが
進んでいく。
に示すように、短絡するピンがとなり合わない様各ＤＣ
ユニットにピンを割り当てから，，とテストが
進んでいく。
Description
【０００１】
【産業上の利用分野】本発明は半導体ＩＣのテストシス
テムに関し、特に直流特性のテスト方式に関するもので
ある。
テムに関し、特に直流特性のテスト方式に関するもので
ある。
【０００２】
【従来の技術】従来のテストシステムはＩＣのＤＣテス
ト（直流能力チェック）を行う計測ユニットを数台装備
しており、このＤＣユニットに対し測定するＩＣの各々
のピンを割り当てテストする。その方式は図３（ａ）〜
（ｃ）に示すようにＡ，Ｂ，Ｃの３方式ある。ここでＩ
Ｃの１ピンから１２ピン迄を測定するとし、計測ユニッ
トは４台装備しているとする。各ユニットのピン割り当
ては図１（ａ）による。
ト（直流能力チェック）を行う計測ユニットを数台装備
しており、このＤＣユニットに対し測定するＩＣの各々
のピンを割り当てテストする。その方式は図３（ａ）〜
（ｃ）に示すようにＡ，Ｂ，Ｃの３方式ある。ここでＩ
Ｃの１ピンから１２ピン迄を測定するとし、計測ユニッ
トは４台装備しているとする。各ユニットのピン割り当
ては図１（ａ）による。
【０００３】テストＡ方式は各ユニットに１ピンづつセ
ットされユニット順，ピンＮｏ順にテストは進む。従っ
て１２回のテストが行われる。
ットされユニット順，ピンＮｏ順にテストは進む。従っ
て１２回のテストが行われる。
【０００４】テストＢ方式は各ユニットに１ピンづつセ
ットされるが、Ａ方式と違い４台のユニットが同時にテ
ストを実行する。その為３回のテストで完了する。
ットされるが、Ａ方式と違い４台のユニットが同時にテ
ストを実行する。その為３回のテストで完了する。
【０００５】テストＣ方式は、各ユニットに割り当てら
れるピンを全て短絡し、かつ各ユニット同時にテストを
実行する為１回のテストで１２ピン分の測定が完了す
る。
れるピンを全て短絡し、かつ各ユニット同時にテストを
実行する為１回のテストで１２ピン分の測定が完了す
る。
【０００６】これらＡ〜ｃ方式はテストの内容に合わせ
どの方式を選択するかは決められる。図４は、ＩＣのピ
ンとピンの間が完全に絶縁されるているかをチェックす
るピン間リークテストの実例であり、ここでは２ピンと
３ピン間に抵抗Ｒを介し、短絡している為テスト結果と
しては不良ＩＣと判定される。
どの方式を選択するかは決められる。図４は、ＩＣのピ
ンとピンの間が完全に絶縁されるているかをチェックす
るピン間リークテストの実例であり、ここでは２ピンと
３ピン間に抵抗Ｒを介し、短絡している為テスト結果と
しては不良ＩＣと判定される。
【０００７】すなわち、１ピン毎に測定する時には、２
ピンに５Ｖを印加し３ピンを０Ｖにすることで２ピンと
３ピン間に電流が流れるか否かを測定する。このテスト
では図３（ａ）のテストＡ方式が使われる。
ピンに５Ｖを印加し３ピンを０Ｖにすることで２ピンと
３ピン間に電流が流れるか否かを測定する。このテスト
では図３（ａ）のテストＡ方式が使われる。
【０００８】
【発明が解決しようとする課題】この従来の半導体ＩＣ
のテストシステムは、前述の３方式にて図４に示すＩＣ
のピン間リークを測定する場合に、Ａ方式では確実に１
ピンづつ測定するので精度良く判定できるが、測定回数
がそのピン数分必要となりテストタイムが長くなる欠点
がある。
のテストシステムは、前述の３方式にて図４に示すＩＣ
のピン間リークを測定する場合に、Ａ方式では確実に１
ピンづつ測定するので精度良く判定できるが、測定回数
がそのピン数分必要となりテストタイムが長くなる欠点
がある。
【０００９】Ｂ方式では、４ピンづつ同時に測定する
為、１〜４ピンに同電位がセットされ図４に示す２ピン
と３ピン間のリークは判定できない。
為、１〜４ピンに同電位がセットされ図４に示す２ピン
と３ピン間のリークは判定できない。
【００１０】Ｃ方式は全ピン同時測定の為ＩＣを測定す
るプログラム上にて奇数ピント偶数ピンに分け、見かけ
上となりのピンに同電位が加わらない様な工夫が必要と
なり、ＩＣの種類が多い現在では対応に多大な工数が費
されるという欠点があった。そこで、現在では他に有効
な手段がなく、テストタイムを犠牲にしてＡ方式にて測
定する結果となっている。
るプログラム上にて奇数ピント偶数ピンに分け、見かけ
上となりのピンに同電位が加わらない様な工夫が必要と
なり、ＩＣの種類が多い現在では対応に多大な工数が費
されるという欠点があった。そこで、現在では他に有効
な手段がなく、テストタイムを犠牲にしてＡ方式にて測
定する結果となっている。
【００１１】
【課題を解決するための手段】本発明の半導体ＩＣのテ
ストシステムは、複数のピンを複数のＤＣテストユニッ
トに接続して電気的直流特性試験をする半導体ＩＣのテ
ストシステムにおいて、前記複数のピンを所定感覚をお
いて短絡して前記ＤＣテストユニットに接続されたピン
−ＤＣテストスニットグルプを複数個設け、前記ＤＣユ
ニットごとに順次づらしてテストして構成されている。
ストシステムは、複数のピンを複数のＤＣテストユニッ
トに接続して電気的直流特性試験をする半導体ＩＣのテ
ストシステムにおいて、前記複数のピンを所定感覚をお
いて短絡して前記ＤＣテストユニットに接続されたピン
−ＤＣテストスニットグルプを複数個設け、前記ＤＣユ
ニットごとに順次づらしてテストして構成されている。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）に計測するＤＣユニットの台数と各々の
ＩＣのピンの割当図を示す。ここでＩＣのピン数は１２
８ピンの場合とする。ＤＣユニットの台数が４台の場合
を考えると、ＤＣ１のユニットは（４ｎ＋１）ピンを、
ＤＣ２は（４ｎ＋２）ピン，ＤＣ３は（４ｎ＋３）ピ
ン，ＤＣ４は（４ｎ＋４）ピンを担当することとなる。
る。図１（ａ）に計測するＤＣユニットの台数と各々の
ＩＣのピンの割当図を示す。ここでＩＣのピン数は１２
８ピンの場合とする。ＤＣユニットの台数が４台の場合
を考えると、ＤＣ１のユニットは（４ｎ＋１）ピンを、
ＤＣ２は（４ｎ＋２）ピン，ＤＣ３は（４ｎ＋３）ピ
ン，ＤＣ４は（４ｎ＋４）ピンを担当することとなる。
【００１３】図１（ｂ）に本発明の測定動作概念を説明
するためのピン−ＤＣテストユニットグループの接続模
式図である。ＣＤユニット数は４台、測定するピン数は
１〜１２ピン迄とする。ここでＤＣ１ユニットに１，
５，９ピンがセットされ全て短絡される。同様にＤＣ２
ユニットに２，６，１０ピンがセットされ全て短絡され
る。ＤＣ３ユニットに３，７，１１ピンがセットされ全
て短絡される。ＤＣ４ユニットに４，８，１２ピンがセ
ットされ全て短絡される。
するためのピン−ＤＣテストユニットグループの接続模
式図である。ＣＤユニット数は４台、測定するピン数は
１〜１２ピン迄とする。ここでＤＣ１ユニットに１，
５，９ピンがセットされ全て短絡される。同様にＤＣ２
ユニットに２，６，１０ピンがセットされ全て短絡され
る。ＤＣ３ユニットに３，７，１１ピンがセットされ全
て短絡される。ＤＣ４ユニットに４，８，１２ピンがセ
ットされ全て短絡される。
【００１４】次に、各々のユニットの測定順序を図２に
示す。まずＤＣ１のユニットから測定を開始し、ＤＣ
２，３，４と進む。各ＤＣユニットが独立している為、
となり同士のピンを同時に測定することはない。図１
（ａ）に示した様にＤＣユニットが複数台有れば同様の
測定手順を行う。ここで図３に示した従来のテスト機能
は全て有している。
示す。まずＤＣ１のユニットから測定を開始し、ＤＣ
２，３，４と進む。各ＤＣユニットが独立している為、
となり同士のピンを同時に測定することはない。図１
（ａ）に示した様にＤＣユニットが複数台有れば同様の
測定手順を行う。ここで図３に示した従来のテスト機能
は全て有している。
【００１５】
【発明の効果】以上説明したように本発明は、ピン間リ
ーク等多数ピン測定しなければならない時、１ピン毎測
定するのに比べＤＣユニットに割り当てられたピンを全
て短絡し、かつユニット順に一括測定するので、測定に
要すテストタイムを短くでき、総合的なスループットを
上げることが可能となる。又、隣接するピンは同時に測
定はしないので精度良く判定できる。
ーク等多数ピン測定しなければならない時、１ピン毎測
定するのに比べＤＣユニットに割り当てられたピンを全
て短絡し、かつユニット順に一括測定するので、測定に
要すテストタイムを短くでき、総合的なスループットを
上げることが可能となる。又、隣接するピンは同時に測
定はしないので精度良く判定できる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）はそれぞれ本発明の一実施例を
説明するために示すＤＣユニット数と各々のＩＣのピン
の割当図およびピン−ＤＣテストユニットグループの接
続模式図である。
説明するために示すＤＣユニット数と各々のＩＣのピン
の割当図およびピン−ＤＣテストユニットグループの接
続模式図である。
【図２】図１のテストを行う場合の測定フロー図であ
る。
る。
【図３】（ａ）〜（ｃ）はそれぞれ、従来の半導体ＩＣ
のテストシステムのＡ〜Ｃ方式の模式図である。
のテストシステムのＡ〜Ｃ方式の模式図である。
【図４】半導体ＩＣのリークテストの一例の回路図であ
る。
る。
Claims (1)
- 【請求項１】 複数のピンを複数のＤＣテストユニット
に接続して電気的直流特性試験をする半導体ＩＣのテス
トシステムにおいて、前記複数のピンを所定感覚をおい
て短絡して前記ＤＣテストユニットに接続されたピン−
ＤＣテストスニットグルプを複数個設け、前記ＤＣユニ
ットごとに順次づらしてテストすることを特徴とする半
導体ＩＣのテストシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007191A JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007191A JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196688A true JPH05196688A (ja) | 1993-08-06 |
| JP2821302B2 JP2821302B2 (ja) | 1998-11-05 |
Family
ID=11659152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007191A Expired - Fee Related JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821302B2 (ja) |
-
1992
- 1992-01-20 JP JP4007191A patent/JP2821302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2821302B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686445B2 (ja) | 基板トポロジデータの利用により強化された相互接続テスト方法 | |
| US5260649A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JPH05196688A (ja) | 半導体ｉｃのテストシステム | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| CN115902566B (zh) | 一种半导体器件的电性能参数自动并行测试方法及系统 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH0421106Y2 (ja) | ||
| JP2526252B2 (ja) | 半導体素子の信頼性試験方法 | |
| KR20010040192A (ko) | 반도체 시험장치 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JP2002299460A (ja) | 半導体集積回路 | |
| JPS587573A (ja) | Ｉｃ試験方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH04282478A (ja) | 論理集積回路用試験装置 | |
| US20050066248A1 (en) | Methods and systems for determining memory requirements for device testing | |
| JPH03179278A (ja) | 半導体試験方法 | |
| JPH0634720A (ja) | Ｉｃ試験装置 | |
| JPH0989989A (ja) | 半導体装置の試験装置及び試験方法 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| LAPS | Cancellation because of no payment of annual fees |