JP2869971B2 - 障害検出装置 - Google Patents
障害検出装置Info
- Publication number
- JP2869971B2 JP2869971B2 JP62320684A JP32068487A JP2869971B2 JP 2869971 B2 JP2869971 B2 JP 2869971B2 JP 62320684 A JP62320684 A JP 62320684A JP 32068487 A JP32068487 A JP 32068487A JP 2869971 B2 JP2869971 B2 JP 2869971B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- fifo memory
- bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶装置、中央処理装置、チャネル装置が
二重化されており、チャネル装置の入出力バスに複数の
入出力制御装置が接続されている情報処理システムに関
する。 〔従来の技術〕 従来、この種の情報処理システムにおける障害検出に
は、２台の中央処理装置間での照合方式が用いられてい
た。特に、高信頼性および障害の早期発見が要求される
システムにおいては、中央処理装置間とチャネル装置間
で各々照合がとられていた。第４図は上述した障害検出
方式の情報処理システムのブロック図である。 この情報処理システムは主記憶装置100,200と中央処
理装置101,201とチャネル装置102,202と入出力バス103,
203と照合回路300,301と入出力制御装置400,401（例え
ば磁気テープ制御装置や磁気ディスク制御装置など）と
入出力装置450,451（例えばMTU,DKUなど）から構成され
ている。 この２台の中央処理装置101,201は主従関係を有して
いる。主従関係はプロセッサモードと呼ばれている。主
となる中央処理装置はアクト系または自系と呼ばれ、シ
ステム全体の制御を司さどる。アクト系中央処理装置は
プロセッサモードを変更したり入出力制御装置400,401
を動作させることができる。従となる中央処理装置はス
タンドバイ系または他系と呼ばれており、システムモー
ドを変更したり照合モードにおいては入出力制御装置40
0,401を動作させることができない。アクト系中央処理
装置は両中央処理装置101,201の照合モードを設定また
は解除することができる。照合モードはシンクロナスモ
ードとも呼ばれる。照合モードが解除された状態はセパ
レートモードと呼ばれる。照合モードにおいては両中央
処理装置101,201と両チャネル装置102,202はまったく同
一の処理を行なう。また、照合モードにおいては入出力
制御装置400,401はアクト系チャネル装置からの入出力
バス信号に従って動作を行ない、両入出力バス103,203
に動作結果を返す。この結果両中央処理装置101,201間
と両チャネル装置102,202間で各々照合することが可能
となる。一方、セパレートモードにおいては、両中央処
理装置101,201とチャネル装置102,202は別々の処理を行
なう。セパレートモードにおいては入出力制御装置400,
401は、プロセッサモード（アクト系、スタンドバイ
系）に無関係に入出力バス103,203上の信号に従い動作
を開始し、動作結果は起動を受けた入出力バスにのみ返
す。入出力制御装置400,401の使用競合防止は中央処理
装置101,201間で行なわれる。この情報処理システムに
おいては、中央処理装置101,201間とチャネル装置102,2
02間でそれぞれ照合回路300,301により照合がとられ
る。中央処理装置101,201間の照合では演算用データな
いしは演算結果が照合される。チャネル装置102,202間
の照合では、チャネル装置102,202内の処理データ、入
出力制御装置400,401への送出データあるいは入出力制
御装置400,401からの受信データの照合が行なわれる。
照合動作の開始はアクト系中央処理装置が両中央処理装
置101,201のモードを照合モードすることにより行なわ
れる。これら照合動作はクロックレベル、すなわち１演
算サイクルごとに行なわれている。 〔発明が解決しようとする問題点〕 上述した従来の情報処理システムは、１演算サイクル
ごとに照合を行なっており、照合結果を一致させるには
一方の中央処理装置と他方の中央処理装置をクロックレ
ベルで同期を合わせておく必要があり、チャネル装置に
おいても同様であるために、一方（例えばアクト系）の
中央処理装置のクロックを他方（例えばスタンドバイ
系）の中央処理装置に分配したり両中央処理装置間のク
ロックの遅れ等を考慮した設計を行なわなければならな
いという欠点があり、また、入出力制御装置は両入出力
バスを引込んでいるので、中央処理装置の照合モードの
ため、両入出力バスに対し動作結果を出力するか、起動
を受けた側の入出力バスにのみ動作結果を出力するか判
断せねばならず、制御が複雑になるという欠点がある。 〔問題点を解決するための手段〕 本発明の障害検出装置は、 第１のFIFOメモリと、 二重化されているチャネル装置へのそれぞれの入出力
バスと第１のFIFOメモリを接続する書込用の第１の接続
バスおよび読出用の第２の接続バスと、 照合モードで運転しているアクト系チャネル装置に対
して、入出力制御装置から出力された信号が入力する
と、該信号を第１の接続バスを介して第１のFIFOメモリ
に書込み、第１のFIFOメモリが満杯になると満杯を示す
信号を出力する第１の書込手段と、 アクト系チャネル装置が入出力制御装置から信号を入
力することにより、照合モードで動作するスタンドバイ
系チャネル装置がその入出力バスをデータ入力状態とす
ると、それにより第１のFIFOメモリのデータを読出して
第２の接続バスを介してスタンドバイ系入出力バスへ出
力する第１の読出し手段と、 第２のFIFOメモリと、 アクト系入出力バスと第２のFIFOメモリとを接続する
第３の接続バスと、 照合モードで運転しているアクト系のチャネル装置か
ら入出力制御装置へ信号が出力されると、該信号を第３
の接続バスを介して第２のFIFOメモリに書込み、第２の
FIFOメモリが満杯になると満杯を示す信号を出力する第
２の書込手段と、 第３のFIFOメモリと、 スタンドバイ系の入出力バスと第３のFIFOメモリを接
続する第４の接続バスと、 照合モードで動作するスタンドバイ系のチャネル装置
からその入出力バスへ出力された信号を第４の接続バス
を介して第３のFIFOメモリに書込み、第３のFIFOメモリ
が満杯になると満杯を示す信号を出力する第３の書込手
段と、 第２のFIFOメモリと第３のFIFOメモリのデータを同時
に読出す第２の読出手段と、第２の読出手段によって出
力された第２のFIFOメモリの出力データと第３のFIFOメ
モリから出力された出力データを照合して一致または不
一致の信号を出力する照合手段を有する。 〔作用〕 二重化されている処理系が照合モードで行なう同一の
動作により、第１のFIFOメモリを介してアクト系の入力
データを書込み、そのデータをスタンドバイ系のデータ
入力信号で読出させて第１のFIFOメモリにおけるデータ
の滞留状態を監視し、また、別に、系毎に設けられた第
２、第３のFIFOメモリにそれぞれの系のチャネル装置が
出力したデータを書込み、そのデータを照合し、かつ、
それぞれのFIFOメモリ内のデータの滞留状態を監視し
て、両系の障害を検出することにより、両系の動作の同
期を必要とせず、また、入出力制御装置においても起動
された系に動作結果を返すだけでよくなるので回路を単
純化できる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の障害検出装置の一実施例を備えた情
報処理システムのブロック図である。 記憶装置1,11は中央処理装置2,12と接続され、中央処
理装置2,12はチャネル装置3,13とそれぞれ接続され、チ
ャネル装置3,13には入出力バス4,14がそれぞれ接続され
ている。入出力バス4,14には障害検出装置30、入出力制
御装置20（例えば磁気テープ制御装置）、22（例えば磁
気ディスク制御装置）等が接続されている。障害検出装
置30からの信号線31、32、33は中央処理装置2,12に接続
されている。 これら２台の中央処理装置2,12は主従関係を有してい
る。主となる中央処理装置はアクティブ（アクト系また
は自系）中央処理装置と呼ばれシステム全体の制御を司
さどる。アクト系中央処理装置は、プロセッサモードを
変更したり、照合モードに無関係に入出力制御装置20,2
2を動作させることができる。従となる中央処理装置は
スタンドバイ系（SBYまたは他系）中央処理装置と呼ば
れている。スタンドバイ系中央処理装置はプロセッサモ
ードを変更したり、照合モード時は入出力制御装置20,2
2を動作させることはできない。スタンドバイ系中央処
理装置はセパレートモード時のみ入出力制御装置を動作
させることができる。アクト系中央処理装置は、また両
中央処理装置2,12の照合モードを設定または解除するこ
とができる。照合モードはシンクロナスモードとも呼ば
れる。照合モードが解除された状態をセパレートモード
と呼ぶ。照合モードの場合、両中央処理装置2,12と両チ
ャネル装置3,13はある許容される範囲内で同一の動作が
行なわれ、処理結果の照合が行なわれる。照合モードの
場合、入出力制御装置20,22はアクト側のチャネル装置
からの入出力バス信号に従い動作を行ない、アクト側の
入出力バスに動作結果を返す。一方、セパレートモード
では両中央処理装置2,12と両チャネル装置3,13では別々
の処理が行なわれ、処理結果の照合は行なわれない。セ
パレートモードでは入出力制御装置はアクト、スタンド
バイに無関係に入出力バス上の指示信号に従って動作を
開始し、動作結果は起動を受けた入出力バスにのみ返
す。入出力制御装置20,22の使用競合防止は中央処理装
置2,12間で行なわれる。障害検出装置30は入出力制御装
置20,22からチャネル装置3,13が入力する信号による入
力信号用障害検出部301と、チャネル装置3,13からの出
力信号による出力信号用障害検出部302とからなる。 第２図は障害検出装置30の入力信号用障害検出部301
のブロック図である。 入力信号用障害検出部301は主に、第１のFIFO（First
−in First−out）メモリ43と、第１のFIFOメモリ43へ
の書込み動作を制御する書込制御回路40と、第１のFIFO
メモリ43からの読出し動作を制御する読出制御回路46か
らなる。入出力バス４がアクト系で、照合モードで運転
している場合を例に説明する。中央処理装置の主従関係
より入出力バス14はスタンドバイ系で照合モードとな
る。また、アクト信号の反転されたものがスタンドバイ
信号である。照合モード信号線51、アクト信号線52は
“1"である。一方、照合モード信号線61は“1"であるが
アクト信号線62は“0"である。入出力バス４においてチ
ャネル装置３に対し入出力制御装置20または22から入力
動作が開始されると、入力信号線50がイネーブル“1"に
なる。それにより書込制御回路40は動作を開始する。入
出力バス４上の信号は接続バス53を介しアンド回路41に
送られる。アンド回路41はアクト信号線52が“1"である
から接続バス53上のデータを第１のFIFOメモリ43に送出
する。一方、アンド回路42はアクト信号線62が“0"のた
め条件が成立せず接続バス63のデータを第１のFIFOメモ
リ43に送出しない。書込制御回路40は第１のFIFOメモリ
43に入出力バス４のクロック毎にアンド回路41の出力を
書込む。アクト信号線52はインバータ回路47により反転
され“0"となって、アンド回路44と読出制御回路46に供
給される。そのためアンド回路44の条件は成立しない
し、読出制御回路46も入出力バス４からは起動されな
い。一方、入出力バス14上の信号はアクト信号線62がデ
ィスイネーブル“0"で照合モード信号線61が“1"となっ
ているため入出力バス14においてチャネル装置３の入出
力制御装置20または22からの入出力動作が開始されて、
入力信号線60がイネーブル“1"されても書込制御回路40
は起動されない。アクト信号線62はインバータ回路48に
より反転されアンド回路45と読出制御回路46に供給され
ている。入力信号線60がイネーブルされると読出制御回
路46は動作を開始し、第１のFIFOメモリ43からデータを
入出力バス14のクロック毎に内部バス49に読出す。読出
された信号は内部バス49によりアンド回路44,45に送ら
れる。アンド回路44の条件は成立しておらず、アンド回
路45の条件は成立し、内部バス49上のデータを接続バス
64を介して入出力バス14へ送出する。これは入出力バス
４の入力信号が第１のFIFOメモリ43を介して入出力バス
14へ送出されることを意味する。なお、バス53,63,49,5
4,64にはデータ線と制御線が含まれている。 入出力バス14がアクトで入出力バス４がスタンドバイ
で照合モードの場合も、前記において入出力バス４と入
出力バス14が入れ替った状態で同様の動作となる。以
下、概略の動作を説明する。書込制御回路40は入出力バ
ス14から起動され、入出力バス14上の信号が接続バス63
を介してアンド回路42を通り第１のFIFOメモリ43に書込
まれる。読出制御回路46は入出力バス14からは起動され
ず、書込制御回路40も入出力バス４から起動されない。
読出制御回路46は入出力バス４から起動され、第１のFI
FOメモリ43の内容を内部バス49に読出す。内部バス49上
のデータはアンド回路44により接続バス54を介して入出
力バス４に送出される。これは入出力バス14の入力信号
がFIFOメモリ43を介して入出力バス14へ送出されること
を意味する。書込制御回路40は第１のFIFOメモリ43が満
杯になると信号線31に入力満杯信号を送出して、中央処
理装置2,12に知らせる。これは、アクト側チャネル装置
の入力動作が行なわれ第１のFIFOメモリ43が満杯になっ
たにもかかわらず、スタンドバイ側チャネル装置の入力
動作が行なわれなかったことを意味し、アクト側の処理
系（記憶装置、中央処理装置、チャネル装置、入出力バ
ス、……等）またはスタンドバイ側の処理系のいづれか
の障害である。よって正常状態においてはアクト側入出
力バスに対するスタンドバイ側入出力バスの遅れ（ず
れ）は（入出力バスクロック時間）×（第１のFIFOメモ
リ43の容量）以内である必要がある。言いかえれば（入
出力バスクロック時間）×（第１のFIFOメモリ43の容
量）以内まで遅れ（ずれ）は許容されることを意味す
る。また、本入力信号用障害検出部301は照合モード時
以外には動作をしない。 第３図は障害検出装置30の出力信号用障害検出部302
のブロック図である。 出力信号用障害検出部302は主に、第２のFIFOメモリ7
1と、その書込み動作を制御する書込制御回路70と、読
出し動作を制御する読出制御回路72と、第３のFIFOメモ
リ81と、その書込み動作を制御する書込制御回路80と、
読出し動作を制御する読出制御回路82と、第２のFIFOメ
モリ71と第３のFIFOメモリ81のデータの照合をとる照合
回路90からなる。 入出力バス４がアクト系で、入出力バス14と照合モー
ドで運転している場合を例に説明する。入出力バス４に
チャネル装置３から入出力制御装置20または22に対して
出力動作が開始されると、出力信号線55がイネーブル
“1"される。照合モード信号線51も“1"とされているた
め書込制御回路70が動作を開始する。書込制御回路70は
入出力バス４上の信号を接続バス75を介して第２のFIFO
メモリ71に、入出力バス４のクロック毎に書込む。書込
制御回路70は第２のFIFOメモリ71に１個でもデータがあ
ると信号線74を“0"にする。信号線74はインバータ回路
73により反転されアンド回路91に供給される。 一方、照合モードのため入出力バス14にもチャネル装
置13によって出力信号が送出されると出力信号線65がイ
ネーブルにされる。照合モード信号線61も“1"となって
いるため書込制御回路80が動作を開始する。書込制御回
路80は、入出力バス14上の信号を接続バス85を介して第
３のFIFOメモリ81に入出力バス14のクロック毎に書込
む。書込制御回路80は第３のFIFOメモリ81に１個でもデ
ータがあると信号線84を“0"にする。信号線84の信号は
インバータ回路83により反転されアンド回路91に送出さ
れる。書込制御回路70,80がそれぞれ第2,第３のFIFOメ
モリ71,81にデータを格納するとアンド回路91の条件が
成立する。アンド回路91により信号線95がイネーブルさ
れ、読出制御回路72と82が動作を開始する。読出制御回
路72は第２のFIFOメモリ71からデータを読出して内部バ
ス76を介して照合回路90に送出し、読出制御回路82は第
３のFIFOメモリ81からデータを読出して、内部バス86を
介して照合回路90に供給する。照合回路90は内部バス76
と86の出力データの照合をとり、一致すると信号線94に
“0"を出力し、不一致の場合は信号線94に“1"を出力す
る。信号線94の信号はアンド回路93に送出される。アン
ド回路93の他の入力は照合モード信号線51と61の信号で
ある。よって照合回路90が不一致を検出するとアンド回
路93の条件が成立し、信号線32に不一致信号“1"を送出
する。この不一致信号“1"は中央処理装置2,12に送られ
障害を知らせる。読出制御回路72,82の動作は第2,第３
のFIFOメモリ71,81が空になるまで自動的に行なわれ
る。これは障害検出装置30により入出力バス４と入出力
バス14の出力データが照合され、その結果が中央処理装
置2,12に報告されることを意味する。また、書込制御回
路70は第２のFIFOメモリ71が満杯になると信号線77をイ
ネーブルする。この満杯信号はオア回路92に送出され
る。書込制御回路80は第３のFIFOメモリ81が満杯になる
と信号線87をイネーブルする。この満杯信号はオア回路
92に送出される。オア回路92は少なくとも１つの満杯信
号を入力すると、障害検出信号を信号線33に送出して中
央処理装置２と12に知らせる。これは入出力バス４また
は入出力バス14においてどちらか一方が出力動作を行な
ったが他方において出力動作が行なわれなかったことを
意味し、アクト系の処理系（記憶装置、中央処理装置、
チャネル装置、入出力バス、……等）またはスタンドバ
イ系の処理系のいずれかが障害である。したがって、ア
クト系入出力バスに対するスタンドバイ系入出力バスの
遅れ（ずれ）は（入出力バスクロック時間×FIFOメモリ
の容量）以内を正常状態としている。言いかえれば（入
出力バスクロック時間×FIFOメモリの容量）以内までの
ずれは許容されることを意味する。また、出力信号用障
害検出部302は照合モード時以外には動作しない。 〔発明の効果〕 以上説明したように本発明は、入出力制御装置からの
入力データをアクト系がFIFOメモリに書込み、スタンド
バイ系がFIFOメモリから読出して、FIFOメモリ内のデー
タの滞留を監視し、また別の系毎に設けられたFIFOメモ
リにそれぞれの系のチャネル装置が出力したデータを書
込み、そのデータを照合し、かつ、それぞれのFIFOメモ
リ内のデータの滞留を監視して両系の障害を検出するこ
とにより、一方の中央処理装置と他方の中央処理装置を
クロックレベルで同期を合わせておかなくても処理結果
の照合が可能で処理系の障害を検出でき、また、入出力
制御装置においては中央処理装置の照合モードを意識す
ることなく、起動された側にだけ動作結果を返せばよく
回路を単純にすることができる効果がある。
二重化されており、チャネル装置の入出力バスに複数の
入出力制御装置が接続されている情報処理システムに関
する。 〔従来の技術〕 従来、この種の情報処理システムにおける障害検出に
は、２台の中央処理装置間での照合方式が用いられてい
た。特に、高信頼性および障害の早期発見が要求される
システムにおいては、中央処理装置間とチャネル装置間
で各々照合がとられていた。第４図は上述した障害検出
方式の情報処理システムのブロック図である。 この情報処理システムは主記憶装置100,200と中央処
理装置101,201とチャネル装置102,202と入出力バス103,
203と照合回路300,301と入出力制御装置400,401（例え
ば磁気テープ制御装置や磁気ディスク制御装置など）と
入出力装置450,451（例えばMTU,DKUなど）から構成され
ている。 この２台の中央処理装置101,201は主従関係を有して
いる。主従関係はプロセッサモードと呼ばれている。主
となる中央処理装置はアクト系または自系と呼ばれ、シ
ステム全体の制御を司さどる。アクト系中央処理装置は
プロセッサモードを変更したり入出力制御装置400,401
を動作させることができる。従となる中央処理装置はス
タンドバイ系または他系と呼ばれており、システムモー
ドを変更したり照合モードにおいては入出力制御装置40
0,401を動作させることができない。アクト系中央処理
装置は両中央処理装置101,201の照合モードを設定また
は解除することができる。照合モードはシンクロナスモ
ードとも呼ばれる。照合モードが解除された状態はセパ
レートモードと呼ばれる。照合モードにおいては両中央
処理装置101,201と両チャネル装置102,202はまったく同
一の処理を行なう。また、照合モードにおいては入出力
制御装置400,401はアクト系チャネル装置からの入出力
バス信号に従って動作を行ない、両入出力バス103,203
に動作結果を返す。この結果両中央処理装置101,201間
と両チャネル装置102,202間で各々照合することが可能
となる。一方、セパレートモードにおいては、両中央処
理装置101,201とチャネル装置102,202は別々の処理を行
なう。セパレートモードにおいては入出力制御装置400,
401は、プロセッサモード（アクト系、スタンドバイ
系）に無関係に入出力バス103,203上の信号に従い動作
を開始し、動作結果は起動を受けた入出力バスにのみ返
す。入出力制御装置400,401の使用競合防止は中央処理
装置101,201間で行なわれる。この情報処理システムに
おいては、中央処理装置101,201間とチャネル装置102,2
02間でそれぞれ照合回路300,301により照合がとられ
る。中央処理装置101,201間の照合では演算用データな
いしは演算結果が照合される。チャネル装置102,202間
の照合では、チャネル装置102,202内の処理データ、入
出力制御装置400,401への送出データあるいは入出力制
御装置400,401からの受信データの照合が行なわれる。
照合動作の開始はアクト系中央処理装置が両中央処理装
置101,201のモードを照合モードすることにより行なわ
れる。これら照合動作はクロックレベル、すなわち１演
算サイクルごとに行なわれている。 〔発明が解決しようとする問題点〕 上述した従来の情報処理システムは、１演算サイクル
ごとに照合を行なっており、照合結果を一致させるには
一方の中央処理装置と他方の中央処理装置をクロックレ
ベルで同期を合わせておく必要があり、チャネル装置に
おいても同様であるために、一方（例えばアクト系）の
中央処理装置のクロックを他方（例えばスタンドバイ
系）の中央処理装置に分配したり両中央処理装置間のク
ロックの遅れ等を考慮した設計を行なわなければならな
いという欠点があり、また、入出力制御装置は両入出力
バスを引込んでいるので、中央処理装置の照合モードの
ため、両入出力バスに対し動作結果を出力するか、起動
を受けた側の入出力バスにのみ動作結果を出力するか判
断せねばならず、制御が複雑になるという欠点がある。 〔問題点を解決するための手段〕 本発明の障害検出装置は、 第１のFIFOメモリと、 二重化されているチャネル装置へのそれぞれの入出力
バスと第１のFIFOメモリを接続する書込用の第１の接続
バスおよび読出用の第２の接続バスと、 照合モードで運転しているアクト系チャネル装置に対
して、入出力制御装置から出力された信号が入力する
と、該信号を第１の接続バスを介して第１のFIFOメモリ
に書込み、第１のFIFOメモリが満杯になると満杯を示す
信号を出力する第１の書込手段と、 アクト系チャネル装置が入出力制御装置から信号を入
力することにより、照合モードで動作するスタンドバイ
系チャネル装置がその入出力バスをデータ入力状態とす
ると、それにより第１のFIFOメモリのデータを読出して
第２の接続バスを介してスタンドバイ系入出力バスへ出
力する第１の読出し手段と、 第２のFIFOメモリと、 アクト系入出力バスと第２のFIFOメモリとを接続する
第３の接続バスと、 照合モードで運転しているアクト系のチャネル装置か
ら入出力制御装置へ信号が出力されると、該信号を第３
の接続バスを介して第２のFIFOメモリに書込み、第２の
FIFOメモリが満杯になると満杯を示す信号を出力する第
２の書込手段と、 第３のFIFOメモリと、 スタンドバイ系の入出力バスと第３のFIFOメモリを接
続する第４の接続バスと、 照合モードで動作するスタンドバイ系のチャネル装置
からその入出力バスへ出力された信号を第４の接続バス
を介して第３のFIFOメモリに書込み、第３のFIFOメモリ
が満杯になると満杯を示す信号を出力する第３の書込手
段と、 第２のFIFOメモリと第３のFIFOメモリのデータを同時
に読出す第２の読出手段と、第２の読出手段によって出
力された第２のFIFOメモリの出力データと第３のFIFOメ
モリから出力された出力データを照合して一致または不
一致の信号を出力する照合手段を有する。 〔作用〕 二重化されている処理系が照合モードで行なう同一の
動作により、第１のFIFOメモリを介してアクト系の入力
データを書込み、そのデータをスタンドバイ系のデータ
入力信号で読出させて第１のFIFOメモリにおけるデータ
の滞留状態を監視し、また、別に、系毎に設けられた第
２、第３のFIFOメモリにそれぞれの系のチャネル装置が
出力したデータを書込み、そのデータを照合し、かつ、
それぞれのFIFOメモリ内のデータの滞留状態を監視し
て、両系の障害を検出することにより、両系の動作の同
期を必要とせず、また、入出力制御装置においても起動
された系に動作結果を返すだけでよくなるので回路を単
純化できる。 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。 第１図は本発明の障害検出装置の一実施例を備えた情
報処理システムのブロック図である。 記憶装置1,11は中央処理装置2,12と接続され、中央処
理装置2,12はチャネル装置3,13とそれぞれ接続され、チ
ャネル装置3,13には入出力バス4,14がそれぞれ接続され
ている。入出力バス4,14には障害検出装置30、入出力制
御装置20（例えば磁気テープ制御装置）、22（例えば磁
気ディスク制御装置）等が接続されている。障害検出装
置30からの信号線31、32、33は中央処理装置2,12に接続
されている。 これら２台の中央処理装置2,12は主従関係を有してい
る。主となる中央処理装置はアクティブ（アクト系また
は自系）中央処理装置と呼ばれシステム全体の制御を司
さどる。アクト系中央処理装置は、プロセッサモードを
変更したり、照合モードに無関係に入出力制御装置20,2
2を動作させることができる。従となる中央処理装置は
スタンドバイ系（SBYまたは他系）中央処理装置と呼ば
れている。スタンドバイ系中央処理装置はプロセッサモ
ードを変更したり、照合モード時は入出力制御装置20,2
2を動作させることはできない。スタンドバイ系中央処
理装置はセパレートモード時のみ入出力制御装置を動作
させることができる。アクト系中央処理装置は、また両
中央処理装置2,12の照合モードを設定または解除するこ
とができる。照合モードはシンクロナスモードとも呼ば
れる。照合モードが解除された状態をセパレートモード
と呼ぶ。照合モードの場合、両中央処理装置2,12と両チ
ャネル装置3,13はある許容される範囲内で同一の動作が
行なわれ、処理結果の照合が行なわれる。照合モードの
場合、入出力制御装置20,22はアクト側のチャネル装置
からの入出力バス信号に従い動作を行ない、アクト側の
入出力バスに動作結果を返す。一方、セパレートモード
では両中央処理装置2,12と両チャネル装置3,13では別々
の処理が行なわれ、処理結果の照合は行なわれない。セ
パレートモードでは入出力制御装置はアクト、スタンド
バイに無関係に入出力バス上の指示信号に従って動作を
開始し、動作結果は起動を受けた入出力バスにのみ返
す。入出力制御装置20,22の使用競合防止は中央処理装
置2,12間で行なわれる。障害検出装置30は入出力制御装
置20,22からチャネル装置3,13が入力する信号による入
力信号用障害検出部301と、チャネル装置3,13からの出
力信号による出力信号用障害検出部302とからなる。 第２図は障害検出装置30の入力信号用障害検出部301
のブロック図である。 入力信号用障害検出部301は主に、第１のFIFO（First
−in First−out）メモリ43と、第１のFIFOメモリ43へ
の書込み動作を制御する書込制御回路40と、第１のFIFO
メモリ43からの読出し動作を制御する読出制御回路46か
らなる。入出力バス４がアクト系で、照合モードで運転
している場合を例に説明する。中央処理装置の主従関係
より入出力バス14はスタンドバイ系で照合モードとな
る。また、アクト信号の反転されたものがスタンドバイ
信号である。照合モード信号線51、アクト信号線52は
“1"である。一方、照合モード信号線61は“1"であるが
アクト信号線62は“0"である。入出力バス４においてチ
ャネル装置３に対し入出力制御装置20または22から入力
動作が開始されると、入力信号線50がイネーブル“1"に
なる。それにより書込制御回路40は動作を開始する。入
出力バス４上の信号は接続バス53を介しアンド回路41に
送られる。アンド回路41はアクト信号線52が“1"である
から接続バス53上のデータを第１のFIFOメモリ43に送出
する。一方、アンド回路42はアクト信号線62が“0"のた
め条件が成立せず接続バス63のデータを第１のFIFOメモ
リ43に送出しない。書込制御回路40は第１のFIFOメモリ
43に入出力バス４のクロック毎にアンド回路41の出力を
書込む。アクト信号線52はインバータ回路47により反転
され“0"となって、アンド回路44と読出制御回路46に供
給される。そのためアンド回路44の条件は成立しない
し、読出制御回路46も入出力バス４からは起動されな
い。一方、入出力バス14上の信号はアクト信号線62がデ
ィスイネーブル“0"で照合モード信号線61が“1"となっ
ているため入出力バス14においてチャネル装置３の入出
力制御装置20または22からの入出力動作が開始されて、
入力信号線60がイネーブル“1"されても書込制御回路40
は起動されない。アクト信号線62はインバータ回路48に
より反転されアンド回路45と読出制御回路46に供給され
ている。入力信号線60がイネーブルされると読出制御回
路46は動作を開始し、第１のFIFOメモリ43からデータを
入出力バス14のクロック毎に内部バス49に読出す。読出
された信号は内部バス49によりアンド回路44,45に送ら
れる。アンド回路44の条件は成立しておらず、アンド回
路45の条件は成立し、内部バス49上のデータを接続バス
64を介して入出力バス14へ送出する。これは入出力バス
４の入力信号が第１のFIFOメモリ43を介して入出力バス
14へ送出されることを意味する。なお、バス53,63,49,5
4,64にはデータ線と制御線が含まれている。 入出力バス14がアクトで入出力バス４がスタンドバイ
で照合モードの場合も、前記において入出力バス４と入
出力バス14が入れ替った状態で同様の動作となる。以
下、概略の動作を説明する。書込制御回路40は入出力バ
ス14から起動され、入出力バス14上の信号が接続バス63
を介してアンド回路42を通り第１のFIFOメモリ43に書込
まれる。読出制御回路46は入出力バス14からは起動され
ず、書込制御回路40も入出力バス４から起動されない。
読出制御回路46は入出力バス４から起動され、第１のFI
FOメモリ43の内容を内部バス49に読出す。内部バス49上
のデータはアンド回路44により接続バス54を介して入出
力バス４に送出される。これは入出力バス14の入力信号
がFIFOメモリ43を介して入出力バス14へ送出されること
を意味する。書込制御回路40は第１のFIFOメモリ43が満
杯になると信号線31に入力満杯信号を送出して、中央処
理装置2,12に知らせる。これは、アクト側チャネル装置
の入力動作が行なわれ第１のFIFOメモリ43が満杯になっ
たにもかかわらず、スタンドバイ側チャネル装置の入力
動作が行なわれなかったことを意味し、アクト側の処理
系（記憶装置、中央処理装置、チャネル装置、入出力バ
ス、……等）またはスタンドバイ側の処理系のいづれか
の障害である。よって正常状態においてはアクト側入出
力バスに対するスタンドバイ側入出力バスの遅れ（ず
れ）は（入出力バスクロック時間）×（第１のFIFOメモ
リ43の容量）以内である必要がある。言いかえれば（入
出力バスクロック時間）×（第１のFIFOメモリ43の容
量）以内まで遅れ（ずれ）は許容されることを意味す
る。また、本入力信号用障害検出部301は照合モード時
以外には動作をしない。 第３図は障害検出装置30の出力信号用障害検出部302
のブロック図である。 出力信号用障害検出部302は主に、第２のFIFOメモリ7
1と、その書込み動作を制御する書込制御回路70と、読
出し動作を制御する読出制御回路72と、第３のFIFOメモ
リ81と、その書込み動作を制御する書込制御回路80と、
読出し動作を制御する読出制御回路82と、第２のFIFOメ
モリ71と第３のFIFOメモリ81のデータの照合をとる照合
回路90からなる。 入出力バス４がアクト系で、入出力バス14と照合モー
ドで運転している場合を例に説明する。入出力バス４に
チャネル装置３から入出力制御装置20または22に対して
出力動作が開始されると、出力信号線55がイネーブル
“1"される。照合モード信号線51も“1"とされているた
め書込制御回路70が動作を開始する。書込制御回路70は
入出力バス４上の信号を接続バス75を介して第２のFIFO
メモリ71に、入出力バス４のクロック毎に書込む。書込
制御回路70は第２のFIFOメモリ71に１個でもデータがあ
ると信号線74を“0"にする。信号線74はインバータ回路
73により反転されアンド回路91に供給される。 一方、照合モードのため入出力バス14にもチャネル装
置13によって出力信号が送出されると出力信号線65がイ
ネーブルにされる。照合モード信号線61も“1"となって
いるため書込制御回路80が動作を開始する。書込制御回
路80は、入出力バス14上の信号を接続バス85を介して第
３のFIFOメモリ81に入出力バス14のクロック毎に書込
む。書込制御回路80は第３のFIFOメモリ81に１個でもデ
ータがあると信号線84を“0"にする。信号線84の信号は
インバータ回路83により反転されアンド回路91に送出さ
れる。書込制御回路70,80がそれぞれ第2,第３のFIFOメ
モリ71,81にデータを格納するとアンド回路91の条件が
成立する。アンド回路91により信号線95がイネーブルさ
れ、読出制御回路72と82が動作を開始する。読出制御回
路72は第２のFIFOメモリ71からデータを読出して内部バ
ス76を介して照合回路90に送出し、読出制御回路82は第
３のFIFOメモリ81からデータを読出して、内部バス86を
介して照合回路90に供給する。照合回路90は内部バス76
と86の出力データの照合をとり、一致すると信号線94に
“0"を出力し、不一致の場合は信号線94に“1"を出力す
る。信号線94の信号はアンド回路93に送出される。アン
ド回路93の他の入力は照合モード信号線51と61の信号で
ある。よって照合回路90が不一致を検出するとアンド回
路93の条件が成立し、信号線32に不一致信号“1"を送出
する。この不一致信号“1"は中央処理装置2,12に送られ
障害を知らせる。読出制御回路72,82の動作は第2,第３
のFIFOメモリ71,81が空になるまで自動的に行なわれ
る。これは障害検出装置30により入出力バス４と入出力
バス14の出力データが照合され、その結果が中央処理装
置2,12に報告されることを意味する。また、書込制御回
路70は第２のFIFOメモリ71が満杯になると信号線77をイ
ネーブルする。この満杯信号はオア回路92に送出され
る。書込制御回路80は第３のFIFOメモリ81が満杯になる
と信号線87をイネーブルする。この満杯信号はオア回路
92に送出される。オア回路92は少なくとも１つの満杯信
号を入力すると、障害検出信号を信号線33に送出して中
央処理装置２と12に知らせる。これは入出力バス４また
は入出力バス14においてどちらか一方が出力動作を行な
ったが他方において出力動作が行なわれなかったことを
意味し、アクト系の処理系（記憶装置、中央処理装置、
チャネル装置、入出力バス、……等）またはスタンドバ
イ系の処理系のいずれかが障害である。したがって、ア
クト系入出力バスに対するスタンドバイ系入出力バスの
遅れ（ずれ）は（入出力バスクロック時間×FIFOメモリ
の容量）以内を正常状態としている。言いかえれば（入
出力バスクロック時間×FIFOメモリの容量）以内までの
ずれは許容されることを意味する。また、出力信号用障
害検出部302は照合モード時以外には動作しない。 〔発明の効果〕 以上説明したように本発明は、入出力制御装置からの
入力データをアクト系がFIFOメモリに書込み、スタンド
バイ系がFIFOメモリから読出して、FIFOメモリ内のデー
タの滞留を監視し、また別の系毎に設けられたFIFOメモ
リにそれぞれの系のチャネル装置が出力したデータを書
込み、そのデータを照合し、かつ、それぞれのFIFOメモ
リ内のデータの滞留を監視して両系の障害を検出するこ
とにより、一方の中央処理装置と他方の中央処理装置を
クロックレベルで同期を合わせておかなくても処理結果
の照合が可能で処理系の障害を検出でき、また、入出力
制御装置においては中央処理装置の照合モードを意識す
ることなく、起動された側にだけ動作結果を返せばよく
回路を単純にすることができる効果がある。
【図面の簡単な説明】
第１図は本発明の障害検出装置の一実施例を備えた情報
処理システムのブロック図、第２図は第１図中の障害検
出装置30の入力信号用障害検出部301のブロック図、第
３図は第１図中の障害検出装置30の出力信号用障害検出
部302のブロック図、第４図は二重化され情報処理シス
テムの従来例のブロック図である。 1,11……記憶装置、2,12……中央処理装置、3,13……チ
ャネル装置、4,14……入出力バス、20,22……入出力制
御装置、21,23……入出力装置、31,32,33,77,87,94,95
……信号線、40,70,80……書込制御回路、41,42,44,45,
91,93……アンド回路、43……第１のFIFOメモリ、71…
…第２のFIFOメモリ、81……第３のFIFOメモリ、46,72,
82……読出制御回路、47,48,73,83……インバータ、49,
76,86……内部バス、50,60……入力信号線、51,61……
照合モード信号線、52,62……アクト信号線、53,54,63,
64,75,85……接続バス、55,65……出力信号線、90……
照合回路、92……オア回路。
処理システムのブロック図、第２図は第１図中の障害検
出装置30の入力信号用障害検出部301のブロック図、第
３図は第１図中の障害検出装置30の出力信号用障害検出
部302のブロック図、第４図は二重化され情報処理シス
テムの従来例のブロック図である。 1,11……記憶装置、2,12……中央処理装置、3,13……チ
ャネル装置、4,14……入出力バス、20,22……入出力制
御装置、21,23……入出力装置、31,32,33,77,87,94,95
……信号線、40,70,80……書込制御回路、41,42,44,45,
91,93……アンド回路、43……第１のFIFOメモリ、71…
…第２のFIFOメモリ、81……第３のFIFOメモリ、46,72,
82……読出制御回路、47,48,73,83……インバータ、49,
76,86……内部バス、50,60……入力信号線、51,61……
照合モード信号線、52,62……アクト信号線、53,54,63,
64,75,85……接続バス、55,65……出力信号線、90……
照合回路、92……オア回路。
Claims (1)
- (57)【特許請求の範囲】 １．記憶装置、中央処理装置、チャネル装置が二重化さ
れており、複数の入出力バスに接続されている情報処理
システムにおいて、 第１のFIFOメモリと、 二重化されているチャネル装置へのそれぞれの入出力バ
スと第１のFIFOメモリを接続する書込用の第１の接続バ
スおよび読出用の第２の接続バスと、 照合モードで運転しているアクト系チャネル装置に対し
て、入出力制御装置から出力された信号が入力すると、
該信号を第１の接続バスを介して第１のFIFOメモリに書
込み、第１のFIFOメモリが満杯になると満杯を示す信号
を出力する第１の書込手段と、 アクト系チャネル装置が入出力制御装置から信号を入力
することにより、照合モードで動作するスタンドバイ系
チャネル装置がその入出力バスをデータ入力状態とする
と、それにより第１のFIFOメモリのデータを読出して第
２の接続バスを介してスタンドバイ系入出力バスへ出力
する第１の読出し手段と、 第２のFIFOメモリと、 アクト系入出力バスと第２のFIFOメモリとを接続する第
３の接続バスと、 照合モードで運転しているアクト系のチャネル装置から
入出力制御装置へ信号が出力されると、該信号を第３の
接続バスを介して第２のFIFOメモリが満杯になると、満
杯を示す信号を出力する第２の書込手段と、第３のFIFO
メモリと、 スタンドバイ系の入出力バスと第３のFIFOメモリを接続
する第４の接続バスと、 照合モードで動作するスタンドバイ系のチャネル装置か
らその入出力バスへ出力された信号を第４の接続バスを
介して第３のFIFOメモリに書込み、第３のFIFOメモリが
満杯になると満杯を示す信号を出力する第３の書込手段
と、 第２のFIFOメモリと第３のFIFOメモリのデータを同時に
読出す第２の読出し手段と、 第２の読出し手段によって出力された第２のFIFOメモリ
の出力データと第３のFIFOメモリから出力された出力デ
ータを照合して一致または不一致の信号を出力する照合
手段を有する障害検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320684A JP2869971B2 (ja) | 1987-12-18 | 1987-12-18 | 障害検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320684A JP2869971B2 (ja) | 1987-12-18 | 1987-12-18 | 障害検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01161538A JPH01161538A (ja) | 1989-06-26 |
| JP2869971B2 true JP2869971B2 (ja) | 1999-03-10 |
Family
ID=18124179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320684A Expired - Lifetime JP2869971B2 (ja) | 1987-12-18 | 1987-12-18 | 障害検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701739B2 (ja) * | 1994-05-25 | 1998-01-21 | 日本電気株式会社 | プロセッサの系切替え方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210044A (en) * | 1975-07-14 | 1977-01-26 | Hitachi Ltd | Tracing type pseudo-double system calculating apparatus |
-
1987
- 1987-12-18 JP JP62320684A patent/JP2869971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01161538A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682518A (en) | System for updating inactive system memory using dual port memory | |
| JP3655683B2 (ja) | ミラーリングされたメモリのための障害検出システムおよび方法 | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| JP2869971B2 (ja) | 障害検出装置 | |
| JP2774675B2 (ja) | バスコントローラ | |
| KR100258080B1 (ko) | 입출력 동작 비교에 의한 이중화 제어장치 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPH04241039A (ja) | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム | |
| JPS60140438A (ja) | 情報処理系の系切替制御方式 | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6321217B2 (ja) | ||
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JPH1021148A (ja) | 冗長システム | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JPS634210B2 (ja) | ||
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPS6128146B2 (ja) | ||
| JPH04268929A (ja) | 二重化プロセッサシステム | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPH04344941A (ja) | 高信頼性プロセッサ |