JP2882009B2 - Ｉｃ実装方法 - Google Patents
Ｉｃ実装方法Info
- Publication number
- JP2882009B2 JP2882009B2 JP2223327A JP22332790A JP2882009B2 JP 2882009 B2 JP2882009 B2 JP 2882009B2 JP 2223327 A JP2223327 A JP 2223327A JP 22332790 A JP22332790 A JP 22332790A JP 2882009 B2 JP2882009 B2 JP 2882009B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- thin film
- transparent electrode
- film wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、IC実装方法に関する。
［従来技術］ 従来より、液晶表示装置において、ガラス基板上にIC
（例えば駆動ICであるフリップチップ）を実装するチッ
プオンガラス（COG）技術が検討されている。
（例えば駆動ICであるフリップチップ）を実装するチッ
プオンガラス（COG）技術が検討されている。
このCOG技術は、第４図に示すように、まずスパッタ
リング等によって、ガラス基板P1上に液晶層P2等と接続
される透明電極P3を所望の形状に形成し、次でこの透明
電極P3の上に、メッキによって透明電極P3と同じ形状に
薄膜配線P4を積層形成する。更に、薄膜配線P4の端部に
形成された接続エリアP5を除いて、はんだダム用（はん
だを所定部分に保持するため）の保護膜P6を被覆する。
その後、接続エリアP5上に所定量のはんだを保持したは
んだバンプP7を形成することによって、接続エリアP5と
ICチップP8とを接続するものである。
リング等によって、ガラス基板P1上に液晶層P2等と接続
される透明電極P3を所望の形状に形成し、次でこの透明
電極P3の上に、メッキによって透明電極P3と同じ形状に
薄膜配線P4を積層形成する。更に、薄膜配線P4の端部に
形成された接続エリアP5を除いて、はんだダム用（はん
だを所定部分に保持するため）の保護膜P6を被覆する。
その後、接続エリアP5上に所定量のはんだを保持したは
んだバンプP7を形成することによって、接続エリアP5と
ICチップP8とを接続するものである。
これによって、ガラス基板P1からの取り出し端子数が
減少するとともに、接続信頼性が向上し、更に液晶表示
装置が小型化できるという特長がある。
減少するとともに、接続信頼性が向上し、更に液晶表示
装置が小型化できるという特長がある。
［発明が解決しようとする課題］ ところが、この従来のCOG技術では、前記所定形状の
はんだバンプP7を形成するために、はんだによる接合に
際して、はんだが接続エリアP5以外に広がらないように
する必要があった。
はんだバンプP7を形成するために、はんだによる接合に
際して、はんだが接続エリアP5以外に広がらないように
する必要があった。
つまり、ガラス基板P1及び透明電極P3には、はんだを
弾く（はんだ濡れ性が低い）性質があるので、はんだは
はんだ濡れ性の高い薄膜配線P4上のみに広がることにな
る。従って、良好なはんだバンプP7を形成するために
は、絶縁性がありはんだを弾く性質を有する保護膜P6
を、接続エリアP5を除いた薄膜配線P4上に形成しなけれ
ばならないという問題があった。
弾く（はんだ濡れ性が低い）性質があるので、はんだは
はんだ濡れ性の高い薄膜配線P4上のみに広がることにな
る。従って、良好なはんだバンプP7を形成するために
は、絶縁性がありはんだを弾く性質を有する保護膜P6
を、接続エリアP5を除いた薄膜配線P4上に形成しなけれ
ばならないという問題があった。
また、薄膜配線P4と保護膜P6との位置合わせ精度のば
らつきがあるため、接続エリアP5のはんだバンプP7の大
きさや形状にばらつきがあり、良好な接続が達成できな
いという問題があった。
らつきがあるため、接続エリアP5のはんだバンプP7の大
きさや形状にばらつきがあり、良好な接続が達成できな
いという問題があった。
一方、上述した接続エリアP5におけるはんだの広がり
を防止するために、予め接続エリアP5とそれ以外の薄膜
配線P4とを分離して形成する場合には、接続エリアP5と
それ以外の薄膜配線P4の部分とを、各々別個にマスキン
グを行ってメッキしなければならず、製造工程が一層複
雑になるという問題があり、必ずしも望ましいものでは
なかった。
を防止するために、予め接続エリアP5とそれ以外の薄膜
配線P4とを分離して形成する場合には、接続エリアP5と
それ以外の薄膜配線P4の部分とを、各々別個にマスキン
グを行ってメッキしなければならず、製造工程が一層複
雑になるという問題があり、必ずしも望ましいものでは
なかった。
本発明は、製造が簡単で良好な電気的接続を達成でき
るIC実装方法を提供することを目的とする。
るIC実装方法を提供することを目的とする。
［課題を解決するための手段］ かかる課題を解決するための本発明は、 ガラス基板上にはんだ濡れ性の低い透明電極を形成す
るとともに、該透明電極上に透明電極よりはんだ濡れ性
の高い薄膜配線を積層し、更に該薄膜配線の接続エリア
にはんだを介してICを接続するIC実装方法において、前
記接続エリア近傍の前記薄膜配線を他の部分より細くし
て連結部とし、前記はんだが加熱されて前記ICが接続さ
れる際に、この加熱によって同時に前記薄膜配線の前記
連結部を溶融し、前記薄膜配線の下層に形成した前記透
明電極を露出させることにより、前記接続エリアと他の
部分との連結を断つようにしたことを特徴とするIC実装
方法を要旨とする。
るとともに、該透明電極上に透明電極よりはんだ濡れ性
の高い薄膜配線を積層し、更に該薄膜配線の接続エリア
にはんだを介してICを接続するIC実装方法において、前
記接続エリア近傍の前記薄膜配線を他の部分より細くし
て連結部とし、前記はんだが加熱されて前記ICが接続さ
れる際に、この加熱によって同時に前記薄膜配線の前記
連結部を溶融し、前記薄膜配線の下層に形成した前記透
明電極を露出させることにより、前記接続エリアと他の
部分との連結を断つようにしたことを特徴とするIC実装
方法を要旨とする。
［作用］ 本発明では、ガラス基板上に液晶層等と接続される様
に、はんだを弾き易い（はんだ濡れ性の低い）透明電極
が形成され、更に透明電極の上にはんだが付着し易い
（はんだ濡れ性の高い）薄膜配線が積層形成されてい
る。そして、この薄膜配線には、例えばIC（駆動IC等）
やLSI等の集積回路（ICと総称する）をはんだによって
接続する接続エリアが設けられている。また、この接続
エリア近傍の薄膜配線を他の部分より細くした連結部が
設けられている。
に、はんだを弾き易い（はんだ濡れ性の低い）透明電極
が形成され、更に透明電極の上にはんだが付着し易い
（はんだ濡れ性の高い）薄膜配線が積層形成されてい
る。そして、この薄膜配線には、例えばIC（駆動IC等）
やLSI等の集積回路（ICと総称する）をはんだによって
接続する接続エリアが設けられている。また、この接続
エリア近傍の薄膜配線を他の部分より細くした連結部が
設けられている。
従って、はんだが加熱されてICが接続される際に、は
んだは溶融しリフローして広がるが、この加熱によって
同時に薄膜配線の細い連結部が溶融するので、接続エリ
アと他の部分との連結が断たれる。
んだは溶融しリフローして広がるが、この加熱によって
同時に薄膜配線の細い連結部が溶融するので、接続エリ
アと他の部分との連結が断たれる。
その結果、この切断された連結部には、薄膜配線の下
層に形成された透明電極が露出することになる。そし
て、この透明電極にはんだを弾く性質があるので、はん
だは周囲に広がることなく接続エリア内に留まり、十分
にはんだダム効果が発揮されて、良好なはんだバンプが
形成されることになる。
層に形成された透明電極が露出することになる。そし
て、この透明電極にはんだを弾く性質があるので、はん
だは周囲に広がることなく接続エリア内に留まり、十分
にはんだダム効果が発揮されて、良好なはんだバンプが
形成されることになる。
［実施例］ 次に、本発明の実施例を説明する。本実施例のIC実装
方法が適用される液晶表示装置のIC実装構造の装置構成
例を第２図に、その要部を第１図に示す。
方法が適用される液晶表示装置のIC実装構造の装置構成
例を第２図に、その要部を第１図に示す。
第２図に示す様に、液晶表示装置１は、ガラス基板２
上にICチップであるフリップチップ３が、はんだ４を介
してフェイスダウンボンディングされたものである。そ
して、このフリップチップ３と液晶層５等とを接続する
ように、ガラス基板２上に透明電極６が形成され、更に
この透明電極６上に薄膜配線７が積層形成されている。
上にICチップであるフリップチップ３が、はんだ４を介
してフェイスダウンボンディングされたものである。そ
して、このフリップチップ３と液晶層５等とを接続する
ように、ガラス基板２上に透明電極６が形成され、更に
この透明電極６上に薄膜配線７が積層形成されている。
前記透明電極６は、スパッタリング等によって形成さ
れるもので、はんだ４を弾く性質を有する周知のITOか
らなり、シート抵抗は50〜200Ω／□である。この透明
電極６は、第３図（Ｂ）に示すように、配線部分10と先
端の円形の接続エリア11とそれらを連結する幅の細い連
結部12とから構成されている。
れるもので、はんだ４を弾く性質を有する周知のITOか
らなり、シート抵抗は50〜200Ω／□である。この透明
電極６は、第３図（Ｂ）に示すように、配線部分10と先
端の円形の接続エリア11とそれらを連結する幅の細い連
結部12とから構成されている。
この連結部12の幅W1は、第１図に示すように、接続エ
リア11の径（幅）W2よりかなり細くなっており、特に本
実施例では接続エリア11の径W2と配線部分10の幅W3は、
ほぼ等しくなっている。尚、連結部12の幅W1は、配線部
分10の幅W3の1/2〜1/4が好ましく、また連結部12の長さ
ｌは、（W3/2）〜10mmが好適で、連結部12の幅W1に応じ
て適宜設定される。
リア11の径（幅）W2よりかなり細くなっており、特に本
実施例では接続エリア11の径W2と配線部分10の幅W3は、
ほぼ等しくなっている。尚、連結部12の幅W1は、配線部
分10の幅W3の1/2〜1/4が好ましく、また連結部12の長さ
ｌは、（W3/2）〜10mmが好適で、連結部12の幅W1に応じ
て適宜設定される。
第２図に戻り、薄膜配線７は、Ni及びAuからなる厚さ
約１μｍの層であり、前記透明電極６より良導体のシー
ト抵抗0.1〜0.3Ω／□の導電層である。この薄膜配線７
は、透明電極６をメッキ電極としてメッキによって形成
されるので、第３図に示すように、透明電極６上に透明
電極６と同形の配線部分20,接続エリア21及び連結部22
を備えている。
約１μｍの層であり、前記透明電極６より良導体のシー
ト抵抗0.1〜0.3Ω／□の導電層である。この薄膜配線７
は、透明電極６をメッキ電極としてメッキによって形成
されるので、第３図に示すように、透明電極６上に透明
電極６と同形の配線部分20,接続エリア21及び連結部22
を備えている。
前記フリップチップ３は、第２図に示すように、薄膜
配線７の接続エリア21上のはんだバンプ30を介して接続
されている。そして、このフリップチップ３の周囲及び
薄膜配線７を覆って、絶縁性を保つようにエポキシ樹脂
等からなる封止樹脂31が塗布されている。
配線７の接続エリア21上のはんだバンプ30を介して接続
されている。そして、このフリップチップ３の周囲及び
薄膜配線７を覆って、絶縁性を保つようにエポキシ樹脂
等からなる封止樹脂31が塗布されている。
次に、本実施例における液晶表示装置のIC実装構造の
製造手順を説明する。
製造手順を説明する。
まず、ガラス基板２上に、透明電極６をスパッタリン
グにより形成する。次に、ガラス基板２と上部ガラス層
33（第２図）との間に液晶を封止する。
グにより形成する。次に、ガラス基板２と上部ガラス層
33（第２図）との間に液晶を封止する。
更に、透明電極６をメッキ電極として、メッキによっ
て透明電極６上に透明電極６と同形の薄膜電極７を形成
する。
て透明電極６上に透明電極６と同形の薄膜電極７を形成
する。
その後、フリップチップ３のはんだ４を付着させた端
子34を、薄膜電極７の接続エリア21上に配置する。そし
て、この状態で加熱して、はんだ４をリフローさせて、
接続エリア21と端子34とを一体に接続したはんだバンプ
30を形成する。
子34を、薄膜電極７の接続エリア21上に配置する。そし
て、この状態で加熱して、はんだ４をリフローさせて、
接続エリア21と端子34とを一体に接続したはんだバンプ
30を形成する。
また、上記加熱の際に、薄膜電極７の幅の細い連結部
22も加熱されるので、第１図に示すように、連結部22が
切断され、その下層の透明電極６の連結部12が露出す
る。ところが、この透明電極６は、はんだ４を弾く性質
を有しているので、リフローしたはんだ４は切断された
部分ｙを通過することができず、接続エリア21内だけに
留まることになり、接続エリア21上に十分なはんだ４を
保持した良好なはんだバンプ30が形成されることにな
る。
22も加熱されるので、第１図に示すように、連結部22が
切断され、その下層の透明電極６の連結部12が露出す
る。ところが、この透明電極６は、はんだ４を弾く性質
を有しているので、リフローしたはんだ４は切断された
部分ｙを通過することができず、接続エリア21内だけに
留まることになり、接続エリア21上に十分なはんだ４を
保持した良好なはんだバンプ30が形成されることにな
る。
その後、絶縁用の封止樹脂31が、フリップチップ３の
周囲及び薄膜配線７上に塗布されて、液晶表示装置１に
おけるフリップチップ３の実装が完了する。
周囲及び薄膜配線７上に塗布されて、液晶表示装置１に
おけるフリップチップ３の実装が完了する。
この様に、本実施例では、連結部12の幅W1が細くされ
た透明電極６上に、メッキによって、透明電極６と同形
の幅W1の細い連結部22が形成されるので、はんだ付けの
際に、この薄膜配線７の連結部22が切断されて、良好な
はんだパンプ30が形成される。即ち、この上層の連結部
22の切断によって、はんだダム効果が発揮されることに
なる。
た透明電極６上に、メッキによって、透明電極６と同形
の幅W1の細い連結部22が形成されるので、はんだ付けの
際に、この薄膜配線７の連結部22が切断されて、良好な
はんだパンプ30が形成される。即ち、この上層の連結部
22の切断によって、はんだダム効果が発揮されることに
なる。
更に、そのはんだ４の位置も接続エリア21を中心とし
て広がらないのであるから、はんだ４の接続位置の精度
が向上するという特長がある。
て広がらないのであるから、はんだ４の接続位置の精度
が向上するという特長がある。
また仮に、薄膜配線７の接続エリア21と配線部分20と
を分離して形成しようとすると、２回のメッキ処理及び
それに付随するマスキング処理等が必要となるが、本実
施例では、幅W1の細い連結部分22を設けることにより、
１回のメッキ処理によって薄膜配線７を形成できるとい
う利点がある。
を分離して形成しようとすると、２回のメッキ処理及び
それに付随するマスキング処理等が必要となるが、本実
施例では、幅W1の細い連結部分22を設けることにより、
１回のメッキ処理によって薄膜配線７を形成できるとい
う利点がある。
尚、上記実施例では、両連結部12,22の幅W1を配線部
分10,20の幅W3より細くしたが、配線インピーダンスが
小さくてよい時は、連結部12,22だけでなく他の配線部
分10,20全体の幅W3を細くしてもよい。これによって
も、加熱時には、薄膜配線７の接続エリア21に連設され
た連結部22が切断されるので、同様な効果を奏する。
分10,20の幅W3より細くしたが、配線インピーダンスが
小さくてよい時は、連結部12,22だけでなく他の配線部
分10,20全体の幅W3を細くしてもよい。これによって
も、加熱時には、薄膜配線７の接続エリア21に連設され
た連結部22が切断されるので、同様な効果を奏する。
また、用いるICも駆動ICに限らないので、本実施例は
各種のICの実装に適用できることは勿論である。
各種のICの実装に適用できることは勿論である。
［発明の効果］ 以上詳述した様に、本発明のIC実装方法では、透明電
極上に積層形成された薄膜電極において、接続エリアの
径より幅の細い連結部を設けるので、加熱時にその連結
部が切断されてはんだが広がることが防止され、好適に
はんだダム効果が発揮される。つまり、IC実装時のはん
だ付けが好適にかつ精度よく行われ、その作業も手間が
かからず容易であるという特長がある。
極上に積層形成された薄膜電極において、接続エリアの
径より幅の細い連結部を設けるので、加熱時にその連結
部が切断されてはんだが広がることが防止され、好適に
はんだダム効果が発揮される。つまり、IC実装時のはん
だ付けが好適にかつ精度よく行われ、その作業も手間が
かからず容易であるという特長がある。
第１図は本発明の実施例の要部を破断して示す平面図、
第２図は液晶表示装置を破断して示す正面図、第３図
（Ａ）は薄膜配線を破断して示す平面図、第３図（Ｂ）
は薄膜配線を破断して示す正面図、第４図は従来例を破
断して示す正面図である。 １…液晶表示装置、３…フリップチップ ６…透明電極、７…薄膜配線 10,20…配線部分、11,21…接続エリア 12,22…連結部
第２図は液晶表示装置を破断して示す正面図、第３図
（Ａ）は薄膜配線を破断して示す平面図、第３図（Ｂ）
は薄膜配線を破断して示す正面図、第４図は従来例を破
断して示す正面図である。 １…液晶表示装置、３…フリップチップ ６…透明電極、７…薄膜配線 10,20…配線部分、11,21…接続エリア 12,22…連結部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (1)
- 【請求項１】ガラス基板上にはんだ濡れ性の低い透明電
極を形成するとともに、該透明電極上に透明電極よりは
んだ濡れ性の高い薄膜配線を積層し、更に該薄膜配線の
接続エリアにはんだを介してICを接続するIC実装方法に
おいて、 前記接続エリア近傍の前記薄膜配線を他の部分より細く
して連結部とし、前記はんだが加熱されて前記ICが接続
される際に、この加熱によって同時に前記薄膜配線の前
記連結部を溶融し、前記薄膜配線の下層に形成した前記
透明電極を露出させることにより、前記接続エリアと他
の部分との連結を断つようにしたことを特徴とするIC実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223327A JP2882009B2 (ja) | 1990-08-24 | 1990-08-24 | Ｉｃ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223327A JP2882009B2 (ja) | 1990-08-24 | 1990-08-24 | Ｉｃ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105331A JPH04105331A (ja) | 1992-04-07 |
| JP2882009B2 true JP2882009B2 (ja) | 1999-04-12 |
Family
ID=16796416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223327A Expired - Lifetime JP2882009B2 (ja) | 1990-08-24 | 1990-08-24 | Ｉｃ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882009B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3343642B2 (ja) * | 1996-04-26 | 2002-11-11 | シャープ株式会社 | テープキャリアパッケージ及び液晶表示装置 |
-
1990
- 1990-08-24 JP JP2223327A patent/JP2882009B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105331A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5407864A (en) | Process for mounting a semiconductor chip and depositing contacts into through holes of a circuit board and of an insulating interposer and onto the chip | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3579903B2 (ja) | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10326806A (ja) | 半導体装置およびその製造方法 | |
| US5801449A (en) | Process and substrate for connecting an integrated circuit to another substrate by means of balls | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| US6555469B1 (en) | Chip scale packages | |
| JPH0432541B2 (ja) | ||
| JP2882009B2 (ja) | Ｉｃ実装方法 | |
| KR20010033602A (ko) | 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP3080106B2 (ja) | Ｉｃモジュールの接続方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| JP7416607B2 (ja) | 半導体装置 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |