JP2918959B2 - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JP2918959B2 JP2918959B2 JP2042938A JP4293890A JP2918959B2 JP 2918959 B2 JP2918959 B2 JP 2918959B2 JP 2042938 A JP2042938 A JP 2042938A JP 4293890 A JP4293890 A JP 4293890A JP 2918959 B2 JP2918959 B2 JP 2918959B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- land
- multilayer wiring
- ceramic multilayer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック多層配線基板に関し、特に外部
接続用のピンの接続構造に関する。
接続用のピンの接続構造に関する。
従来この種のセラミック多層配線基板のピン接続構造
は、セラミック基板の表面に直接ランドを形成し、この
上にピンをろう付けなどにより接続させる構造となって
いた。
は、セラミック基板の表面に直接ランドを形成し、この
上にピンをろう付けなどにより接続させる構造となって
いた。
上述した従来のピン接続構造は、セラミック基板上に
直にランドが付いているので、ランドあるいはランド上
のろう材とセラミックの熱膨張係数の違いによりろう付
け部分にストレスが発生し、セラミック基板の表面、特
に窒化アルミ基板、ガラスセラミック基板のような強度
の小さな基板にクラックが入りやすいという欠点があ
る。
直にランドが付いているので、ランドあるいはランド上
のろう材とセラミックの熱膨張係数の違いによりろう付
け部分にストレスが発生し、セラミック基板の表面、特
に窒化アルミ基板、ガラスセラミック基板のような強度
の小さな基板にクラックが入りやすいという欠点があ
る。
本発明のセラミック多層配線基板は、セラミック多層
配線基板と、このセラミック多層配線基板内に設けられ
一端が前記セラミック多層配線基板の表面に露出したス
ルーホールと、このスルーホールを被覆するように前記
セラミック多層配線基板の表面上に形成された第１のラ
ンドと、この第１のランドを被覆するように前記セラミ
ック基板上に形成されたポリイミド樹脂層と、このポリ
イミド樹脂層の上に形成された第２のランドと、前記ポ
リイミド樹脂層内に設けられ前記第１および第２のラン
ドを接続するヴィアホールと、前記第２のランド上にハ
ンダづけされたピンとを含む。
配線基板と、このセラミック多層配線基板内に設けられ
一端が前記セラミック多層配線基板の表面に露出したス
ルーホールと、このスルーホールを被覆するように前記
セラミック多層配線基板の表面上に形成された第１のラ
ンドと、この第１のランドを被覆するように前記セラミ
ック基板上に形成されたポリイミド樹脂層と、このポリ
イミド樹脂層の上に形成された第２のランドと、前記ポ
リイミド樹脂層内に設けられ前記第１および第２のラン
ドを接続するヴィアホールと、前記第２のランド上にハ
ンダづけされたピンとを含む。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図であり、第２図
は主要部の詳細図である。
は主要部の詳細図である。
１−１はセラミック多層配線基板で、基板内部の導体
パターン１−２がLSI実装面と外部接続用ピン実装面を
結ぶスルーホール１−３に接続されスルーホール１−３
の端が基板表面（ピン実装面）に露出している。セラミ
ック基板の熱膨張係数は、4.2X10-6/℃である。スルー
ホール１−３の直径は、100〜300μｍであり、スルーホ
ールピッチは2.54mmである。スルーホール１−３および
導体パターン１−２の材料は、タングステン、モリブデ
ン金、銀−パラジウム等が用いられる。
パターン１−２がLSI実装面と外部接続用ピン実装面を
結ぶスルーホール１−３に接続されスルーホール１−３
の端が基板表面（ピン実装面）に露出している。セラミ
ック基板の熱膨張係数は、4.2X10-6/℃である。スルー
ホール１−３の直径は、100〜300μｍであり、スルーホ
ールピッチは2.54mmである。スルーホール１−３および
導体パターン１−２の材料は、タングステン、モリブデ
ン金、銀−パラジウム等が用いられる。
１−４は基板１−１の表面に形成されたランドであ
る。このランド１−４は、厚膜もしくは薄膜で形成され
直径1.0〜1.5mmである。１−５は基板１−１およびラン
ド１−４上に形成されたポリイミド樹脂層である。この
ポリイミド樹脂層１−５の厚さは２〜15μｍであり、熱
膨張係数は基板とろう材の間の値を選択して、10.0X10
-6/℃である。この樹脂層１−５はスピンコーティング
により基板表面に塗布され、ピン１−８を設ける位置に
フォトリソグラフィー技術によりヴィアホール１−９が
形成されている。この時、ランド１−４を形成しないと
ポリイミド樹脂層１−５のヴィアホール１−９の位置を
すべて正確にセラミック基板１−１のスルーホール１−
３の位置に合わせなくてはならなくなるが、これはセラ
ミック基板１−１の焼成工程での収縮率のバラツキが大
きくなる大面積の基板ほど難かしくなり、１辺が2cm以
上の基板ではヴィアホールを基板面内で分割して形成し
てゆくか、露光用のガラスマスクのヴィアホールのピッ
チを基板の収縮率のばらつきに合わせて用意するかのど
ちらかの方法を取らなければならなくなる。ポリイミド
樹脂層１−５の膜厚は、厚いほど熱膨張係数の違いを吸
収しやすいのであるが、ヴィア部へのヴィアフィルを行
わないのでポリイミド樹脂層１−５の表面のランド２と
の接続を確実にするためにも15μｍ以下がよい。
る。このランド１−４は、厚膜もしくは薄膜で形成され
直径1.0〜1.5mmである。１−５は基板１−１およびラン
ド１−４上に形成されたポリイミド樹脂層である。この
ポリイミド樹脂層１−５の厚さは２〜15μｍであり、熱
膨張係数は基板とろう材の間の値を選択して、10.0X10
-6/℃である。この樹脂層１−５はスピンコーティング
により基板表面に塗布され、ピン１−８を設ける位置に
フォトリソグラフィー技術によりヴィアホール１−９が
形成されている。この時、ランド１−４を形成しないと
ポリイミド樹脂層１−５のヴィアホール１−９の位置を
すべて正確にセラミック基板１−１のスルーホール１−
３の位置に合わせなくてはならなくなるが、これはセラ
ミック基板１−１の焼成工程での収縮率のバラツキが大
きくなる大面積の基板ほど難かしくなり、１辺が2cm以
上の基板ではヴィアホールを基板面内で分割して形成し
てゆくか、露光用のガラスマスクのヴィアホールのピッ
チを基板の収縮率のばらつきに合わせて用意するかのど
ちらかの方法を取らなければならなくなる。ポリイミド
樹脂層１−５の膜厚は、厚いほど熱膨張係数の違いを吸
収しやすいのであるが、ヴィア部へのヴィアフィルを行
わないのでポリイミド樹脂層１−５の表面のランド２と
の接続を確実にするためにも15μｍ以下がよい。
１−６はポリイミド樹脂層１−５の表面に形成された
直径1.3mmのランドである。ランド１−６は、スパッタ
膜のみ、もしくは通常の薄膜導体パターンの形成法によ
り、金、銅、ニッケル等のメッキで形成される。スパッ
タ膜のみでランド１−６を形成する場合は、クロムを10
00A、パラジウムを4000〜6000A付けるのがよい。パラジ
ウムの厚さがこれ以下であるとクロムの拡散が進んだば
あいパラジウムの表面まで出てきてピンのろう付け時に
ろう材のぬれが悪くなる恐れがある。スパッタ膜をラン
ド１−６の部分だけに選択的に形成する方法はスパッタ
膜形成時にメタルマスクで表面をマスキングし必要部分
以上にスパッタが付かないようにするか、スパッタ膜を
全面につけた後にレジストを塗布し、フォトリソグラフ
ィーにより形成するかである。メッキにより形成する場
合は、この後、即ちスパッタ膜をランドの形状に形成し
た後、ランド１−６に接続しているセラミック基板のス
ルーホールを利用して基板１−１の裏側からメッキの電
極を取っておこなうか、無電解のメッキで行うかであ
る。
直径1.3mmのランドである。ランド１−６は、スパッタ
膜のみ、もしくは通常の薄膜導体パターンの形成法によ
り、金、銅、ニッケル等のメッキで形成される。スパッ
タ膜のみでランド１−６を形成する場合は、クロムを10
00A、パラジウムを4000〜6000A付けるのがよい。パラジ
ウムの厚さがこれ以下であるとクロムの拡散が進んだば
あいパラジウムの表面まで出てきてピンのろう付け時に
ろう材のぬれが悪くなる恐れがある。スパッタ膜をラン
ド１−６の部分だけに選択的に形成する方法はスパッタ
膜形成時にメタルマスクで表面をマスキングし必要部分
以上にスパッタが付かないようにするか、スパッタ膜を
全面につけた後にレジストを塗布し、フォトリソグラフ
ィーにより形成するかである。メッキにより形成する場
合は、この後、即ちスパッタ膜をランドの形状に形成し
た後、ランド１−６に接続しているセラミック基板のス
ルーホールを利用して基板１−１の裏側からメッキの電
極を取っておこなうか、無電解のメッキで行うかであ
る。
１−７はピン１−８をランドに固着させるためのろう
材、ピン１−８は外部接続用のものである。この時のろ
う材料は、金／錫:80/20（wt％）の共晶合金（熱膨張係
数18X10-6/℃）であるが、ポリイミドにダメージを与え
ない範囲の温度（400℃以下）に融点を持つろう材料な
らば何でも使用できる。ろう材の量はランド１−６の大
きさにより変える必要があるが、本実施例のばあいは、
0.8〜0.9mgである。ピン１−８のネイルヘッド部分の直
径は、0.7mm、ピン１−８の直径は、0.35mmである。
材、ピン１−８は外部接続用のものである。この時のろ
う材料は、金／錫:80/20（wt％）の共晶合金（熱膨張係
数18X10-6/℃）であるが、ポリイミドにダメージを与え
ない範囲の温度（400℃以下）に融点を持つろう材料な
らば何でも使用できる。ろう材の量はランド１−６の大
きさにより変える必要があるが、本実施例のばあいは、
0.8〜0.9mgである。ピン１−８のネイルヘッド部分の直
径は、0.7mm、ピン１−８の直径は、0.35mmである。
なお本実施例ではセラミック基板１−１とピン１−８
のろう付け部の間に熱膨張係数を調整したポリイミド層
を設けろう付け部ののストレスを緩和したのであるが、
熱膨張係数をセラミック基板とろう材の間に必ずしも調
整しなくてもポリイミドの持つ弾性によりろう付け部の
ストレスを少なくすることはできる。
のろう付け部の間に熱膨張係数を調整したポリイミド層
を設けろう付け部ののストレスを緩和したのであるが、
熱膨張係数をセラミック基板とろう材の間に必ずしも調
整しなくてもポリイミドの持つ弾性によりろう付け部の
ストレスを少なくすることはできる。
以上述べたように本発明はセラミック基板とピンのろ
う付け部の間にポリイミド層を設けしかもその熱膨張係
数を調整することによりセラミック基板とろう付け部の
熱膨張係数の差によるストレス発生を緩和させることが
できる。
う付け部の間にポリイミド層を設けしかもその熱膨張係
数を調整することによりセラミック基板とろう付け部の
熱膨張係数の差によるストレス発生を緩和させることが
できる。
第１図および第２図はそれぞれ本発明の一実施例のセラ
ミック多層配線基板の縦断面図および主要部の拡大断面
図である。 １−１……セラミック多層配線基板、１−２……導体パ
ターン、１−３……スルーホール、１−４……ランド、
１−５……ポリイミド樹脂層、１−６……ランド、１−
７ろう材、１−８……外部接続用ピン、１−９……ヴィ
アホール。
ミック多層配線基板の縦断面図および主要部の拡大断面
図である。 １−１……セラミック多層配線基板、１−２……導体パ
ターン、１−３……スルーホール、１−４……ランド、
１−５……ポリイミド樹脂層、１−６……ランド、１−
７ろう材、１−８……外部接続用ピン、１−９……ヴィ
アホール。
Claims (1)
- 【請求項１】セラミック多層配線基板と、 このセラミック多層配線基板内に設けられ、一端が前記
セラミック多層配線基板の表面に露出したスルーホール
と、 このスルーホールを被覆するように前記セラミック多層
配線基板の表面上に形成される第１のランドと、 この第１のランドを被覆するように前記セラミック基板
上に形成されたポリイミド樹脂層と、 このポリイミド樹脂層の上に形成された第２のランド
と、 前記ポリイミド樹脂層内に設けられ、前記第１および第
２のランドを接続するヴィアホールと、 前記第２のランド上にハンダづけされたピンとを含み、 前記第１のランドは、収縮率の違いから焼成工程におい
て発生する前記スルーホールと前記ヴィアホールとの位
置ずれを補う広さの面積を有することを特徴とするセラ
ミック多層配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042938A JP2918959B2 (ja) | 1990-02-22 | 1990-02-22 | セラミック多層配線基板 |
| CA002036771A CA2036771A1 (en) | 1990-02-22 | 1991-02-20 | Multilayer ceramic wiring substrate and pin connecting structure |
| EP91102547A EP0443578B1 (en) | 1990-02-22 | 1991-02-21 | Multilayer ceramic wiring substrate and pin connecting structure |
| DE69112097T DE69112097T2 (de) | 1990-02-22 | 1991-02-21 | Mehrschicht keramisches Verdrahtungssubstrat und Stiftverbindungsstruktur. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042938A JP2918959B2 (ja) | 1990-02-22 | 1990-02-22 | セラミック多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03244193A JPH03244193A (ja) | 1991-10-30 |
| JP2918959B2 true JP2918959B2 (ja) | 1999-07-12 |
Family
ID=12649956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2042938A Expired - Lifetime JP2918959B2 (ja) | 1990-02-22 | 1990-02-22 | セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918959B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286391A (ja) * | 1988-05-12 | 1989-11-17 | Fujitsu Ltd | 多層セラミック基板 |
-
1990
- 1990-02-22 JP JP2042938A patent/JP2918959B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03244193A (ja) | 1991-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740577B2 (en) | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices | |
| US6251766B1 (en) | Method for improving attachment reliability of semiconductor chips and modules | |
| JP4685834B2 (ja) | 集積回路デバイス | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
| JP2001223460A (ja) | 実装回路基板及びその製造方法 | |
| JPH0632367B2 (ja) | セラミック基板のｉ／ｏパッドの形成方法 | |
| JP2570459B2 (ja) | ピン接続構造 | |
| JP3086081B2 (ja) | 配線基板とその製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP2596227B2 (ja) | セラミック多層配線基板 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH03244193A (ja) | セラミック多層配線基板 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| EP0443578B1 (en) | Multilayer ceramic wiring substrate and pin connecting structure | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH0228279B2 (ja) | Atsumakuhakumakukonseitasohaisenkibannoseizohoho | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JPH0353793B2 (ja) | ||
| JP2968370B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JPS59155993A (ja) | 膜回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |