JP2976458B2

JP2976458B2 - フイルタ回路

Info

Publication number: JP2976458B2
Application number: JP31170089A
Authority: JP
Inventors: 伸一福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-11-30
Filing date: 1989-11-30
Publication date: 1999-11-10
Anticipated expiration: 2014-11-10
Also published as: JPH03173904A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図、第４図及び第
６図）Ｆ作用（第１図、第４図及び第６図）Ｇ実施例（G1）DATの全体構成（第８図）（G2）第１実施例のフイルタ回路（第１図〜第５図）（G3）第２実施例のフイルタ回路（第６図及び第７図）（G4）他の実施例Ｈ発明の効果Ａ産業上の利用分野本発明はフイルタ回路に関し、例えば回路ヘツド型デ
イジタルオーデイオテープレコーダの回転ヘツドから得
られる再生信号の波形等化回路に適用して好適なもので
ある。

Ｂ発明の概要本発明は、供給される第１及び第２の電流の比率に応
じて時定数が変化する複数の積分器を組み合わせてなる
フイルタ回路において、それぞれ入力される第１又は第
２の電流の一方の調整して第１のフイルタ特性を得るよ
うにし、またそれぞれ入力される第１又は第２の電流の
一方を同一比率で変化させて第２のフイルタ特性を得る
ようにしたことにより、第１のフイルタ特性に対して周
波数軸上で相似する第２のフイルタ特性を得ることがで
きる。

Ｃ従来の技術従来、オーデイオ信号を高密度記録し得る磁気記録再
生装置として、回転ヘツド型デイジタルオーデイオテー
プレコーダ（以下、DATと呼ぶ）が用いられている。

このDATにおいては、入力オーデイオデータを回転ド
ラムに配置された回転ヘツドを用いて、回転ドラムに所
定の巻き付け角で巻き付けられた磁気テープ上に記録
し、または磁気テープ上に記録された記録オーディオデ
ータを回転ヘツドを用いて再生するようになされてい
る。

Ｄ発明が解決しようとする問題点ところで一般にDATフオーマツトを用いて、所定のオ
ーデイオデータが記録された磁気テープを再生する場
合、磁気ヘツドによる再生信号の読み出しレートは基本
的に自由に設定することができる。

このため、磁気テープの走行速度を一定に保つた状態
で、ドラムの回転数を切換えることにより、磁気テープ
及び回転ヘツドの相対速度が、3.133〔m/sec〕でなる標
準速モードと1.567〔m/sec〕でなる半速モードとの２種
類の読み出しレートで再生し得るようになされたものが
ある。

ところが、このように２種類の読み出しレートで再生
された再生信号について、その周波数特性を補正するた
め波形等化しようとすると、それぞれの読み出しレート
に応じたフイルタ特性でなるフイルタ回路すなわち波形
等化回路が必要になり、再生系の構成が複雑化すること
を避け得なかつた。

本発明は以上の点を考慮してなされたもので、簡易な
構成で第１のフイルタ特性及びこの第１のフイルタ特性
に対して周波数軸上で相似する第２のフイルタ特性を選
択的に設定し得るフイルタ回路を提案しようとするもの
である。

Ｅ問題点を解決するための手段かかる問題点を解決するため本発明においては、供給
される第１及び第２の電流I_1A、I_1B及びI_2A、I_2Bの比率
I_2A/I_1A、I_2B/I_1Bに応じて時定数ω_１、ω_２が変化する
複数の積分器GA_A、GA_Bを組み合わせ、全体として時定数
ω_１、ω_２で決まるフイルタ特性を有するフイルタ回路
１（10）において、複数の積分決GA_A、GA_Bにそれぞれ入
力される第１又は第２の電流I_1A、I_1B又はI_2A、I_2Bの一
方を調整して第１のフイルタ特性T_F1を得、複数の積分
決GA_A、GA_Bにそれぞれ入力される第１又は第２の電流I
_1A、I_1B又はI_2A、I_2Bの一方を同一比率で変化させて第
２のフイルタ特性T_F2を得るようにした。

Ｆ作用それぞれ入力される第１又は第２の電流I_1A、I_1B又は
I_2A、I_2Bの一方を調整して第１のフイルタ特性T_F1を得
るようにし、またそれぞれ入力される第１又は第２の電
流I_1A、I_1B又はI_2A、I_2Bの一方を同一比率で変化させて
第２のフイルタ特性T_F2を得るようにしたことにより、
第１のフイルタ特性T_F1に対して周波数軸上で相似する
第２のフイルタ特性T_F2を得ることができる。

Ｇ実施例以下図面について、本発明の一実施例を詳述する。

（G1）DATの全体構成第８図において20は全体として回転ヘツド型デイジタ
ルオーデイオテープレコーダ（DAT）の全体構成を示
し、所望のオーデイオ信号AD_IN、AD_OUTを回転ドラム21
上に設けられた回転ヘツド22A、22Bを用いて、当該回転
ドラム21に所定の角間隔だけ巻き付けられた磁気テープ
22上に記録し及び又は再生し得るようになされている。

このDAT20において、まず記録時、入力オーデイオ信
号AD_INはオーデイオ信号変換回路24に入力される。

このオーデイオ信号変換回路24は、記録処理系として
ローパスフイルタ及びアナログデイジタル変換回路を有
してなり、入力されるオーデイオ信号AD_INをデイジタル
データに変換し、入力デイジタルデータDT_INとして、デ
ジタル信号処理回路25の記録処理系に送出する。

デイジタル信号処理回路25の記録処理系は、入力さた
デイジタルデータDT_INを、一旦入力オーデイオデータDT
_ADとしてRAM（random access memory）構成のメモリ回
路26に書き込む。

なおデイジタル信号処理回路25の記録処理系は、誤り
訂正符号生成回路、インターリーブ処理回路、８−10変
調回路等を含んで構成されており、まずメモリ回路26に
書き込まれた入力オーデイオデータDT_ADを、誤り訂正符
号生成回路が読み出し、誤り訂正用パリテイを生成した
後、当該誤り訂正用パリテイをメモリ回路26に書き込
む。

このメモリ回路26に対する書き込み及び読み出し処理
は、全てインターリーブ処理回路で発生するデータイン
ターリーブに対応したアドレスが選定されており、この
ようにして、誤り訂正用パリテイが付加された入力オー
デイオデータDT_ADを８−10変調回路が読み出す。

８−10変調回路は、８ビットデータでなる入力オーデ
イオデータDT_ADを、回転ヘツド22A、22Bによる磁気記録
に適した10ビツトデータに変換すると共に、同期信号、
アドレス信号、サブコード信号、ATF（automatic track
following）信号等を付加する。

デイジタル信号処理回路25の記録処理系は、このよう
にして得られる記録データを、内部のシリアルパラレル
変換回路においてシリアルデータでなる記録信号S_RECO
に変換して、記録再生増幅回路27の記録処理系に送出す
る。

記録再生増幅回路27の記録処理系は、記録信号増幅回
路及びロータリートランス等で構成され、入力される記
録信号S_RECOを増幅し、この結果得られる増幅記録信号S
_REC1をロータリートランスを介して、回転ドラム21上の
回転ヘツド22A、22Bに供給し、かくして、磁気テープ23
の所定の記録トラツクに入力オーデイオ信号AD_INを記録
し得るようになされている。

ここで、このDAT20においては、入力／表示回路28か
らマイクロコンピュータ構成のシステム制御回路29に入
力される操作データD_OPRに基づいて、記録動作又は再生
動作を選択制御するようになされている。

この入力／表示回路28は、例えば操作子入力手段とし
てキーマトリクスを有するマイクロコンピユータと、表
示手段として液晶表示素子を有する表示パネルとで構成
されており、ユーザによる操作子の操作に応動して操作
データD_OPRを出力すると共に、システム制御回路29から
入力される表示データD_DSPに基づいて表示パネル上の表
示を行う。

また、システム制御回路29は、記録時予め設定された
システム情報及び入力／表示回路28から入力される操作
データD_OPRに基づいて、メカ制御データD_MC、信号処理
制御データD_CNT及びサーボ処理制御データD_SBを生成
し、それぞれメカニカル制御回路30、デイジタル信号処
理回路25及びサーボ処理回路31に送出する。

実際上、記録時サーボ処理回路31は、システム制御回
路29から入力されるサーボ処理制御データD_SBに基づい
て、ドラムモータ32、キヤプスタンモータ33、リールモ
ータ34に、それぞれドラム駆動信号C_DR、キヤプスタン
駆動信号C_CP、リール駆動信号C_RMを送出し、回転ドラム
21を所定の回転数で回転駆動すると共に、磁気テープ23
を所定の速度で走行させる。

また、このときドラムモータ32、キヤプスタンモータ
33及びリールモータ34からは、ドラム位相信号PG_DRドラ
ム周波数信号FG_DR、キヤプスタ周波数信号FG_CP及びリー
ル周波数信号FG_RMが、それぞれサーボ処理回路31にフイ
ードバツクされ、これにより、各々速度サーボ及び又は
位相サーボを形成するようになされている。

なお、サーボ処理回路31には、デイジタル信号処理回
路25から記録時の内部基準信号D_REFが供給され、当該内
部基準信号D_REFに基づいて、速度サーボ処理及び又は位
相サーボ処理を実行すると共に、ドラム位相信号PG_DR及
びドラム周波数信号FG_DRに基づいて生成した回転ヘツド
22A、22Bの切換基準信号SWPをデイジタル信号処理回路2
5を送出する。

また、このメカニカル制御回路30は、システム制御回
路29から入力される制御データD_MCに基づいて、DATカセ
ツトのカセツトローデイング機構及び磁気テープ23のテ
ープローデイング機構等を駆動制御すると共に、当該メ
カニカル機構部分から入力されるセンサ情報S_MCに基づ
いて、メカ情報データD_SMCを生成し、これをシステム制
御回路28に送出する。

ここで、このDAT20において、再生時、まずサーボ処
理回路31は、システム制御回路29から入力されるサーボ
処理制御データD_SBに応じた回転数及びデイジタル信号
処理回路25から供給される再生時の内部基準信号D_REFに
同期する位相で、ドラムモータ32を回転駆動して速度サ
ーボ及び位相サーボを形成する。

この状態で、回転ヘツド22A、22Bから得られる再生信
号S_PBOは、ロータリートランス、再生信号増幅回路、波
形等化回路及び２値化回路等を含む記録再生増幅回路27
を再生処理系を通じて、デイジタル信号処理回路25の再
生処理系及びトラツキング制御回路35に供給される。

このDAT20の場合、トラツキング制御回路35は例えばA
TF方式によるトラツキング制御を行うようになされてい
る。

すなわち、トラツキング制御回路35は、同期信号検出
用の波形等化回路を有してなり、入力される再生信号S
_PB1中に含まれる同期信号を検出し、この結果得られる
同期信号のタイミングに基づいて得られるATF信号に応
じて、ATF制御信号C_ATFを発生し、これをサーボ処理回
路31に送出する。

これにより、サーボ処理回路31は、ATF制御信号C_ATF
に応じて、キヤプスタンモータ33を駆動制御し、かくし
て、回転ヘツド22A、22Bが、磁気テープ23の記録トラツ
ク上を正確にトレースし得るようにATFサーボループが
形成される。

このようにして、磁気テープ23の記録トラツクを正確
に再生し得るようになると、デイジタル信号処理回路25
の再生処理系は、入力される再生信号S_PB1について再生
処理を開始する。

このデイジタル信号処理回路25の再生処理系は、PLL
（phase locked loop）構成のクロツク再生回路、10−
８復調回路、誤り検出訂正回路、デインターリーブ処理
回路、補間回路等から構成されており、まず、クロツク
再生回路において再生信号S_PB1に含まれる再生クロツク
を検出する。

10−８復調回路では、再生信号S_PB1中に同期信号を検
出すると、クロツク再生回路で検出された再生クロツク
に基づいて、再生信号S_PB1の10ビツト分を10−８復調
し、この結果得られる８ビツトデータを再生オーデイオ
データDT_ADとして、順次メモリ回路26に書き込む。

このようにして、メモリ回路26に書き込まれた再生オ
ーデイオデータDT_ADは、誤り検出訂正回路によつて読み
出され、データ誤りの有無を検出すると共に、データ誤
りについて誤り訂正用パリテイを用いた誤り訂正処理を
行い、誤り訂正されたデータ及び訂正結果をメモリ回路
26に書き込む。

このメモリ回路26に対する書き込み及び読み出し処理
は、全てデインターリーブ処理回路で発生されるデータ
デインターリーブに対応したアドレスが選定されてお
り、誤り検出訂正処理後の再生オーデイオデータDT_ADを
補間回路が読み出し、当該補間回路において誤り訂正で
きなかつたデータについて、前後のデータの平均値を演
算する等の手法で補間演算を実行し、これを再生デイジ
タルデータDT_OUTとして、オーデイオ信号変換回路24の
再生処理系に送出する。

オーデイオ信号変換処理24の再生処理系は、デイジタ
ルアナログ変換回路及びローパスフイルタを有してな
り、再生デイジタルデータDT_OUTをアナログ信号に変換
し、これを再生オーデイオ信号AD_OUTとして送出する。

かくして、磁気テープ23の記録トラツクを、回転ドラ
ム21上の回転ヘツド22A、22Bで読み出し、磁気テープ23
に記録された記録データを再生して再生オーデイオ信号
AD_OUTを得るようになされている。

（G2）第１実施例のフイルタ回路第１図において、１は記録再生増幅回路27に含まれる
波形等化回路を構成するフイルタ回路を示し、入力され
る増幅再生信号S_PB10の波形を所定のフイルタ特性でフ
イルタリングして等化再生信号S_PB11を出力する。

なお、この増幅再生信号S_PB10は、回転ヘツド22A、22
Bを用いて磁気テープ23から読み出された再生信号S_PB0
を、記録再生増幅回路27の再生処理系に入力し、再生信
号増幅回路を通じて増幅して得るようになされている。

また、このフイルタ回路１においては、増幅再生信号
S_PB10の周波数帯域が、標準速モードによる読み出しレ
ートでは9.4〔ＭHz〕を有し、また半速モードによる読
み出しレートでは1/2倍の4.7〔ＭHz〕を有することに対
し、増幅再生信号S_PB10の周波数特性が、周波数軸上で
ほぼ1/2倍で相似する特性を有することを利用し、入力
される増幅再生信号S_PB10の読み出しレートが標準速モ
ードか又は半速モードかに応じて、電流発生回路２を切
換制御し、これにより標準速モード時の第１のフイルタ
特性に対して、半速モード時には周波数軸上でほぼ1/2
倍で相似する第２のフイルタ特性を得るようになされて
いる。

ここで、このフイルタ回路１は、全体として１集積回
路上に配置され、いわゆるギルバートアンプ（米国特許
3,676,789号）を用いた２個の積分器GA_A及びGA_Bを組み
合わせてなる状態変数回路で構成されている。

これにより、電流発生回路２から各積分器GA_A及びGA_B
に供給する第１及び第２の電流I_1A及びI_2A、I_1B及びI_2B
を、各別に制御すれば、各積分器GA_A及びGA_Bの時定数ω
_１及びω_２を任意に設定し得、かくして、全体として所
望のフイルタ特性を得るようになされている。

なお、各積分器GA_A及びGA_Bを構成するギルバートアン
プは、第２図に示すような接続構成でなる。

すなわち、このギルバートアンプGAにおいては、入力
電圧v₊及び反転入力電圧v_-が、第１の差動増幅回路を構
成しエミツタが抵抗Ｒを介して接続されると共にそれぞ
れ電流源IS₁₁及びIS₁₂を通じて第１の電流I₁₁、I₁₂が供
給される第１及び第２のNPN型トランジスタQ1及びQ2の
各ベースに供給される。

この第１及び第２のトランジスタQ1及びQ2のコレクタ
は、それぞれベースが共通接続されて基準電圧V_REFが印
加され、コレクタが電源V_CCに接続された第３及び第４
のNPN型トランジスタQ3及びQ4のエミツタに接続され
る。

これにより、第１及び第２のトランジスタQ1及びQ2の
コレクタが所定電圧に保持され、この結果それぞれ入力
電圧v₊及び反転入力電圧v_-に応じて得られる第１及び第
２のコレクタ電流が、第２の差動増幅回路を構成して共
通接続されたエミツタに電流源IS₂を通じて第２の電流I
₂が供給される第５及び第６のNPN型トランジスタQ5及び
Q6の各ベースに供給される。

また、第５及び第６のトランジスタQ5及びQ6のコレク
タは、各エミツタが電源V_CCに接続され、カレントミラ
ー接続された第７及び第８のPNP型トランジスタQ7及びQ
8のコレクタに接続されて、一定電流に保持され、この
結果第６のトランジスタQ6のコレクタ電流が、第９のNP
N型トランジスタQ9のベースに供給される。

この第９のNPN型トランジスタQ9のベースには、これ
に加えて、コンデンサＣを通じて入力電圧v_cが印加さ
れ、またコレクタは電源V_CCに接続されると共に、エミ
ツタには電流源IS₃を通じて第３の電流I₃が供給され、
これによりエミツタ電圧が出力電圧v₀として出力され
る。

これにより、このギルバートアンプGAにおいて、入力
電圧v₊、反転入力電圧v_-及びコンデンサＣを通じて入力
される入力電圧v_cと、出力電圧v₀との間には、伝達関数
ｓを用いて次式で表される関係を有し、このコンデンサＣを通じて入力
される電圧v_cを接地すると（１）式は、次式のように変形され、これにより第３図に示すように、ギ
ルバートアンプGAを用いて積分器を構成し得るようにな
されている。

なお、この積分器GAは、次式で表されるように、第１及び第２の電流源IS₁（IS₁₁、I
S₁₂）及びIS₂を通じて、ギルバートアンプGAの第１及び
第２の差動増幅回路に、それぞれ供給される第１及び第
２の電流I₁（I₁₁、I₁₂）及びI₂の比率に比例する時定数
ωを有するようになされている。

これにより、この積分器GAを複数組み合わせて、所望
のフイルタ特性を得る状態変数回路でなるフイルタ回路
を実現でき、また各積分器の時定数ωを同じ比率で変え
ることにより、周波数軸上で相似するフイルタ特性を得
ることができる。

なお、この実施例の場合、電流発生回路２は第１及び
第２の積分器GA_A及びGA_Bの各第１の差動増幅回路に第１
の電流I_1A及びI_1Bを供給する定電電源３及び４と、第１
及び第２の積分器GA_A及びGA_Bの各第２の差動増幅回路に
第２の電流I_2A及びI_2Bを供給する半固定電流源５及び６
を有して構成されている。

これにより、第１及び第２の積分器GA_A及びGA_Bは、そ
れぞれ、次式及び、次式で表される時定数ω_１及びω_２を有し、これにより、半
固定電流源５及び６をそれぞれ制御して、第１の電流I
_1A及びI_1Bの電流値に対する、第２の電流I_2A及びI_2Bの
電流値を設定することにより、第４図に実線で示すよう
に、全体として第１のフイルタ特性T_F1を得るようにな
されている。

また、この電流発生回路２は、外部から入力される制
御信号CNTに基づいて、半固定電流源５及び６の内部基
準電源７を制御することにより、第２の電流I_2A及びI_2B
の電流値を1/2倍に切換制御し、これにより（４）式及
び（５）式に基づいて、第１及び第２の積分器GA_A及びG
A_Bの時定数ω_１及びω_２を、それぞれ1/2倍に切り換
え、かくして、第４図に破線で示すように、全体として
第１のフイルタ特性T_F1に対して、周波数軸上で1/2倍で
相似する第２のフイルタ特性T_F2を得るようになされて
いる。

ここで、この実施例の場合、電流発生回路２は集積回
路構成でなり、全体として第５図に示すトランジスタ回
路で構成されている。

すなわち、この電流発生回路２において、定電流源３
及び４は、カレントミラー接続されそれぞれエミツタが
アースGNDに接続された１対のNPN型トランジスタQ10及
びQ11でなる。

この一方のトランジスタQ10のコレクタは、抵抗R1を
通じて電源V_CCに接続され、抵抗R1を通じて電源V_CCから
流れるコレクタ電流が、他方のトランジスタQ11のコレ
クタに折り返され、このコレクタ電流が第１の電流I_1A
及びI_1Bとして、第１及び第２の積分器GA_A及びGA_Bに送
出されている。

また、半固定電流源５及び６は、コレクタが電源V_CC
に接続されると共に、一端が電源V_CCに接続され所定の
電流I_Xが流れる抵抗R2の他端を通じて電圧V_X（＝I_X×R
2）がベースに印加され、さらにエミツタが電流源ISを
通じてアースGNDに接続されたNPN型トランジスタQ12
と、それぞれのベースがトランジスタQ12のエミツタに
共通接続されるPNP型トランジスタQ13、Q14の、それぞ
れカレントミラー接続されエミツタがアースGNDに接続
された２組のNPN型トランジスタ対Q15及びQ16、Q17及び
Q18とから構成されている。

このトランジスタQ13、Q14のエミツタは、それぞれ外
付けされた半固定抵抗VR1、VR2を通じて電源V_CCに接続
されており、これによりトランジスタQ13、Q14のコレク
タには、次式及び次式で表されるコレクタ電流I_CQ13、I_CQ14が発生し、これが
それぞれカレントミラー接続された一方のトランジスタ
Q15、Q17を通じて折り返され、この結果他方のトランジ
スタQ16、Q18に得られるコレクタ電流が第２の電流
I_2A、I_2Bとして、第１及び第２の積分器GA_A及びGA_Bに送
出されている。

なお、この電流発生回路２において、上述した抵抗R2
は内部基準電源７の一部を構成し、制御端CAに入力され
る制御信号CNTの論理レベルに応じて、抵抗R2に流れる
電流I_Xが1/2倍に制御されることにより、発生する電圧V
_Xも1/2倍に制御され、これにより、第１及び第２の積分
器GA_A及びGA_Bに供給される第２の電流I_2A、I_2Bを共に1/
2倍に制御し得るようになされている。

すなわち、この抵抗R2はトランジスタQ12のベースに
接続されると共に、カレントミラー接続された２組のNP
N型トランジスタ対Q19及びQ20、Q21及びQ22の一方のト
ランジスタQ19、Q21のコレクタに接続される。

また他方のトランジスタQ20、Q22のコレクタは、値の
等しい抵抗R3及びR4を通じて電源V_CCに接続され、これ
により得られるそれぞれのコレクタ電流I_X1、I_X2が折り
返され、トランジスタQ19、Q21のコレクタ電流を得、従
つて抵抗R2には、次式 I_X＝I_X1＋I_X2＝2I_X1 ……（８）でなる電流I_Xが流れる。

またトランジスタQ22のコレクタ及びエミツタには、
ベースに制御端CAを通じて制御信号CNTが与えられるス
イツチング用NPN型トランジスタQ23のコレクタ及びエミ
ツタがそれぞれ接続されている。

これにより、まず制御信号CNTが論理「Ｌ」レベルの
とき、トランジスタQ23はオフ状態に制御され、抵抗R2
には（８）式について上述した電流I_Xが流れ、逆に制御
信号CNTが論理「Ｈ」レベルのとき、トランジスタQ23は
オン状態に制御され、抵抗R4で発生される電流I_X2がト
ランジスタQ23を通じてアースGNDに流れることにより、
抵抗R2には（８）式の電流I_Xの1/2倍の電流が流れる。

このようにして、制御端CAに入力される制御信号CNT
の論理レベルに応じて、抵抗R2に流れる電流I_Xを1/2倍
に制御することにより、抵抗R2で発生する電圧V_Xをも1/
2倍に制御し得、これにより、第１及び第２の積分着GA_A
及びGA_Bに供給される第２の電流I_2A,I_2Bを共に1/2倍に
制御し得るようになされている。

かくして、このフイルタ回路１においては、制御信号
CNTを論理「Ｌ」レベルに設定して第１のフイルタ特性T
_F1を選択することにより、標準速モードによる読み出し
レートで得られる増幅再生信号S_PB10を、有効にフイル
タリングして等化再生信号S_PB11を出力することがで
き、また、逆に制御信号CNTを論理「Ｈ」レベルに設定
して、第２のフイルタ特性T_F2を選択することにより、
半速モードによる読み出しレートで得られる増幅再生信
号S_PB10を有効にフイルタリングして等化再生信号S_PB11
を出力することができる。

以上の構成によるば、２つの積分器GA_A及びGA_Bに、そ
れぞれ入力される第１及び第２の電流I_1A、I_1B及び
I_2B、I_2Bの内、第１の電流I_1A、I_1Bを固定した状態で、
第２の電流I_2A、I_2Bを調整して所望の第１のフイルタ特
性T_F1を得、またそれぞれ入力される第２の電流I_2A、I
_2Bを同一比率で1/2倍に変化させて第２のフイルタ特性
をT_F2を得るようにしたことにより、第１のフイルタ特
性T_F1に対して周波数軸上で1/2倍に相似する第２のフイ
ルタ特性T_F3を得ることができる。

かくするにつき、制御信号CNTを用いて第１のフイル
タ特性T_F1又は第２のフイルタ特性T_F2を選択することに
より、読み出しレートが標準速モード又は半速モードの
何れの場合でも、増幅再生信号S_PB10を有効にフイルタ
リングして等化再生信号S_PB11を出力し得るフイルタ回
路１を実現できる。

（G3）第２実施例のフイルタ回路第１図との対応部分に同一符号を付して示す第６図に
おいて、10は記録再生増幅回路27に含まれる波形等化回
路を構成するフイルタ回路の第２実施例を示す。

この実施例の場合、電流発生回路11は、第１及び第２
の積分器GA_A及びGA_Bに第１の電流I_1A及びI_1Bを供給する
定電流源３及び４と、第１及び第２の積分器GA_A及びGA_B
に第２の電流I_2A及びI_2Bを供給する半固定電流源５及び
６を有して構成されている。

これにより、第１及び第２の積分器GA_A及びGA_Bは、そ
れぞれ（４）式及び（５）式について上述した時定数ω
_１及びω_２を有し、これにより、第１の電流I_1A及びI_1B
に対する、第２の電流I_2A及びI_2Bの電流値をそれぞれ設
定することにより、第４図に実線で示すように、全体と
して第１のフイルタ特性T_F1を得るようになされてい
る。

またこの電流発生回路11は、外部から入力される制御
信号CNTに基づいて、第１の電流I_1A及びI_1Bを供給する
電流源３及び４の内部電流源12を制御することにより、
第１の電流I_1A及びI_1Bの電流値を２倍に切換制御するよ
うになされている。

これにより、（４）式及び（５）式に基づいて、第１
及び第２の積分器GA_A及びGA_Bの時定数ω_１及びω_２を、
それぞれ1/2倍に切り換えることができ、かくして、第
４図に破線で示すように、全体として第１のフイルタ特
性T_F1に対して、周波数軸上でほぼ1/2倍で相似する第２
のフイルタ特性T_F2を得るようになされている。

ここで、この実施例の場合、電流発生回路11は集積回
路構成でなり、全体として第７図に示すトランジスタ回
路で構成されている。

すなわち、この電流発生回路11において、半固定電流
源５及び６は、カレントミラー接続されそれぞれエミツ
タがアースGNDに接続された２組のNPN型トランジスタ対
Q35及びQ36、Q37及びQ38で構成されている。

この２組のトランジスタ対Q35及びQ36、Q37及び38の
うち、一方のトランジスタQ35、Q37のコレクタがそれぞ
れ外付けされた半固定抵抗VR10、VR11を通じて電源V_CC
に接続されている。

これにより、半固定抵抗VR10、VR11を通じて電源V_CC
から流れるコレクタ電流が、他方のトランジスタQ36及
びQ38のコレクタに折り返され、この結果得られるコレ
クタ電流がそれぞれ第２の電流I_2A及びI_2Bとして、第１
及び第２の積分器GA_A及びGA_Bに送出されている。

また、この電流発生回路11において、定電流源３及び
４は、カレントミラー接続されそれぞれエミツタがアー
スGNDに接続された２組のNPN型トランジスタQ30及びQ3
1、Q32及びQ33で構成されている。

この２組のトランジスタ対Q30及びQ31、Q32及びQ33の
うち、一方のトランジスタQ30、Q31のコレクタが、それ
ぞれ抵抗値の等しい抵抗R10、R11を通じて電源V_CCに接
続されている。

これにより、抵抗R10、R11を通じて電源V_CCから流れ
るコレクタ電流I_X10、I_X20が、他方のトランジスタQ31
及びQ33のコレクタに折り返され、このコレクタ電流が
加算されて、それぞれ第１の電流I_1A及びI_1Bとして、第
１及び第２の積分器GA_A及びGA_Bに送出されている。

またトランジスタQ32のコレクタ及びエミツタには、
ベースに制御端CAを通じて制御信号CNTが与えられるス
イツチング用NPN型トランジスタQ34のコレクタ及びエミ
ツタがそれぞれ接続されている。

これにより、まず制御信号CNTが論理「Ｈ」レベルの
とき、トランジスタQ34はオン状態に制御され抵抗R11で
発生される電流I_X20がトランジスタQ34を通じてアースG
NDに流れることにより、抵抗R10で決定されるコレクタ
電流I_X10が、第１の電流I_1A及びI_1Bとして送出される。

また、これと逆に制御信号CNTが論理「Ｌ」レベルの
とき、トランジスタQ34はオフ状態に制御され、これに
より、それぞれ抵抗R10及びR11で発生される電流I_X10及
びI_X20の和電流（すなわち２倍の電流値でなる）が、第
１の電流I_1A及びI_1Bとして送出される。

このようにして、制御端CAに入力される制御信号CNT
の論理レベルに応じて、第１の電流I_1A及びI_1Bの電流値
を２倍に制御し得るようになされている。

かくして、このフイルタ回路10においては、制御信号
CNTを論理「Ｈ」レベルに設定して第１のフイルタ特性T
_F1を選択することにより、標準速モードによる読み出し
レートで得られる増幅再生信号S_PB10を、有効にフイル
タリングして等化再生信号S_PB11を出力することがで
き、また、逆に制御信号CNTを論理「Ｌ」レベルに設定
して、第２のフイルタ特性T_F2を選択することにより、
半速モードによる読み出しレートで得られる増幅再生信
号S_PB10を有効にフイルタリングして等化再生信号S_PB11
を出力することができる。

以上の構成によれば、２つの積分器GA_A、GA_Bに、それ
ぞれ入力される第１及び第２の電流I_1A、I_1B及びI_2A、I
_2Bの内、第１の電流I_1A、I_1Bを固定した状態で、第２の
電流I_2A、I_2Bを調整して所望の第１のフイルタ特性T_F1
を得、またそれぞれ入力される第１の電流I_1A、I_1Bを同
一比率で２倍に変化させて第２のフイルタ特性T_F2を得
るようにしたことにより、第１のフイルタ特性T_F1に対
して周波数軸上で1/2倍に相似する第２のフイルタ特性T
_F2を得ることができる。

かくするにつき、第１の実施例と同様に制御信号CNT
を用いて第１のフイルタ特性T_F1又は第２のフイルタ特
性T_F2を選択することにより、読み出しレートが標準速
モード又は半速モードの何れの場合でも、増幅再生信号
S_PB10を有効にフイルタリングして等化再生信号S_PB11を
出力し得るフイルタ回路を実現できる。

（G4）他の実施例（１）上述の実施例においては、フイルタ回路とし
て、積分器を２つ組み合わせたものに適用した場合につ
いて述べたが、積分器の数はこれに限らず、必要に応じ
て３個以上組み合わせるようにしても良く、この場合、
各積分器に供給する２つの電流の内、何れか一方の電流
値を全積分器について同じ比率で変化させるようにすれ
ば、上述の実施例と同様の効果を実現できる。

（２）上述の実施例においては、フイルタ回路の第１
のフイルタ特性に対して、周波数軸上で1/2倍で相似す
る第２のフイルタ特性を得るようにした場合について述
べたが、本発明はこれに限らず、必要に応じて変化させ
る電流値の比率を任意に選択すれば、周波数軸上で相似
する種々のフイルタ特性を得ることができる。

（３）上述の実施例においては、本発明を回転ヘツド
型デイジタルオーデイオテープレコーダに適用した場合
について述べたが、本発明はこれに限らず、オーデイオ
テープレコーダや磁気デイスク装置等の再生系の波形等
化回路にも広く適用し得、さらに波形等化回路に限ら
ず、種々のフイルタ回路に広く適用して好適なものであ
る。

Ｈ発明の効果上述のように本発明によれば、それぞれ入力される第
１又は第２の電流の一方を調整して第１のフイルタ特性
を得るようにし、またそれぞれ入力される第１又は第２
の電流を同一比率で変化させて第２のフイルタ特性を得
るようにしたことにより、簡易な構成で第１のフイルタ
特性に対して周波数軸上で相似する第２のフイルタ特性
を得ることができるフイルタ回路を実現できる。

かくするにつき、簡易な構成で周波数軸上で相似する
周波数特性を有する信号成分を有効にフイルタリングし
て送出し得るフイルタ回路を実現できる。

【図面の簡単な説明】

第１図は本発明によるフイルタ回路の第１実施例を示す
ブロツク図、第２図はその積分器を構成するギルバート
アンプを示す接続図、第３図はその積分器の説明に供す
る略線図、第４図はフイルタ特性を示す特性曲線図、第
５図は第１実施例のフイルタ回路の電流発生回路を示す
接続図、第６図はフイルタ回路の第２実施例を示すブロ
ツク図、第７図はその電流発生回路を示す接続図、第８
図は回転ヘツド型デイジタルオーデイオテープレコーダ
の全体構成を示すブロツク図である。１、10……フイルタ回路、３、４……定電流源、５、６
……半固定電流源、７……内部基準電源、12……内部基
準電流源、20……回転ヘツド型デイジタルオーデイオテ
ープレコーダ、27……記録再生増幅回路、GA、GA_A、GA_B
……積分器。

Claims

(57)【特許請求の範囲】

【請求項１】供給される第１及び第２の電流の比率に応
じて時定数が変化する複数の積分器を組み合わせ、全体
として上記時定数で決まるフイルタ特性を有するフイル
タ回路において、上記複数の積分器にそれぞれ入力される上記第１又は第
２の電流の一方を調整して第１のフイルタ特性を得、複数の上記積分器にそれぞれ入力される上記第１又は第
２の電流の一方を同一比率で変化させて第２のフイルタ
特性を得るようにしたことを特徴とするフイルタ回路。