JPH03171402A - フイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 Ｄ発明が解決しようとする問題点く第４図）Ｅ問題点を
解決するための手段（第１図）Ｆ作用（第１図） Ｇ実施例 （Ｇｌ）　Ｄ　Ａ　Ｔの全体構或（第３図）（Ｇ２）実
施例のフィルタ回路〈第１図及び第２図）（Ｇ３）他の
実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はフィルタ回路に関し、例えば回転ヘッド型デイ
ジタルオーディオテープレコーダの回転ヘッドから得ら
れる再生信号の波形等化回路に適用して好適なものであ
る。

Ｂ発明の概要 本発明は、供給される電流に応じて時定数が変化する複
数の積分器を組み合わせてなるフィルタ回路において、
複数の電流発生手段で発生する電流を、選択手段で選択
して複数の積分器に供給するようにしたことにより、全
体として複数のフィルタ特性を選択制御し得る。

Ｃ従来の技術 従来、オーディオ信号を高密度記録し得る磁気記録再生
装置として、回転ヘッド型ディジタルオーディオテープ
レコーダ（以下、ＤＡＴと呼ぶ）が用いられている。

このＤＡＴにおいては、人力オーディオデータをドラム
に配置された回転ヘッドを用いて、ドラムに所定の巻き
付け角で巻き付けられた磁気テープ上に記録し、または
磁気テープ上に記録された記録オーディオデータを回転
ヘッドを用いて再生するようになされている。

Ｄ発明が解決しようとする問題点 ところで一般にＤＡＴ等のように磁気テープに記録され
たデイジタルデータを再生する際に４ｊ、磁気ヘッドか
ら読み出した再生信号の周波数特性を補正するため、こ
の再生信号について波形等化を行う必要がある。

この波形等化回路はフィルタ回路で構威され、通常その
波形等化特性、すなわちフィルタ特性は固定的なものが
用いられるが、ＤＡＴのように異なる種類の磁気テープ
が用いられる場合や、磁気ヘッドを逆方向に走査して再
生するいわゆる逆転再生を行う場合又は再生信号の読み
出しレートが異なる場合等においては、それぞれ再生信
号波形の周波数特性が異なることから、これに対応じて
複数のフィルタ特性が必要になる。

ところで、このように複数の特性を有するフィルタ回路
を１集積回路上に構或できれば、ＤＡＴの有用性を一段
と向上できることから、必要な特性を有するフィルタ回
路を複数個設けることが考えられる。

すなわち、例えば第４図に示すように、集積回路におい
て再生信号増幅回路を通して得られる増幅再生信号Ｓｐ
ｎｌｏは、３個のフィルタ回路ＩＡ、ＩＢ、ＩＣに人力
され、この結果それぞれのフィルタ回路１Ａ、１Ｂ、Ｉ
Ｃでフィルタリングされた等化再生信号ＳＰＥＩ＋が、
内部切換スイッチ回路２の第１、第２及び第３の入力端
ａ，ｂ及びＣに人力され、その出力端ｄを通して、必要
なフィルタ回路ＩＡ、ＩＢ、１Ｃでフィルタリングされ
た等化再生信号ＳＰＲＩ＋が送出される。

なお、各フィルタ回路ＩＡ，ＩＢ，ＩＣはそれぞれ外付
けされたｎ個の半固定抵抗　ＶＲＡＩ、■ＲＡ２、・・
・・・・、ＶＲＡ．、ＶＲ，，、ＶＲｌ，．、・・・・
・・、ＶＲｏ，，、ＶＲｏ１、■ＲＣ２、・・・・・・
、ＶＲｃ，，を任意に調整することにより、所望のフィ
ルタ特性を設定し得るようになされている。

ところがかかる構或の集積回路においては、必要なフィ
ルタ特性の数だけフィルタ回路ＩＡ、１Ｂ、１Ｃが必要
になり、必要なフィルタ特性が増加すると回路規模が大
型化かつ複雑化することを避け得す、実用上未だ不十分
であった。

本発明は以上の点を考慮してなされたもので、５ 簡易な構或で任意に設定された複数のフィルタ特性を選
択し７得るフィルタ回路を提案しようとするものである
。

？問題点を解決するための手段 かかる問題点を解決するため本発明においては、供給さ
れる電流ＩＩ　　Ｉ２、・・・・・・、＋，に応じて時
定数ω１、ω２、・・・・・・、ω■が変化する複数の
積分器ＧＡ．　、ＧＡ２　、・・・・・・、ＧＡ，を耕
み合わせ、全体として時定数ω，、ω２、・・・・・・
、ω、で決まるフィルタ特性を有するフィルタ回路５に
おいて、　複数の積分器ＧＡ，　、Ｃ．Ａ２　、・・・
・・・、ＧＡ，，の時定数ωＡ１、ωＡ２、・・・・・
・、ω紬又はω■１、ω６■、・・・・・・、ω，。を
所望のフィルタ特性に応じて各別に設定する電流ｒａｔ
、ＩＡ２、・・・・・・、■，■又はＴＥＩ、■６■、
・・・・・・、１８アを発生するそれぞれ複数の電流源
■ＳＡい　ＩＳＡ２、・・・・・・、ＩＳＡ，ｌ又は　
ＩＳＢＩ、ＩＳＢ■、・・・・・・、Ｉｓ．，でなる複
数の電流発生手段７Ａ又は７Ｂと、その複数の電流発生
手段７Ａ又は７Ｂを所望のフィルタ特性に応じて選択６ 制御する選択手段６とを設けるようにした。

？作用 電流発生手段７Ａ又ば７Ｂで発生する第１又は第２のフ
ィルタ特性６こ応じて複数の積分器ＧＡＧＡｚ、・・・
・・・、ＧＡ，，の各時定数ωＡ１、ω７■、・・・・
・・、ω＾７又はωＩｌ１、ωＢ２、・・・・・・、ω
Ｂ，ｌを設定する電流ＩＡＩ、１６２、・・・・・・　
ＩＡｎ又はＩ．、１１１２、・・・・・・、ＴＲｎを、
制御信号ＣＮＴに応じて選択手段６で選択して複数の積
分器ＧＡ，　、ＧＡ２　、・・・・・・、ＧＡ，，に供
給するようにしたことにより第１又は第２のフィルタ特
性を選択し得る。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

（Ｇｌ）　Ｄ　Ａ　Ｔの全体構或 第３図において、１０は全体として回転ヘット型デイジ
タルオーディオテープレコーダ（ＤＡＴ）の全体構成を
示し、　所望のオーディオ信号Ａｒ）ｔｉｔ、ＡＤＯＬ
Ｉ７を回転トラム１１上に設けられた回転ヘッド１２Ａ
．１２Ｂを用いて、当該回転トラム１１に所定の角間隔
だけ巻き付けられた磁気テープ１２上に記録し及び又は
再生し得るようになされている。

このＤＡＴＩＯにおいて、まず記録時、人力オーディオ
信号ＡＤ．ｌｌはオーディオ信号変換団路１４に入力さ
れる。

このオーディオ信号変換回路１４は、記録処理系として
ローパスフィルタ及びアナログディジタル変換回路を有
してなり、入力されるオーディオ信号ＡＤＩＮをデイジ
タルデータに変換し、入力デイジタルデータＤＴＩＮと
して、デイジタル信号処理回路１５の記録処理系に送出
する。

デイジタル信号処理回路Ｉ５の記録処理系は、入力され
たディジタルデータＤＴ，Ｎを、一旦入力オーディオデ
ータＤＴＡＤとしてＲ　Ａ　Ｍ　（ｒａｎｄｏｍ　ａｃ
ｃｅｓｓ　ｍｅｍｏｒｙ）構威のメモリ回路１６に書き
込む。

なおデイジクル信号処理回路１５の記録処理系は、誤り
訂正符号生戒回路、インターリーブ処理回路、８−１０
変調回路等を含んで構威されており、まずメモリ回路１
６に書き込まれた入力オデイオデータＤＴＡＤを、誤り
訂正符号生戒回路が読み出し、誤り訂正用パリティを生
或した後、当該誤り訂正用バリテイをメモリ回路１６に
書き込む。

このメモリ回路１６に対する書き込み及び読み出し処理
は、全てインターリーブ処理回路で発生ずるデータイン
ターリーブに対応したアドレスが選定されており、この
ようにして、誤り訂正用バリテイが付加された入力オー
ディオデータＤＴ，，を８−１０変調回路が読み出す。

８−】Ｏ変調回路は、８ビットデータでなる人力オーデ
ィオデータＤＴ．．を、回転ヘッド１２Ａ、１２Ｂによ
る磁気記録に適した１０ビットデータに変換すると共に
、同期信号、アドレス信号、サブコード信号、Ａ　Ｔ　
Ｆ　（ａｕｔｏｍａｔｉｃ　ｔｒａｃｋ　ｆｏｌｌｏｗ
ｉｎｇ）信号等を付加する。

デイジタル信号処理回路１５の記録処理系は、このよう
にして得られる記録データを、内部のシ９ リアルパラレル変換回路においてツリアルデータでなる
記録信号ＳＲＦｏｏＣこ変換して、記録再生増幅回路１
７の記録処理系乙こ送出する。

記録再生増１陥回路１７の記録処理系は、記録信号増幅
回路及びロータリー１・ランス等で構成され、人力され
る記録信号Ｓ　ＲＥＣＯを増幅し、この結果得られる増
幅記録信号Ｓ　ＲＰＣＩをロータリートランスを介して
、回転トラム１１上の回転ヘツ｝”　］　２　Ａ、１２
Ｂに供給し、かくして、磁気テープ１３の所定の記録Ｉ
・ラックに入力オーディオ信号Ａ　Ｄ　Ｉ　Ｎを記録し
得るようになされている。

ここで、このＤＡＴ］Ｏａこおいては、人力／表示回路
１日からマイクロコンピュータ構成のシステム制御回路
１９に入力される操作データＤ。，Ｒに基づいて、記録
動作又は再生動作を選択制御するようになされている。

この人力／表示回路１８は、例えば操作子入力手段とし
てキーマｌ・リクスを有するマイクロコンピュータと、
表示手段として液晶表示素子とを有する表示パ不ルで構
威されており、ユーザによる１０ 操作子の操作６こ応動して操作う−一タＴ）。１．１，
を出力ずると共乙こ、システム制御回路１つから入力さ
れる表示データＤ。．，に基ついて表示パネル上の表示
を行う。

また、システム制御回路１９は、記録時予め設定された
システム情報及び入力／表示回路１８から入力される操
作データＤ。ＰＲ　４こ基ついて、メカ制御デークＩ：
ｈ＋ｃ｛Ａ号処理制御テークＤＣＱＩＩＴ及びサーホ処
理制御データＤ，ｌ１を生威し、それそれメカニカル制
御回路２０、テイシタル信号処理回路１５及びサーボ処
理回路２１に送出する。

実際上記録時サーボ処理回路２１ば、システム■）旧１
■回花１つから人力される勺一ホ処理制御デク１〕、８
に基づいて、ドラムモータ２２、キャプスタンモータ２
３、リールモータ２４に、それぞれドうム馴動信号Ｃ。

いキャブスクン駆動信号Ｃ，１．、リール駆動信号ＣＲ
Ｍを送出し、回転トラム１１を所定の回転数で回転駆動
すると共に、磁気テープ１３を所定の速度で走行させる
。

また、このときドラムモータ２２、キャプスタンモータ
２３及ひリールモーク２４からは、｝−ラム偉相信’Ｉ
ｊ　Ｐ　Ｇ＋１　ｌ＋、］・うム周波数信号ＦＣ，Ｉ．
．キャプスタン周波数信冒Ｆ　Ｇ　ｃ　ｐ及びリール周
波数信ｑＦｃ．Ｍか、ぞ／１，ぞ力リー十処１甲Ｎ　：
ｉ？　ｒ’．　’Ｉ　Ｃｌ　フイトハツクされ、これに
より、各々速度′ｌｊ−ホ及び又は位相ザーボを形成ず
るようＣこなさ力，ている。

なお、り−７Ｉコ処１１　ｒｉＴｌ　Ｈ？Ｈ　２　＋　
Ｌ：二ハ、テイｉ；　夕／Ｌ／　ｊ，’：号処理凹路１
５から記鈴時の内部基！１１１信号Ｉ）Ｒ１，．が供給
され、当該内部基準信号Ｄ　．，Ｆに基ついて、速度サ
ーボ処理及び又は位相サーボ処理を実行すると共に、１
ラム位相信号Ｊ）Ｇｏ＋＋及びｊ・ラムＦＭ１波数信号
ＦＧＤＲ６こ基づいて生戒した凹転ヘッド１２Ａ、１２
Ｂの切換基準信号ｓ　ｗ　ｐをテイシタル信号処■甲回
路１５に送出ずろ。

またこのメカニカル制御同路２０は、システｌ、制御回
路■９から入力されるメカ制御データＤＭ，に基づいて
、ＤＡＴ力七ツ１・のカセツ１・ローデイング機構及び
磁気テープ１３のテープローデイング機構等を駆動制御
すると共に、当該メカニカル機構部分から入力されるセ
ンサ情ｆ［ａｓ＋ｃに基づいて、メカ情幸Ｂテ゛一タ■
）、、。を住威し、、これをシステム制御目路１つに送
出する。

ここで、このＤＡＴＩＯにおいて、再生時、まず′リ−
−ホ処理回１路２１は、システム制御回路１９か？，人
力さわ，るザーホ処理制１１ｌ１テータＤｓ＋＋に庭し
７た門転数及びディシタル信号処理四詔１５かｒ．　｛
Ｊｊ給さ刺る再生時の内部基準信号Ｄ　Ｒ１Ｆに同期す
る位相で、トラｌ、モーク２２をＩｊｉＪψノ：駆動し
７て速度−ＩＪーホ及び位相ザーボを形成する。

この状態で、回転ヘッド１２八、１２Ｂから得られる再
生信号ｓ　ｐ．ｏは、ロータリーＩ・ランス、再生信号
増幅回路、波形等化回路及び２　｛ｉｌ′ｆ化回路等を
含む記録再生増幅回路１７の再生処理系を通して、デイ
シクル信号熟理回路］５の再々一処岬系及びＩ〜ラツキ
ング制御目路２５６こ｛Ｊ（給される。

このｎＡ′Ｆｌ（）の場合、１・ラッギング制御同銘２
５は例え圀ＡＴＦ方式６こよる１・ラッキング制１卸を
行うようにムされている。

ずｔ１′わ−ら、１・ラッキング制御回銘２　５　Ｄｊ
、同期信号検出用の波形等化凹路を有してなり、入力さ
１３ れる再生信号ＳＰＲＩ中に含まれる同ｊｔＪｌ信号を検
出し７、この結果得られる同！ＬＩＩ信号のタイミング
に基づいて得られるＡ　Ｔ　＋＝”信７；乙，二ｋ、し
て、Ａ′１」・”＋１１１１御信Ｗ　Ｃ　Ａ＋’　　を
発生し、これをサーホ熟理同路２１に送出する。

これにより、リーホ処理凹路２１は、▲Ｔ　Ｆ制御信％
Ｅ，　Ｃ。１，に応し７て、−１−ヤプスタンセータ２
３を卵動制御し、かくし７て、ｒＩ１転＝ツＬ”　ｌ　
２　Ａ、１２Ｂが、６Ｂ気テープ］３の記録ｌラツクｊ
二をｉ′Ｆｌｉｆｌ１に１・レースし得るようにＡＴＦ
サーホループか形成される。

このようにして、磁気テー１１３の記録トラックを正確
に再生し得るようＧこなると、デイジタル信号処理回発
１５の再住処理系は、人力される再生信号Ｓｒ＋ｚ６こ
ついて再生処理を開始ずる。

このデイジタル信号処理回路１５の再生処理系は、Ｐ　
ｌ．．　Ｌ　（ｐｈａｓｅ　ｌｏｃｋｅｄ　ｌｏｏｐ）
構戒のクロック再生同路、１０−８復調回路、誤り検出
訂正回路、デインターリーブ処理回路、補間ｒｌ８′ｌ
路等から構成されており、まず、クロツク再生同路↓こ
おいて再１４ 生信号Ｓ　Ｐｌｌｌ　に含まれる再生クロツクを検出す
る。

Ｉｎ−８復調回路では、再生信号Ｓｌ’Ｒｌ　中乙こ同
１！Ｊ１信号を検出すると、クロック再生回路で検出さ
れた川生クＩコツクに基づいて、再生信号Ｓ　ＰＲＩ　
Ｏ）］（１ヒツ１・分を１．０−８復調し、この結果得
られる８ヒツｌ・データを再生オーディオデータＤＴＡ
．として、１１１６次メモリ同ｌｌ１′８１Ｇに書き込
む。

このようにして、メモリｒｉｉＩ路１６にで｝き込まれ
タ１１’ノノｌ、オ−　−３”　イオテータＪ）　′＋
゛，，　ｌｌ４；Ｊ：　，　，；ｒｉり検出訂ＩＦ同路
Ｃこよ１て読み出され、データ呪りの有無を検出すると
共６こ、データ誤りについて誤り訂正用パリテイを用い
た誤り訂正処理を行い、誤り訂正されたデータ及び訂正
結果をメモリ回路１６乙こ書き込む。

このメモリ回路１６６こ対する書き込み及び読み出し処
理は、全てデインターリーブ処理回路で発生されるテー
タデインターリーブに対応したアドレスが選定されてお
り、誤り検出訂正処理後の再生オーディオデータＤＴＡ
ｌｌｌを補間回路が読み出し、当該捕間同路において誤
り訂正できなかったデー夕乙こついて、前後のデータの
平均値を演算する等の手法で補開演算を実行し，、これ
を再生デイシタルデータＩ）Ｔｏ，，，として、オーデ
ィオ信号変換回路ｌ４の再生処理系に送出する。

オーディオ信号変換回路Ｉ４の再生処理系は、デイジタ
ルアナログ変換回路及びローバスフィルタを有してなり
、再生デイシタルデータＩ’）Ｔ”ｏｕｒをアナログ信
号に変換し、これを再ヰオーディオ信号ＡＤＯＵＴとし
て送出する。

かくして、磁気テーブｌ３の記録１・ラックを、回転ト
ラム】１上の回転ヘッド１２Ａ、１２１３で読み出し、
磁気テープ１３に記録された記録テータを再生して再生
オーディオ信号ＡＤｏＩＩＴを・得るようになされてい
る。

（Ｇ２）実施例のフィルタ回路 第１図において、５は記録再生増幅回路１７に含まれる
波形等化回路を構或ずるフィルタ回路を示し、人力され
る増幅再生信号ＳＰＢＩ。の波形を所定のフィルタ特性
でフィルタリングして等化再生？号Ｓ，■．１１を出力
ずる。

なお、この増幅再生信号ＳｒＲＩ。は、回転ヘッド１２
Ａ、１２Ｂを用いて磁気テーブ１３から読み出された再
生信号ＳＰｌｌｏを、記録再生増幅回路１７の再生処理
系に入力し、再生信号増幅回路を通して増幅して得るよ
うになされている。

このフィルタ回路５は全体として１集積回路−ヒに配置
され、いわゆるギルハートアンプ（米国特許３，６７６
，７８９号）による積分器Ｇ　Ａ　＋　．　Ｇ　Ａ　２
、・・・・・・、ＧＡ，を、例えはｎ個組め合わせてな
る状態変数回路で描或されており、各｛ｌｒ分器ＧＡ　
＋　、ＧＡ２、・・・・・・、ＧＡゎの差動増幅回路に
供給する電流１，　　　Ｉ２、・・・・・・　Ｉ，を各
別６こ制御すること心こより、　各積分器ＧＡ．　、Ｇ
Ａ２、・・・・・・、ＧＡ７の時定数ω，、ω２、・・
・・・・、ω。を任意に設定し、これにより、全体とし
て所望のフィルタ特性を得るようになされている。

また、このフィルタ回路５の各積分器ＧＡＧＡ２　、・
・・・・・、ＧＡ，には、選択千段６を通して第１又は
第２の電流発生千段７Ａ又は７Ｂから選１７ ？的に、第１又は第２の電流ＩＡＩ、ＩＡ２、・・・・
・ＩＡ，，又はｌ＋＋＋、１，ｌ２、・・・・・、ｌｌ
］２，が供給される。

この第ｌの電流発生千段７▲は、ｎ個の半固定電流源Ｉ
ＳＡＩ、ｌｓＡ２、・・・・、■ＳＡゎから構或ざれて
おり、　それぞれから送出される第１の電流＋ＡＩ、Ｉ
Ａ２、・・・・、ＩＡ．，は、各積分器ＧＡ．，ＧΔ，
、・・・・・・、ＧＡ，を第１のフィルタ特性に応した
所定の時定数ωＡｌ、ωＩ１２、・・・・・・、ωＡゎ
に途定′４る電流値に設定されている。

また、同様乙こ第２の電流発生手段７Ｂも、ｎ個の半固
定電流６＋ｓ．，、Ｉｓ．■、・・・・・、Ｉｓ．■か
ら構威されており、　それそれから送出される第２の電
流Ｉ．、ＩＢ２、・・・・・・　ＩＢ，，は、各積分器
ＧＡ，、ＧＡ２、・・・・・、ＧＡゎを第２のフィルタ
特性に応した所定の時定数ω．、ω■２、・・・・・・
、ωＢｎに選定する電流値に設定されている。

なお、ｉ′Ａ沢千段６はそれぞれ各積分器ＧＡＧＡ２　
、・・・・・・、ＧＡｎに接続された入力端ａ１、ａ２
、・・・・・、，ｌ７に対して、　第１及び第２の電流
発生手段７Ａ及び７Ｂのそれぞれの半固定電流−１８ ／ＦＡＩＳＡ１、ＩＳＡ２、・・・・・・、ＩＳＡ＋１
及びＩＳ．、Ｓ１，，、・・・・・　Ｉｓ．。に接続さ
３１，た第１の出力＋：Ｊ１ｉｂ，　、ｂ２、−＝＝・
、■），，及び第２の出力端ｃｌ、ｃｌ、・・・・・・
、ｃ，，を有するスイッチ同路措成で２（り、集積回路
外部から入力される制御信号Ｃ　Ｎ　Ｔに応じて、第１
又は第２の出力端ｂ１、ｂ２、・・・・・、ｂゎ又はｃ
１、ｃ２、・・・・・・、ｃ，，の何れかを選択するよ
うになされている。

これにより、このフィルタ回陀５の場合、集積回路外部
から制御信号Ｃ　Ｎ　Ｔに、１つて選択手段６を切換制
御すれば、フィルタ回路５のフィルタ特性として、第１
又は第２の電流発生手段７Ａ又は７Ｂで決定される第１
又は第２のフィルタ特性を設定し得るようになされてい
る。

ここで、この実施例の場合、選択手段６、第１及び第２
の電流発生千段７Ａ及び７Ｂは集積回路構成でなり、金
体として第２図に示すように、第１及び第２の電流源回
路部８Ａ及び８Ｂと、電流出力回路部９を有するトラン
ジスタ回路で構戊されている。

すなわち、第１の電流源回路部８Ａにおいては、第ｌの
制御端ＣＡに入力される制御信号ＣＮＴが、コレクタが
電源Ｖ，Ｃに接続されたスイッチング用ＮＰＮ型１−ラ
ンジスタＱ．Ａ，のヘースに印加される。

この１・ランンスクＱ．Ａ．の」ニミ゛ンタは、ｎ｛囚
の電流発生用ＰＮＰ型トランジスタＱ，１、ＱＡ７、・
・・・・・、ＱＡ，，のヘースに共通接続され、またコ
レクタが電源ＶＣＣに接続されヘースＧこ所疋の４。（
準電圧ＶＲＥＦＡが印加される電圧発生用Ｎ　Ｉ）　Ｎ
型１・ランシスタＱ，Ａ２の工桑ツタに接続され、さら
↓こ定電流ａＩＡを通してアースＧＮＤに接続されてい
る。

この電流発生用トランジスタＱＡ１、ＱＡ２、・・・・
・・Ｑ，，，のエミツタには、電′ｔｉ．Ｖｃｃを通し
て外付けされたｎ個の半固定抵抗ＶＲＡ．、■ＲＡ７、
・・・・・・ＶＲＡ，，がそれぞれ接続され、また各ト
ランジスタＱＡ１、ＱＡ２、・・・・・・、ＱＡ，のコ
レクタは、それぞれ電流出力回路部９のＮＰＮ型１一ラ
ンジスタＱｌ１、Ｑ２１、・・・・・・、Ｑ１のコレク
タに接続されている。

なお、各１・ランシスタＱ１いＱ２，、・・・・・・、
Ｑ．？、　ＮＰＮ型トランシスタＱ，２、Ｑ２２、・・
・・・・Ｑｌ１２との間でそれぞれカレントミラー接続
され、それぞれＩ・ランシスタ対を構威ずる第１及び第
２の１・ランシスタＱ．及びＱ，■、Ｑ２１及びＱ２２
、・・・・・・、Ｑ０及ひＱ，，２のコレクタがアース
ＧＮＤに共通接続されている。

これにより、カレント旦ラー接続されたｌ・ランジスタ
対でなる第１の１・ランジスタＱ．、Ｑ２ｌ、・・・・
・・、Ｑ０のコレクタ電流か折り返され、この結果得ら
れる第２のトランシスタＱ，■、Ｑ２■、・・・・・・
Ｑ０２のコレクタ電流が出力電流１１、■，、・・・・
・・１，としてそれぞれフィルタ回路５の対応する積分
器ＧＡｌ．．ＧＡ２、・・・・・・、ＧＡｎに供給され
ている。

また第２の電流源回路部８Ｂも第１の電流源回路部８Ａ
と同様の構威でなり、制御信号ＣＮＴを反転してなる反
転制御信号ＩＣＮＴが、第２の制御端ＣＢを通して、コ
レクタが電源ＶＣＣに接続されたスイッチング用ＮＰＮ
型トランシスタＱｓＢのベースに印加される。

２１ ？の１・ランジスタＱ，■のエミツタは、ｎ個の電流発
生田ＰＮＰ型トランジスタＱ１、Ｑ８２、・・、ＱＲ，
，のヘースに共通嬢続され、　またコレクタが電源Ｖｃ
ｃ４こ接続されヘースに所定の基準電圧Ｖ　ＲＥＦＨが
印加される電圧発生用ＮＰＮ型１・ランジスクＱ５６２
の工ξツタに接続され、さらに定電流源ＩＢを通してア
ースＧＮＤに接続されでいる。

この電流発生用トランジスタＱ。１、Ｑｌｌ２、・・・
・・・ＱＢｎの工旦ツタには、それぞれ電ｔＡＶ　ｃ　
ｃを通して外付けされたｎ個の半固定抵抗ＶＲ＋＋＋、
ＶＲＢ■、・・・・・・、ＶＲ．，が接続され、　また
各トランジスタＱＩ］ｌ１ＱＢ，、・・・・・・、ＱＥ
，，のコレクタば、それぞれ電流出力回路部９のＮＰＮ
型Ｉ一ランジスタＱＱ２１、・・・・・・、Ｑ１のコレ
ククに接続されている。

以上の構或において、例えば第１の制御端ＣＡに入力さ
れる制御信号ＣＮＴが論理「Ｉ１」レヘルを有し、第２
の制御端ＣＢに入力される反転制御信号ＩＣＮＴが給即
川，」レヘルを存ずるとき６こは、まず第１の電流源回
路部８Ａにおいてスイッチング用トランジスタＱ，。１
がオフ動作し、この２２ 結果電圧発生ｆｆ４　＋−フンジスタＱ５Ａ２のー・−
ス電荀と、電流発生用｛・ランジスタＱ。，，　Ｑ，２
、・・・・・・ＱＡｏの各エミツタ電位とがほぼ同電位
になる。

これにより′龜疏発生川Ｉ・ランノスタｃ＝　Ａ　，、
Ｑｏ，、、ＱＡ，のコレクタには、次式 ？表されるコレクタ電流ＩＡ１、ＩＡ■、・・・・・・
　ＩＡｎが発生し、これが電流出力回路部９を通して、
出力電流Ｉ１、Ｉ２、・・・・・・、１ゎとして、フィ
ルタ回路５の対応する積分器ＧＡ．　、ＧＡ２　、・・
・・・・ＣＡ．に供給される。

？＝一方このとき、第２の電琉＃同路部８Ｂ６こおいて
はスイツチンク川Ｉ・ランソスタＱ，．がオン動作し、
１・ランシスタＱ　、ＩＩ　ｌ　の」レクタ電涜が流れ
る。

従って１一ランシスクＱオ，１のエミ゛ンク？ａ：｛ｐ
及び電流発生用１ランソスタＱＲｌ．Ｑｌｌ■、・・・
・・・、ＱＩｌ，，のヘース電位か電源ＶＣ，と同電位
にｔ（り、　この結果電σｆ発生用トランンスタＱＨ１
、Ｑ，２、・・・・・・ＱＲｏのエミツタ電位も電源Ｖ
ＣＣと同電位になること乙こより、電流発生用トランジ
スタＱ，１、Ｑ６。、・・・・・、Ｑ　ｏ。の−１し・
クク′ｌ′．．．流１１、ＩＢ■、・・・・・・ＩＢｎ
が流れない状態になされる。

このようにして、この実施例の場合、論理「Ｈ」レヘル
でなる制御信号ＣＮＴを第１の制御端ＣＡに入力し、論
理ｒ　Ｌ　Ｊレヘルでなる反耘制御信号ＣＮＴを第２の
制御端ＣＩ３に入力ずろことにより、（１）式に基づい
て、基準雷圧ＶＲＥＦＡの電圧値及び半固定抵抗■ＲＡ
ｌ，ＶＲＡ２、・・・・・・、ＶＲＡｏの祇抗埴で、そ
れぞｎ，決定される′１｛流ＩＡＩ、１，２、・・・・
・　ｌＡｎをフィルタ回路５の対応する積分器Ｇ？．、
ＧＡ２．．・・・・・・、Ｇ　Ａ　，，に供袷すること
ができろ。

なおここで、半固定抵抗ＶＲ，，、ＶＲＡ■、・・・・
・・ｖｐＡ，０）Ｆ［抗値は、各積分器ＣＡｌ．ＧＡ２
、・・・、ＧＡゎを、第１のフィルタ特性に応した所定
の時定数ω．，、ωＡ２、・・・・・・、ωＡｎに設定
する電流値を送出し得る値に選定されており、かくして
、制御信号Ｃ　Ｎ　Ｔにより、フィルタ回路５を第１の
フィルタ特性に制御することができる。

これＣこ対して、第１の制御端Ｃ／ｌこ入力される；｝
１リ御｛．；’ｉ　’；３　Ｃ　Ｎ　’Ｆが論理１’　
Ｌ　ｊレ・・ルをイｊｌ，、第２の制御端ＣＢ６こ入力
される反転制御信号Ｉ　ＣＮＴが論理ｒ　Ｈ　Ｊ　ｌ／
ヘルを有するときには、まず第２の電流源回路部８Ｂに
おいてスイッチング用１−ランジスタＱ，８．がオフ動
作し、この結果電圧発生用１〜ランシスタＱ。ｉＲＺの
・＼−ス電位と、電流発’−１−：用トランジスタＱ．
、ＱＨ２、・・・・・・、Ｑ■の各エミツタ電位とがほ
ぼ同電位ムこなる。

、二れにより電流発生用１・ランシスタＱ．、ＱＩ１２
、・・・・・、Ｑ　ｌｌｎの７Ｉレクタには、次式２５ ＶＲＥＦＥ で表される二１レクタ電琉１　．、＋１１２、・・・・
・・、ＩＢｎが発生し、これが電流出力回路部９を通し
て、出力電流ｌ１、Ｉ２、・・・・・・　Ｔ，として、
フィルタ回路５の対応ずる積分器ＧＡ，　、ＧＡ．　、
・・・・・ＧＡ，，にイ共給される。

一方このとき、第１の電流源回路部８Ａにおいてはスイ
ッチング用トランシスタＱ，．Ａ．がオン動作し、トラ
ンジスタＱＳＡ．のコレクク電流が流れる。

従ってトランシスタＱ５。，のエミッタ電位及び２６ ？流発生用Ｉ・ランシスタＱＡ，、ＱＡ■、・・・・・
、Ｑａゎのベース電位が電源Ｖ．と同電位になり、　こ
の結果電流発生用１・ランシスタＱ，１、Ｑ　ｔ．■、
Ｑ，。のエミツタ電位も電源ＶＣＣと同電位Ｃこｔζる
ことにより、電流発η二用トランシスタＱＡ１、ＱＢ、
・・・・・・、ＱＡ，，のコレクタ電流１４１、１１１
２、・・・・・・Ｉ，。が流れない状態になされる。

このようにＵ７て、この実施例の場合、論理１−　Ｌ．
１レヘルでなる制′４ｆｆｌｌ｛．Ｙ冒Ｃ　Ｎ　Ｔを第
１の制御端ＣＡ（．こ入力し、　論理「｝］」　レー・
、ルでなる反転制御信号ＩＣＮ’Ｐを第２の制御端Ｃｌ
３６こ人力ずることにより、（２）式に基づいて、基準
電圧ＶＲＥＦ［１の電圧値及び半固定抵抗ＶＲＨＩ、Ｖ
ＲＢ■、・・・・・・、ＶＲＨ，，の抵抗値で、それぞ
れ決定される電流１■、Ｉ，ｌ■、・・・・・・、ＩＢ
ｎをフィルタ回路５の対応する積分器ＧＡ１、ＧＡ２、
・・・・・・、ＧＡ，に供給ずることができる。

なおここで、半固定抵抗Ｖ　Ｒ　Ｂ　ｌ、Ｖ　Ｒ　Ｒ　
２、・・・・・・ＶＲＢ．の抵抗値は、各積分器ＧＡ，
　、ＧＡ２、・・・、ＧＡ，を、第２のフィルタ特性に
応した所定？時定数ωＢｌ、ω８■、・・・・・、ωＲ
ｎに設定ずる電流値を送出し得る値に選定されており、
かくして、制御信号ＣＮ．Ｔ及び反転制御信号ＩＣＮＴ
４こより、フィルタ回路５を第２のフィルタ特性に制御
づることかできる。

以上の構戒によれば、供給電流１．　　　Ｉ．、・・・
、Ｉ，，に毘・シて時定数ω１、ω２、・・・・・・、
ω．か変化ずる複数の積分器ＧＡ．．ＧＡ．　、・・・
・・、ＧＡ，を組み合わせて横成さ力たフィルタ同路５
乙こおいて、第１又は第２の毒流源千段７Ａ又は７Ｂで
発生ずる第１又は第２のフィルタ特性にンシして複数の
積分器ＧＡ，　、ＧＡ２、・・・・・・、ＧＡ，の各時
定数ω，１、ωＡ２、・・・・・・、ωＡゎ又はω１、
ω８２、・・・・・、ω．を設定ずる電流’ＡＩ”ｌＡ
２、・・・・・・、丁Ａｎ又はｌ１、１８２、・・・・
・・、１ｌ＋，，を、制御信月ＣＮ′Ｆに応じて選択手
段６で選択して複数の積分器ＧＡ，　、ＧＡ２　、・・
・・・・、ＧＡ，，に供給するようにしたことにより、
ｌ集積回路−１二に配置し得る簡易な構成で、制御信号
ＣＮＴに応じて第１又は第２のフィルタ特性を選択し摺
るフィルタ回路５を実現できる。

（Ｇ３）他の実施例 ｆｌ）　　上述の実施例においては、選択手段で２つの
電流発生手段から送出される電流を選択して複数の積分
器に供給する場合について述べたが、電流発生手段の数
はこれに限らず、選択制御する所ｌ１のフィルタ特性の
数に応じて３個以上設け、これを選択して複数の積分器
に供給するようにしても良い。

（２）上述の実施例においては、本発明を回転ヘッド型
デイジタルオーディオテープレコーダに適用した場合に
ついて述べたが、本発明はこれに限らず、オーディオテ
ープレコーダや磁気ディスク装置等の再生系の波形等化
同形にも広く適用し得、さら６こ波形等化回路にＩＳＲ
らず、種々のフィルタ回路に広く適用して好適なもので
ある。

１−１発明の効宋 上述のよう乙こ本発明によれば、伊給される電流？　９ に応じて時定数が変化する複数の積分器を組め合わせて
構威されたフィルタ回路において、複数の電流発生手段
で発生する所望のフィルタ特性に応じて複数の積分器の
各時定数を設定する電流を、選択手段で選択し７て複数
の積分器に供給するようにしたことにより、簡易な構或
で、全体として複数のフィルタ特性を選択制御し得るフ
ィルタ回路を実現できる。

【図面の簡単な説明】 第１図は本発明によるフィルタ回路の一実施例を示すブ
ロック図、第２図はその集積回路上の接続を示す接続図
、第３図は回転ヘッド型デイジタルオーディオテープレ
コーダの全体構或を示すブロック図、第４図は従来のフ
ィルタ回路を示すブロック図である。 ５・・・・・・フィルタ回路、６・・・・・・・・・選
択手段、７Ａ、７Ｂ・・・・・・・・・電流発生手段、
８Ａ、８Ｂ・・・・・・電流源回路部、９・・・・・・
電流出力回路部、１０・・・・・・・・・回転へ・ンド
型デイジタノレオーディオテーフ゜レニ１−ダ、３０ １ ７・・・・・・記録再生増幅回路。 ３ １ 米のフィルダ回呂を 阜４　回 ９２一

Claims (1)

1. 【特許請求の範囲】 供給される電流に応じて時定数が変化する複数の積分器
   を組み合わせ、全体として上記時定数で決まるフィルタ
   特性を有するフィルタ回路において、 上記複数の積分器の上記時定数を所望の上記フィルタ特
   性に応じて各別に設定する上記電流を発生するそれぞれ
   複数の電流源でなる複数の電流発生手段と、 当該複数の電流発生手段を所望の上記フィルタ特性に応
   じて選択制御する選択手段と を具えることを特徴とするフィルタ回路。