JP3029681B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP3029681B2 JP3029681B2 JP03030057A JP3005791A JP3029681B2 JP 3029681 B2 JP3029681 B2 JP 3029681B2 JP 03030057 A JP03030057 A JP 03030057A JP 3005791 A JP3005791 A JP 3005791A JP 3029681 B2 JP3029681 B2 JP 3029681B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- compound semiconductor
- metal
- substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、化合物半導体装置の
配線形成方法に関するものである。
配線形成方法に関するものである。
【０００２】
【従来の技術】化合物半導体を用い構成される例えば電
界効果トランジスタ、ダイオード等の化合物半導体素
子、これら素子を多数集積化した化合物半導体集積回路
（これらを化合物半導体装置と称することにする。）で
は、半導体素子とボンデイングパッドとの間、半導体素
子間に配線が形成される。そして、ＧａＡｓ等の化合物
半導体は半絶縁性の基板が得られるため、上記配線を基
板上に直接形成しても電気的な絶縁が図れることから、
上記配線は化合物半導体基板上に直接形成されていた。
界効果トランジスタ、ダイオード等の化合物半導体素
子、これら素子を多数集積化した化合物半導体集積回路
（これらを化合物半導体装置と称することにする。）で
は、半導体素子とボンデイングパッドとの間、半導体素
子間に配線が形成される。そして、ＧａＡｓ等の化合物
半導体は半絶縁性の基板が得られるため、上記配線を基
板上に直接形成しても電気的な絶縁が図れることから、
上記配線は化合物半導体基板上に直接形成されていた。
【０００３】例えばＧａＡｓ基板に複数個の電界効果ト
ランジスタ（ＦＥＴ）を有する化合物半導体装置の配線
は、文献（沖電気研究開発１３４，Ｖｏｌ．５４，Ｎ
ｏ．２，ｐ．２３（昭和６２年）では、以下に説明する
ように形成されていた。図３（Ａ）はその説明に供する
要部平面図、図３（Ｂ）は図３（Ａ）のＰ−Ｐ線に沿っ
た位置での断面図である。
ランジスタ（ＦＥＴ）を有する化合物半導体装置の配線
は、文献（沖電気研究開発１３４，Ｖｏｌ．５４，Ｎ
ｏ．２，ｐ．２３（昭和６２年）では、以下に説明する
ように形成されていた。図３（Ａ）はその説明に供する
要部平面図、図３（Ｂ）は図３（Ａ）のＰ−Ｐ線に沿っ
た位置での断面図である。
【０００４】先ず、ＦＥＴの動作領域１１、ゲート電極
１３及びオーミック電極１５の形成即ちＦＥＴの要部形
成が終了したＧａＡｓ基板１７の、配線形成予定領域以
外の部分がフォトレジスト（図示せず）により覆われ
る。
１３及びオーミック電極１５の形成即ちＦＥＴの要部形
成が終了したＧａＡｓ基板１７の、配線形成予定領域以
外の部分がフォトレジスト（図示せず）により覆われ
る。
【０００５】次に、この試料上にＴｉ、Ｐｔ（白金）及
びＡｕ（金）が順に真空蒸着される（図示せず）。
びＡｕ（金）が順に真空蒸着される（図示せず）。
【０００６】次に、この試料が好適な有機溶剤中に浸漬
され上記フォトレジストが溶解されこのフォトレジスト
上のＴｉ膜等の金属膜が共に除去（リフトオフ）され
る。Ｔｉ膜等の金属膜の残存部分により配線１９が構成
される。
され上記フォトレジストが溶解されこのフォトレジスト
上のＴｉ膜等の金属膜が共に除去（リフトオフ）され
る。Ｔｉ膜等の金属膜の残存部分により配線１９が構成
される。
【０００７】その後、ＧａＡｓ基板１７表面の汚染を防
止するためにこの試料上にＳｉＮ膜等の絶縁膜いわゆる
パッシベーション膜（図示せず）が例えばＣＶＤ法によ
り３００〜４００℃程度の温度で形成される。
止するためにこの試料上にＳｉＮ膜等の絶縁膜いわゆる
パッシベーション膜（図示せず）が例えばＣＶＤ法によ
り３００〜４００℃程度の温度で形成される。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
方法で形成した配線は、パッシベーション膜形成中に表
面状態が変化してしまうことが多かった。すなわち、従
来の配線形成方法では、平坦な表面状態の配線が得にく
かった。このため、配線抵抗の増加による素子特性劣
化、製造歩留りの低下等を招くという問題点があった。
方法で形成した配線は、パッシベーション膜形成中に表
面状態が変化してしまうことが多かった。すなわち、従
来の配線形成方法では、平坦な表面状態の配線が得にく
かった。このため、配線抵抗の増加による素子特性劣
化、製造歩留りの低下等を招くという問題点があった。
【０００９】平坦な表面状態の配線が得られにくかった
主な原因は、以下の（ａ）〜（ｄ）であろうと考えられ
る。
主な原因は、以下の（ａ）〜（ｄ）であろうと考えられ
る。
【００１０】（ａ）パッシベーション膜形成中に試料に
熱が加わること。
熱が加わること。
【００１１】（ｂ）化合物半導体と配線材料として用い
られるＴｉ、Ｐｔ、Ａｕ、Ａｌ等とは、３００℃以上の
温度で相互拡散しやすい性質を有していること。
られるＴｉ、Ｐｔ、Ａｕ、Ａｌ等とは、３００℃以上の
温度で相互拡散しやすい性質を有していること。
【００１２】（ｃ）化合物半導体表面には必ず自然酸化
膜（図３（Ｂ）中２１で示すもの）が存在し、或は配線
形成工程前までの工程中において薬品や熱の作用により
１〜２ｎｍ程度の膜厚の自然酸化膜が形成される。しか
し、これら自然酸化膜は、その膜質が良好ではなく膜厚
も不均一なことが多い。これがため、配線金属及び化合
物半導体基板間の相互拡散を不均一なものとする。ま
た、配線金属が酸化しやすい金属である場合（上記Ｔｉ
はこれに該当する。）この自然酸化膜中の酸素は配線金
属によって還元され配線金属の一部を酸化するが、自然
酸化膜の膜質・膜厚が不均一であるため、配線金属の一
部酸化も不均一に行われる。
膜（図３（Ｂ）中２１で示すもの）が存在し、或は配線
形成工程前までの工程中において薬品や熱の作用により
１〜２ｎｍ程度の膜厚の自然酸化膜が形成される。しか
し、これら自然酸化膜は、その膜質が良好ではなく膜厚
も不均一なことが多い。これがため、配線金属及び化合
物半導体基板間の相互拡散を不均一なものとする。ま
た、配線金属が酸化しやすい金属である場合（上記Ｔｉ
はこれに該当する。）この自然酸化膜中の酸素は配線金
属によって還元され配線金属の一部を酸化するが、自然
酸化膜の膜質・膜厚が不均一であるため、配線金属の一
部酸化も不均一に行われる。
【００１３】（ｄ）例えば、製造工程中のフォトリソグ
ラフィ工程におけるレジスト残膜を除去するためのアッ
シング工程において露出した化合物半導体基板部分が酸
素プラズマにさらされ酸化されると、これで形成された
酸化物が不安定なために凝集し表面形状を悪化させる。
ラフィ工程におけるレジスト残膜を除去するためのアッ
シング工程において露出した化合物半導体基板部分が酸
素プラズマにさらされ酸化されると、これで形成された
酸化物が不安定なために凝集し表面形状を悪化させる。
【００１４】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、化合物半導体下地
上に酸化しやすい金属から成る配線又は該金属を最下層
とする多層配線を形成するに当たり、配線形成後に該配
線に熱が加わった場合でも従来より安定な配線を形成す
ることが出来る方法を提供することにある。
のであり、従ってこの発明の目的は、化合物半導体下地
上に酸化しやすい金属から成る配線又は該金属を最下層
とする多層配線を形成するに当たり、配線形成後に該配
線に熱が加わった場合でも従来より安定な配線を形成す
ることが出来る方法を提供することにある。
【００１５】
【課題を解決するための手段】この目的の達成を図るた
め、この出願に係る発明者は種々の研究を重ねた。その
結果、化合物半導体下地の配線形成予定領域に良質な酸
化膜を積極的に形成することによりこの発明の目的を達
成出来ると考えた。
め、この出願に係る発明者は種々の研究を重ねた。その
結果、化合物半導体下地の配線形成予定領域に良質な酸
化膜を積極的に形成することによりこの発明の目的を達
成出来ると考えた。
【００１６】従ってこの発明によれば、化合物半導体下
地上に酸化しやすい金属から成る配線又は該金属を最下
層とする多層配線を形成するに当たり、波長１８５ｎｍ
の光及び波長２５４ｎｍの光を含む紫外線並びに酸素を
加熱した化合物半導体下地表面に均一に接触させ該下地
表面に該下地の酸化膜を形成し、然る後当該配線を形成
することを特徴とする。
地上に酸化しやすい金属から成る配線又は該金属を最下
層とする多層配線を形成するに当たり、波長１８５ｎｍ
の光及び波長２５４ｎｍの光を含む紫外線並びに酸素を
加熱した化合物半導体下地表面に均一に接触させ該下地
表面に該下地の酸化膜を形成し、然る後当該配線を形成
することを特徴とする。
【００１７】ここで、化合物半導体下地とは、ＧａＡｓ
基板、ＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ基板等の各種
化合物半導体基板そのものの場合、これら基板に素子が
作り込まれた中間体の場合等、配線が形成され得る広く
下地をいう。
基板、ＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ基板等の各種
化合物半導体基板そのものの場合、これら基板に素子が
作り込まれた中間体の場合等、配線が形成され得る広く
下地をいう。
【００１８】また、化合物半導体下地を加熱する方法と
しては、例えば化合物半導体下地自体を例えばヒータ、
ランプ等を用いて加熱する方法、誘導加熱により加熱す
る方法等を挙げることが出来る。
しては、例えば化合物半導体下地自体を例えばヒータ、
ランプ等を用いて加熱する方法、誘導加熱により加熱す
る方法等を挙げることが出来る。
【００１９】また、加熱温度は、あまり低いと酸化膜の
形成速度が遅すぎ実用的ではなくあまり高いと例えば化
合物半導体下地の構成元素の蒸発等の異常現象が生じる
ので、これらを考慮した適正値とするのが良い。例えば
化合物半導体下地としてＧａＡｓ基板を用いる場合は、
１００℃〜３００℃の範囲内の温度とするのが好適であ
る。この範囲であると、実用的な速度で酸化膜を形成出
来かつＧａＡｓ基板からの砒素抜けを防止出来るからで
ある。なお、酸化膜の形成速度は酸素ガス濃度にも依存
するので、この条件も、使用装置等を考慮し決定する。
形成速度が遅すぎ実用的ではなくあまり高いと例えば化
合物半導体下地の構成元素の蒸発等の異常現象が生じる
ので、これらを考慮した適正値とするのが良い。例えば
化合物半導体下地としてＧａＡｓ基板を用いる場合は、
１００℃〜３００℃の範囲内の温度とするのが好適であ
る。この範囲であると、実用的な速度で酸化膜を形成出
来かつＧａＡｓ基板からの砒素抜けを防止出来るからで
ある。なお、酸化膜の形成速度は酸素ガス濃度にも依存
するので、この条件も、使用装置等を考慮し決定する。
【００２０】また、この発明の方法により形成する酸化
膜の膜厚は、薄すぎては酸化膜が島状構造となり配線金
属及び化合物半導体下地間に均一な膜質・膜厚の酸化膜
を形成する目的に合わない。また厚すぎる必要もない。
従って、必要最小限の膜厚にすれば良い。少なくとも３
ｎｍ以上とするのが好適である。
膜の膜厚は、薄すぎては酸化膜が島状構造となり配線金
属及び化合物半導体下地間に均一な膜質・膜厚の酸化膜
を形成する目的に合わない。また厚すぎる必要もない。
従って、必要最小限の膜厚にすれば良い。少なくとも３
ｎｍ以上とするのが好適である。
【００２１】
【作用】この発明によれば、化合物半導体下地表面には
自然酸化膜に比べ膜質均一性・膜厚均一性ともに優れる
酸化膜が形成される。このため、化合物半導体下地と配
線金属との間の相互拡散が配線全域で均一に起るか或は
均一に抑制される。
自然酸化膜に比べ膜質均一性・膜厚均一性ともに優れる
酸化膜が形成される。このため、化合物半導体下地と配
線金属との間の相互拡散が配線全域で均一に起るか或は
均一に抑制される。
【００２２】さらに、この酸化膜上に形成される酸化し
やすい金属から成る配線又は該金属を最下層とする多層
配線は、この酸化膜の膜質・膜厚が均一であるため酸化
膜と接する部分が均一に酸化物になる。実施例の例でい
えばＴｉ／Ｐｔ／Ａｕから成る多層配線の最下層を構成
するＴｉ膜の化合物半導体下地側には均一なＴｉＯXが
形成される。この酸化物は安定かつピンホールが非常に
少い良質な膜となるためこれによっても化合物半導体下
地と配線金属との間の相互拡散が抑制される。
やすい金属から成る配線又は該金属を最下層とする多層
配線は、この酸化膜の膜質・膜厚が均一であるため酸化
膜と接する部分が均一に酸化物になる。実施例の例でい
えばＴｉ／Ｐｔ／Ａｕから成る多層配線の最下層を構成
するＴｉ膜の化合物半導体下地側には均一なＴｉＯXが
形成される。この酸化物は安定かつピンホールが非常に
少い良質な膜となるためこれによっても化合物半導体下
地と配線金属との間の相互拡散が抑制される。
【００２３】
【実施例】以下、図面を参照してこの発明の配線形成方
法の実施例について説明する。なお、この実施例は半絶
縁性ＧａＡｓ基板に複数個の電界効果トランジスタ（Ｆ
ＥＴ）を有する化合物半導体下地にＴｉ、Ｐｔ及びＡｕ
から成る多層配線（Ｔｉが最下層）を形成する例であ
る。ここで、図２（Ａ）及び（Ｂ）並びに図１（Ａ）〜
（Ｃ）は、その説明に供する工程図である。特に、図２
（Ａ）は半絶縁性ＧａＡｓ基板に複数個の電界効果トラ
ンジスタを有する化合物半導体下地の一部をＧａＡｓ基
板上方から見て概略的に示した平面図、図２（Ｂ）は図
２（Ａ）のＱ−Ｑ線位置での断面図である。また、図１
（Ａ）〜（Ｃ）は図２に示した化合物半導体下地に配線
を形成する手順を図２（Ｂ）に対応する断面により示し
た図である。
法の実施例について説明する。なお、この実施例は半絶
縁性ＧａＡｓ基板に複数個の電界効果トランジスタ（Ｆ
ＥＴ）を有する化合物半導体下地にＴｉ、Ｐｔ及びＡｕ
から成る多層配線（Ｔｉが最下層）を形成する例であ
る。ここで、図２（Ａ）及び（Ｂ）並びに図１（Ａ）〜
（Ｃ）は、その説明に供する工程図である。特に、図２
（Ａ）は半絶縁性ＧａＡｓ基板に複数個の電界効果トラ
ンジスタを有する化合物半導体下地の一部をＧａＡｓ基
板上方から見て概略的に示した平面図、図２（Ｂ）は図
２（Ａ）のＱ−Ｑ線位置での断面図である。また、図１
（Ａ）〜（Ｃ）は図２に示した化合物半導体下地に配線
を形成する手順を図２（Ｂ）に対応する断面により示し
た図である。
【００２４】先ず、図２（Ａ）及び（Ｂ）に示すよう
に、直径が３インチ（１インチは約２．５４ｃｍ。以
下、同様。）の半絶縁性ＧａＡｓ基板３１の所定領域
に、公知のイオン注入技術及びアニール技術によりＦＥ
Ｔの動作領域３３を形成し、さらに、公知の成膜方法及
びフォトリソグラフィ技術によりゲート電極３５、ソー
ス・ドレインとなるオーミック電極３７をそれぞれ形成
する。
に、直径が３インチ（１インチは約２．５４ｃｍ。以
下、同様。）の半絶縁性ＧａＡｓ基板３１の所定領域
に、公知のイオン注入技術及びアニール技術によりＦＥ
Ｔの動作領域３３を形成し、さらに、公知の成膜方法及
びフォトリソグラフィ技術によりゲート電極３５、ソー
ス・ドレインとなるオーミック電極３７をそれぞれ形成
する。
【００２５】ゲート電極３５は例えばタングステン
（Ｗ）を含む合金であるＷ−Ａｌ等、Ｗを含む化合物で
あるＷＳｉ、ＷＮ等、または基板側から順に積層したＴ
ｉ、Ｐｔ及びＡｕ等の多層金属で構成出来る。また、オ
ーミック電極は例えば基板側から順に積層したＡｕＧ
ｅ、Ｎｉ及びＡｕから成る多層金属で構成出来る。もち
ろんこれらに限られず他の材料でも良い。
（Ｗ）を含む合金であるＷ−Ａｌ等、Ｗを含む化合物で
あるＷＳｉ、ＷＮ等、または基板側から順に積層したＴ
ｉ、Ｐｔ及びＡｕ等の多層金属で構成出来る。また、オ
ーミック電極は例えば基板側から順に積層したＡｕＧ
ｅ、Ｎｉ及びＡｕから成る多層金属で構成出来る。もち
ろんこれらに限られず他の材料でも良い。
【００２６】次に、能動領域３３、オーミック電極３７
等が形成されたＧａＡｓ基板３１を低圧水銀灯（３００
Ｗの出力のもの）装備の容量が約２ｌ（リットル）の容
器内に設置する。ＧａＡｓ基板と低圧水銀灯との距離は
この実施例の場合５ｃｍとしている。次いで、このＧａ
Ａｓ基板を１００℃に加熱しかつこれに低圧水銀灯から
の光を照射しながら容器内に１０ｌ（リットル）／分の
割合で酸素を流す。このようにして、波長１８５ｎｍの
光及び波長２５４ｎｍの光を含む紫外線並びに酸素をＧ
ａＡｓ基板３１に加熱状態で接触させる。この際、容器
内にオゾンが発生していることが確認された。なお、酸
素及び紫外線が基板に均一に接触するように、基板設置
位置、低圧水銀灯設置位置、及び酸素供給方法を工夫し
た。
等が形成されたＧａＡｓ基板３１を低圧水銀灯（３００
Ｗの出力のもの）装備の容量が約２ｌ（リットル）の容
器内に設置する。ＧａＡｓ基板と低圧水銀灯との距離は
この実施例の場合５ｃｍとしている。次いで、このＧａ
Ａｓ基板を１００℃に加熱しかつこれに低圧水銀灯から
の光を照射しながら容器内に１０ｌ（リットル）／分の
割合で酸素を流す。このようにして、波長１８５ｎｍの
光及び波長２５４ｎｍの光を含む紫外線並びに酸素をＧ
ａＡｓ基板３１に加熱状態で接触させる。この際、容器
内にオゾンが発生していることが確認された。なお、酸
素及び紫外線が基板に均一に接触するように、基板設置
位置、低圧水銀灯設置位置、及び酸素供給方法を工夫し
た。
【００２７】上述の処理を１分間行ったところ、ＧａＡ
ｓ基板３１の、ゲート電極３５で覆われた部分及びオー
ミック電極３７で覆われた部分以外の表面に膜厚が３ｎ
ｍの酸化膜３９が形成出来た。また、この酸化工程にお
いて、ゲート電極３５の表面及びオーミック電極３７の
表面はほとんど酸化されていないことが分った（図１
（Ａ））。また、３インチのＧａＡｓ基板内の各所での
酸化膜３９の膜厚を測定し膜厚分布を求めた。その分布
の標準偏差は０．３ｎｍであることが分った。これらの
ことより、この発明に係る酸化膜の形成方法は素子にダ
メージを与えることなく膜厚が均一な酸化膜形成が可能
なことが理解できる。
ｓ基板３１の、ゲート電極３５で覆われた部分及びオー
ミック電極３７で覆われた部分以外の表面に膜厚が３ｎ
ｍの酸化膜３９が形成出来た。また、この酸化工程にお
いて、ゲート電極３５の表面及びオーミック電極３７の
表面はほとんど酸化されていないことが分った（図１
（Ａ））。また、３インチのＧａＡｓ基板内の各所での
酸化膜３９の膜厚を測定し膜厚分布を求めた。その分布
の標準偏差は０．３ｎｍであることが分った。これらの
ことより、この発明に係る酸化膜の形成方法は素子にダ
メージを与えることなく膜厚が均一な酸化膜形成が可能
なことが理解できる。
【００２８】次に、酸化膜３９形成済みＧａＡｓ基板３
１の配線形成予定領域以外の領域を例えばフォトレジス
ト４１により覆う。その後、この試料を例えば真空蒸着
装置（図示せず）内に設置する。そして、この試料上に
この場合Ｔｉを１００ｎｍの膜厚で、Ｐｔを５０ｎｍの
膜厚で、Ａｕを３００ｎｍの膜厚で順に形成する。これ
により、試料上に酸化しやすい金属（この場合Ｔｉ）を
最下層とする多層配線用薄膜４３を形成する（図２
（Ｂ））。
１の配線形成予定領域以外の領域を例えばフォトレジス
ト４１により覆う。その後、この試料を例えば真空蒸着
装置（図示せず）内に設置する。そして、この試料上に
この場合Ｔｉを１００ｎｍの膜厚で、Ｐｔを５０ｎｍの
膜厚で、Ａｕを３００ｎｍの膜厚で順に形成する。これ
により、試料上に酸化しやすい金属（この場合Ｔｉ）を
最下層とする多層配線用薄膜４３を形成する（図２
（Ｂ））。
【００２９】次に、多層配線用薄膜４３の不要部分をリ
フトオフ法により除去することにより酸化しやすい金属
を最下層とする多層配線（Ｔｉ／Ｐｔ／Ａｕ）４３ａが
形成出来る（図１（Ｃ））。
フトオフ法により除去することにより酸化しやすい金属
を最下層とする多層配線（Ｔｉ／Ｐｔ／Ａｕ）４３ａが
形成出来る（図１（Ｃ））。
【００３０】このように形成された多層配線４３ａの表
面形状（モルフォロジー）は、平坦でありかつその後の
パッシベーション膜形成のためのＣＶＤ工程における３
００〜４００℃の熱によっても変化しないことが分っ
た。
面形状（モルフォロジー）は、平坦でありかつその後の
パッシベーション膜形成のためのＣＶＤ工程における３
００〜４００℃の熱によっても変化しないことが分っ
た。
【００３１】上述においてはこの発明の配線形成方法の
実施例について説明したが、この発明は上述の実施例の
みに限られるものではなく、以下に説明するような変更
を加えることが出来る。
実施例について説明したが、この発明は上述の実施例の
みに限られるものではなく、以下に説明するような変更
を加えることが出来る。
【００３２】例えば、上述の実施例では酸素流量を１０
ｌ（リットル）／分としていたが、酸素流量を１〜５０
ｌ（リットル）／分の範囲で実験を行ったところいずれ
のの場合も実施例と同様な効果が得られた。
ｌ（リットル）／分としていたが、酸素流量を１〜５０
ｌ（リットル）／分の範囲で実験を行ったところいずれ
のの場合も実施例と同様な効果が得られた。
【００３３】また、上述の実施例では、配線をＴｉを最
下層とするＴｉ／Ｐｔ／Ａｕの三層配線としていたが、
Ｔｉ／Ａｌ、Ｔｉ／Ａｕのような二層配線を形成する場
合、また酸化しやすい金属のみで配線を構成した場合も
実施例と同様な効果が得られることは明らかである。
下層とするＴｉ／Ｐｔ／Ａｕの三層配線としていたが、
Ｔｉ／Ａｌ、Ｔｉ／Ａｕのような二層配線を形成する場
合、また酸化しやすい金属のみで配線を構成した場合も
実施例と同様な効果が得られることは明らかである。
【００３４】また、上述の実施例では酸化しやすい金属
としてＴｉを用いていたがこれに限られない。例えば、
Ｎｉ（ニッケル）やＡｌ（アルミニウム）を用いた場合
でも実施例と同様な効果が得られることは明らかであ
る。
としてＴｉを用いていたがこれに限られない。例えば、
Ｎｉ（ニッケル）やＡｌ（アルミニウム）を用いた場合
でも実施例と同様な効果が得られることは明らかであ
る。
【００３５】また、上述の実施例では化合物半導体下地
をＦＥＴの形成されたＧａＡｓ基板としていたがこれに
限られない。例えばＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ
基板II−VI族化合物半導体基板等も低圧水銀灯からの光
及び酸素によりその表面に酸化膜形成が可能なことから
これらもこの発明の対象となる。
をＦＥＴの形成されたＧａＡｓ基板としていたがこれに
限られない。例えばＩｎＰ基板、ＧａＰ基板、ＩｎＡｓ
基板II−VI族化合物半導体基板等も低圧水銀灯からの光
及び酸素によりその表面に酸化膜形成が可能なことから
これらもこの発明の対象となる。
【００３６】また、この発明の電極形成方法はシリコン
基板、ゲルマニウム基板、基板、ＳｉＣ基板、ボロンナ
イトライド基板、タンタルナイトライド基板に配線を形
成する場合の適用も期待出来る。
基板、ゲルマニウム基板、基板、ＳｉＣ基板、ボロンナ
イトライド基板、タンタルナイトライド基板に配線を形
成する場合の適用も期待出来る。
【００３７】
【発明の効果】上述した説明からも明らかなように、こ
の発明の配線形成方法によればに、酸化しやすい金属か
ら成る配線又は該金属を最下層とする多層配線が形成さ
れる化合物半導体下地に対し、当該配線形成前に良質な
酸化膜を積極的に形成しその後当該配線を形成するよう
にしたので、化合物半導体下地と配線金属との間の相互
拡散が配線全域で均一に起るか或は均一に抑制される。
さらに、配線のこの酸化膜と接する部分が均一に酸化物
になるのでこれによっても化合物半導体下地と配線金属
との間の相互拡散が抑制される。
の発明の配線形成方法によればに、酸化しやすい金属か
ら成る配線又は該金属を最下層とする多層配線が形成さ
れる化合物半導体下地に対し、当該配線形成前に良質な
酸化膜を積極的に形成しその後当該配線を形成するよう
にしたので、化合物半導体下地と配線金属との間の相互
拡散が配線全域で均一に起るか或は均一に抑制される。
さらに、配線のこの酸化膜と接する部分が均一に酸化物
になるのでこれによっても化合物半導体下地と配線金属
との間の相互拡散が抑制される。
【００３８】これがため、配線形成後に配線に熱が加わ
った場合でも従来より安定な配線を形成することが出
来、ひいては、高温で半導体装置を動作しても特性が変
化しない効果が期待出来る。
った場合でも従来より安定な配線を形成することが出
来、ひいては、高温で半導体装置を動作しても特性が変
化しない効果が期待出来る。
【図１】（Ａ）〜（Ｃ）は、実施例の配線形成方法の説
明に供する工程図である。
明に供する工程図である。
【図２】（Ａ）及び（Ｂ）は、実施例で用いた化合物半
導体下地の説明に供する図である。
導体下地の説明に供する図である。
【図３】（Ａ）及び（Ｂ）は、従来技術の説明に供する
図である。
図である。
３１：半絶縁性のＧａＡｓ基板 ３３：動作領域 ３５ゲート電極 ３７：オーミック
電極 ３９：酸素及び紫外線を用い形成した酸化膜 ４１：フォトレジスト ４３：酸化しやすい金属を最下層とする多層配線用薄膜 ４３ａ：酸化しやすい金属を最下層とする多層配線
電極 ３９：酸素及び紫外線を用い形成した酸化膜 ４１：フォトレジスト ４３：酸化しやすい金属を最下層とする多層配線用薄膜 ４３ａ：酸化しやすい金属を最下層とする多層配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 化合物半導体下地上に酸化しやすい金属
から成る配線又は該金属を最下層とする多層配線を形成
するに当たり、波長１８５ｎｍの光及び波長２５４ｎｍ
の光を含む紫外線並びに酸素を、加熱した化合物半導体
下地表面に均一に接触させて該下地表面に該下地の酸化
膜を形成し、然る後当該配線を形成することを特徴とす
る配線形成方法。 - 【請求項２】 請求項１に記載の配線形成方法におい
て、酸化しやすい前記金属をチタン（Ｔｉ）、ニッケル
（Ｎｉ）及びアルミニウム（Ａｌ）から選ばれた１種以
上の金属としたことを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030057A JP3029681B2 (ja) | 1991-02-25 | 1991-02-25 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030057A JP3029681B2 (ja) | 1991-02-25 | 1991-02-25 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268751A JPH04268751A (ja) | 1992-09-24 |
| JP3029681B2 true JP3029681B2 (ja) | 2000-04-04 |
Family
ID=12293200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03030057A Expired - Fee Related JP3029681B2 (ja) | 1991-02-25 | 1991-02-25 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029681B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279902B1 (en) | 1992-10-22 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Game system |
-
1991
- 1991-02-25 JP JP03030057A patent/JP3029681B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279902B1 (en) | 1992-10-22 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Game system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04268751A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| KR910006673B1 (ko) | 반도체 장치의 제조방법 | |
| JP3077524B2 (ja) | 半導体装置の製造方法 | |
| JPS6164171A (ja) | 半導体素子の製造方法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
| JP3029681B2 (ja) | 配線形成方法 | |
| JPS61105845A (ja) | 開口形成方法 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPH01244666A (ja) | 半導体装置の製造方法 | |
| JPH0361346B2 (ja) | ||
| TWI922212B (zh) | 薄膜電晶體 | |
| JP3081361B2 (ja) | 半導体装置の製造方法 | |
| JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| US20260032965A1 (en) | Thin-film transistors and related methods of manufacture with metal nitride source/drain | |
| US7183151B2 (en) | Method for fabricating field effect transistor | |
| KR100269519B1 (ko) | 금속층 상에 포토레지스트 패턴을 형성하는 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH022639A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0653249A (ja) | 半導体装置の製造方法 | |
| JPH04101445A (ja) | 半導体素子の製造方法 | |
| JPH0447970B2 (ja) | ||
| JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPS6314478A (ja) | 電界効果トランジスタの製造方法 | |
| JPH09293735A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |