JP3042011B2 - 真空マイクロエレクトロニクスによるトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は真空中を電子が走行する
真空マイクロエレクトロニクスによるトランジスタの製
造方法に関する。

【０００２】

【従来の技術】真空電子素子の一例として、真空中のエ
ミッタ、コレクタ間で電子を走行させ、その電子のコレ
クタへの到達をベースにより制御する真空中バリスティ
ック型電子トランジスタが知られている。この真空中バ
リスティック型電子トランジスタは、一般に、リソグラ
フィー技術を用いながらタングステンやモリブデン等の
金属材料を微細加工して製造されており、エミッタ、コ
レクタ間の距離やベースとの距離は、そのリソグラフィ
ーの精度によって大きく左右される。

【０００３】ところで、真空中バリスティック型電子ト
ランジスタは、エミッタとコレクタ間の距離が短ければ
短い程、低電位差で真空中に電子を引き出すことがで
き、コレクタ到達時の電子エネルギーを小さくしておく
ことができるため、その電子が緩和して消費されるエネ
ルギーも小さくなる。このように電子エネルギーを小さ
いものに抑えることで、真空電子素子の低消費電力化や
低発熱が実現される。また、エミッタ、コレクタ間の距
離が短ければ、電子が通過する距離も短くなって高速動
作が可能となり、電子パス（電子の通路）とベースの距
離が短い程、相互コンダクタンスｇｍも向上する。

【０００４】

【発明が解決しようとする課題】ところが、前述のよう
に、エミッタとコレクタの距離やベースと電子パスの距
離は、リソグラフィー時のパターニングの限界によって
決定されてしまう。例えば、紫外線によってレジスト層
を選択露光して、所要のマスクを形成する場合では、お
よそ５０００Å程度の間隔のものしか形成することがで
きず、より高性能のトランジスタを製造する場合の技術
的な課題とされていた。

【０００５】そこで、本発明は上述の技術的な課題に鑑
み、極めて短い間隔の電極を有するトランジスタを製造
するに好適な真空マイクロエレクトロニクスによるトラ
ンジスタの製造方法の提供を目的とする。

【０００６】

【課題を解決するための手段】上述の目的を達成するた
め、本発明の真空マイクロエレクトロニクスによるトラ
ンジスタの製造方法は、エミッタから放出された電子を
真空中で走行させてコレクタに到達させ、前記コレクタ
への前記電子の到達をベースにより制御する真空マイク
ロエレクトロニクスによるトランジスタの製造方法にお
いて、電極材料層の表面に段差を形成する工程と、前記
段差を形成した電極材料層の表面であって該電極材料層
の主面と平行な面にマスクを形成する工程と、前記マス
クを用いながら前記電極材料層の主面に対して複数の斜
め方向からエッチングする工程とを有することを特徴と
する。

【０００７】ここで、前記電極材料層はタングステンや
モリブデンの如き高融点金属であり、エッチングにより
選択的に除去される性質を有する。電極材料層の表面の
段差は、該表面に連続的に形成され、複数本の連続的な
段差からなるものであっても良く、単に表面に形成され
る溝等でも良い。前記マスクは、例えばアルミニューム
膜等の耐エッチング材料であり、例えば蒸着等の手法に
より形成し、前記段差で段切れが生ずるように被着す
る。斜め方向のエッチングは、少なくとも２方向以上の
角度を以て行われ、その斜めの角度は、電極材料層内で
エッチングにより除去された部分が交差するような角度
とされる。

【０００８】

【作用】マスクを単に平面的なものとせず、段差を有す
る電極材料層の表面において、マスクを該電極材料層の
主面と平行な面に形成することで、そのマスクはその段
差で極めて薄い間隔で開口したものとなる。この薄い間
隔の開口部分に対して、斜めにエッチングすることで、
エッチングによる溝の両側で極めて短い間隔、例えば数
百Å程度の間隔で電極が対向する。複数の斜め方向によ
ってエッチングにより除去される部分は交差するように
され、その交差部分では、エミッタ，ベース，コレクタ
の各電極が微小間隔を以て対向する。

【０００９】

【実施例】まず初めに、本発明の製造方法によって製造
すべきトランジスタの一例の構造について図面を参照し
ながら説明し、続いてその製造方法について図面を参照
しながら説明する。

【００１０】〔トランジスタの構造〕図１に示すよう
に、本実施例にかかるトランジスタは、図示しない酸化
シリコンからなる基体上に形成されたタングステン層１
を加工して形成されたものであり、斜めエッチングによ
って分離された部分は、エミッタ電極２，一対のベース
電極３，３，コレクタ電極４とされる。

【００１１】エミッタ電極２は、電子をコレクタ電極４
に対して放出するための電極であり、その表面部２ａは
尖頭状の先端部２ｂ，略一定の幅を有する矩形部２ｃ，
端部に向かって拡がってなる基端部２ｄからなる。表面
部２ａは、他のベース電極３，３やコレクタ電極４の各
表面部３ａ，４ａよりも高い位置にあり、他のベース電
極３，３やコレクタ電極４と間で段差を有する。このエ
ミッタ電極２は、表面部２の周囲の段差からＸＹＺ座標
で考えてそれぞれＸ方向の成分が無い斜め方向のエッチ
ングにより削られる。この斜めエッチングはそれぞれ内
側に進む２方向のものからなり、一方はＹ方向の成分を
有し、他方は−Ｙ方向の成分を有する。すなわち、エミ
ッタ電極２は、後述するように底部（−Ｚ方向）に向か
ってそれぞれ先細りの形状とされる。

【００１２】コレクタ電極４は、エミッタ電極２から放
出された電子が真空中を走行して到達する電極であり、
およそホームプレート形状の表面部４ａからエミッタ電
極２の底部側に当該コレクタ電極４の一部が延在されて
いる。コレクタ電極４の表面部４ａは、エミッタ電極２
の表面部２ａよりも低い高さを以て形成され、さらにベ
ース電極３，３の表面部３ａ，３ａよりも低い高さを有
する。このような高さの違いから、コレクタ電極４は、
その表面部４ａの周囲で段差を有し、前述の如き斜めエ
ッチングにより、その段差部分から他の電極と分離され
ている。エミッタ電極２では、底部（−Ｚ方向）に向か
って先細りとされていたが、このコレクタ電極４では、
底部（−Ｚ方向）に向かって拡がる形状となっている。

【００１３】一対のベース電極３，３は、エミッタ電極
２から放出された電子のコレクタ電極４への到達を制御
する。これら一対のベース電極３，３の表面部３ａ，３
ａの形状は、前記エミッタ電極２の矩形部２ｃに沿って
Ｘ方向に略直線状の端部を有すると共に、前記エミッタ
電極２の基端部２ｄに沿ってＸ軸，Ｙ軸共に斜めな方向
の端部と、エミッタ電極２の先端部２ｂ及びコレクタ電
極４の表面部４ａに沿って略三角形状に突出した端部を
有する。このような表面部３ａ，３ａは、その高さがエ
ミッタ電極２の表面部２ａよりも低くされ、コレクタ電
極４の表面部４ａよりも高くされる。従って、ベース電
極３，３は、エミッタ電極２とコレクタ電極４の間にそ
れぞれ段差を有するが、これら段差が微小なため、極め
て短い間隔で各電極２，３，４を分離することができ
る。

【００１４】各電極２，３，４の角部には、Ｚ方向にタ
ングステン層１を切断した溝９が形成される。これら溝
９は、それぞれの電極を分離するための溝であり、後述
する斜めエッチングによる溝５，６と連続している。

【００１５】ここで、図２〜図１１を用いて、斜め方向
のエッチングにより形成された溝の立体的な形状につい
て詳しく説明する。図３〜図９は、図２のＸ方向に垂直
な各断面を示し、図１０，図１１は図２のＹ方向に垂直
な各断面を示す。本実施例にかかるトランジスタでは、
２回の斜め方向の異方性エッチングによってそれぞれ溝
５，６が段差部分から形成され、これら溝５，６によっ
てエミッタ電極２，コレクタ電極４，べース電極３，３
が極めて短い間隔で分離される。溝５は、ＸＹＺ座標で
基板の深さ方向（−Ｚ方向）に進む程、−Ｙ方向の成分
が大きくなる斜めの溝であり、逆に溝６は基板の深さ方
向に進む程、Ｙ方向の成分が大きくなる斜めの溝であ
る。

【００１６】まず、図３では、断面の位置はエミッタ電
極２の基端部２ｄにかかっており、このエミッタ電極２
の底部では、断面右下がりの溝５と断面右上がりの溝６
は交差していない。溝５，６に挟まれた部分でエミッタ
電極２の断面は台形状とされ、その両側にベース電極
３，３が溝５，６を挟んで対向する。この断面におい
て、溝５は表面部２ａの端部２１と表面部３ａの端部３
１の間の段差により形成され、溝６は表面部２ａの端部
２２と表面部３ａの端部３２の間の段差により形成され
る。

【００１７】次に、図４では、その断面はエミッタ電極
２の基端部２ｄであるが、図３の断面よりも先端部２ｂ
側に位置している。そして、図４の断面では、端部２
１，２２の間隔が短くなることから、溝５，６の位置が
図３の断面に比較してそれぞれ中心側にずれたものにな
る。その結果、図４の断面では、溝５と溝６の底部が連
絡したものとなり、エミッタ電極２は両溝５，６に挟ま
れてＶ字状の断面を有する。この図４の断面において
も、溝５は端部２１，３１の間の段差、溝６は端部２
２，３２の間の段差から形成される。

【００１８】図５の断面では、図４の場合よりもさらに
端部２１，２２の間隔が短くなり、タングステン層の底
部８より浅い部分で溝５，６が交差し、溝５，６の描く
パターンはＸ字状となる。２方向の溝５，６の交差部７
では、ベース電極３，３が対向すると共に、エミッタ電
極２に対してコレクタ電極４が極めて短い間隔で対向す
る。端部２１，２２の位置が近接化するに伴い、交差部
７はエミッタ電極２の基端側から先端側に進む程に、タ
ングステン層１の底部８から離れることになる。また、
交差部７がタングステン層１の底部８から離れるに従
い、コレクタ電極４の底部の端部４１，４２の間隔も拡
がる。

【００１９】次に、図６はエミッタ電極２の矩形部２ｃ
に対応した部分の断面を示し、図５に比べて端部２１，
２２の間隔も一段と短くなることから、溝５，６による
交差部７はタングステン層１の膜厚の中央部分に位置す
ることになる。この結果、図６に対応する断面でエミッ
タ電極２とコレクタ電極４のＺ方向の厚みは略同等であ
る。

【００２０】図７はエミッタ電極２の先端部２ｂにかか
る断面図である。矩形部２ｃの幅よりも端部２１，２２
の間隔は狭くなり、交差部７の位置は高い位置となり、
全体の断面積に対するコレクタ電極４の断面積が増大す
る。

【００２１】図８は溝５，６を形成する段差がエミッタ
電極２の端部２１，２２とベース電極３の端部３１，３
２の間の間隔よりも、端部２１，２２とコレクタ電極４
の表面部４ａの端部の間隔の方が支配的となる断面であ
り、エミッタ電極２の表面部２ａとコレクタ電極４の表
面部４ａの間の段差が、エミッタ電極２とベース電極３
の間の段差よりも大きいため、溝５，６の幅も大きくな
る。この断面では、エミッタ電極２の先端部２ｂが僅か
に残り、その下部には交差部７を挟んで対向するコレク
タ電極２が存在する。

【００２２】図９はコレクタ電極４の表面部４ａに至る
部分の断面図である。コレクタ電極４の表面部４ａの端
部４３，４４は、ベース電極３の端部３１，３２よりも
低い位置にあるため、段差は内側を向いて対向するよう
にされ、その段差から形成される溝５と溝６は交差しな
い。この断面でコレクタ電極４は底辺側が長い台形状と
される。

【００２３】図１０はＸ軸を対称軸として等分できる断
面であり、この断面中にはベース電極３が現れない。交
差部７は、連続したものとなり、エミッタ電極２の基端
部２ｄ及び先端部２ｂで斜めな線とされ、エミッタ電極
２の矩形部２ｃでタングステン層１の主面に平行な線と
される。この交差部７は、溝５，６の合成された部分で
ある。

【００２４】図１１は図１０の断面よりも−Ｙ側の断面
であり、エミッタ電極２の矩形部２ｃの部分では、エミ
ッタ電極２が表面に薄く形成され、コレクタ電極４が底
部に薄く形成され、そのエミッタ電極２とコレクタ電極
４の間にベース電極３が存在する。ベース電極３とエミ
ッタ電極２の間は溝６とされ、ベース電極３とコレクタ
電極４の間は溝５とされる。前記矩形部２ｃの部分で
は、エミッタ電極２，コレクタ電極４，ベース電極３が
それぞれ平行とされ、また、基端部２ｄ及び先端部２ｂ
で溝５，６はタングステン層１の主面に対してそれぞれ
斜めとなる。

【００２５】上述の構造を有するトランジスタは、最終
的にシリコン酸化膜等により電極間が真空となるように
封止され、エミッタ電極２からコレクタ電極４に向かっ
て電子が放出され、その電子のコレクタ電極４への到達
がベース電極３によって制御される。エミッタ電極２と
コレクタ電極４の間の間隔は、段差を斜めエッチングし
て形成された溝５，６の交差部７であるため、カッター
の刃の如き極めて微細な間隔となり、素子の高速化や高
ｇｍ化及び低電位差動作がなされると共に、低消費電力
化も実現される。

【００２６】〔トランジスタの製造方法〕次に、図１２
〜図２０を参照して、本実施例のトランジスタの製造方
法について説明する。酸化シリコン等の絶縁基体や半導
体基板上に絶縁膜を形成したものの上部に、電極材料層
としてタングステン層１０を形成する。続いて、全面に
レジスト層１１を塗布し、そのレジスト層１１を図１２
に示すパターンに選択的に露光し、現像する。この図１
２のパターンは、台形の基端部１２ｄと矩形状の矩形部
１２ｃと三角形の先端部１２ｂが連続的に組み合わされ
たパターンとされ、このパターンが最終的なエミッタ電
極の平面形状とされる。また、このパターンはエミッタ
からコレクタに向かう中心線ＥＣを挟んで対称的とな
る。このようなパターンのレジスト層１１を形成した
後、このレジスト層１１をマスクとしてＲＩＥ等により
エッチングする。このエッチングのエッチング量は、例
えば数百Å〜千Å程度である。このエッチングよって、
マスクの下部のタングステン層１０の表面１３とエッチ
ングされた表面１４の間には段差Δ₁ が形成される。図
１３は図１２のＸＩＩＩ−ＸＩＩＩ線断面であり、矩形
部１２ｃにかかる断面を示す。マスクとして機能するレ
ジスト層１１の下部の表面１３は、エッチングされた表
面１４よりも高い位置をとる。

【００２７】このようなエッチングに続いてコレクタ電
極を形成するためのエッチングを行う。コレクタ電極の
パターンを得るため、まず、全面にレジスト層１５が塗
布され、図１４に示すように、このレジスト層１５がコ
レクタ側の部分だけ三角形に開口したパターンに選択的
に露光され、現像される。レジスト層１５の塗布前に
は、前記レジスト層１１は除去されず、レジスト層１１
の基端部１２ｄ，矩形部１２ｃの全部と先端部１２ｂの
一部にはレジスト層１５が重ねられる。その結果、タン
グステン層１０が露出している部分は、レジスト層１５
が形成されていない略三角形のパターン１６の部分であ
り、そのエミッタ側の頂角の部分にレジスト層１１の一
部が僅かに臨む。図１５は図１４のＸＶ−ＸＶ線断面で
あり、矩形部１２ｃのパターンに対応した領域でレジス
ト層１１，１５が積層される。レジスト層１５は前記段
差Δ₁ も覆う。このようなレジスト層１５を形成した
後、レジスト層１５，１１をマスクとしてＲＩＥ等によ
りタングステン層１０の主面より垂直な方向からエッチ
ングを行う。すると、図１４のＸＶＩ−ＸＶＩ線断面に
対応した図１６に示すように、タングステン層１０の露
出していたパターン１６の部分では、タングステン層１
０の表面がさらに削られ、段差Δ₂ が形成される。これ
で段差Δ₁ ，Δ₂ の２段階の段差が形成されたことにな
る。

【００２８】このような２段階の段差Δ₁ ，Δ₂ を形成
した後、レジスト層１１，１５を除去する。すると、エ
ミッタ電極となる面と、ベース電極となる面と、コレク
タ電極となる面の３つの面がタングステン層１０の表面
に露出する。次に、蒸着法等により全面にアルミニュー
ム膜１７を段差部に被着しないような膜厚に形成する。
このアルミニューム膜１７は、タングステン層１０の主
面に垂直な方向から蒸着することで、エッチングに対す
るマスクとして機能する。図１７は、アルミニューム膜
１７を被着したところを断面で示しており、前記段差Δ
₁ （Δ₂ ）はアルミニューム膜１７の膜厚だけ差し引い
た極めて短い間隔で露出する。

【００２９】エッチングのマスクとして機能するアルミ
ニューム膜１７を形成した後、図１８に示すように、タ
ングステン層１０の主面に対して第１の斜め方向のエッ
チングを行う。このエッチングの向きは、図中断面に垂
直なエミッタからコレクタに向かう前記中心線ＥＣを１
つの座標軸とすると、その成分がない方向である。この
エッチングの方向は、例えば主面に対して図１７の断面
内の角度θ₁ とされる。すると、例えば段差Δ₁ のうち
一方の側１８では、エッチングの方向に段差部が対向す
ることになり、段差Δ₁ のうちの他方の側１９では、エ
ッチングの影になる。その結果、段差Δ₁ のうち一方の
側１８でのみ、主面に対して斜めの溝２０が形成され、
その溝１０はタングステン層１０の底部に至る。段差以
外の部分ではアルミニューム膜１７が被覆しているた
め、エッチングされない。

【００３０】次に、主面上、前記中心線ＥＣに対して対
称的であって角度θ₂ の斜め方向から第２の斜めエッチ
ングを行う。この第２の斜めエッチングは、段差Δ₁ の
うちの他方の前記側１９から進行し、前記側１８からは
進行しない。図１９に示すように、第２の斜めエッチン
グを行った結果、タングステン層１０には、主面に対し
て斜めの溝２１が形成される。段差以外の部分ではアル
ミニューム膜１７が被覆しているため、エッチングされ
ない。このような２回の斜めエッチングによって、溝２
０，２１がタングステン層１０内に形成され、タングス
テン層１０にはＸ字状の溝が得られる。これら溝２０，
２１によって、微小な段差を反映した微小な間隔でエミ
ッタ電極２２，ベース電極２３，コレクタ電極２４が分
離されることになり、２つの溝２０，２１が交差した部
分でエミッタ電極２２とコレクタ電極２４が対向する。

【００３１】このような２方向の斜め方向のエッチング
によるエミッタ電極２２，ベース電極２３，コレクタ電
極２４の分離を行った後、図２０に示すように，電極対
向部から離れた部分の角部２５をタングステン層１０の
主面から垂直な方向からエッチングして削る。以下、全
面に溝２０，２１を真空に封止するための絶縁膜等の形
成や電極の取り出し等を行って素子を完成する。

【００３２】上述のような製造工程を経ることで、極め
て短い間隔でエミッタ電極２２，ベース電極２３，コレ
クタ電極２４をタングステン層１０に形成することがで
き、得られる素子は前述の如き高性能のものとなる。特
に、本実施例では、段差と斜めエッチングを組み合わせ
ているため、レジストマスクの精度が十分に高くなくと
も微小な各電極間の距離を得ることができる。斜め方向
のエッチングは、２方向で良く、アルミニューム膜１７
も共通に使用できるため、その工程上も便宜である。

【００３３】なお、上述の実施例では、電極材料層をタ
ングステンとしたが、モリブデン等の他の高融点金属や
その他の金属等で電極材料層を構成することもできる。

【００３４】〔３次元化の例〕本実施例により製造され
る素子は、トランジスタとして非線形性を実現する部分
を多結晶とすることができる。このため図２１に例示す
るような３次元化が可能である。

【００３５】図２１に示すように、タングステン層３１
に前述の如きトランジスタ素子３０が形成される。トラ
ンジスタ素子３０は同一タングステン層３１に複数個形
成できる。このタングステン層３１は絶縁膜３２，３３
に挟まれてなり、トランジスタ素子３０の電極間は真空
に封止される。電源電圧Ｖccは導電層３４に供給され、
導電層３４は絶縁膜３２上に積層される。絶縁膜３２に
形成された導電部４０を介して電源電圧Ｖccが素子３０
に供給される。接地電圧は導電層３５に供給され、これ
も絶縁膜３３に形成された導電部４１を介してトランジ
スタ素子３０に供給される。導電層３４，絶縁膜３２，
タングステン層３１，絶縁膜３３，導電層３５は順に積
層されているが、図示のように同様な積層関係で、導電
層３５，絶縁膜３６，タングステン層３７，絶縁膜３
８，導電層３９を形成し、或いはこれに加えて同様の積
層関係でさらに素子を形成して、所要の３次元構造の素
子を得ることができる。

【００３６】このような構造とすることで、熱伝導性に
優れる導電層により高効率の放熱が可能であり、また、
素子が導電層に挟まれる構造のため、電磁波の遮蔽も良
好となる。なお、タングステン層には、トランジスタと
同時に、抵抗やキャパシタ等の他の素子も形成できる。

【００３７】

【発明の効果】本発明の真空マイクロエレクトロニクス
によるトランジスタの製造方法では、電極材料層の表面
に形成される段差に複数方向からの斜め方向のエッチン
グを施すことで、エミッタ、ベース、コレクタの各電極
が分離される。このため各電極間の距離は段差を反映し
てレジストパターンに影響されない微小距離とすること
ができ、その結果、高速動作が可能で、高ｇｍであり、
且つ低消費電力、低発熱、低電位差動作が可能な素子が
得られることになる。

【図面の簡単な説明】

【図１】本発明にかかるトランジスタの製造方法の一例
により製造されるトランジスタの素子構造を示す模式的
な斜視図

【図２】図１に示したトランジスタの平面図

【図３】前記トランジスタの断面を示すものであって図
２のＩＩＩ−ＩＩＩ線断面図

【図４】前記トランジスタの断面を示すものであって図
２のＩＶ−ＩＶ線断面図

【図５】前記トランジスタの断面を示すものであって図
２のＶ−Ｖ線断面図

【図６】前記トランジスタの断面を示すものであって図
２のＶＩ−ＶＩ線断面図

【図７】前記トランジスタの断面を示すものであって図
２のＶＩＩ−ＶＩＩ線断面図

【図８】前記トランジスタの断面を示すものであって図
２のＶＩＩＩ−ＶＩＩＩ線断面図

【図９】前記トランジスタの断面を示すものであって図
２のＩＸ−ＩＸ線断面図

【図１０】前記トランジスタの断面を示すものであって
図２のＸ−Ｘ線断面図

【図１１】前記トランジスタの断面を示すものであって
図２のＸＩ−ＸＩ線断面図

【図１２】本発明のトランジスタの製造方法の一例にお
ける最初のレジスト層のパターンを示す平面図

【図１３】本発明のトランジスタの製造方法の一例にお
ける図１２のＸＩＩＩ−ＸＩＩＩ線断面に対応した図で
あって段差Δ₁ を形成した工程までの工程断面図

【図１４】本発明のトランジスタの製造方法の一例にお
ける第２層目のレジスト層のパターンを示す平面図

【図１５】本発明のトランジスタの製造方法の一例にお
ける図１４のＸＶ−ＸＶ線断面に対応した図であって２
層のレジスト層を形成した工程までの工程断面図

【図１６】本発明のトランジスタの製造方法の一例にお
ける図１４のＸＶＩ−ＸＶＩ線断面に対応した図であっ
て段差Δ₂ を形成した工程までの工程断面図

【図１７】本発明のトランジスタの製造方法の一例にお
けるアルミニューム膜の形成工程までの工程断面図

【図１８】本発明のトランジスタの製造方法の一例にお
ける第１の斜め方向のエッチング工程までの工程断面図

【図１９】本発明のトランジスタの製造方法の一例にお
ける第２の斜め方向のエッチング工程までの工程断面図

【図２０】本発明のトランジスタの製造方法の一例にお
ける電極分離のためのエッチング工程までの平面図

【図２１】本発明にかかるトランジスタを３次元化構造
とした場合の素子の模式的な斜視図

【符号の説明】

１，１０…タングステン層 ２，２２…エミッタ電極 ３，２３…ベース電極 ４，２４…コレクタ電極 ５，６，２０，２１…溝 ７…交差部 １１，１５…レジスト層 １７…アルミニューム膜

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 エミッタから放出された電子を真空中で
   走行させてコレクタに到達させ、前記コレクタへの前記
   電子の到達をベースにより制御する真空マイクロエレク
   トロニクスによるトランジスタの製造方法において、電
   極材料層の表面に段差を形成する工程と、前記段差を形
   成した電極材料層の表面であって該電極材料層の主面と
   平行な面にマスクを形成する工程と、前記マスクを用い
   ながら前記電極材料層の主面に対して複数の斜め方向か
   らエッチングする工程とを有することを特徴とする真空
   マイクロエレクトロニクスによるトランジスタの製造方
   法。