JPH01286355A - 薄膜抵抗素子 - Google Patents
薄膜抵抗素子Info
- Publication number
- JPH01286355A JPH01286355A JP63116102A JP11610288A JPH01286355A JP H01286355 A JPH01286355 A JP H01286355A JP 63116102 A JP63116102 A JP 63116102A JP 11610288 A JP11610288 A JP 11610288A JP H01286355 A JPH01286355 A JP H01286355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- pattern
- resistance element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁膜上に形成した薄膜抵抗素子の形状に関
する。
する。
従来、薄膜抵抗素子は平坦な絶縁膜上に形成され、抵抗
用薄膜の膜厚と材料によって決まる面積抵抗から、平面
パターンの長さと幅の比をきめて所定の抵抗値を実現す
るパターンを形成していた。
用薄膜の膜厚と材料によって決まる面積抵抗から、平面
パターンの長さと幅の比をきめて所定の抵抗値を実現す
るパターンを形成していた。
上述した従来の薄膜抵抗素子では、高抵抗を実現する場
合、抵抗パターンの長さと幅の比を大きくする必要があ
る。抵抗パターンの長さと幅の比を大きくする方法とし
ては、パターン幅を細くする事が考えられるが、電流容
量やパターン精度の点から限界がある。したがって通常
はパターン長を長くする事により所望の高抵抗値を実現
している。しかしながら、パターン長を長くすることは
それだけ広い面積を必要とするので、半導体集積回路装
置等においては集植度の点で非常に不利となる。
合、抵抗パターンの長さと幅の比を大きくする必要があ
る。抵抗パターンの長さと幅の比を大きくする方法とし
ては、パターン幅を細くする事が考えられるが、電流容
量やパターン精度の点から限界がある。したがって通常
はパターン長を長くする事により所望の高抵抗値を実現
している。しかしながら、パターン長を長くすることは
それだけ広い面積を必要とするので、半導体集積回路装
置等においては集植度の点で非常に不利となる。
本発明の目的は、上記の欠点を除去して、広い面積を必
要とせず、高抵抗値をうることのできる薄膜抵抗素子を
提供することにある。
要とせず、高抵抗値をうることのできる薄膜抵抗素子を
提供することにある。
本発明の薄膜抵抗素子は、下地絶縁膜が経路上に凹凸部
を有し、該凹部の対向する側面に形成した薄膜が互いに
接触しないように、凹部径・膜厚を設定してなるもので
ある。
を有し、該凹部の対向する側面に形成した薄膜が互いに
接触しないように、凹部径・膜厚を設定してなるもので
ある。
、〔作用〕
薄膜抵抗素子の実効的長さが、凹凸部を設けることによ
り長くなる。しかも投影平面では、面積的に絶縁膜が平
坦な場合と同じになしうる。
り長くなる。しかも投影平面では、面積的に絶縁膜が平
坦な場合と同じになしうる。
以下、図面を参照して、本発明の実施例につき説明する
。第１図（ａ）は第１実施例の平面パターン図であり、
同図（ｂ）はＡ−Ａ’線断面図である。
。第１図（ａ）は第１実施例の平面パターン図であり、
同図（ｂ）はＡ−Ａ’線断面図である。
薄膜抵抗素子は、シリコン基板３上に積層したシリコン
窒化膜４上に、線状のポリシリコン抵抗パターン１とし
て形成されている。シリコン窒化膜４は経路上に、経路
に対して直角になる四部２が設けられ、第１図（ｂ）に
示すように、ポリシリコン膜５が凹部２の側面および底
面をおおって、この四部２内にも電流経路が形成される
。したがって、薄膜抵抗素子のシリコン基板３に対する
投影平面として、平坦な絶縁膜上に形成した薄膜抵抗素
子と同一の長さであっても、実効的な経路長が長くなる
。これによって幅を格段と狭くしないでも、高抵抗値を
うることができる。
窒化膜４上に、線状のポリシリコン抵抗パターン１とし
て形成されている。シリコン窒化膜４は経路上に、経路
に対して直角になる四部２が設けられ、第１図（ｂ）に
示すように、ポリシリコン膜５が凹部２の側面および底
面をおおって、この四部２内にも電流経路が形成される
。したがって、薄膜抵抗素子のシリコン基板３に対する
投影平面として、平坦な絶縁膜上に形成した薄膜抵抗素
子と同一の長さであっても、実効的な経路長が長くなる
。これによって幅を格段と狭くしないでも、高抵抗値を
うることができる。
本実施例では、例えばシリコン基板３上に厚さ３ｇｍの
シリコン窒化膜４をＣＶＤ法により全面に被着形成後、
リアクティブイオンエツチング法によりシリコン窒化膜
４に深さ２７１ｍの溝を作り不純物としてリンを含有す
る厚さ０．５ｐｍのポリシリコン膜５をパターニングす
ることにより実現する事ができる。この場合ポリシリコ
ン膜５の投影平面上の長さを１４ＪＬｍとして第１図（
ａ）（ｂ）に示す様にシリコン窒化膜４の四部２を３箇
所設けることによりポリシリコン抵抗パターン１の実効
長は２３ルｍとなり、平坦な絶縁膜上に形成された抵抗
パターンの約１．６倍の長さとなる。したがって、同−
面積で従来技術の１．６倍の抵抗が実現できる。ポリシ
リコン膜５の幅を２ｇｍ、面積抵抗を４０Ω／口とする
と、従来技術では２８０Ωであった抵抗が４６０Ωとす
る事ができる。抵抗値は、シリコン窒化膜４の四部２の
数を増加するに従い増加させる事ができる。
シリコン窒化膜４をＣＶＤ法により全面に被着形成後、
リアクティブイオンエツチング法によりシリコン窒化膜
４に深さ２７１ｍの溝を作り不純物としてリンを含有す
る厚さ０．５ｐｍのポリシリコン膜５をパターニングす
ることにより実現する事ができる。この場合ポリシリコ
ン膜５の投影平面上の長さを１４ＪＬｍとして第１図（
ａ）（ｂ）に示す様にシリコン窒化膜４の四部２を３箇
所設けることによりポリシリコン抵抗パターン１の実効
長は２３ルｍとなり、平坦な絶縁膜上に形成された抵抗
パターンの約１．６倍の長さとなる。したがって、同−
面積で従来技術の１．６倍の抵抗が実現できる。ポリシ
リコン膜５の幅を２ｇｍ、面積抵抗を４０Ω／口とする
と、従来技術では２８０Ωであった抵抗が４６０Ωとす
る事ができる。抵抗値は、シリコン窒化膜４の四部２の
数を増加するに従い増加させる事ができる。
なお、四部において、四部の側面に形成されたポリシリ
コン膜が互いに接触すれば、実効長のこの部分の増大は
なくなる。したがって、膜厚・凹部の径を上記の接触が
ないように定めることはいうまでもない。
コン膜が互いに接触すれば、実効長のこの部分の増大は
なくなる。したがって、膜厚・凹部の径を上記の接触が
ないように定めることはいうまでもない。
次に第２実施例につき説明する。第２図（ａ）は平面パ
ターン図であり、同１ｆｆｌ（ｂ）はＢ−Ｂ’線断面図
である。
ターン図であり、同１ｆｆｌ（ｂ）はＢ−Ｂ’線断面図
である。
本実施例ではシリコンクロム抵抗パターン６に対してシ
リコン酸化膜凸部７が直交するように形成されている。
リコン酸化膜凸部７が直交するように形成されている。
シリコン酸化膜凸部７にはさまれた部分および電極端部
とが凹部を形成する。このような形状の製作は、例えば
第２図（ｂ）に示すようにシリコン基板８上に熱酸化に
よりシリコン酸化膜９を厚さ２ＪＬｍ形成後、厚さ２７
ｐｍのポリシリコン１０をリアクティブイオンエツチン
グ法によりパターニングして、熱酸化を実施する事によ
り厚さ０．ＩＩＬｍのシリコン酸化膜１１を形成し、そ
の後厚さ０．３ｇｍのシリコンクロム膜１２をパターニ
ングする事により実現できる。
とが凹部を形成する。このような形状の製作は、例えば
第２図（ｂ）に示すようにシリコン基板８上に熱酸化に
よりシリコン酸化膜９を厚さ２ＪＬｍ形成後、厚さ２７
ｐｍのポリシリコン１０をリアクティブイオンエツチン
グ法によりパターニングして、熱酸化を実施する事によ
り厚さ０．ＩＩＬｍのシリコン酸化膜１１を形成し、そ
の後厚さ０．３ｇｍのシリコンクロム膜１２をパターニ
ングする事により実現できる。
本実施例の場合も、第１実施例と同様にシリコンクロム
抵抗パターン６の投影平面上のパターンの長さを１４１
Ｌｍとすると、第２図（ｂ）に示すようにシリコン酸化
膜凸部７を３箇所形成することにより実効長は２５７ｈ
ｍとなり平坦な絶縁膜上に形成された抵抗パターンの約
１．８倍の長さとなる。したがって、同一面積で従来技
術の１．８倍の抵抗が実現できる。
抵抗パターン６の投影平面上のパターンの長さを１４１
Ｌｍとすると、第２図（ｂ）に示すようにシリコン酸化
膜凸部７を３箇所形成することにより実効長は２５７ｈ
ｍとなり平坦な絶縁膜上に形成された抵抗パターンの約
１．８倍の長さとなる。したがって、同一面積で従来技
術の１．８倍の抵抗が実現できる。
なお、第１および第２の実施例ではシリコン基板上での
例について述べたが、これに限定するものではなくガリ
ウム・ヒ素基板や各種絶縁基板でも実現可能であり、薄
膜抵抗・絶縁膜についても栓々の材料について本発明の
要旨を逸脱しない範囲で適用可部である。
例について述べたが、これに限定するものではなくガリ
ウム・ヒ素基板や各種絶縁基板でも実現可能であり、薄
膜抵抗・絶縁膜についても栓々の材料について本発明の
要旨を逸脱しない範囲で適用可部である。
以上、説明したように、本発明ではＦ！膜抵抗素子の下
地絶縁膜に、凹凸部を設け、抵抗パターンの経路が凹部
内にも形成されるようにすることで、経路の実効長を増
大させる。これによって、基板面積として少ない面積で
高抵抗を実現することができるので、半導体集積回路等
における集積度向上に多大な効果を発揮する。
地絶縁膜に、凹凸部を設け、抵抗パターンの経路が凹部
内にも形成されるようにすることで、経路の実効長を増
大させる。これによって、基板面積として少ない面積で
高抵抗を実現することができるので、半導体集積回路等
における集積度向上に多大な効果を発揮する。
第１図は本発明の第１実施例の平面パターン図および断
面図、第２図は第２実施例の平面パターン図および断面
図である。 ｌ・・・ポリシリコン抵抗パターン、 ２・・・（シリコン窒化膜）凹部、 ５・・・ポリシリコン膜、 ６・・・シリコンクロム抵抗パターン、７・・・シリコ
ン酸化膜凸部、 １０・・・ポリシリコン、 １１・・・シリコン酸化膜。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋第１図 第２図
面図、第２図は第２実施例の平面パターン図および断面
図である。 ｌ・・・ポリシリコン抵抗パターン、 ２・・・（シリコン窒化膜）凹部、 ５・・・ポリシリコン膜、 ６・・・シリコンクロム抵抗パターン、７・・・シリコ
ン酸化膜凸部、 １０・・・ポリシリコン、 １１・・・シリコン酸化膜。 特許出願人 日本電気株式会社 代理人 弁理士 内 原 晋第１図 第２図
Claims (1)
- 絶縁膜上に形成した線状の薄膜抵抗素子において、下
地絶縁膜が経路上に凹凸部を有し、該凹部の対向する側
面に形成した薄膜が互いに接触しないように、凹部径・
膜厚を設定してなることを特徴とする薄膜抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116102A JPH01286355A (ja) | 1988-05-12 | 1988-05-12 | 薄膜抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116102A JPH01286355A (ja) | 1988-05-12 | 1988-05-12 | 薄膜抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286355A true JPH01286355A (ja) | 1989-11-17 |
Family
ID=14678748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116102A Pending JPH01286355A (ja) | 1988-05-12 | 1988-05-12 | 薄膜抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286355A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| JP2005303051A (ja) * | 2004-04-13 | 2005-10-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
-
1988
- 1988-05-12 JP JP63116102A patent/JPH01286355A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818011A (ja) * | 1994-04-25 | 1996-01-19 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| JP2005303051A (ja) * | 2004-04-13 | 2005-10-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01286355A (ja) | 薄膜抵抗素子 | |
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JPH03124047A (ja) | 集積回路装置 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH01152756A (ja) | 半導体集積回路装置 | |
| JPS60227459A (ja) | 集積回路装置 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JPS60192329A (ja) | 半導体装置の製造方法 | |
| JPH0132363Y2 (ja) | ||
| JPH01296656A (ja) | 半導体装置 | |
| JPH01168051A (ja) | 半導体装置の製造方法 | |
| JPS63169058A (ja) | 薄膜集積回路 | |
| JPH0478177B2 (ja) | ||
| JP3042011B2 (ja) | 真空マイクロエレクトロニクスによるトランジスタの製造方法 | |
| JPS59195859A (ja) | 半導体装置の製造方法 | |
| JPS6149455A (ja) | 集積回路装置 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPH0729711A (ja) | 抵抗の形成方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS61112378A (ja) | 半導体装置の製造方法 | |
| JPS6211795B2 (ja) | ||
| JPS6214102B2 (ja) | ||
| JPH09232117A (ja) | 半導体装置 | |
| JPH06310661A (ja) | 半導体集積回路装置 |