JP3140865B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3140865B2 JP3140865B2 JP04291774A JP29177492A JP3140865B2 JP 3140865 B2 JP3140865 B2 JP 3140865B2 JP 04291774 A JP04291774 A JP 04291774A JP 29177492 A JP29177492 A JP 29177492A JP 3140865 B2 JP3140865 B2 JP 3140865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- digital data
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばデジタルデータ
信号を受信して元のデジタルデータを再生する信号受信
装置に係わり、特に、この信号受信装置に組込むことに
よって複数種類のクロック再生を可能とするクロック再
生回路に関する。
信号を受信して元のデジタルデータを再生する信号受信
装置に係わり、特に、この信号受信装置に組込むことに
よって複数種類のクロック再生を可能とするクロック再
生回路に関する。
【０００２】
【従来の技術】例えばデジタルデータを伝送する場合、
このデジタルデータを２値化符号列に変換して、この２
値化符号列を、経済的及び伝送エラーの発生率等を考慮
して、ＮＲＺ信号に変換して送信する場合が多い。そし
て、このデジタルデータ信号の伝送速度、すなわち、ビ
ット伝送速度（ビット・トランスファー・レイト）Ｖは
ＣＣＩＴＴ（国際電信電話諮問委員会）によって、ＩＳ
ＤＮにおいては、ＳＤＨ（同期デジタルハイアラーキ）
インタフェース速度として規定されている。
このデジタルデータを２値化符号列に変換して、この２
値化符号列を、経済的及び伝送エラーの発生率等を考慮
して、ＮＲＺ信号に変換して送信する場合が多い。そし
て、このデジタルデータ信号の伝送速度、すなわち、ビ
ット伝送速度（ビット・トランスファー・レイト）Ｖは
ＣＣＩＴＴ（国際電信電話諮問委員会）によって、ＩＳ
ＤＮにおいては、ＳＤＨ（同期デジタルハイアラーキ）
インタフェース速度として規定されている。
【０００３】例えば、ＳＴＭ−０においてはビット伝送
速度Ｖ＝51.84 Ｍb/s であり、ＳＴＭ−１ではＶ＝155.
52Ｍb/s 、ＳＴＭ−４ではＶ＝622.080 Ｍb/s 、ＳＴＭ
−１６ではＶ＝2488.32 Ｍb/s 、ＳＴＭ−６４ではＶ＝
9.95328 Ｇb/s である。
速度Ｖ＝51.84 Ｍb/s であり、ＳＴＭ−１ではＶ＝155.
52Ｍb/s 、ＳＴＭ−４ではＶ＝622.080 Ｍb/s 、ＳＴＭ
−１６ではＶ＝2488.32 Ｍb/s 、ＳＴＭ−６４ではＶ＝
9.95328 Ｇb/s である。
【０００４】したがって、各局相互間を接続する光ファ
イバケーブル等の伝送路には上述したいずれかのビット
伝送速度Ｖを有したデジタルデータ信号が伝送される。
イバケーブル等の伝送路には上述したいずれかのビット
伝送速度Ｖを有したデジタルデータ信号が伝送される。
【０００５】また、伝送路を伝送されるデジタルデータ
信号を受信する信号受信装置においては、デジタルデー
タ信号に含まれるデジタルデータを正確に再生するため
に各ビットデータの区切りを示すクロック信号を受信し
たデジタルデータ信号から再生する必要がある。
信号を受信する信号受信装置においては、デジタルデー
タ信号に含まれるデジタルデータを正確に再生するため
に各ビットデータの区切りを示すクロック信号を受信し
たデジタルデータ信号から再生する必要がある。
【０００６】図１０は一般的なクロック信号再生回路を
示すブロック図である。入力端子１へ入力された例えば
ＮＲＺ符号化されたデジタルデータ信号ａはＮＲＺ／Ｒ
Ｚ変換回路２において、ＲＺ信号ｂに変換される。ＲＺ
信号ｂは次のバンドパスフィルタ３へ入力される。バン
ドパスフィルタ３の通過中心周波数ｆ0 は入力端子１に
印加されるデジタルデータ信号ａのビット伝送速度Ｖに
対応した周波数ｆC に設定されている。したがって、バ
ンドパスフィルタ３はＲＺ信号ｂのうちの周波数ｆ0 近
傍の周波数成分のみを通過させる。バンドパスフィルタ
３から出力された周波数ｆ0 （＝ｆC ）の正弦波信号ｃ
は波形整形回路４へ入力される。波形整形回路４は入力
した正弦波信号ｃの波形を例えば矩形波に整形して再生
クロック信号ｄとして出力端子５から出力する。
示すブロック図である。入力端子１へ入力された例えば
ＮＲＺ符号化されたデジタルデータ信号ａはＮＲＺ／Ｒ
Ｚ変換回路２において、ＲＺ信号ｂに変換される。ＲＺ
信号ｂは次のバンドパスフィルタ３へ入力される。バン
ドパスフィルタ３の通過中心周波数ｆ0 は入力端子１に
印加されるデジタルデータ信号ａのビット伝送速度Ｖに
対応した周波数ｆC に設定されている。したがって、バ
ンドパスフィルタ３はＲＺ信号ｂのうちの周波数ｆ0 近
傍の周波数成分のみを通過させる。バンドパスフィルタ
３から出力された周波数ｆ0 （＝ｆC ）の正弦波信号ｃ
は波形整形回路４へ入力される。波形整形回路４は入力
した正弦波信号ｃの波形を例えば矩形波に整形して再生
クロック信号ｄとして出力端子５から出力する。
【０００７】なお、ＮＲＺ／ＲＺ変換回路２はＮＲＺ信
号からビット伝送速度Ｖに対応した周波数ｆC を抽出す
る回路であり、入力されたデジタルデータ信号ａが最初
からＲＺ信号である場合は、このＮＲＺ／ＲＺ変換回路
２は不要である。
号からビット伝送速度Ｖに対応した周波数ｆC を抽出す
る回路であり、入力されたデジタルデータ信号ａが最初
からＲＺ信号である場合は、このＮＲＺ／ＲＺ変換回路
２は不要である。
【０００８】
【発明が解決しようとする課題】しかしながら、図１０
に示すクロック再生回路においてもまだ解消すべき次の
ような課題かあった。
に示すクロック再生回路においてもまだ解消すべき次の
ような課題かあった。
【０００９】前述したように、バンドパスフィルタ３の
通過中心周波数ｆC は固定値であるので、当然この通過
中心周波数ｆC に一致する周波数に対応するビット伝送
速度Ｖを有したデジタルデータ信号ａのみしかこのクロ
ック再生回路を用いてクロック再生を行えない。
通過中心周波数ｆC は固定値であるので、当然この通過
中心周波数ｆC に一致する周波数に対応するビット伝送
速度Ｖを有したデジタルデータ信号ａのみしかこのクロ
ック再生回路を用いてクロック再生を行えない。
【００１０】一方、前述したＩＳＤＮにおける局相互間
の伝送路においては、例えば日本，北米，欧州等の地域
によって、また、局相互間の伝送情報の密度の程度によ
って、伝送されるデジタルデータ信号のビット伝送速度
Ｖが異なる。
の伝送路においては、例えば日本，北米，欧州等の地域
によって、また、局相互間の伝送情報の密度の程度によ
って、伝送されるデジタルデータ信号のビット伝送速度
Ｖが異なる。
【００１１】したがって、例えば１台の信号受信装置で
それぞれビット伝送速度Ｖが異なる複数種類のデジタル
データ信号ａを受信するには、通過中心周波数ｆ0 が各
ビット伝送速度Ｖに対応したバンドパスフィルタが組込
まれた複数のクロック再生回路を予め信号受信装置内に
組込んでおく必要がある。その結果、信号受信装置の構
成が複雑化するのみならず、製造費が上昇する。
それぞれビット伝送速度Ｖが異なる複数種類のデジタル
データ信号ａを受信するには、通過中心周波数ｆ0 が各
ビット伝送速度Ｖに対応したバンドパスフィルタが組込
まれた複数のクロック再生回路を予め信号受信装置内に
組込んでおく必要がある。その結果、信号受信装置の構
成が複雑化するのみならず、製造費が上昇する。
【００１２】さらに、新たに局相互間に伝送路を敷設し
た場合や、新たな送信機を設置した場合に等において
は、伝送路上を伝送されるデジタルデータ信号の信号品
質を試験する必要がある。この場合、伝送されるデジタ
ルデータ信号のビット伝送速度Ｖが前述した規定された
ビット伝送速度Ｖに対して多少ずれる場合もある。この
ような場合においても、受信したデジタルデータ信号か
らデジタルデータを再生するためにはクロック信号を再
生する必要がある。
た場合や、新たな送信機を設置した場合に等において
は、伝送路上を伝送されるデジタルデータ信号の信号品
質を試験する必要がある。この場合、伝送されるデジタ
ルデータ信号のビット伝送速度Ｖが前述した規定された
ビット伝送速度Ｖに対して多少ずれる場合もある。この
ような場合においても、受信したデジタルデータ信号か
らデジタルデータを再生するためにはクロック信号を再
生する必要がある。
【００１３】しかし、図１０に示すように、バンドパス
フィルタ３の通過中心周波数ｆ0 が固定であれば、受信
したデジタルデータ信号のビット伝送速度Ｖが変動した
場合には、正確なクロック信号を再生できない問題が生
じる。
フィルタ３の通過中心周波数ｆ0 が固定であれば、受信
したデジタルデータ信号のビット伝送速度Ｖが変動した
場合には、正確なクロック信号を再生できない問題が生
じる。
【００１４】
【００１５】本発明はこのような事情に鑑みてなされた
ものであり、簡単な分周器を付加することによって通過
中心周波数が固定された１台のバンドパスフィルタでも
って、ビット伝送速度が異なる複数種類のデジタルデー
タ信号のクロック信号を再生できるクロック再生回路を
提供することを目的とする。
ものであり、簡単な分周器を付加することによって通過
中心周波数が固定された１台のバンドパスフィルタでも
って、ビット伝送速度が異なる複数種類のデジタルデー
タ信号のクロック信号を再生できるクロック再生回路を
提供することを目的とする。
【００１６】
【００１７】
【課題を解決するための手段】上記課題を解消するため
に、本発明は、ビット伝送速度が互いに整数倍の関係を
有する複数種類のデジタルデータ信号が択一的に入力さ
れ、入力されたデジタルデータ信号からクロック信号を
再生するクロック再生回路において、入力されたデジタ
ルデータ信号が印加され、通過中心周波数が各デジタル
データ信号のうちの最大ビット伝送速度に対応する最大
周波数に設定されたバンドパスフィルタと、このバンド
パスフィルタから出力された出力信号の出力周波数を分
周してクロック信号として出力する分周器と、分周器の
分周比を、外部から指定された入力デジタルデータ信号
のビット伝送速度の最大ビット伝送速度に対する比に設
定する分周比設定器とを備えている。
に、本発明は、ビット伝送速度が互いに整数倍の関係を
有する複数種類のデジタルデータ信号が択一的に入力さ
れ、入力されたデジタルデータ信号からクロック信号を
再生するクロック再生回路において、入力されたデジタ
ルデータ信号が印加され、通過中心周波数が各デジタル
データ信号のうちの最大ビット伝送速度に対応する最大
周波数に設定されたバンドパスフィルタと、このバンド
パスフィルタから出力された出力信号の出力周波数を分
周してクロック信号として出力する分周器と、分周器の
分周比を、外部から指定された入力デジタルデータ信号
のビット伝送速度の最大ビット伝送速度に対する比に設
定する分周比設定器とを備えている。
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【作用】このように構成されたクロック再生回路の動作
原理を説明する。
原理を説明する。
【００２４】一般に、テシタルデータ信号はビット伝送
速度Ｖに対応する周波数ｆC の周波数成分の他に、この
周波数ｆC の２倍，３倍，４倍，５倍，…，等の整数倍
の周波数（Ｎ・ｆC ）の周波数成分を含む。
速度Ｖに対応する周波数ｆC の周波数成分の他に、この
周波数ｆC の２倍，３倍，４倍，５倍，…，等の整数倍
の周波数（Ｎ・ｆC ）の周波数成分を含む。
【００２５】したがって、たとえバンドパスフィルタの
通過中心周波数ｆ0 が入力されたデジタルデータ信号の
ビット伝送速度Ｖに対応する周波数ｆC に一致していな
くとも、周波数ｆC の整数倍の周波数に一致していれ
ば、その整数倍の周波数成分がバンドパスフィルタから
出力される。したがって、この出力信号の周波数を前記
整数倍で分周することによって、ビット伝送速度Ｖに対
応した周波数ｆC を有するクロック信号が得られる。
通過中心周波数ｆ0 が入力されたデジタルデータ信号の
ビット伝送速度Ｖに対応する周波数ｆC に一致していな
くとも、周波数ｆC の整数倍の周波数に一致していれ
ば、その整数倍の周波数成分がバンドパスフィルタから
出力される。したがって、この出力信号の周波数を前記
整数倍で分周することによって、ビット伝送速度Ｖに対
応した周波数ｆC を有するクロック信号が得られる。
【００２６】この発明においては、バンドパスフィルタ
の通過中心周波数ｆ0 を入力されるデジタルデータ信号
のうちの最大ビット伝送速度に対応する最大周波数に設
定している。そして、分周器の分周比を今回入力するデ
ジタルデータ信号のビット伝送速度の最大ビット伝送速
度に対する比に設定することによって、１台のクロック
再生回路でもってビット伝送速度が異なる複数種類のテ
ジタルデータ信号のクロック信号を再生できる。
の通過中心周波数ｆ0 を入力されるデジタルデータ信号
のうちの最大ビット伝送速度に対応する最大周波数に設
定している。そして、分周器の分周比を今回入力するデ
ジタルデータ信号のビット伝送速度の最大ビット伝送速
度に対する比に設定することによって、１台のクロック
再生回路でもってビット伝送速度が異なる複数種類のテ
ジタルデータ信号のクロック信号を再生できる。
【００２７】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。
る。
【００２８】図１は実施例のフィルタ装置の概略構成を
示すブロック図である。入力端子１１へ印加されたデジ
タルデータ信号ａ1 は信号変換回路１２へ入力される。
信号変換回路１２は、例えば図２（ａ）に示すように、
遅延回路１２ａと排他的論理和ゲート１２ｂとで構成さ
れている。排他的論理和ゲート１２ｂは入力されたデジ
タルデータ信号ａ1 と微小時間遅延されたデジタルデー
タ信号ａ1 との排他的論理和信号を出力する。したがっ
て、例えば入力デジタルデータ信号ａ1 が図２（ｂ）に
示すようにＮＲＺ信号の場合、出力信号は例えばＲＺ信
号等のビット伝送速度Ｖに対応する周波数ｆC 成分を多
く含むデジタルデータ信号ｂ1 となる。
示すブロック図である。入力端子１１へ印加されたデジ
タルデータ信号ａ1 は信号変換回路１２へ入力される。
信号変換回路１２は、例えば図２（ａ）に示すように、
遅延回路１２ａと排他的論理和ゲート１２ｂとで構成さ
れている。排他的論理和ゲート１２ｂは入力されたデジ
タルデータ信号ａ1 と微小時間遅延されたデジタルデー
タ信号ａ1 との排他的論理和信号を出力する。したがっ
て、例えば入力デジタルデータ信号ａ1 が図２（ｂ）に
示すようにＮＲＺ信号の場合、出力信号は例えばＲＺ信
号等のビット伝送速度Ｖに対応する周波数ｆC 成分を多
く含むデジタルデータ信号ｂ1 となる。
【００２９】信号変換回路１２から出力された周波数ｆ
C 成分を多く含むデジタルデータ信号ｂ1 は次のバンド
パスフィルタ１３へ入力される。このバンドパスフィル
タ１３は例えばＹＩＧチューンド・フィルタで構成され
ており、図３に示すように、通過中心周波数ｆ0 が制御
端子Ｇに印加されている印加電圧ＥG にほぼ正比例して
変化する。したがって、バンドパスフィルタ１３から出
力される出力信号ｃ1は通過中心周波数ｆ0 の単一周波
数を有する正弦波信号である。
C 成分を多く含むデジタルデータ信号ｂ1 は次のバンド
パスフィルタ１３へ入力される。このバンドパスフィル
タ１３は例えばＹＩＧチューンド・フィルタで構成され
ており、図３に示すように、通過中心周波数ｆ0 が制御
端子Ｇに印加されている印加電圧ＥG にほぼ正比例して
変化する。したがって、バンドパスフィルタ１３から出
力される出力信号ｃ1は通過中心周波数ｆ0 の単一周波
数を有する正弦波信号である。
【００３０】バンドパスフィルタ１３から出力された出
力信号ｃ1 は次の波形整形回路１４へ入力される。波形
整形回路１４は入力された正弦波形を有する出力信号ｃ
1 を矩形波に整形して再生クロック信号ｄ1 として出力
端子１５から出力する。
力信号ｃ1 は次の波形整形回路１４へ入力される。波形
整形回路１４は入力された正弦波形を有する出力信号ｃ
1 を矩形波に整形して再生クロック信号ｄ1 として出力
端子１５から出力する。
【００３１】また、バンドパスフィルタ１３から出力さ
れた出力信号ｃ1 はパワー検出回路１６へも入力され
る。パワー検出回路１６は、図５に示すように、抵抗１
６ａとコンデンサ１６ｂとで構成されており、入力した
出力信号ｃ1 の電力値を検出して電力値に対応する信号
レベルを有する検出信号ｅをゲイン調整用のバッファ１
６ｃを介して次の帰還制御回路１７へ送出する。
れた出力信号ｃ1 はパワー検出回路１６へも入力され
る。パワー検出回路１６は、図５に示すように、抵抗１
６ａとコンデンサ１６ｂとで構成されており、入力した
出力信号ｃ1 の電力値を検出して電力値に対応する信号
レベルを有する検出信号ｅをゲイン調整用のバッファ１
６ｃを介して次の帰還制御回路１７へ送出する。
【００３２】帰還制御回路１７から出力された直流バイ
アス電圧Ｅb は加算器１８へ印加される。加算器１８
は、図５に示すように、入力抵抗１８ａとバッファアン
プ１８ｂと帰還抵抗１８ｃとで構成されている。そし
て、この加算器１８には、前記直流バイアス電圧Ｅb 以
外に、設定器１９から直流の設定電圧Ｅs が印加され
る。この設定器１９内には、入力端子１１に入力される
デジタルデータ信号ａ1 の種類によって定まるビット伝
送速度Ｖに対応する複数種類の設定電圧Ｅs が準備され
ている。そして、操作者がデジタルデータ信号ａ1 の種
類を指定すると、この種類に対応した設定電圧Ｅs が設
定器１９から出力される。
アス電圧Ｅb は加算器１８へ印加される。加算器１８
は、図５に示すように、入力抵抗１８ａとバッファアン
プ１８ｂと帰還抵抗１８ｃとで構成されている。そし
て、この加算器１８には、前記直流バイアス電圧Ｅb 以
外に、設定器１９から直流の設定電圧Ｅs が印加され
る。この設定器１９内には、入力端子１１に入力される
デジタルデータ信号ａ1 の種類によって定まるビット伝
送速度Ｖに対応する複数種類の設定電圧Ｅs が準備され
ている。そして、操作者がデジタルデータ信号ａ1 の種
類を指定すると、この種類に対応した設定電圧Ｅs が設
定器１９から出力される。
【００３３】さらに、発振器２０は一定周波数ｆS ，一
定振幅Ａｓを有する矩形波信号ｇを加算器１８へ印加す
る。加算器１８へ入力された矩形波信号ｇは減衰器１８
ｄで信号レベルが調整されたのち、直流遮断用のコンデ
ンサ１８ｅを介してバッファアンプ１８ｂに印加され
る。したがって、この加算器１８は印加された直流バイ
アス電圧Ｅb ，設定電圧Ｅs 及び矩形波信号ｇを加算し
て制御電圧ＥG としてバンドパスフィルタ１３の制御端
子Ｇへ印加する。
定振幅Ａｓを有する矩形波信号ｇを加算器１８へ印加す
る。加算器１８へ入力された矩形波信号ｇは減衰器１８
ｄで信号レベルが調整されたのち、直流遮断用のコンデ
ンサ１８ｅを介してバッファアンプ１８ｂに印加され
る。したがって、この加算器１８は印加された直流バイ
アス電圧Ｅb ，設定電圧Ｅs 及び矩形波信号ｇを加算し
て制御電圧ＥG としてバンドパスフィルタ１３の制御端
子Ｇへ印加する。
【００３４】帰還制御回路１７は、図５に示すように、
位相検出回路２１とローパスフィルタ２２と差動増幅器
２３とで構成されている。
位相検出回路２１とローパスフィルタ２２と差動増幅器
２３とで構成されている。
【００３５】位相検出回路２１は、図示するように、発
振器２０から出力される矩形波信号ｇの周波数ｆS で切
換動作するアナログスイッチ２１ａ、入力抵抗２１ｂ，
２１ｃ、接地抵抗２１ｄ、バッファアンプ２１ｅと帰還
抵抗２１ｆとで構成されている。パワー検出器１６から
入力された検出信号ｅはアナログスイッチ２１ａによっ
て矩形波信号ｇの周波数ｆS で交互にサンプリングされ
てそれぞれバッファアンプ２１ｅの（−）側端子及び
（＋）側端子へ入力される。
振器２０から出力される矩形波信号ｇの周波数ｆS で切
換動作するアナログスイッチ２１ａ、入力抵抗２１ｂ，
２１ｃ、接地抵抗２１ｄ、バッファアンプ２１ｅと帰還
抵抗２１ｆとで構成されている。パワー検出器１６から
入力された検出信号ｅはアナログスイッチ２１ａによっ
て矩形波信号ｇの周波数ｆS で交互にサンプリングされ
てそれぞれバッファアンプ２１ｅの（−）側端子及び
（＋）側端子へ入力される。
【００３６】したがって、検出信号ｅにおける矩形波信
号ｇのＨ（ハイ）レベル期間に対応する部分はバッファ
アンプ２１ｅの（−）側端子へ入力され、検出信号ｅに
おける矩形波信号ｇのＬ（ロー）レベル期間に対応する
部分はバッファアンプ２１ｅの（＋）側端子へ入力され
る。その結果、この位相検出回路２１の出力信号ｈは、
図６のタイムチャートに示すように、検出信号ｅにおけ
る矩形波信号ｇのＨレベル期間の信号値は符号判定され
て（−）値Ｅe-となり、検出信号ｅにおける矩形波信号
ｇのＬレベル期間の信号値はそのまま（＋）値Ｅe+とな
る。
号ｇのＨ（ハイ）レベル期間に対応する部分はバッファ
アンプ２１ｅの（−）側端子へ入力され、検出信号ｅに
おける矩形波信号ｇのＬ（ロー）レベル期間に対応する
部分はバッファアンプ２１ｅの（＋）側端子へ入力され
る。その結果、この位相検出回路２１の出力信号ｈは、
図６のタイムチャートに示すように、検出信号ｅにおけ
る矩形波信号ｇのＨレベル期間の信号値は符号判定され
て（−）値Ｅe-となり、検出信号ｅにおける矩形波信号
ｇのＬレベル期間の信号値はそのまま（＋）値Ｅe+とな
る。
【００３７】位相検出回路２１の出力信号ｈは次のロー
パスフィルタ２２へ入力される。ローパスフィルタ２２
は、抵抗２２ａとコンデンサ２２ｂとバッファアンプ２
２ｃとで構成されており、入力された出力信号ｈを平滑
して、図８に示すように、直流に近い信号ｉに変換す
る。
パスフィルタ２２へ入力される。ローパスフィルタ２２
は、抵抗２２ａとコンデンサ２２ｂとバッファアンプ２
２ｃとで構成されており、入力された出力信号ｈを平滑
して、図８に示すように、直流に近い信号ｉに変換す
る。
【００３８】ローパスフィルタ２２の出力信号ｉは次の
差動増幅器２３へ入力される。この差動増幅器２３は、
入力抵抗２３ａと差動アンプ２３ｂと帰還抵抗２３ｃと
で構成されている。差動アンプ２３ｂの（−）側端子に
前記出力信号ｉが印加されており、（＋）側端子には基
準電圧Ｖc が印加されている。したがって、この差動増
幅器２３から、図６に示すように、出力信号ｉと基準電
圧Ｖc との差電圧に対応した形状の直流バイアス電圧Ｅ
b が出力される。この直流バイアス電圧Ｅb は前述した
加算器１８へ送出される。
差動増幅器２３へ入力される。この差動増幅器２３は、
入力抵抗２３ａと差動アンプ２３ｂと帰還抵抗２３ｃと
で構成されている。差動アンプ２３ｂの（−）側端子に
前記出力信号ｉが印加されており、（＋）側端子には基
準電圧Ｖc が印加されている。したがって、この差動増
幅器２３から、図６に示すように、出力信号ｉと基準電
圧Ｖc との差電圧に対応した形状の直流バイアス電圧Ｅ
b が出力される。この直流バイアス電圧Ｅb は前述した
加算器１８へ送出される。
【００３９】次に、このように構成されたフィルタ装置
の動作を図４及び図６を用いて説明する。
の動作を図４及び図６を用いて説明する。
【００４０】先ず、操作者は入力されるデジタルデータ
信号ａ1 の種類を設定器１９に設定する。すると設定器
１９から、入力されるデジタルデータ信号ａ1 のビット
伝送速度Ｖ、すなわちデジタルデータ信号ａ1 の周波数
ｆC に対応する設定電圧Ｅsが加算器１８へ入力され
る。加算器１８には発振器２０からの矩形波信号ｇが印
加されているので、バンドパスフィルタ１３の制御端子
Ｇには、直流の設定電圧Ｅs に矩形波信号ｇが重畳した
制御電圧ＥG が印加される。
信号ａ1 の種類を設定器１９に設定する。すると設定器
１９から、入力されるデジタルデータ信号ａ1 のビット
伝送速度Ｖ、すなわちデジタルデータ信号ａ1 の周波数
ｆC に対応する設定電圧Ｅsが加算器１８へ入力され
る。加算器１８には発振器２０からの矩形波信号ｇが印
加されているので、バンドパスフィルタ１３の制御端子
Ｇには、直流の設定電圧Ｅs に矩形波信号ｇが重畳した
制御電圧ＥG が印加される。
【００４１】したがって、バンドパスフィルタ１３の通
過中心周波数ｆ0 は、図４の左側波形に示すように、デ
ジタルデータ信号ａ1 の周波数ｆC の近傍位置の周波数
となる。そして、この通過中心周波数ｆ0 は、矩形波信
号ｇの振幅値で定まる±Δｆの周波数範囲で振動する。
過中心周波数ｆ0 は、図４の左側波形に示すように、デ
ジタルデータ信号ａ1 の周波数ｆC の近傍位置の周波数
となる。そして、この通過中心周波数ｆ0 は、矩形波信
号ｇの振幅値で定まる±Δｆの周波数範囲で振動する。
【００４２】その時点における通過中心周波数ｆ0 が前
述した山形波形の左側の中途一に位置していた場合に
は、バンドパスフィルタ１３の出力信号ｃ1 の信号レベ
ルはパワー検出器１６の検出信号ｅに示すように、矩形
波信号ｇのＬレベル期間に対応する下端周波数ｆ0 −Δ
ｆ時の電圧値Ｅe+と、矩形波信号ｇのＨレベル期間に対
応する上端周波数ｆ0 ＋Δｆ時の電圧値Ｅe-とが交互に
現れる。この場合、上端周波数ｆ0 ＋Δｆ時の電圧値Ｅ
e-が下端周波数ｆ0 −Δｆ時の電圧値Ｅe+より高くな
る。
述した山形波形の左側の中途一に位置していた場合に
は、バンドパスフィルタ１３の出力信号ｃ1 の信号レベ
ルはパワー検出器１６の検出信号ｅに示すように、矩形
波信号ｇのＬレベル期間に対応する下端周波数ｆ0 −Δ
ｆ時の電圧値Ｅe+と、矩形波信号ｇのＨレベル期間に対
応する上端周波数ｆ0 ＋Δｆ時の電圧値Ｅe-とが交互に
現れる。この場合、上端周波数ｆ0 ＋Δｆ時の電圧値Ｅ
e-が下端周波数ｆ0 −Δｆ時の電圧値Ｅe+より高くな
る。
【００４３】したがって、ローパスフィルタ２２の出力
信号ｉは（−）値となり、差動増幅器２３から（＋）値
の直流バイアス電圧Ｅb が出力される。その結果、加算
器１８からバンドパスフィルタ１３の制御端子Ｇへ印加
される制御電圧ＥG が上昇して、バンドパスフィルタ１
３の通過中心周波数ｆ0 が図４における山形波形のピー
ク方向へ移動する。
信号ｉは（−）値となり、差動増幅器２３から（＋）値
の直流バイアス電圧Ｅb が出力される。その結果、加算
器１８からバンドパスフィルタ１３の制御端子Ｇへ印加
される制御電圧ＥG が上昇して、バンドパスフィルタ１
３の通過中心周波数ｆ0 が図４における山形波形のピー
ク方向へ移動する。
【００４４】通過中心周波数ｆ0 がピーク方向へ移動す
ると、下端周波数ｆ0 −Δｆ時の電圧値Ｅe+と上端周波
数ｆ0 ＋Δｆ時の電圧値Ｅe-との差が小さくなる。よっ
て、ローパスフィルタ２２の出力信号ｉの信号レベルが
０に近似する。すると、直流バイアス電圧Ｅb の上昇率
が低下する。
ると、下端周波数ｆ0 −Δｆ時の電圧値Ｅe+と上端周波
数ｆ0 ＋Δｆ時の電圧値Ｅe-との差が小さくなる。よっ
て、ローパスフィルタ２２の出力信号ｉの信号レベルが
０に近似する。すると、直流バイアス電圧Ｅb の上昇率
が低下する。
【００４５】直流バイアス電圧Ｅb がさらに上昇して、
通過中心周波数ｆ0 が山形波形のピーク位置、すなわち
デジタルデータ信号ａ1 の周波数ｆC に一致すると、Ｅ
e+＝Ｅe-となり、ローパスフィルタ２２の出力信号ｉは
０レベルとなるので、直流バイアス電圧Ｅb は一定値と
なる。
通過中心周波数ｆ0 が山形波形のピーク位置、すなわち
デジタルデータ信号ａ1 の周波数ｆC に一致すると、Ｅ
e+＝Ｅe-となり、ローパスフィルタ２２の出力信号ｉは
０レベルとなるので、直流バイアス電圧Ｅb は一定値と
なる。
【００４６】したがって、バンドパスフィルタ１３の通
過中心周波数ｆ0 は入力されたデジタルデータ信号ａ1
の周波数ｆC に自動追尾する。
過中心周波数ｆ0 は入力されたデジタルデータ信号ａ1
の周波数ｆC に自動追尾する。
【００４７】次に、入力デジタルデータ信号ａ1 の種類
が変更になると、設定器１９に変更後の信号種別を設定
する。すると、変更された後のビット伝送速度Ｖに対応
する設定電圧Ｅs が出力される。その結果、バンドパス
フィルタ１３の通過中心周波数ｆ0 が、図４の右側に示
すように、山形波形の右側の中途位置に位置した場合
は。上端周波数ｆ0 ＋Δｆ時の電圧値Ｅe-が下端周波数
ｆ0 −Δｆ時の電圧値Ｅe+より低くなる。その結果、ロ
ーパスフィルタ２２の出力信号ｉが（＋）値となる。よ
って、差動増幅器２３から出力される直流バイアス電圧
Ｅb は（−）値となり、通過中心周波数ｆ0 は左のピー
ク位置方向へ移動する。そして、通過中心周波数ｆ0 が
山形波形のピーク位置、すなわちデジタルデータ信号ａ
1 の周波数ｆC に一致すると、直流バイアス電圧Ｅb は
一定値となる。
が変更になると、設定器１９に変更後の信号種別を設定
する。すると、変更された後のビット伝送速度Ｖに対応
する設定電圧Ｅs が出力される。その結果、バンドパス
フィルタ１３の通過中心周波数ｆ0 が、図４の右側に示
すように、山形波形の右側の中途位置に位置した場合
は。上端周波数ｆ0 ＋Δｆ時の電圧値Ｅe-が下端周波数
ｆ0 −Δｆ時の電圧値Ｅe+より低くなる。その結果、ロ
ーパスフィルタ２２の出力信号ｉが（＋）値となる。よ
って、差動増幅器２３から出力される直流バイアス電圧
Ｅb は（−）値となり、通過中心周波数ｆ0 は左のピー
ク位置方向へ移動する。そして、通過中心周波数ｆ0 が
山形波形のピーク位置、すなわちデジタルデータ信号ａ
1 の周波数ｆC に一致すると、直流バイアス電圧Ｅb は
一定値となる。
【００４８】したがって、操作者は入力デジタルデータ
信号ａ1 の種別を設定器１９で指定すれば、バンドパス
フィルタ１３の通過中心周波数ｆ0 が入力されたデジタ
ルデータ信号ａ1 の周波数ｆC に自動追尾する。
信号ａ1 の種別を設定器１９で指定すれば、バンドパス
フィルタ１３の通過中心周波数ｆ0 が入力されたデジタ
ルデータ信号ａ1 の周波数ｆC に自動追尾する。
【００４９】したがって、ビット伝送速度Ｖが異なる複
数種類のデジテタルデータ信号ａ1のクロック信号ｄ1
を自動的に再生できる。
数種類のデジテタルデータ信号ａ1のクロック信号ｄ1
を自動的に再生できる。
【００５０】また、このような構成のフィルタ装置にお
いては、入力されるデジタルデータ信号ａ1 のビット伝
送速度Ｖが前述したＣＣＩＴＴ規格に定めるビット伝送
速度から多少ずれていても、ずれた周波数のクロック信
号を正確に再生できる。したがって、ビット伝送速度Ｖ
が多少変動したとしても、このフィルタ装置が組込まれ
た信号受信装置においては、常に正しいデジタルデータ
を再生できる。
いては、入力されるデジタルデータ信号ａ1 のビット伝
送速度Ｖが前述したＣＣＩＴＴ規格に定めるビット伝送
速度から多少ずれていても、ずれた周波数のクロック信
号を正確に再生できる。したがって、ビット伝送速度Ｖ
が多少変動したとしても、このフィルタ装置が組込まれ
た信号受信装置においては、常に正しいデジタルデータ
を再生できる。
【００５１】図７は本発明の他の実施例に係わるクロッ
ク再生回路の概略構成を示すブロッ図である。
ク再生回路の概略構成を示すブロッ図である。
【００５２】入力端子３１へ入力されたビット伝送速度
Ｖを有するデジタルデータ信号ａ2は信号変換回路３２
でビット伝送速度Ｖに対応する周波数ｆC の周波数成分
を多く含むデジタルデータ信号ｂ2 に変換された後、バ
ントパスフィルタ３３へ入力される。バンドパスフィル
タ３３は入力されたデジタルデータ信号ｂ2 のうち通過
中心周波数ｆ0 の周波数成分を通過させる。
Ｖを有するデジタルデータ信号ａ2は信号変換回路３２
でビット伝送速度Ｖに対応する周波数ｆC の周波数成分
を多く含むデジタルデータ信号ｂ2 に変換された後、バ
ントパスフィルタ３３へ入力される。バンドパスフィル
タ３３は入力されたデジタルデータ信号ｂ2 のうち通過
中心周波数ｆ0 の周波数成分を通過させる。
【００５３】バンドパスフィルタ３３から出力された周
波数ｆ0 の正弦波形を有する出力信号ｃ2 は波形整形回
路３４へ入力される。波形整形回路３４は入力した出力
信号ｃ2 の波形を例えば矩形波に整形する。波形整形回
路３４の周波数ｆ0 を有する出力信号ｊは次の分周器３
５で１／Ｎに分周されて、周波数（ｆ0 ／Ｎ）を有する
再生クロック信号ｄ2 として出力端子３６から出力され
る。分周器３５の分周比Ｎは分周比設定器３７にて設定
される。
波数ｆ0 の正弦波形を有する出力信号ｃ2 は波形整形回
路３４へ入力される。波形整形回路３４は入力した出力
信号ｃ2 の波形を例えば矩形波に整形する。波形整形回
路３４の周波数ｆ0 を有する出力信号ｊは次の分周器３
５で１／Ｎに分周されて、周波数（ｆ0 ／Ｎ）を有する
再生クロック信号ｄ2 として出力端子３６から出力され
る。分周器３５の分周比Ｎは分周比設定器３７にて設定
される。
【００５４】このクロック再生回路に対して、ビット伝
送速度Ｖが互いに整数倍の関係を有する複数種類のデシ
タルデータ信号ａ2 を入力することが可能である。すな
わち、前述したように、ＩＳＤＮにおいて、採用される
ビット伝送速度Ｖは、ＳＴＭ−０のビット伝送速度Ｖ＝
51.84 Ｍb/s を基準ビツト伝送速度Ｖ0 とすると、ＳＴ
Ｍ−１ではＶ＝３×Ｖ0 、ＳＴＭ−４ではＶ＝１２×Ｖ
0 ，ＳＴＭ−１６ではＶ＝４３×Ｖ0 、ＳＴＭ−６４で
はＶ＝１９２×Ｖ0 となる。
送速度Ｖが互いに整数倍の関係を有する複数種類のデシ
タルデータ信号ａ2 を入力することが可能である。すな
わち、前述したように、ＩＳＤＮにおいて、採用される
ビット伝送速度Ｖは、ＳＴＭ−０のビット伝送速度Ｖ＝
51.84 Ｍb/s を基準ビツト伝送速度Ｖ0 とすると、ＳＴ
Ｍ−１ではＶ＝３×Ｖ0 、ＳＴＭ−４ではＶ＝１２×Ｖ
0 ，ＳＴＭ−１６ではＶ＝４３×Ｖ0 、ＳＴＭ−６４で
はＶ＝１９２×Ｖ0 となる。
【００５５】したがって、このクロック再生回路が組込
まれた信号受信装置でもって、上述した５種類のデジタ
ルデータ信号ａ2 を受信する場合においては、最大ビッ
ト伝送速度Ｖ＝１９２×Ｖ0 ＝9.95328 Ｇb/s に対応す
る周波数ｆC （最大周波数）に一致する周波数を通過中
心周波数ｆ0 （＝ｆC ＝9.95328 ＧHz）としてバンドパ
スフィルタ３３に設定する。
まれた信号受信装置でもって、上述した５種類のデジタ
ルデータ信号ａ2 を受信する場合においては、最大ビッ
ト伝送速度Ｖ＝１９２×Ｖ0 ＝9.95328 Ｇb/s に対応す
る周波数ｆC （最大周波数）に一致する周波数を通過中
心周波数ｆ0 （＝ｆC ＝9.95328 ＧHz）としてバンドパ
スフィルタ３３に設定する。
【００５６】そして、操作者は、ＳＴＭ−６４のデジタ
ルデーテ信号ａ2 を印加する場合は、設定器３７にＮ＝
１の分周比を設定する。また、ＳＴＭ−１６ではＮ＝４
に設定し、ＳＴＭ−４ではＮ＝１６に設定し、ＳＴＭ−
１ではＮ＝６４に設定し、ＳＴＭ−０ではＮ＝１９２に
設定する。
ルデーテ信号ａ2 を印加する場合は、設定器３７にＮ＝
１の分周比を設定する。また、ＳＴＭ−１６ではＮ＝４
に設定し、ＳＴＭ−４ではＮ＝１６に設定し、ＳＴＭ−
１ではＮ＝６４に設定し、ＳＴＭ−０ではＮ＝１９２に
設定する。
【００５７】前述したように、周波数ｆC のデジタルデ
ータ信号ａ2 は、図８に示すように、信号レベルは低下
するが周波数ｆC の整数倍の多数の高調波成分を含む。
ータ信号ａ2 は、図８に示すように、信号レベルは低下
するが周波数ｆC の整数倍の多数の高調波成分を含む。
【００５８】したがって、バンドパスフィルタ３３に設
定された通過中心周波数信号ｆ0 に一致する周波数ｆC
を有していないデジタルデータ信号ａ2 であっても、か
ならず周波数ｆC の整数倍の周波数（Ｎ・ｆC ）が通過
中心周波数信号ｆ0 に一致するので、バンドパスフィル
タ３３から周波数（Ｎ・ｆC ）を有する出力信号ｊが得
られる。この出力信号ｊを分周器３５で（１／Ｎ）に分
周することによって、入力されたデジタルデータ信号ａ
2 のクロック信号ｄ2 が再生される。
定された通過中心周波数信号ｆ0 に一致する周波数ｆC
を有していないデジタルデータ信号ａ2 であっても、か
ならず周波数ｆC の整数倍の周波数（Ｎ・ｆC ）が通過
中心周波数信号ｆ0 に一致するので、バンドパスフィル
タ３３から周波数（Ｎ・ｆC ）を有する出力信号ｊが得
られる。この出力信号ｊを分周器３５で（１／Ｎ）に分
周することによって、入力されたデジタルデータ信号ａ
2 のクロック信号ｄ2 が再生される。
【００５９】図９は、入力デジタルデータ信号ａ2 とバ
ンドパスフィルタ３３の出力信号ｊとの関係を示す波形
図である。図９（ａ）はＳＴＭ−４の入力デジタルデー
タ信号ａ2 波形であり、図９（ｂ）は該当信号における
１６倍の高調波（１６×ｆC）の出力信号ｊである。ま
た、図９（ｃ）はＳＴＭ−１の入力デジタルデータ信号
ａ2 波形であり、図９（ｄ）は該当信号における６４倍
の高調波（６４×ｆC）出力信号ｊである。
ンドパスフィルタ３３の出力信号ｊとの関係を示す波形
図である。図９（ａ）はＳＴＭ−４の入力デジタルデー
タ信号ａ2 波形であり、図９（ｂ）は該当信号における
１６倍の高調波（１６×ｆC）の出力信号ｊである。ま
た、図９（ｃ）はＳＴＭ−１の入力デジタルデータ信号
ａ2 波形であり、図９（ｄ）は該当信号における６４倍
の高調波（６４×ｆC）出力信号ｊである。
【００６０】したがって、図９（ｂ）に示す出力信号ｊ
の信号レベルが図９（ｄ）に示す出力信号ｊの信号レベ
ルより高くなる。この信号レベル差は図示しない後段に
おけるレベル調整回路で同一信号レベルに調整される。
の信号レベルが図９（ｄ）に示す出力信号ｊの信号レベ
ルより高くなる。この信号レベル差は図示しない後段に
おけるレベル調整回路で同一信号レベルに調整される。
【００６１】このように構成されたクロック再生回路で
あれば、たとえバンドバスフィルタ３３の通過中心周波
数ｆ0 を固定していたとしても、ビット伝送速度Ｖが互
いに整数倍の関係を有する複数種類のデジタルデータ信
号ａ2 のクロック信号ｄ2 を再生できる。
あれば、たとえバンドバスフィルタ３３の通過中心周波
数ｆ0 を固定していたとしても、ビット伝送速度Ｖが互
いに整数倍の関係を有する複数種類のデジタルデータ信
号ａ2 のクロック信号ｄ2 を再生できる。
【００６２】
【００６３】
【発明の効果】以上説明したように、本発明のクロック
再生回路によれば、簡単な構成の分周器をバンドバスフ
ィルタの出力段に挿入している。したがって、通過中心
周波数が固定された１台のバンドパスフィルタでもっ
て、ビット伝送速度が異なる複数種類のデジタルデータ
信号のクロック信号を再生できる。
再生回路によれば、簡単な構成の分周器をバンドバスフ
ィルタの出力段に挿入している。したがって、通過中心
周波数が固定された１台のバンドパスフィルタでもっ
て、ビット伝送速度が異なる複数種類のデジタルデータ
信号のクロック信号を再生できる。
【図１】 本発明の一実施例に係わるフィルタ装置の概
略構成を示すブロック図、
略構成を示すブロック図、
【図２】 同実施例装置の信号変換回路図及び信号波形
図、
図、
【図３】 バンドパスフィルタの通過中心周波数と制御
電圧との関係を示す特性図、
電圧との関係を示す特性図、
【図４】 同実施例装置の動作を説明するための波形
図、
図、
【図５】 同実施例装置の詳細回路図、
【図６】 同実施例装置の動作を示すタイムチャート、
【図７】 本発明の他の実施例に係わるクロック再生回
路の概略構成を示すブロック図、
路の概略構成を示すブロック図、
【図８】 入力信号の周波数と高調波との関係を示す周
波数特性図、
波数特性図、
【図９】 実施例クロック再生回路の動作を示す波形
図、
図、
【図１０】 従来のクロック再生回路の概略構成を示す
ブロック図。
ブロック図。
１２，３２…信号変換回路、１３，３３…バンドパスフ
ィルタ、１４，３５…波形整形回路、１６…パワー検出
器、１７…帰還制御回路、１８…加算器、１９…設定
器、２０…発振器、２１…位相検出回路、２２…ローパ
スフィルタ、２３…差動増幅器、３５…分周器、３７…
分周比設定器。
ィルタ、１４，３５…波形整形回路、１６…パワー検出
器、１７…帰還制御回路、１８…加算器、１９…設定
器、２０…発振器、２１…位相検出回路、２２…ローパ
スフィルタ、２３…差動増幅器、３５…分周器、３７…
分周比設定器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/027
Claims (1)
- 【請求項１】 ビット伝送速度が互いに整数倍の関係を
有する複数種類のデジタルデータ信号が択一的に入力さ
れ、入力されたデジタルデータ信号からクロック信号を
再生するクロック再生回路において、 前記入力されたデジタルデータ信号が印加され、通過中
心周波数が前記各デジタルデータ信号のうちの最大ビッ
ト伝送速度に対応する最大周波数に設定されたバンドパ
スフィルタ(33)と、このバンドパスフィルタから出力さ
れた出力信号の出力周波数を分周してクロック信号とし
て出力する分周器(35)と、前記分周器の分周比を、外部
から指定された前記入力デジタルデータ信号のビット伝
送速度の前記最大ビット伝送速度に対する比に設定する
分周比設定器(37)とを備えたクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04291774A JP3140865B2 (ja) | 1992-10-29 | 1992-10-29 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04291774A JP3140865B2 (ja) | 1992-10-29 | 1992-10-29 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152578A JPH06152578A (ja) | 1994-05-31 |
| JP3140865B2 true JP3140865B2 (ja) | 2001-03-05 |
Family
ID=17773253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04291774A Expired - Fee Related JP3140865B2 (ja) | 1992-10-29 | 1992-10-29 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140865B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072609A (en) * | 1996-03-28 | 2000-06-06 | Anritsu Corporation | Optical signal processing apparatus |
| JP4554006B2 (ja) * | 1999-07-07 | 2010-09-29 | 株式会社アドバンテスト | 周波数誤差検出方法及び周波数誤差検出装置 |
-
1992
- 1992-10-29 JP JP04291774A patent/JP3140865B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152578A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316966B1 (en) | Apparatus and method for servo-controlled self-centering phase detector | |
| US5131014A (en) | Apparatus and method for recovery of multiphase modulated data | |
| US4538136A (en) | Power line communication system utilizing a local oscillator | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| JP3351407B2 (ja) | 光受信器用ｃｄｒ回路 | |
| US3992581A (en) | Phase locked loop NRZ data repeater | |
| JPS6145645A (ja) | タイミング制御回路およびタイミング再生回路 | |
| US6246738B1 (en) | Phase modulated reduction of clock wander in synchronous wide area networks | |
| JPH04505239A (ja) | デジタル通信システムにおけるクロック回復方法及び装置 | |
| JPS60182833A (ja) | リング形式データ通信回路網におけるクロツク回復装置 | |
| EP0193396B1 (en) | Optical signal transmission system including pulsed fm modulator/demodulator | |
| US4435825A (en) | Clock signal extracting circuit | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| CA2190222C (en) | A microwave multiphase detector | |
| US4118674A (en) | Phase locked loop including active lowpass filter | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| JPH0225576B2 (ja) | ||
| JPH06152578A (ja) | フィルタ装置及びクロック再生回路 | |
| JPH10150417A (ja) | 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路 | |
| JPS63114412A (ja) | 位相弁別器 | |
| US4479099A (en) | Multiple phase modulator for N sets of digital data | |
| CA2254225C (en) | Phase modulated reduction of clock wander in synchronous wide area networks | |
| JP3647753B2 (ja) | 周波数比較器 | |
| US4121056A (en) | Time division digital multiplexer apparatus | |
| JPS61129936A (ja) | デ−タ再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |