JP3143935B2 - 自動立上げ処理方式 - Google Patents
自動立上げ処理方式Info
- Publication number
- JP3143935B2 JP3143935B2 JP03039741A JP3974191A JP3143935B2 JP 3143935 B2 JP3143935 B2 JP 3143935B2 JP 03039741 A JP03039741 A JP 03039741A JP 3974191 A JP3974191 A JP 3974191A JP 3143935 B2 JP3143935 B2 JP 3143935B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- output
- signal
- controlled
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送装置等に使用され
るパッケージの自動立上げ（起動）処理方式の改良に関
するものである。
るパッケージの自動立上げ（起動）処理方式の改良に関
するものである。
【０００２】近年、伝送装置等の機能の増加にともない
パッケージ単体での各種状態の設定内容が多くなってい
ることから、ソフトウェアにより設定を行う、いわゆる
ソフトストラップによる方式が主流となっている。この
ため、パッケージの増設時や故障時にパッケージの交換
を行った場合、再度ソフトストラップによる設定を必要
とするが、保守上の容易さ及びヒューマン・エラーを未
然に防ぐ上で自動立上げ（起動）を行うのが一般的にな
っている。
パッケージ単体での各種状態の設定内容が多くなってい
ることから、ソフトウェアにより設定を行う、いわゆる
ソフトストラップによる方式が主流となっている。この
ため、パッケージの増設時や故障時にパッケージの交換
を行った場合、再度ソフトストラップによる設定を必要
とするが、保守上の容易さ及びヒューマン・エラーを未
然に防ぐ上で自動立上げ（起動）を行うのが一般的にな
っている。
【０００３】この場合、立上げ処理中にパッケージの挿
抜等を行っても各種状態の設定内容の欠落を防ぐことが
できる自動立上げ処理方式が要望されている。
抜等を行っても各種状態の設定内容の欠落を防ぐことが
できる自動立上げ処理方式が要望されている。
【０００４】
【従来の技術】図３は従来例の被制御パッケージの構成
を示すブロック図である。伝送装置が、複数の被制御パ
ッケージとこれら被制御パッケージの回路の立上げ処理
等を行う制御パッケージとで構成される場合の、被制御
パッケージの回路の立上げ（起動）処理の動作について
説明する。
を示すブロック図である。伝送装置が、複数の被制御パ
ッケージとこれら被制御パッケージの回路の立上げ処理
等を行う制御パッケージとで構成される場合の、被制御
パッケージの回路の立上げ（起動）処理の動作について
説明する。
【０００５】まず電源を投入すると、図３に示す被制御
パッケージの電圧監視回路１でこれを認識して例えば立
上げ要求を示す“１”の信号を出力し、セット／リセッ
ト・フリップフロップ（以下ＦＦと称する）２のプリセ
ット（ＰＲ）端子に加え、ＦＦ２で一時保持する。そし
てＦＦ２で、クロック（図示しない）のタイミングによ
りＱ端子から“１”を出力し、送信回路３を介して同じ
伝送装置に設置された制御パッケージ（図示しない）に
転送する。
パッケージの電圧監視回路１でこれを認識して例えば立
上げ要求を示す“１”の信号を出力し、セット／リセッ
ト・フリップフロップ（以下ＦＦと称する）２のプリセ
ット（ＰＲ）端子に加え、ＦＦ２で一時保持する。そし
てＦＦ２で、クロック（図示しない）のタイミングによ
りＱ端子から“１”を出力し、送信回路３を介して同じ
伝送装置に設置された制御パッケージ（図示しない）に
転送する。
【０００６】一方、制御パッケージ（図示しない）側で
は、上記被制御パッケージからの立上げ要求を示す
“１”の信号を受信して、図３に示す被制御パッケージ
のソフト・ストラップ部５に対してソフト・ストラップ
（立上げ処理）を行う。ソフト・ストラップの処理が終
了した時、立上げ要求の解除を示す信号“０”を制御パ
ッケージ（図示しない）から図３に示す被制御パッケー
ジに転送する。被制御パッケージでは、上記“０”の信
号を受信回路４で受信してＦＦ２のクリア（ＣＬＲ）端
子に加え、ＦＦ２のＱ端子の出力を“０”に設定し立上
げ要求の解除を行う。
は、上記被制御パッケージからの立上げ要求を示す
“１”の信号を受信して、図３に示す被制御パッケージ
のソフト・ストラップ部５に対してソフト・ストラップ
（立上げ処理）を行う。ソフト・ストラップの処理が終
了した時、立上げ要求の解除を示す信号“０”を制御パ
ッケージ（図示しない）から図３に示す被制御パッケー
ジに転送する。被制御パッケージでは、上記“０”の信
号を受信回路４で受信してＦＦ２のクリア（ＣＬＲ）端
子に加え、ＦＦ２のＱ端子の出力を“０”に設定し立上
げ要求の解除を行う。
【０００７】このようにして被制御パッケージの回路の
立上げ（起動）処理を行っていた。
立上げ（起動）処理を行っていた。
【０００８】
【発明が解決しようとする課題】しかしながら上述の自
動立上げ処理方式においては、制御パッケージで被制御
パッケージからの立上げ要求（“１”）を認識して立上
げ処理を実行中に再度電源がオフからオンになっても、
被制御パッケージの状態が“１”のままなので設定内容
の破壊が認識出来ない。
動立上げ処理方式においては、制御パッケージで被制御
パッケージからの立上げ要求（“１”）を認識して立上
げ処理を実行中に再度電源がオフからオンになっても、
被制御パッケージの状態が“１”のままなので設定内容
の破壊が認識出来ない。
【０００９】即ち、被制御パッケージの装置のコネクタ
への挿入時のかん合の悪さや、立上げ処理中の被制御パ
ッケージの再挿抜により、設定内容が欠落するという問
題点があった。
への挿入時のかん合の悪さや、立上げ処理中の被制御パ
ッケージの再挿抜により、設定内容が欠落するという問
題点があった。
【００１０】したがって本発明の目的は、立上げ処理中
にパッケージの挿抜等を行っても各種状態の設定内容の
欠落を防ぐことができる自動立上げ処理方式を提供する
ことにある。
にパッケージの挿抜等を行っても各種状態の設定内容の
欠落を防ぐことができる自動立上げ処理方式を提供する
ことにある。
【００１１】
【課題を解決するための手段】上記問題点は図１に示す
パッケージの構成によって解決される。即ち図１におい
て、電源投入時に立上げ要求信号を出力し、第２のパッ
ケージからの制御信号により立上げ要求信号の出力を停
止する第１のセット／リセット部200 を搭載した第１の
パッケージと、第１のパッケージの第１のセット／リセ
ット部200 の出力の立上げ要求信号を受信して、第１の
パッケージに搭載した回路の立上げ処理を行う第２のパ
ッケージとを有する装置の自動立上げ処理方式におい
て、600 は第１のパッケージに設けられ、電源投入時に
立上げ要求信号を出力し、第２のパッケージからの制御
信号により立上げ要求信号の出力を停止する第２のセッ
ト／リセット部である。
パッケージの構成によって解決される。即ち図１におい
て、電源投入時に立上げ要求信号を出力し、第２のパッ
ケージからの制御信号により立上げ要求信号の出力を停
止する第１のセット／リセット部200 を搭載した第１の
パッケージと、第１のパッケージの第１のセット／リセ
ット部200 の出力の立上げ要求信号を受信して、第１の
パッケージに搭載した回路の立上げ処理を行う第２のパ
ッケージとを有する装置の自動立上げ処理方式におい
て、600 は第１のパッケージに設けられ、電源投入時に
立上げ要求信号を出力し、第２のパッケージからの制御
信号により立上げ要求信号の出力を停止する第２のセッ
ト／リセット部である。
【００１２】そして、第２のパッケージで該第１及び第
２のセット／リセット部200、600の出力の立上げ要求信
号を受信した時、第２のパッケージから制御信号を出力
して第１又は第２のセット／リセット部200、600 の立
上げ要求信号出力を停止するようにする。
２のセット／リセット部200、600の出力の立上げ要求信
号を受信した時、第２のパッケージから制御信号を出力
して第１又は第２のセット／リセット部200、600 の立
上げ要求信号出力を停止するようにする。
【００１３】又、第２のパッケージで第１のパッケージ
に搭載した回路の立上げ処理を終了した時、第２のパッ
ケージから制御信号を出力して第１のパッケージの第１
及び第２のセット／リセット部200、600 の立上げ要求
信号出力を停止するように構成する。
に搭載した回路の立上げ処理を終了した時、第２のパッ
ケージから制御信号を出力して第１のパッケージの第１
及び第２のセット／リセット部200、600 の立上げ要求
信号出力を停止するように構成する。
【００１４】
【作用】図１において、電源投入時に、第１のパッケー
ジの第１及び第２のセット／リセット部200 、600 から
第２のパッケージに対して立上げ要求信号（それぞれ例
えば“１”）を出力する。一方、第２のパッケージで第
１及び第２のセット／リセット部200、600 の出力の立
上げ要求信号（例えば“１１”）を受信すると、第１又
は第２のセット／リセット部200、600 のいずれか一方
の立上げ要求信号出力を停止するための制御信号を出力
する。そして、第１のパッケージの第１又は第２のセッ
ト／リセット部200、600 のうちいずれか一方の立上げ
要求信号出力を停止するようにする。
ジの第１及び第２のセット／リセット部200 、600 から
第２のパッケージに対して立上げ要求信号（それぞれ例
えば“１”）を出力する。一方、第２のパッケージで第
１及び第２のセット／リセット部200、600 の出力の立
上げ要求信号（例えば“１１”）を受信すると、第１又
は第２のセット／リセット部200、600 のいずれか一方
の立上げ要求信号出力を停止するための制御信号を出力
する。そして、第１のパッケージの第１又は第２のセッ
ト／リセット部200、600 のうちいずれか一方の立上げ
要求信号出力を停止するようにする。
【００１５】この結果、第２のパッケージ側では、受信
状態は“１０”又は“０１”となっている。次に、第２
のパッケージで第１のパッケージに搭載した回路の立上
げ処理を終了した時、第２のパッケージから第１のパッ
ケージの第１及び第２のセット／リセット部200、600
の立上げ要求信号出力を停止するための制御信号を出力
する。そして、第１のパッケージの第１及び第２のセッ
ト／リセット部200、600 の立上げ要求信号出力を停止
するようにする。この時、第２のパッケージ側では、受
信状態は“００”となっている。
状態は“１０”又は“０１”となっている。次に、第２
のパッケージで第１のパッケージに搭載した回路の立上
げ処理を終了した時、第２のパッケージから第１のパッ
ケージの第１及び第２のセット／リセット部200、600
の立上げ要求信号出力を停止するための制御信号を出力
する。そして、第１のパッケージの第１及び第２のセッ
ト／リセット部200、600 の立上げ要求信号出力を停止
するようにする。この時、第２のパッケージ側では、受
信状態は“００”となっている。
【００１６】この結果、第２のパッケージで立上げ処理
中に（この時“１０”又は“０１”となっている）第１
のパッケージの挿抜等を行って電源を再び投入すると、
第２のパッケージ側では“１１”となるため、第２のパ
ッケージ側で挿抜状態を認識することができ、再度立上
げ処理を行うことにより設定内容の欠落を防ぐことが出
来る。
中に（この時“１０”又は“０１”となっている）第１
のパッケージの挿抜等を行って電源を再び投入すると、
第２のパッケージ側では“１１”となるため、第２のパ
ッケージ側で挿抜状態を認識することができ、再度立上
げ処理を行うことにより設定内容の欠落を防ぐことが出
来る。
【００１７】
【実施例】図２は本発明の実施例の被制御パッケージの
構成を示すブロック図である。全図を通じて同一符号は
同一対象物を示す。
構成を示すブロック図である。全図を通じて同一符号は
同一対象物を示す。
【００１８】本発明が従来例と異なる点は、従来被制御
パッケージから出力する立上げ要求のための信号が１ビ
ット（“１”又は“０”）であったのを２ビット用意
し、制御パッケージ側でこの２ビットの信号を判定する
ことにより立上げ処理のシーケンス管理を実行するよう
にした点にある。以下に詳細に説明する。
パッケージから出力する立上げ要求のための信号が１ビ
ット（“１”又は“０”）であったのを２ビット用意
し、制御パッケージ側でこの２ビットの信号を判定する
ことにより立上げ処理のシーケンス管理を実行するよう
にした点にある。以下に詳細に説明する。
【００１９】図２において、被制御パッケージ及び制御
パッケージ（図示しない）を設置した装置の電源を投入
すると、図２に示す被制御パッケージの電圧監視回路１
でこれを認識して例えば立上げ要求を示す“１”の信号
を出力して、ＦＦ２及び新たに設けたＦＦ６のプリセッ
ト（ＰＲ）端子に加え、ＦＦ２及び６で一時保持する。
そしてＦＦ２及び６で、クロック（図示しない）のタイ
ミングによりＱ端子からそれぞれ“１”を出力し、送信
回路３を介してシリアル又はパラレルの２ビットの信号
“１１”として制御パッケージ（図示しない）に転送す
る。
パッケージ（図示しない）を設置した装置の電源を投入
すると、図２に示す被制御パッケージの電圧監視回路１
でこれを認識して例えば立上げ要求を示す“１”の信号
を出力して、ＦＦ２及び新たに設けたＦＦ６のプリセッ
ト（ＰＲ）端子に加え、ＦＦ２及び６で一時保持する。
そしてＦＦ２及び６で、クロック（図示しない）のタイ
ミングによりＱ端子からそれぞれ“１”を出力し、送信
回路３を介してシリアル又はパラレルの２ビットの信号
“１１”として制御パッケージ（図示しない）に転送す
る。
【００２０】一方、制御パッケージ（図示しない）側で
は、上記被制御パッケージからの立上げ要求を示す２ビ
ットの信号“１１”を受信して本状態を認識した後、例
えば被制御パッケージのＦＦ２をクリアするための信号
（“０”）を被制御パッケージに送って被制御パッケー
ジのＦＦ２のクリア端子（ＣＬＲ）に加え、被制御パッ
ケージのＦＦ２のＱ端子出力をクリアして“０”にす
る。この時点で被制御パッケージの送信回路３の出力
は、“０１”となっている。
は、上記被制御パッケージからの立上げ要求を示す２ビ
ットの信号“１１”を受信して本状態を認識した後、例
えば被制御パッケージのＦＦ２をクリアするための信号
（“０”）を被制御パッケージに送って被制御パッケー
ジのＦＦ２のクリア端子（ＣＬＲ）に加え、被制御パッ
ケージのＦＦ２のＱ端子出力をクリアして“０”にす
る。この時点で被制御パッケージの送信回路３の出力
は、“０１”となっている。
【００２１】その後、制御パッケージ（図示しない）で
は、被制御パッケージのソフト・ストラップ部５の回路
の立上げ（起動）処理を実行し、処理の終了時に被制御
パッケージのＦＦ６をクリアするための信号（“０”）
を被制御パッケージに送ってＦＦ６のクリア端子（ＣＬ
Ｒ）に加え、ＦＦ６のＱ端子出力をクリアして“０”に
する。この時点で被制御パッケージの送信回路３の出力
は、“００”となっている。
は、被制御パッケージのソフト・ストラップ部５の回路
の立上げ（起動）処理を実行し、処理の終了時に被制御
パッケージのＦＦ６をクリアするための信号（“０”）
を被制御パッケージに送ってＦＦ６のクリア端子（ＣＬ
Ｒ）に加え、ＦＦ６のＱ端子出力をクリアして“０”に
する。この時点で被制御パッケージの送信回路３の出力
は、“００”となっている。
【００２２】今、制御パッケージ（図示しない）で立上
げ処理中に（この時、送信回路３の出力は“０１”とな
っている）、被制御パッケージを新規の被制御パッケー
ジと交換する等してその電源がオフからオンになったと
する。すると、図２に示す被制御パッケージの電圧監視
回路１でこれを認識し、立上げ要求を示す信号“１”を
出力してＦＦ２及び６のプリセット端子（ＰＲ）に加え
るため、ＦＦ２及び６はともに“１”を一時保持するこ
とになる。そしてクロック（図示しない）のタイミング
によりＦＦ２及び６のＱ端子から“１”を出力し、送信
回路３を介して“１１”の信号として制御パッケージ
（図示しない）に転送する。
げ処理中に（この時、送信回路３の出力は“０１”とな
っている）、被制御パッケージを新規の被制御パッケー
ジと交換する等してその電源がオフからオンになったと
する。すると、図２に示す被制御パッケージの電圧監視
回路１でこれを認識し、立上げ要求を示す信号“１”を
出力してＦＦ２及び６のプリセット端子（ＰＲ）に加え
るため、ＦＦ２及び６はともに“１”を一時保持するこ
とになる。そしてクロック（図示しない）のタイミング
によりＦＦ２及び６のＱ端子から“１”を出力し、送信
回路３を介して“１１”の信号として制御パッケージ
（図示しない）に転送する。
【００２３】制御パッケージ（図示しない）では、立上
げ処理中に（この時、送信回路３の出力は“０１”）上
記“１１”を受信して被制御パッケージの挿抜等のあっ
たことを認識し、続行中の立上げ処理を中止しあらため
て被制御パッケージに対して最初から立上げ処理を開始
する。
げ処理中に（この時、送信回路３の出力は“０１”）上
記“１１”を受信して被制御パッケージの挿抜等のあっ
たことを認識し、続行中の立上げ処理を中止しあらため
て被制御パッケージに対して最初から立上げ処理を開始
する。
【００２４】この結果、制御パッケージで立上げ処理中
に被制御パッケージの挿抜等を行っても、制御パッケー
ジ側で挿抜状態を認識することができるため、設定内容
の欠落を防ぐことが出来る。
に被制御パッケージの挿抜等を行っても、制御パッケー
ジ側で挿抜状態を認識することができるため、設定内容
の欠落を防ぐことが出来る。
【００２５】
【発明の効果】以上説明したように本発明によれば、制
御パッケージで立上げ処理中に被制御パッケージの挿抜
等を行っても、制御パッケージ側で挿抜状態を認識する
ことができるため、設定内容の欠落を防ぐことが出来
る。
御パッケージで立上げ処理中に被制御パッケージの挿抜
等を行っても、制御パッケージ側で挿抜状態を認識する
ことができるため、設定内容の欠落を防ぐことが出来
る。
【図１】は本発明の原理図、
【図２】は本発明の実施例の被制御パッケージの構成を
示すブロック図、
示すブロック図、
【図３】は従来例の被制御パッケージの構成を示すブロ
ック図である。
ック図である。
600は第２のセット／リセット部を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−1045（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/00 370 G06F 1/18 G06F 3/00 G06F 9/445
Claims (1)
- 【請求項１】 電源投入時に立上げ要求信号を出力し、
第２のパッケージからの制御信号により該立上げ要求信
号の出力を停止する第１のセット／リセット部(200) を
搭載した第１のパッケージと、該第１のセット／リセッ
ト部(200) の出力の立上げ要求信号を受信して、該第１
のパッケージに搭載した回路の立上げ処理を行う第２の
パッケージとを有する装置の自動立上げ処理方式におい
て、電源投入時に立上げ要求信号を出力し、該第２のパ
ッケージからの制御信号により該立上げ要求信号の出力
を停止する第２のセット／リセット部(600) を該第１の
パッケージに設け、該第２のパッケージで該第１及び第
２のセット／リセット部(200、600)の出力の立上げ要求
信号を受信した時、該第２のパッケージから制御信号を
出力して該第１又は第２のセット／リセット部(200、60
0)の立上げ要求信号出力を停止するようにし、該第２の
パッケージで該第１のパッケージに搭載した回路の立上
げ処理を終了した時、該第２のパッケージから制御信号
を出力して該第１のパッケージの第１及び第２のセット
／リセット部(200、600)の立上げ要求信号出力を停止す
るようにしたことを特徴とする自動立上げ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03039741A JP3143935B2 (ja) | 1991-03-06 | 1991-03-06 | 自動立上げ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03039741A JP3143935B2 (ja) | 1991-03-06 | 1991-03-06 | 自動立上げ処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277807A JPH04277807A (ja) | 1992-10-02 |
| JP3143935B2 true JP3143935B2 (ja) | 2001-03-07 |
Family
ID=12561392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03039741A Expired - Fee Related JP3143935B2 (ja) | 1991-03-06 | 1991-03-06 | 自動立上げ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143935B2 (ja) |
-
1991
- 1991-03-06 JP JP03039741A patent/JP3143935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277807A (ja) | 1992-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019966A (en) | Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data | |
| JPH09265436A (ja) | データ転送装置 | |
| JP2003308257A (ja) | データ転送システム | |
| US6216046B1 (en) | Method for controlling successive machine processes | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JPH04277807A (ja) | 自動立上げ処理方式 | |
| JPH086676A (ja) | 突入電流防止装置と方法 | |
| US20150171993A1 (en) | Electrical apparatus, control device and communication method | |
| KR100253446B1 (ko) | 복수 마이크로컴퓨터 응용 수단 사이에 데이터를 전송하는 데이 터 전송 시스템 | |
| JP2778444B2 (ja) | 初期値設定装置 | |
| JPS63208109A (ja) | 電子回路基板 | |
| KR0184402B1 (ko) | I₂c 버스의 인터럽트 발생 장치 | |
| JPS59161956A (ja) | 伝送制御装置 | |
| JPH06103177A (ja) | 受信処理方法および装置ならびにバス監視方法 | |
| KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
| US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus | |
| JPH0314346A (ja) | モデム装置 | |
| JP2571460B2 (ja) | イニシャルリセット制御方式 | |
| JPH05122292A (ja) | 通信異常処理方法 | |
| JP3269291B2 (ja) | 活線挿抜方式 | |
| JPH05204785A (ja) | 監視バス保護方式、監視バス保護方法および監視バス保護装置 | |
| JPH02126580A (ja) | パッケージ挿抜時の信号線雑音防止方式及び接続装置 | |
| JPS58139545A (ja) | 通信制御装置 | |
| JPH08147193A (ja) | Ｃｐｕアクノリッジ監視回路 | |
| JPS61216546A (ja) | 送信停止・送信再開制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |