JP3146543B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP3146543B2 JP3146543B2 JP21196191A JP21196191A JP3146543B2 JP 3146543 B2 JP3146543 B2 JP 3146543B2 JP 21196191 A JP21196191 A JP 21196191A JP 21196191 A JP21196191 A JP 21196191A JP 3146543 B2 JP3146543 B2 JP 3146543B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- emitter
- base layer
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title description 11
- 238000005530 etching Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、超高周波デバイスや
高速動作のＩＣに用いられるＧａＡｓ−ＡｌＧａＡｓ、
Ｓｉ−Ｇｅ等を材料としたヘテロ接合バイポーラトラン
ジスタの製造方法に関し、特にメサ型のヘテロ接合バイ
ポーラトランジスタの製造方法に関する。
高速動作のＩＣに用いられるＧａＡｓ−ＡｌＧａＡｓ、
Ｓｉ−Ｇｅ等を材料としたヘテロ接合バイポーラトラン
ジスタの製造方法に関し、特にメサ型のヘテロ接合バイ
ポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】メサ
型ヘテロ接合バイポーラトランジスタの製造手順の一例
について概略を以下に示す。図８を参照して、ここに示
されるメサ型バイポーラトランジスタ３０は、まず半絶
縁性のＧａＡｓ基板８上に、ｎ+ −ＧａＡｓのコレクタ
電極取り出し層７、ｎ−ＧａＡｓのコレクタ層６、ｐ−
ＧａＡｓのベース層５、ｎ−ＡｌＧａＡｓのエミッタ層
４およびｎ+ −ＧａＡｓのキャップ層３が、分子線エピ
タキシまたは有機金属気相エピタキシ等の成長方法によ
って順次堆積される。続いて、フォトリソグラフィ等を
用いてエッチングを行ない、エミッタ電極１４、ベース
電極１５およびコレクタ電極１６がそれぞれ形成され、
さらにＳｉＯ2 等の絶縁膜１７が形成される。各層、電
極および絶縁膜等の形成が完了すると、基板は切断さ
れ、かつパッケージに載置される。そして配線および封
止等が行なわれることによりデバイスが完成する。
型ヘテロ接合バイポーラトランジスタの製造手順の一例
について概略を以下に示す。図８を参照して、ここに示
されるメサ型バイポーラトランジスタ３０は、まず半絶
縁性のＧａＡｓ基板８上に、ｎ+ −ＧａＡｓのコレクタ
電極取り出し層７、ｎ−ＧａＡｓのコレクタ層６、ｐ−
ＧａＡｓのベース層５、ｎ−ＡｌＧａＡｓのエミッタ層
４およびｎ+ −ＧａＡｓのキャップ層３が、分子線エピ
タキシまたは有機金属気相エピタキシ等の成長方法によ
って順次堆積される。続いて、フォトリソグラフィ等を
用いてエッチングを行ない、エミッタ電極１４、ベース
電極１５およびコレクタ電極１６がそれぞれ形成され、
さらにＳｉＯ2 等の絶縁膜１７が形成される。各層、電
極および絶縁膜等の形成が完了すると、基板は切断さ
れ、かつパッケージに載置される。そして配線および封
止等が行なわれることによりデバイスが完成する。
【０００３】特開昭６３−６８７７に示されるように、
メサ型ヘテロ接合バイポーラトランジスタは、試験用と
して単体素子を作成する場合、短時間かつ少ない工程で
製作することができるため有用であるが、いくつかの問
題点を有している。その中で、特に製造方法において次
に述べるようなエッチングに関する問題はメサ型ヘテロ
接合バイポーラトランジスタを実用化する上で大きな障
壁となっている。
メサ型ヘテロ接合バイポーラトランジスタは、試験用と
して単体素子を作成する場合、短時間かつ少ない工程で
製作することができるため有用であるが、いくつかの問
題点を有している。その中で、特に製造方法において次
に述べるようなエッチングに関する問題はメサ型ヘテロ
接合バイポーラトランジスタを実用化する上で大きな障
壁となっている。
【０００４】メサ型ヘテロ接合バイポーラトランジスタ
を製造する場合、エミッタ、ベースおよびコレクタの各
層について電極を形成し、かつ素子間を電気的に分離す
るため、数回エッチングを行なう必要がある。このうち
ベース電極を形成するためのエッチングは、ベース層を
ウェハ表面に露出させなければならない。しかしなが
ら、ベース層の厚みが５００〜１５００Åと極めて薄い
ため、従来ではベース層でエッチングを再現性よく停止
させ、ベース層を露出させることは困難であった。
を製造する場合、エミッタ、ベースおよびコレクタの各
層について電極を形成し、かつ素子間を電気的に分離す
るため、数回エッチングを行なう必要がある。このうち
ベース電極を形成するためのエッチングは、ベース層を
ウェハ表面に露出させなければならない。しかしなが
ら、ベース層の厚みが５００〜１５００Åと極めて薄い
ため、従来ではベース層でエッチングを再現性よく停止
させ、ベース層を露出させることは困難であった。
【０００５】この発明は、上記問題点に鑑みてなされた
ものであって、エッチングによりベース層の露出を良好
にかつ再現性よく行なうことにより、メサ型ヘテロ接合
バイポーラトランジスタを高い歩留まりで製造すること
ができる方法を提供することにある。
ものであって、エッチングによりベース層の露出を良好
にかつ再現性よく行なうことにより、メサ型ヘテロ接合
バイポーラトランジスタを高い歩留まりで製造すること
ができる方法を提供することにある。
【０００６】
【課題を解決するための手段】この発明に従うヘテロ接
合バイポーラトランジスタの製造方法は、基板上にコレ
クタ層、ベース層およびエミッタ層が順次堆積され、エ
ミッタ層がベース層よりバンドギャップの大きい半導体
材料で形成されるヘテロ接合バイポーラトランジスタの
製造方法であって、エッチングによりベース層が露出さ
れるべき領域と同じ構造を有する領域に、互いに離れた
１対のエミッタ電極を設ける工程と、１対のエミッタ電
極およびその下方領域が島状に残るようエミッタ電極を
保護しながら、エミッタ電極が設けられた領域とベース
層が露出されるべき領域とを同時にエッチングするエッ
チング工程とを備える。加えて、上記エッチング工程
は、１対のエミッタ電極間に電圧を印加して電極間に流
れる電流を測定するとともに、ベース層材料の禁制帯幅
に相当するエネルギよりも高いエネルギを有する光をエ
ミッタ電極の周囲のエッチングされた部分に照射して、
電流が実質的に流れなくなる時点で終了させられる。
合バイポーラトランジスタの製造方法は、基板上にコレ
クタ層、ベース層およびエミッタ層が順次堆積され、エ
ミッタ層がベース層よりバンドギャップの大きい半導体
材料で形成されるヘテロ接合バイポーラトランジスタの
製造方法であって、エッチングによりベース層が露出さ
れるべき領域と同じ構造を有する領域に、互いに離れた
１対のエミッタ電極を設ける工程と、１対のエミッタ電
極およびその下方領域が島状に残るようエミッタ電極を
保護しながら、エミッタ電極が設けられた領域とベース
層が露出されるべき領域とを同時にエッチングするエッ
チング工程とを備える。加えて、上記エッチング工程
は、１対のエミッタ電極間に電圧を印加して電極間に流
れる電流を測定するとともに、ベース層材料の禁制帯幅
に相当するエネルギよりも高いエネルギを有する光をエ
ミッタ電極の周囲のエッチングされた部分に照射して、
電流が実質的に流れなくなる時点で終了させられる。
【０００７】
【作用】この発明に従えば、エッチングによりベース層
が露出されるべき領域と同じ構造を有する領域に１対の
エミッタ電極を形成し、１対のエミッタ電極間に流れる
電流を測定しながらエッチングを行なう。ベース層が露
出されるべき所定の領域と１対のエミッタ電極のまわり
は、同時にエッチングされる。したがって、このエッチ
ングにより所定の領域でベース層が露出されれば、エミ
ッタ電極の周囲もベース層が露出されるようになる。ベ
ース層が露出されると、１対のエミッタ電極間はエミッ
タ層−ベース層−エミッタ層を介してつながる。エミッ
タ層は、ベース層よりバンドギャップの大きい半導体材
料で形成されているので、所定の電圧の範囲内ではエミ
ッタ電極間に実質的に電流が流れなくなる。一方、エッ
チングが不十分で未だベース層に達していない場合、１
対のエミッタ電極はベース層を介さずにつながっている
ため、エミッタ電極間には電流が流れる。したがって、
エッチングを進行させていき、エミッタ電極間に電流が
流れなくなる時点でエッチングを終了させれば、再現性
よくベース層を露出させることができる。
が露出されるべき領域と同じ構造を有する領域に１対の
エミッタ電極を形成し、１対のエミッタ電極間に流れる
電流を測定しながらエッチングを行なう。ベース層が露
出されるべき所定の領域と１対のエミッタ電極のまわり
は、同時にエッチングされる。したがって、このエッチ
ングにより所定の領域でベース層が露出されれば、エミ
ッタ電極の周囲もベース層が露出されるようになる。ベ
ース層が露出されると、１対のエミッタ電極間はエミッ
タ層−ベース層−エミッタ層を介してつながる。エミッ
タ層は、ベース層よりバンドギャップの大きい半導体材
料で形成されているので、所定の電圧の範囲内ではエミ
ッタ電極間に実質的に電流が流れなくなる。一方、エッ
チングが不十分で未だベース層に達していない場合、１
対のエミッタ電極はベース層を介さずにつながっている
ため、エミッタ電極間には電流が流れる。したがって、
エッチングを進行させていき、エミッタ電極間に電流が
流れなくなる時点でエッチングを終了させれば、再現性
よくベース層を露出させることができる。
【０００８】ただし、エッチング終了の判断は、この発
明に従って以下に示すとおり行なう必要がある。エミッ
タ層とベース層の接合部近傍には、空乏層が広がってい
る。エッチングがベース層上にある空乏層に到達し、空
乏層を介してエミッタ電極間がつながると、この層には
キャリアが存在しないため、電極間に電流が流れなくな
る。このように、空乏層でエッチングが止まっているに
もかかわらず、見掛け上エッチングがベース領域に達し
たように見えてしまう。そこで、このような事態を避け
るため、エッチングした部分にベース層材料の禁制帯幅
に相当するエネルギよりも高いエネルギを有する光を照
射する。光の照射によって空乏層内でキャリアが発生
し、エミッタ電極間に電流が流れるようになる。このよ
うに、光を照射して電流が流れなくなる時点でエッチン
グを終了すれば、確実にベース層を露出できるようにな
る。
明に従って以下に示すとおり行なう必要がある。エミッ
タ層とベース層の接合部近傍には、空乏層が広がってい
る。エッチングがベース層上にある空乏層に到達し、空
乏層を介してエミッタ電極間がつながると、この層には
キャリアが存在しないため、電極間に電流が流れなくな
る。このように、空乏層でエッチングが止まっているに
もかかわらず、見掛け上エッチングがベース領域に達し
たように見えてしまう。そこで、このような事態を避け
るため、エッチングした部分にベース層材料の禁制帯幅
に相当するエネルギよりも高いエネルギを有する光を照
射する。光の照射によって空乏層内でキャリアが発生
し、エミッタ電極間に電流が流れるようになる。このよ
うに、光を照射して電流が流れなくなる時点でエッチン
グを終了すれば、確実にベース層を露出できるようにな
る。
【０００９】
【実施例】図１に示すように、半絶縁性のＧａＡｓ基板
８上にｎ+ −ＧａＡｓのコレクタ電極取り出し層７、ｎ
−ＧａＡｓのコレクタ層６、ｐ−ＧａＡｓのベース層
５、ｎ−ＡｌＧａＡｓのエミッタ層４、およびｎ+ −Ｇ
ａＡｓのキャップ層３が順次堆積された構造を有するヘ
テロ接合バイポーラトランジスタの製造方法で、特にベ
ース層を露出させる工程について以下に説明する。
８上にｎ+ −ＧａＡｓのコレクタ電極取り出し層７、ｎ
−ＧａＡｓのコレクタ層６、ｐ−ＧａＡｓのベース層
５、ｎ−ＡｌＧａＡｓのエミッタ層４、およびｎ+ −Ｇ
ａＡｓのキャップ層３が順次堆積された構造を有するヘ
テロ接合バイポーラトランジスタの製造方法で、特にベ
ース層を露出させる工程について以下に説明する。
【００１０】図２を参照して、まず、ヘテロ接合バイポ
ーラトランジスタを形成すべき基板８上において、ベー
ス層を露出させるべき領域２０と同じ構造を有する適当
な領域をモニタ領域２１として設け、モニタ領域２１上
に互いに離れた２個のエミッタ電極１および２を形成し
た。図３を参照して、次に、領域２０においてベース層
を露出させるべき部分以外をフォトレジスト１０で覆う
一方、モニタ領域２１においてはエミッタ電極１および
２をフォトレジスト１１で覆った。エミッタ電極を覆う
に当たっては、電極に電流測定用プローブを接触させる
ため、図４に示すように窓１４ａ、１４ｂをそれぞれ形
成した。続いて、ベース層を露出させるべく、エッチン
グを以下のとおり行なっていった。
ーラトランジスタを形成すべき基板８上において、ベー
ス層を露出させるべき領域２０と同じ構造を有する適当
な領域をモニタ領域２１として設け、モニタ領域２１上
に互いに離れた２個のエミッタ電極１および２を形成し
た。図３を参照して、次に、領域２０においてベース層
を露出させるべき部分以外をフォトレジスト１０で覆う
一方、モニタ領域２１においてはエミッタ電極１および
２をフォトレジスト１１で覆った。エミッタ電極を覆う
に当たっては、電極に電流測定用プローブを接触させる
ため、図４に示すように窓１４ａ、１４ｂをそれぞれ形
成した。続いて、ベース層を露出させるべく、エッチン
グを以下のとおり行なっていった。
【００１１】まず、エッチングに際して予めダミーとし
てＧａＡｓウェハをエッチングし、エッチング時間とエ
ッチング量からエッチング速度を求めた。エッチング条
件は以下のとおりであった。
てＧａＡｓウェハをエッチングし、エッチング時間とエ
ッチング量からエッチング速度を求めた。エッチング条
件は以下のとおりであった。
【００１２】エッチング液 ＮＨ3 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ
＝５：１：５００，温度：２５℃ＧａＡｓウェハのエッ
チングを１２０秒間行なった結果、エッチング量が６８
５３Åであったため、エッチング速度として５７．１Å
／秒が求められた。次に、基板上の各層の厚みから、ベ
ース層を露出させるためのエッチング時間について予め
目安をつけておいた。キャップ層３およびエミッタ層４
の厚みは、Ｃ（容量）−Ｖ（電圧）法によるキャリア濃
度プロフィルから求めた。一方、他の層の厚みはエピタ
キシャル成長時の設計値を用いた。各層の厚みについて
表１に示す。
＝５：１：５００，温度：２５℃ＧａＡｓウェハのエッ
チングを１２０秒間行なった結果、エッチング量が６８
５３Åであったため、エッチング速度として５７．１Å
／秒が求められた。次に、基板上の各層の厚みから、ベ
ース層を露出させるためのエッチング時間について予め
目安をつけておいた。キャップ層３およびエミッタ層４
の厚みは、Ｃ（容量）−Ｖ（電圧）法によるキャリア濃
度プロフィルから求めた。一方、他の層の厚みはエピタ
キシャル成長時の設計値を用いた。各層の厚みについて
表１に示す。
【００１３】
【表１】
【００１４】エッチングで除去するのは、ｎ+ −ＧａＡ
ｓ（キャップ層）とｎ−ＡｌＧａＡｓ（エミッタ層）と
を合わせた２５９０Åの層である。ダミーで求めたエッ
チング速度から、エッチングに４５．４秒間かかること
が計算された。以上の計算結果を踏まえて、ダミーのと
きと同じエッチング条件でベース層を露出させるべくエ
ッチングを行なっていった。安全を見込んで最初２０秒
間エッチングを行なった後、５秒ごとにエッチングを中
断してモニタしていった。図５は、エッチングの途中段
階を示す断面図である。エッチング領域９は未だベース
層５には達していない。図に示すように、エッチングの
後、エミッタ電極１および２にプローブ１２ａおよび１
２ｂがそれぞれ接触され、電極間に電圧が掛けられた。
また、エッチング領域９には、ハロゲンランプ１５の光
が照射された。このようにして、エッチングの後、エミ
ッタ電極間に電圧が掛けられ、電流値が測定されていっ
た。また、電流を測定するに際し、光の照射を止めた暗
中での電流値も測定した。エッチング時間３５秒で電流
値が１ｍＡを下回ったので、それ以降は２秒ごとにエッ
チングを行ない電流を測定していった。エッチング後の
電流測定値の経過を図６および図７に示す。図６は、光
を照射し、２Ｖの電圧を掛けた際の電流値の経過を示し
ている。図６において、縦軸は電流測定値、横軸はエッ
チング時間を示す。図７は、エッチング時間３５秒以降
の電流測定値について、光照射と光照射なしの結果を比
較するものである。図７に示すように、４１秒のエッチ
ングで、暗中での電流値は１μＡを切ったが、光照射下
では２０μＡが流れた。このように４１秒ではエッチン
グは空乏層に達したが、ベース層には達していなかった
といえる。なお、図示しないが、３９秒のエッチング時
間まで光照射下と暗中での電流値には差が認められなか
った。４１秒のエッチングの後、さらに２秒エッチング
を行なったところ、暗中および光照射下とも電流値に差
が見られず、いずれも１μＡを下回った。このため、合
計４３秒でエッチングを終了した。
ｓ（キャップ層）とｎ−ＡｌＧａＡｓ（エミッタ層）と
を合わせた２５９０Åの層である。ダミーで求めたエッ
チング速度から、エッチングに４５．４秒間かかること
が計算された。以上の計算結果を踏まえて、ダミーのと
きと同じエッチング条件でベース層を露出させるべくエ
ッチングを行なっていった。安全を見込んで最初２０秒
間エッチングを行なった後、５秒ごとにエッチングを中
断してモニタしていった。図５は、エッチングの途中段
階を示す断面図である。エッチング領域９は未だベース
層５には達していない。図に示すように、エッチングの
後、エミッタ電極１および２にプローブ１２ａおよび１
２ｂがそれぞれ接触され、電極間に電圧が掛けられた。
また、エッチング領域９には、ハロゲンランプ１５の光
が照射された。このようにして、エッチングの後、エミ
ッタ電極間に電圧が掛けられ、電流値が測定されていっ
た。また、電流を測定するに際し、光の照射を止めた暗
中での電流値も測定した。エッチング時間３５秒で電流
値が１ｍＡを下回ったので、それ以降は２秒ごとにエッ
チングを行ない電流を測定していった。エッチング後の
電流測定値の経過を図６および図７に示す。図６は、光
を照射し、２Ｖの電圧を掛けた際の電流値の経過を示し
ている。図６において、縦軸は電流測定値、横軸はエッ
チング時間を示す。図７は、エッチング時間３５秒以降
の電流測定値について、光照射と光照射なしの結果を比
較するものである。図７に示すように、４１秒のエッチ
ングで、暗中での電流値は１μＡを切ったが、光照射下
では２０μＡが流れた。このように４１秒ではエッチン
グは空乏層に達したが、ベース層には達していなかった
といえる。なお、図示しないが、３９秒のエッチング時
間まで光照射下と暗中での電流値には差が認められなか
った。４１秒のエッチングの後、さらに２秒エッチング
を行なったところ、暗中および光照射下とも電流値に差
が見られず、いずれも１μＡを下回った。このため、合
計４３秒でエッチングを終了した。
【００１５】エッチング終了後に段差測定から求めたエ
ッチング量は２６４０Åとベース領域に達する妥当な厚
さであった。設計の４５秒よりも短時間でエッチングが
終了した点については、ダミーにＧａＡｓウェハを用い
たのに対して、実際にはＡｌＧａＡｓ層が含まれている
ためと考えられた。
ッチング量は２６４０Åとベース領域に達する妥当な厚
さであった。設計の４５秒よりも短時間でエッチングが
終了した点については、ダミーにＧａＡｓウェハを用い
たのに対して、実際にはＡｌＧａＡｓ層が含まれている
ためと考えられた。
【００１６】以上のエッチング工程によりベース層を露
出させた後、ベース電極を形成し、さらに他の電極形成
および絶縁膜形成を行なった。１４枚の基板について上
記方法を用いて、ヘテロ接合バイポーラトランジスタを
製造したが、すべての基板について良好なトランジスタ
特性が得られた。
出させた後、ベース電極を形成し、さらに他の電極形成
および絶縁膜形成を行なった。１４枚の基板について上
記方法を用いて、ヘテロ接合バイポーラトランジスタを
製造したが、すべての基板について良好なトランジスタ
特性が得られた。
【００１７】
【発明の効果】以上述べてきたように、この発明に従え
ば、メサ型ヘテロ接合バイポーラトランジスタの製造に
おいて、薄いベース層内で確実にエッチングを停止する
ことができるため、ベース層を確実に露出することがで
きる。したがって、この発明によりメサ型ヘテロ接合バ
イポーラトランジスタを有するデバイス製造の歩留まり
を向上させることができる。
ば、メサ型ヘテロ接合バイポーラトランジスタの製造に
おいて、薄いベース層内で確実にエッチングを停止する
ことができるため、ベース層を確実に露出することがで
きる。したがって、この発明によりメサ型ヘテロ接合バ
イポーラトランジスタを有するデバイス製造の歩留まり
を向上させることができる。
【図面の簡単な説明】
【図１】実施例においてベース層を露出させる前の構造
を示す断面図である。
を示す断面図である。
【図２】図１に示す構造にエミッタ電極が形成された様
子を示す断面図である。
子を示す断面図である。
【図３】図２に示す構造にフォトレジストが設けられた
状態を示す断面図である。
状態を示す断面図である。
【図４】図３に示す構造をエミッタ電極側から見た平面
図である。
図である。
【図５】図３に示す構造をエッチングしていく様子を示
す断面図である。
す断面図である。
【図６】実施例においてエッチングによりエミッタ電極
間の電流測定値が減少していく経過を示す図である。
間の電流測定値が減少していく経過を示す図である。
【図７】実施例において、エッチング３５秒以降の電流
測定値を示す図である。
測定値を示す図である。
【図８】メサ型ヘテロ接合バイポーラトランジスタを説
明するための模式図である。
明するための模式図である。
１、２ エミッタ電極 ３ キャップ層 ４ エミッタ層 ５ ベース層 ６ コレクタ層 ７ コレクタ電極取り出し層 ８ 基板 ９ エッチング領域 １０、１１ フォトレジスト １２ａ、１２ｂ プローブ １５ ハロゲンランプ
フロントページの続き (56)参考文献 特開 平３−19214（ＪＰ，Ａ) 特開 昭58−210664（ＪＰ，Ａ) 特開 昭51−57288（ＪＰ，Ａ) 特公 昭37−6858（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/302 H01L 21/306 - 21/3065 H01L 21/308 H01L 21/33 - 21/331 H01L 21/461 H01L 21/465 - 21/467 H01L 21/64 - 21/66 H01L 29/205 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】 基板上にコレクタ層、ベース層およびエ
ミッタ層が順次堆積され、前記エミッタ層が前記ベース
層よりバンドギャップの大きい半導体材料で形成される
ヘテロ接合バイポーラトランジスタの製造方法であっ
て、 エッチングによりベース層が露出されるべき領域と同じ
構造を有する領域に、互いに離れた１対のエミッタ電極
を設ける工程と、 前記１対のエミッタ電極およびその下方領域が島状に残
るよう前記エミッタ電極を保護しながら、前記エミッタ
電極が設けられた領域と前記ベース層が露出されるべき
領域とを同時にエッチングするエッチング工程とを備
え、 前記エッチング工程は、前記１対のエミッタ電極間に電
圧を印加して前記電極間に流れる電流を測定するととも
に、前記ベース層材料の禁制帯幅に相当するエネルギよ
りも高いエネルギを有する光を前記エミッタ電極の周囲
のエッチングされた部分に照射して、前記電流が実質的
に流れなくなる時点で終了させられる、ヘテロ接合バイ
ポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21196191A JP3146543B2 (ja) | 1991-08-23 | 1991-08-23 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21196191A JP3146543B2 (ja) | 1991-08-23 | 1991-08-23 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555548A JPH0555548A (ja) | 1993-03-05 |
| JP3146543B2 true JP3146543B2 (ja) | 2001-03-19 |
Family
ID=16614570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21196191A Expired - Fee Related JP3146543B2 (ja) | 1991-08-23 | 1991-08-23 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146543B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103477421A (zh) * | 2011-11-14 | 2013-12-25 | 富士电机株式会社 | 蚀刻完成检测方法及装置 |
| JP6099458B2 (ja) | 2013-03-29 | 2017-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 特定の仮想マシンに関連するトレース・データを得るためのコンピュータ実装方法、プログラム、トレーサ・ノード |
-
1991
- 1991-08-23 JP JP21196191A patent/JP3146543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555548A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031255A (en) | Bipolar transistor stabilized with electrical insulating elements | |
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| DE3586525T2 (de) | Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung. | |
| JPS63108709A (ja) | 半導体装置およびその製造方法 | |
| JP3146543B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5573960A (en) | Method of manufacturing semiconductor layers by bonding without defects created by bonding | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP3223865B2 (ja) | 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン | |
| JPS6189665A (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPH0249012B2 (ja) | ||
| JP2586626B2 (ja) | エピタキシャル成長方法 | |
| JPS59189640A (ja) | 半導体装置の製造方法 | |
| Inada et al. | Selenium implantation in epitaxial gallium arsenide layers | |
| JPS58177B2 (ja) | 半導体装置の製造法 | |
| JP2001188077A (ja) | トランジスタ用ピンチオフ電圧測定回路およびその製造方法と、電界効果トランジスタの製造方法 | |
| JPH03240269A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS62186529A (ja) | パタ−ン変形量測定用素子 | |
| JPS62291972A (ja) | 半導体装置の製造方法 | |
| JP2003318238A (ja) | 化合物半導体用電極の形成方法と化合物半導体の電気的特性の測定方法 | |
| JPS6122671A (ja) | シヨツトキ障壁ゲ−ト型電解効果トランジスタの製造方法 | |
| JPH0578196B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| LAPS | Cancellation because of no payment of annual fees |