JP3149037B2 - 高速半導体装置及びその製造方法 - Google Patents
高速半導体装置及びその製造方法Info
- Publication number
- JP3149037B2 JP3149037B2 JP04276892A JP4276892A JP3149037B2 JP 3149037 B2 JP3149037 B2 JP 3149037B2 JP 04276892 A JP04276892 A JP 04276892A JP 4276892 A JP4276892 A JP 4276892A JP 3149037 B2 JP3149037 B2 JP 3149037B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier injection
- semiconductor device
- carrier
- injection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、キャリヤの一次元的な
注入及び走行を可能にして散乱の影響を小さくした高速
半導体装置及びその製造方法に関する。
注入及び走行を可能にして散乱の影響を小さくした高速
半導体装置及びその製造方法に関する。
【０００２】通常、半導体装置に於けるキャリヤの注入
及び走行は三次元的に行われてきたのであるが、高電子
移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍ
ｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）が
出現して、キャリヤの注入及び走行を二次元的に行って
散乱の影響を小さくすることが普遍化し、そのような高
速半導体装置が多くの電子機器に於いて重要な役割を担
いつつある。
及び走行は三次元的に行われてきたのであるが、高電子
移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍ
ｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）が
出現して、キャリヤの注入及び走行を二次元的に行って
散乱の影響を小さくすることが普遍化し、そのような高
速半導体装置が多くの電子機器に於いて重要な役割を担
いつつある。
【０００３】近年、半導体装置に於けるキャリヤの注入
及び走行に関する技術は更に進展して、例えば量子細線
など一次元的なキャリヤの注入及び走行を行う高速半導
体装置が注目されるところとなっている。然しながら、
この種の高速半導体装置については、現在、研究・開発
の緒についたばかりであって、先ず、実際に動作可能な
ものが実現されなければならない。
及び走行に関する技術は更に進展して、例えば量子細線
など一次元的なキャリヤの注入及び走行を行う高速半導
体装置が注目されるところとなっている。然しながら、
この種の高速半導体装置については、現在、研究・開発
の緒についたばかりであって、先ず、実際に動作可能な
ものが実現されなければならない。
【０００４】
【従来の技術】図１１は一次元的キャリヤ注入及び走行
を行うことができるとされている高速半導体装置の従来
例を表した要部切断側面図である。
を行うことができるとされている高速半導体装置の従来
例を表した要部切断側面図である。
【０００５】図に於いて、１は半絶縁性ＧａＡｓ基板、
２はｎ−ＧａＡｓアノード層、３は共鳴トンネリング・
バリヤ（ｒｅｓｏｎａｎｔ ｔｕｎｎｅｌｉｎｇ ｂａ
ｒｒｉｅｒ：ＲＴＢ）層、４はｎ−ＧａＡｓカソード
層、５はカソード電極、６はアノード電極をそれぞれ示
している。尚、ＲＴＢ層３は、実際には、ｉ−ＧａＡｓ
井戸層３Ｗの上下をｉ−ＡｌＡｓバリヤ層３Ｂに依って
サンドイッチ状に挟んだ構成になっている。また、Ｗは
キャリヤの注入が行われる領域の幅、即ち、カソード層
の幅である。
２はｎ−ＧａＡｓアノード層、３は共鳴トンネリング・
バリヤ（ｒｅｓｏｎａｎｔ ｔｕｎｎｅｌｉｎｇ ｂａ
ｒｒｉｅｒ：ＲＴＢ）層、４はｎ−ＧａＡｓカソード
層、５はカソード電極、６はアノード電極をそれぞれ示
している。尚、ＲＴＢ層３は、実際には、ｉ−ＧａＡｓ
井戸層３Ｗの上下をｉ−ＡｌＡｓバリヤ層３Ｂに依って
サンドイッチ状に挟んだ構成になっている。また、Ｗは
キャリヤの注入が行われる領域の幅、即ち、カソード層
の幅である。
【０００６】前記各部分に関する主要なデータを例示す
ると次の通りである。 （１） アノード層２について 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 （２） ＲＴＢ層３について ｉ−ＧａＡｓ井戸層３Ｗの厚さ：３〔ｎｍ〕 ｉ−ＡｌＡｓバリヤ層３Ｂの厚さ：３〔ｎｍ〕 （３） カソード層（キャリヤ注入層）４について 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 幅Ｗ：５０〔ｎｍ〕 （４） カソード電極５について 材料：ＡｕＧｅ／Ａｕ 厚さ：２０〔ｎｍ〕／２００〔ｎｍ〕 （５） アノード電極６について 材料：ＡｕＧｅ／Ａｕ 厚さ：２０〔ｎｍ〕／２００〔ｎｍ〕
ると次の通りである。 （１） アノード層２について 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 （２） ＲＴＢ層３について ｉ−ＧａＡｓ井戸層３Ｗの厚さ：３〔ｎｍ〕 ｉ−ＡｌＡｓバリヤ層３Ｂの厚さ：３〔ｎｍ〕 （３） カソード層（キャリヤ注入層）４について 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 幅Ｗ：５０〔ｎｍ〕 （４） カソード電極５について 材料：ＡｕＧｅ／Ａｕ 厚さ：２０〔ｎｍ〕／２００〔ｎｍ〕 （５） アノード電極６について 材料：ＡｕＧｅ／Ａｕ 厚さ：２０〔ｎｍ〕／２００〔ｎｍ〕
【０００７】この高速半導体装置では、例えば電子ビー
ム・リソグラフィ技術などを適用してカソード層４の幅
Ｗが５０〔ｎｍ〕程度になるようにメサ・エッチング
し、そこにキャリヤ、即ち、この場合は電子を注入して
走行させるようにしているものであり、縦型量子細線と
まではゆかないが、一次元的なキャリヤの注入及び走行
を可能にしている。
ム・リソグラフィ技術などを適用してカソード層４の幅
Ｗが５０〔ｎｍ〕程度になるようにメサ・エッチング
し、そこにキャリヤ、即ち、この場合は電子を注入して
走行させるようにしているものであり、縦型量子細線と
まではゆかないが、一次元的なキャリヤの注入及び走行
を可能にしている。
【０００８】
【発明が解決しようとする課題】図１１に見られる高速
半導体装置では、キャリヤの注入層であるカソード層４
の幅Ｗの狭小化は現用のリソグラフィ技術に依って制約
され、更なる微細化を行って量子細線に近づけることは
困難である。
半導体装置では、キャリヤの注入層であるカソード層４
の幅Ｗの狭小化は現用のリソグラフィ技術に依って制約
され、更なる微細化を行って量子細線に近づけることは
困難である。
【０００９】本発明は、リソグラフィ技術に依る制約を
越えて一次元的なキャリヤの注入を行う領域の狭小化を
実現し、従って、更に量子細線に近づいたキャリヤの走
行を可能にして高速動作性を向上しようとする。
越えて一次元的なキャリヤの注入を行う領域の狭小化を
実現し、従って、更に量子細線に近づいたキャリヤの走
行を可能にして高速動作性を向上しようとする。
【００１０】
【課題を解決するための手段】図１は本発明の原理を解
説する為の高速半導体装置を表す要部切断側面図であ
り、図１１に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
説する為の高速半導体装置を表す要部切断側面図であ
り、図１１に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。
【００１１】図に於いて、７はｎ+ −ＧａＡｓカソード
・コンタクト層、８はｎ−ＧａＡｓカソード層４の側面
に形成したＷＳｉからなる空乏化用電極、９はｎ−Ｇａ
Ａｓカソード層４に拡がった空乏層をそれぞれ示してい
る。尚、カソード層４はキャリヤ注入層と呼んで差支え
なく、以下の説明に於いても同様とする。
・コンタクト層、８はｎ−ＧａＡｓカソード層４の側面
に形成したＷＳｉからなる空乏化用電極、９はｎ−Ｇａ
Ａｓカソード層４に拡がった空乏層をそれぞれ示してい
る。尚、カソード層４はキャリヤ注入層と呼んで差支え
なく、以下の説明に於いても同様とする。
【００１２】図示された各部分のうち、図１１に見られ
る部分と同一の部分に於ける主要なデータは先に挙げた
データと全く変わりないので省略し、新たに図示された
部分のみの主要なデータを例示する。
る部分と同一の部分に於ける主要なデータは先に挙げた
データと全く変わりないので省略し、新たに図示された
部分のみの主要なデータを例示する。
【００１３】（１） カソード・コンタクト層７につい
て 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０17〔cm-3〕 （２） 空乏化用電極８について 形式：ショットキ（ＷＳｉなど） 厚さ：１００〔ｎｍ〕 （３） 空乏層９について 片側の最大延び：１００〔ｎｍ〕（両側を加えると２０
０〔ｎｍ〕）
て 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０17〔cm-3〕 （２） 空乏化用電極８について 形式：ショットキ（ＷＳｉなど） 厚さ：１００〔ｎｍ〕 （３） 空乏層９について 片側の最大延び：１００〔ｎｍ〕（両側を加えると２０
０〔ｎｍ〕）
【００１４】さて、実験するのに作成した試料では、不
純物濃度が１×１０17〔cm-3〕であるｎ−ＧａＡｓカソ
ード層４の幅は２２０〔ｎｍ〕としたので、その側面に
ショットキ・コンタクトのＷＳｉからなる空乏化用電極
８を形成したことで延び出た空乏層９の最大延びは両側
で２００〔ｎｍ〕であるから、キャリヤが注入される領
域の最小幅は２０〔ｎｍ〕であり、通常、量子細線とし
て作用することができる幅は最大で１０〔ｎｍ〕程度で
あるから、それにかなり近づいて、一次元的なキャリヤ
の注入及び走行が可能になったといえる。
純物濃度が１×１０17〔cm-3〕であるｎ−ＧａＡｓカソ
ード層４の幅は２２０〔ｎｍ〕としたので、その側面に
ショットキ・コンタクトのＷＳｉからなる空乏化用電極
８を形成したことで延び出た空乏層９の最大延びは両側
で２００〔ｎｍ〕であるから、キャリヤが注入される領
域の最小幅は２０〔ｎｍ〕であり、通常、量子細線とし
て作用することができる幅は最大で１０〔ｎｍ〕程度で
あるから、それにかなり近づいて、一次元的なキャリヤ
の注入及び走行が可能になったといえる。
【００１５】ここで、空乏層９の延びをＷD とすると、 ＷD ＝（２εs （Ｖbi−Ｖ−ｋＴ／ｑ）／ｑＮD ）1/2 εs ：半導体の誘電率 Ｖbi：ビルトイン電圧 Ｖ：印加電圧 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電気素量 ＮD ：キャリヤ濃度 で表される。
【００１６】実験１ カソード層４：ｎ−ＧａＡｓ ＮD ：１×１０17〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０〔Ｖ〕 とすると、ＷD は１００〔ｎｍ〕、全体で２００〔ｎ
ｍ〕、従って、キャリヤ注入領域の最小幅が２０〔ｎ
ｍ〕となる。
ｍ〕、従って、キャリヤ注入領域の最小幅が２０〔ｎ
ｍ〕となる。
【００１７】実験２ カソード層４：ｎ−ＧａＡｓ ＮD ：１×１０18〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０〔Ｖ〕 とすると、ＷD は１５．０〔ｎｍ〕、全体で３０．０
〔ｎｍ〕、従って、キャリヤ注入領域の最小幅が１９
０．０〔ｎｍ〕となる。
〔ｎｍ〕、従って、キャリヤ注入領域の最小幅が１９
０．０〔ｎｍ〕となる。
【００１８】実験３ カソード層４：ｎ−ＧａＡｓ ＮD ：１×１０18〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０．８〔Ｖ〕 とすると、ＷD は３０〔ｎｍ〕、全体で６０〔ｎｍ〕、
従って、キャリヤ注入領域の最小幅が１６０〔ｎｍ〕と
なる。
従って、キャリヤ注入領域の最小幅が１６０〔ｎｍ〕と
なる。
【００１９】実験４ カソード層４：ｎ−ＧａＡｓ ＮD ：２×１０18〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０〔Ｖ〕 とすると、ＷD は１０〔ｎｍ〕、全体で２０〔ｎｍ〕、
従って、キャリヤ注入領域の最小幅が２００〔ｎｍ〕と
なる。
従って、キャリヤ注入領域の最小幅が２００〔ｎｍ〕と
なる。
【００２０】実験５ カソード層４：ｎ−ＩｎＧａＡｓ（ＩｎＰに格子整合） ＮD ：１×１０17〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０〔Ｖ〕 とすると、ＷD は４５〔ｎｍ〕、全体で９０〔ｎｍ〕、
従って、キャリヤ注入領域の最小幅が１３０〔ｎｍ〕と
なる。
従って、キャリヤ注入領域の最小幅が１３０〔ｎｍ〕と
なる。
【００２１】実験６ カソード層４：ｎ−ＩｎＧａＡｓ（ＩｎＰに格子整合） ＮD ：１×１０18〔cm-3〕 温度：４．２〔Ｋ〕 Ｖ：０〔Ｖ〕 とすると、ＷD は１４〔ｎｍ〕、全体で２８〔ｎｍ〕、
従って、キャリヤ注入領域の最小幅が１９２〔ｎｍ〕と
なる。
従って、キャリヤ注入領域の最小幅が１９２〔ｎｍ〕と
なる。
【００２２】このように、本発明に依る高速半導体装置
では、カソード層、即ち、キャリヤ注入層に対する不純
物のドーピング量、或いは、キャリヤ注入層に形成した
ショットキ・コンタクトの空乏化電極に印加する電圧に
依って、生成される空乏層の延びを大きな範囲で任意に
変化させることができ、それに伴ってキャリヤ注入領域
の実効幅が変化するので一次元的なキャリヤの注入を良
好に制御することが可能になった。このキャリヤ注入領
域の実効幅は、勿論、リソグラフィ技術では実現できな
い微細なものである。
では、カソード層、即ち、キャリヤ注入層に対する不純
物のドーピング量、或いは、キャリヤ注入層に形成した
ショットキ・コンタクトの空乏化電極に印加する電圧に
依って、生成される空乏層の延びを大きな範囲で任意に
変化させることができ、それに伴ってキャリヤ注入領域
の実効幅が変化するので一次元的なキャリヤの注入を良
好に制御することが可能になった。このキャリヤ注入領
域の実効幅は、勿論、リソグラフィ技術では実現できな
い微細なものである。
【００２３】このようなことから、本発明に依る半導体
装置及びその製造方法に於いては、 （１）縦方向に積層形成された所要半導体層（例えばｎ
−ＧａＡｓアノード層２、ＲＴＢ層３、ｎ−ＧａＡｓカ
ソード層４など）のうち共鳴トンネリング・バリヤ層
（例えばＲＴＢ層３）を下地とするキャリヤ注入層（例
えばｎ−ＧａＡｓカソード層４）に於ける側面に被着さ
れ該キャリヤ注入層とショットキ接合を生成して空乏層
（例えば空乏層９）を拡げる高融点金属乃至その珪化物
からなる被膜（例えばＷＳｉ空乏化用電極８）を備えて
キャリヤの注入及び走行を一次元化してなることを特徴
とするか、或いは、
装置及びその製造方法に於いては、 （１）縦方向に積層形成された所要半導体層（例えばｎ
−ＧａＡｓアノード層２、ＲＴＢ層３、ｎ−ＧａＡｓカ
ソード層４など）のうち共鳴トンネリング・バリヤ層
（例えばＲＴＢ層３）を下地とするキャリヤ注入層（例
えばｎ−ＧａＡｓカソード層４）に於ける側面に被着さ
れ該キャリヤ注入層とショットキ接合を生成して空乏層
（例えば空乏層９）を拡げる高融点金属乃至その珪化物
からなる被膜（例えばＷＳｉ空乏化用電極８）を備えて
キャリヤの注入及び走行を一次元化してなることを特徴
とするか、或いは、
【００２４】（２）縦方向に順に積層形成されたベース
層（例えばｎ−ＧａＡｓベース層２４）及び共鳴トンネ
リング・バリヤ層（例えばＲＴＢ層２５）及びキャリヤ
注入層であるエミッタ層（例えばｎ−ＧａＡｓエミッタ
層２６）と、該エミッタ層に於ける側面に被着され該エ
ミッタ層とショットキ接合を生成して空乏層（例えば空
乏層３１）を拡げると共に下端が該ベース層にも接触し
ている高融点金属乃至その珪化物からなる電極（例えば
ＷＳｉベース電極２７）とを備えてキャリヤの注入及び
走行を一次元化してなることを特徴とするか、或いは、
層（例えばｎ−ＧａＡｓベース層２４）及び共鳴トンネ
リング・バリヤ層（例えばＲＴＢ層２５）及びキャリヤ
注入層であるエミッタ層（例えばｎ−ＧａＡｓエミッタ
層２６）と、該エミッタ層に於ける側面に被着され該エ
ミッタ層とショットキ接合を生成して空乏層（例えば空
乏層３１）を拡げると共に下端が該ベース層にも接触し
ている高融点金属乃至その珪化物からなる電極（例えば
ＷＳｉベース電極２７）とを備えてキャリヤの注入及び
走行を一次元化してなることを特徴とするか、或いは、
【００２５】（３）前記（２）に於いて、ベース層のキ
ャリヤ濃度（例えば１×１０18〔cm-3〕以上）がキャリ
ヤ注入層であるエミッタ層に於けるキャリヤ濃度（例え
ば１×１０ 17〔cm-3〕程度）に比較して充分に高められ
てなり、高融点金属乃至その珪化物からなる電極がベー
ス層に対してはオーミック・コンタクトすると共に該キ
ャリヤ注入層であるエミッタ層に対してはショットキ・
コンタクトしていることを特徴とするか、或いは、
ャリヤ濃度（例えば１×１０18〔cm-3〕以上）がキャリ
ヤ注入層であるエミッタ層に於けるキャリヤ濃度（例え
ば１×１０ 17〔cm-3〕程度）に比較して充分に高められ
てなり、高融点金属乃至その珪化物からなる電極がベー
ス層に対してはオーミック・コンタクトすると共に該キ
ャリヤ注入層であるエミッタ層に対してはショットキ・
コンタクトしていることを特徴とするか、或いは、
【００２６】（４）所要半導体層を縦方向に積層形成し
てその表面からキャリヤ注入層の下地である共鳴トンネ
リング・バリヤ層の表面に至るまでをメサ・エッチング
し該キャリヤ注入層の側面を表出させる工程と、次い
で、該表出されたキャリヤ注入層の側面のみに高融点金
属乃至その珪化物からなる被膜を形成する工程とが含ま
れてなることを特徴とするか、或いは、
てその表面からキャリヤ注入層の下地である共鳴トンネ
リング・バリヤ層の表面に至るまでをメサ・エッチング
し該キャリヤ注入層の側面を表出させる工程と、次い
で、該表出されたキャリヤ注入層の側面のみに高融点金
属乃至その珪化物からなる被膜を形成する工程とが含ま
れてなることを特徴とするか、或いは、
【００２７】（５）少なくともベース層及び共鳴トンネ
リング・バリヤ層及びキャリヤ注入層であるエミッタ層
を縦方向に積層形成しその表面から共鳴トンネリング・
バリヤ層の下地であるベース層の表面に至るまでをメサ
・エッチングし該キャリヤ注入層の側面及び共鳴トンネ
リング・バリヤ層の側面及びベース層の表面を表出させ
る工程と、次いで、該表出されたベース層の表面及び共
鳴トンネリング・バリヤ層の側面及びキャリヤ注入層の
側面に接触する高融点金属乃至その珪化物からなる電極
を形成する工程とが含まれてなることを特徴とするか、
或いは、
リング・バリヤ層及びキャリヤ注入層であるエミッタ層
を縦方向に積層形成しその表面から共鳴トンネリング・
バリヤ層の下地であるベース層の表面に至るまでをメサ
・エッチングし該キャリヤ注入層の側面及び共鳴トンネ
リング・バリヤ層の側面及びベース層の表面を表出させ
る工程と、次いで、該表出されたベース層の表面及び共
鳴トンネリング・バリヤ層の側面及びキャリヤ注入層の
側面に接触する高融点金属乃至その珪化物からなる電極
を形成する工程とが含まれてなることを特徴とするか、
或いは、
【００２８】（６）前記（５）に於いて、高融点金属乃
至その珪化物からなる電極とオーミック接触を維持する
のに充分なキャリヤ濃度のベース層及び同電極とショッ
トキ接触を維持することが可能なキャリヤ濃度の共鳴ト
ンネリング・バリヤ層とキャリヤ注入層であるエミッタ
層を縦方向に積層形成する工程が含まれてなることを特
徴とする。
至その珪化物からなる電極とオーミック接触を維持する
のに充分なキャリヤ濃度のベース層及び同電極とショッ
トキ接触を維持することが可能なキャリヤ濃度の共鳴ト
ンネリング・バリヤ層とキャリヤ注入層であるエミッタ
層を縦方向に積層形成する工程が含まれてなることを特
徴とする。
【００２９】
【作用】前記手段を採ることに依り、縦方向に一次元的
なキャリヤの注入及び走行を可能にしたＲＴＢをもつ高
速半導体装置、例えば、ＲＨＥＴ、ＲＢＴなどを現用リ
ソグラフィ技術などの制約を越えて比較的容易に実現す
ることができる。
なキャリヤの注入及び走行を可能にしたＲＴＢをもつ高
速半導体装置、例えば、ＲＨＥＴ、ＲＢＴなどを現用リ
ソグラフィ技術などの制約を越えて比較的容易に実現す
ることができる。
【００３０】
【実施例】図２乃至図８は本発明の第一実施例を製造す
る工程を解説する為の工程要所に於ける半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ詳細に説明する。尚、図１に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとする。
る工程を解説する為の工程要所に於ける半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ詳細に説明する。尚、図１に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものとする。
【００３１】図２参照 ２−（１） 例えば、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａ
ｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依って、半絶縁性ＧａＡｓ基板１上に、 ｎ−ＧａＡｓアノード層２ （厚さ：２００〔ｎｍ〕、不純物濃度：１×１０18〔cm
-3〕） ｉ−ＡｌＡｓバリヤ層３Ｂ、ｉ−ＧａＡｓ井戸層３Ｗ、
ｉ−ＡｌＡｓバリヤ層３Ｂの三層積層構造からなるＲＴ
Ｂ層３ （厚さ：井戸層３Ｗ＝３〔ｎｍ〕、バリヤ層３Ｂ＝３
〔ｎｍ〕） ｎ−ＧａＡｓカソード層４ （厚さ２００〔ｎｍ〕、不純物濃度：１×１０18〔c
m-3〕） を成長させる。
ｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依って、半絶縁性ＧａＡｓ基板１上に、 ｎ−ＧａＡｓアノード層２ （厚さ：２００〔ｎｍ〕、不純物濃度：１×１０18〔cm
-3〕） ｉ−ＡｌＡｓバリヤ層３Ｂ、ｉ−ＧａＡｓ井戸層３Ｗ、
ｉ−ＡｌＡｓバリヤ層３Ｂの三層積層構造からなるＲＴ
Ｂ層３ （厚さ：井戸層３Ｗ＝３〔ｎｍ〕、バリヤ層３Ｂ＝３
〔ｎｍ〕） ｎ−ＧａＡｓカソード層４ （厚さ２００〔ｎｍ〕、不純物濃度：１×１０18〔c
m-3〕） を成長させる。
【００３２】２−（２） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚
さ例えば２００〔ｎｍ〕のＳｉＯ2 からなる絶縁膜１１
を形成する。
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚
さ例えば２００〔ｎｍ〕のＳｉＯ2 からなる絶縁膜１１
を形成する。
【００３３】２−（３） 電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ：ＥＢ）・リ
ソグラフィ技術に於ける電子ビーム・レジスト・プロセ
スを適用することに依って、幅を例えば２２０〔ｎｍ〕
とするメサを形成する為のパターンをもったレジスト膜
１２を形成する。
ソグラフィ技術に於ける電子ビーム・レジスト・プロセ
スを適用することに依って、幅を例えば２２０〔ｎｍ〕
とするメサを形成する為のパターンをもったレジスト膜
１２を形成する。
【００３４】２−（４） エッチング・ガスをＣＨＦ3 とする反応性イオン・エッ
チング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：
ＲＩＥ）法を適用することに依り、絶縁膜１１のエッチ
ングを行ってメサ・エッチング・マスク・パターンにす
る。
チング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：
ＲＩＥ）法を適用することに依り、絶縁膜１１のエッチ
ングを行ってメサ・エッチング・マスク・パターンにす
る。
【００３５】図３参照 ３−（１） エッチング・ガスをＣＣｌ2 Ｆ2 とするＲＩＥ法を適用
することに依り、前記レジスト膜１２及び絶縁膜１１を
マスクとしてｎ−ＧａＡｓカソード層４のメサ・エッチ
ングを行う。尚、このメサ・エッチングは表面側のｉ−
ＡｌＡｓバリヤ層３Ｂで自動的に停止する。
することに依り、前記レジスト膜１２及び絶縁膜１１を
マスクとしてｎ−ＧａＡｓカソード層４のメサ・エッチ
ングを行う。尚、このメサ・エッチングは表面側のｉ−
ＡｌＡｓバリヤ層３Ｂで自動的に停止する。
【００３６】図４参照 ４−（１） レジスト膜１２を除去してから、スパッタリング法を適
用することに依り、厚さ例えば２００〔ｎｍ〕乃至３０
０〔ｎｍ〕程度のＷＳｉ膜を全面に被着させる。
用することに依り、厚さ例えば２００〔ｎｍ〕乃至３０
０〔ｎｍ〕程度のＷＳｉ膜を全面に被着させる。
【００３７】図５参照 ５−（１） エッチング・ガスをＣＦ4 とするＲＩＥ法（ガス流量：
５０〔ｓｃｃｍ〕，圧力：３〔Ｐａ〕，高周波出力：１
００〔Ｗ〕）を適用することに依って、ＷＳｉ膜の異方
性エッチングを行う。この工程を経ると、ＷＳｉ膜はカ
ソード層４の側面に被着されたもののみがサイド・ウォ
ール状に残って他は除去され、ここにＷＳｉ空乏化用電
極８が形成される。
５０〔ｓｃｃｍ〕，圧力：３〔Ｐａ〕，高周波出力：１
００〔Ｗ〕）を適用することに依って、ＷＳｉ膜の異方
性エッチングを行う。この工程を経ると、ＷＳｉ膜はカ
ソード層４の側面に被着されたもののみがサイド・ウォ
ール状に残って他は除去され、ここにＷＳｉ空乏化用電
極８が形成される。
【００３８】図６参照 ６−（１） エッチング・ガスをＣＨ4 （ＡｌＡｓ用）及びＣＣｌ2
Ｆ2 （ＧａＡｓ用）とするＲＩＥ法を適用することに依
り、絶縁膜１１並びにＷＳｉ空乏化用電極８をマスクと
して、ＲＴＢ層３からｎ−ＧａＡｓアノード層２内に達
するメサ・エッチングを行う。
Ｆ2 （ＧａＡｓ用）とするＲＩＥ法を適用することに依
り、絶縁膜１１並びにＷＳｉ空乏化用電極８をマスクと
して、ＲＴＢ層３からｎ−ＧａＡｓアノード層２内に達
するメサ・エッチングを行う。
【００３９】図７参照 ７−（１） エッチャントをフッ化水素酸とするウエット・エッチン
グ法を適用することに依って絶縁膜１１を除去してか
ら、例えば有機金属化学気相堆積（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓ
ｉｔｉｏｎ：ＭＯＣＶＤ）法を適用することに依ってカ
ソード層４の表面及びアノード層２の表面に厚さが例え
ば４００〔ｎｍ〕のｎ+ −ＧａＡｓコンタクト層１３を
選択的に形成する。
グ法を適用することに依って絶縁膜１１を除去してか
ら、例えば有機金属化学気相堆積（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓ
ｉｔｉｏｎ：ＭＯＣＶＤ）法を適用することに依ってカ
ソード層４の表面及びアノード層２の表面に厚さが例え
ば４００〔ｎｍ〕のｎ+ −ＧａＡｓコンタクト層１３を
選択的に形成する。
【００４０】ここで、ＷＳｉ空乏化用電極８上にはＧａ
Ａｓは成長されないので、ｎ+ −ＧａＡｓコンタクト層
１３は、カソード層４上に在るもの、及び、アノード層
２上にあるものは完全に分離して形成される。尚、ｎ+
−ＧａＡｓコンタクト層１３を形成するには、ＭＯＣＶ
Ｄ法の他にガス・ソースＭＢＥ法などを適用することも
できる。
Ａｓは成長されないので、ｎ+ −ＧａＡｓコンタクト層
１３は、カソード層４上に在るもの、及び、アノード層
２上にあるものは完全に分離して形成される。尚、ｎ+
−ＧａＡｓコンタクト層１３を形成するには、ＭＯＣＶ
Ｄ法の他にガス・ソースＭＢＥ法などを適用することも
できる。
【００４１】７−（２） リソグラフィ技術に於けるレジスト・プロセス、スパッ
タリング法、リフト・オフ法を適用することに依り、厚
さが例えば２０〔ｎｍ〕／２００〔ｎｍ〕であるＡｕＧ
ｅ／Ａｕからなるアノード電極１４を形成する。
タリング法、リフト・オフ法を適用することに依り、厚
さが例えば２０〔ｎｍ〕／２００〔ｎｍ〕であるＡｕＧ
ｅ／Ａｕからなるアノード電極１４を形成する。
【００４２】図８参照 ８−（１） ＣＶＤ法を適用することに依り、厚さが例えば４００
〔ｎｍ〕のＳｉＯ2 からなる層間絶縁膜１５を形成す
る。尚、層間絶縁膜１５はＳｉＯ2 の他、例えば、ポリ
イミドなどを用いることができる。 ８−（２） スピン・コート法を適用することに依り、表面が平坦に
なるよう全面に厚いレジスト膜を形成する。
〔ｎｍ〕のＳｉＯ2 からなる層間絶縁膜１５を形成す
る。尚、層間絶縁膜１５はＳｉＯ2 の他、例えば、ポリ
イミドなどを用いることができる。 ８−（２） スピン・コート法を適用することに依り、表面が平坦に
なるよう全面に厚いレジスト膜を形成する。
【００４３】８−（３） エッチング・ガスをＣＦ4 ＋ＣＨＦ3 とするプラズマ・
エッチング法を適用することに依ってエッチ・バックを
行い、そして、カソード層４上にあるｎ+−ＧａＡｓコ
ンタクト層１３の頂面が表出された時点でエッチングを
終わらせる。 ８−（４） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＨＦ3 とするＲＩＥ法を適用する
ことに依り、層間絶縁膜１５のエッチングを行ってアノ
ード電極コンタクト窓を形成する。 ８−（５） リソグラフィ技術に於けるレジスト・プロセス、スパッ
タリング法、リフト・オフ法を適用することに依り、Ａ
ｌからなるカソード引き出し電極１６及びアノード引き
出し電極１７などを形成する。
エッチング法を適用することに依ってエッチ・バックを
行い、そして、カソード層４上にあるｎ+−ＧａＡｓコ
ンタクト層１３の頂面が表出された時点でエッチングを
終わらせる。 ８−（４） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスをＣＨＦ3 とするＲＩＥ法を適用する
ことに依り、層間絶縁膜１５のエッチングを行ってアノ
ード電極コンタクト窓を形成する。 ８−（５） リソグラフィ技術に於けるレジスト・プロセス、スパッ
タリング法、リフト・オフ法を適用することに依り、Ａ
ｌからなるカソード引き出し電極１６及びアノード引き
出し電極１７などを形成する。
【００４４】このようにして作成された半導体装置が、
図１について説明した半導体装置と同様、一次元的なキ
ャリヤの注入及び走行を行うことができ、極めて高速で
あることは云うまでもない。
図１について説明した半導体装置と同様、一次元的なキ
ャリヤの注入及び走行を行うことができ、極めて高速で
あることは云うまでもない。
【００４５】図９は本発明の第二実施例である三端子の
高速半導体装置を解説する為の要部切断側面図である。
図に於いて、２１は半絶縁性ＧａＡｓ基板、２２はｎ−
ＧａＡｓコレクタ層、２３はｉ−ＡｌＧａＡｓコレクタ
・バリヤ層、２４はｎ−ＧａＡｓベース層、２５はｉ−
ＡｌＡｓバリヤ層２５Ｂとｉ−ＧａＡｓ井戸層２５Ｗと
ｉ−ＡｌＡｓバリヤ層２５Ｂの三層積層構造からなって
いるＲＴＢ層、２６はｎ−ＧａＡｓエミッタ層、２７は
ＷＳｉベース電極、２８はｎ+ −ＧａＡｓエミッタ・コ
ンタクト層、２９はコレクタ電極、３０はエミッタ電
極、３１は空乏層をそれぞれ示している。尚、コレクタ
・バリヤ層２３を構成する材料であるｉ−ＡｌＧａＡｓ
は、実際には、ｉ−Ａｌ0.22Ｇａ0.78Ａｓであり、そし
て、本実施例では、ｎ−ＧａＡｓエミッタ層２６がキャ
リヤ注入層である。
高速半導体装置を解説する為の要部切断側面図である。
図に於いて、２１は半絶縁性ＧａＡｓ基板、２２はｎ−
ＧａＡｓコレクタ層、２３はｉ−ＡｌＧａＡｓコレクタ
・バリヤ層、２４はｎ−ＧａＡｓベース層、２５はｉ−
ＡｌＡｓバリヤ層２５Ｂとｉ−ＧａＡｓ井戸層２５Ｗと
ｉ−ＡｌＡｓバリヤ層２５Ｂの三層積層構造からなって
いるＲＴＢ層、２６はｎ−ＧａＡｓエミッタ層、２７は
ＷＳｉベース電極、２８はｎ+ −ＧａＡｓエミッタ・コ
ンタクト層、２９はコレクタ電極、３０はエミッタ電
極、３１は空乏層をそれぞれ示している。尚、コレクタ
・バリヤ層２３を構成する材料であるｉ−ＡｌＧａＡｓ
は、実際には、ｉ−Ａｌ0.22Ｇａ0.78Ａｓであり、そし
て、本実施例では、ｎ−ＧａＡｓエミッタ層２６がキャ
リヤ注入層である。
【００４６】図示の第二実施例は、第一実施例を製造す
る場合と同様にして各半導体層を積層形成してからメサ
・エッチングを行うのであるが、第一回目のメサ・エッ
チングは、ｎ−ＧａＡｓエミッタ層２６のみならず、Ｒ
ＴＢ層２５及びｎ−ＧａＡｓベース層２４の一部まで行
い、そこでサイド・ウォール状をなすＷＳｉベース電極
２７を形成し、その後、第二回目のメサ・エッチングを
行うようにすれば図示の構成が得られる。
る場合と同様にして各半導体層を積層形成してからメサ
・エッチングを行うのであるが、第一回目のメサ・エッ
チングは、ｎ−ＧａＡｓエミッタ層２６のみならず、Ｒ
ＴＢ層２５及びｎ−ＧａＡｓベース層２４の一部まで行
い、そこでサイド・ウォール状をなすＷＳｉベース電極
２７を形成し、その後、第二回目のメサ・エッチングを
行うようにすれば図示の構成が得られる。
【００４７】本実施例では、ｎ−ＧａＡｓエミッタ層２
６に於ける不純物濃度を１×１０17〔cm-3〕程度とし、
且つ、ｎ−ＧａＡｓベース層２４に於ける不純物濃度を
１×１０18〔cm-3〕以上とすることで、ＷＳｉベース電
極２７とｎ−ＧａＡｓエミッタ層２６との接合はショッ
トキ接合に、また、ｎ−ＧａＡｓベース層２４との接合
はオーミック接合とすることができるから、ショットキ
接合に電流が流れる電圧を下回る電圧を印加して動作さ
せれば良く、この三端子の高速半導体装置は、共鳴トン
ネリング・ホット・エレクトロン・トランジスタ（ｒｅ
ｓｏｎａｎｔｔｕｎｎｅｌｉｎｇ ｈｏｔ ｅｌｅｃｔ
ｒｏｎ ｔｒａｎｓｉｓｔｏｒ：ＲＨＥＴ）として使用
することができる。
６に於ける不純物濃度を１×１０17〔cm-3〕程度とし、
且つ、ｎ−ＧａＡｓベース層２４に於ける不純物濃度を
１×１０18〔cm-3〕以上とすることで、ＷＳｉベース電
極２７とｎ−ＧａＡｓエミッタ層２６との接合はショッ
トキ接合に、また、ｎ−ＧａＡｓベース層２４との接合
はオーミック接合とすることができるから、ショットキ
接合に電流が流れる電圧を下回る電圧を印加して動作さ
せれば良く、この三端子の高速半導体装置は、共鳴トン
ネリング・ホット・エレクトロン・トランジスタ（ｒｅ
ｓｏｎａｎｔｔｕｎｎｅｌｉｎｇ ｈｏｔ ｅｌｅｃｔ
ｒｏｎ ｔｒａｎｓｉｓｔｏｒ：ＲＨＥＴ）として使用
することができる。
【００４８】図１０は本発明の第三実施例である三端子
の高速半導体装置を解説する為の要部切断側面図であ
る。
の高速半導体装置を解説する為の要部切断側面図であ
る。
【００４９】図に於いて、４１は半絶縁性ＧａＡｓ基
板、４２はｎ+ −ＧａＡｓコレクタ・コンタクト層、４
３はｎ−ＧａＡｓコレクタ層、４４はｐ+ −ＧａＡｓベ
ース層、４５はｉ−ＡｌＡｓバリヤ層４５Ｂとｉ−Ｇａ
Ａｓ井戸層４５Ｗとｉ−ＡｌＡｓバリヤ層４５Ｂの三層
積層構造からなっているＲＴＢ層、４６はｎ−ＧａＡｓ
エミッタ層、４７はサイド・ウォール状をなすＷＳｉ空
乏化用電極、４８はｎ+−ＧａＡｓエミッタ・コンタク
ト層、４９はコレクタ電極、５０はベース電極、５１は
エミッタ電極、５２は空乏層をそれぞれ示している。
尚、本実施例では、ｎ−ＧａＡｓエミッタ層４６がキャ
リヤ注入層である。
板、４２はｎ+ −ＧａＡｓコレクタ・コンタクト層、４
３はｎ−ＧａＡｓコレクタ層、４４はｐ+ −ＧａＡｓベ
ース層、４５はｉ−ＡｌＡｓバリヤ層４５Ｂとｉ−Ｇａ
Ａｓ井戸層４５Ｗとｉ−ＡｌＡｓバリヤ層４５Ｂの三層
積層構造からなっているＲＴＢ層、４６はｎ−ＧａＡｓ
エミッタ層、４７はサイド・ウォール状をなすＷＳｉ空
乏化用電極、４８はｎ+−ＧａＡｓエミッタ・コンタク
ト層、４９はコレクタ電極、５０はベース電極、５１は
エミッタ電極、５２は空乏層をそれぞれ示している。
尚、本実施例では、ｎ−ＧａＡｓエミッタ層４６がキャ
リヤ注入層である。
【００５０】この三端子をもつ高速半導体装置は、共鳴
トンネリング・バイポーラ・トランジスタ（ｒｅｓｏｎ
ａｎｔ ｔｕｎｎｅｌｉｎｇ ｂｉｐｏｌａｒ ｔｒａ
ｎｓｉｓｔｏｒ：ＲＢＴ）として動作するものである。
トンネリング・バイポーラ・トランジスタ（ｒｅｓｏｎ
ａｎｔ ｔｕｎｎｅｌｉｎｇ ｂｉｐｏｌａｒ ｔｒａ
ｎｓｉｓｔｏｒ：ＲＢＴ）として動作するものである。
【００５１】本実施例も、図２乃至図８について説明し
た第一実施例と同様にして製造することができ、唯、積
層構成される半導体層の種類が相違すること、或いは、
ベース電極５０の存在で階段状のメサ・エッチングが増
加すること等であって、これが好ましくない場合には、
サイド・ウォール状をなすＷＳｉ空乏化用電極４７をＲ
ＴＢ層４５の側面に被着すると共に下端をｐ+ −ＧａＡ
ｓベース層４４に接触させて、図９に見られるような構
造にしても良く、その場合もＲＢＴとして動作させるこ
とができる。
た第一実施例と同様にして製造することができ、唯、積
層構成される半導体層の種類が相違すること、或いは、
ベース電極５０の存在で階段状のメサ・エッチングが増
加すること等であって、これが好ましくない場合には、
サイド・ウォール状をなすＷＳｉ空乏化用電極４７をＲ
ＴＢ層４５の側面に被着すると共に下端をｐ+ −ＧａＡ
ｓベース層４４に接触させて、図９に見られるような構
造にしても良く、その場合もＲＢＴとして動作させるこ
とができる。
【００５２】前記したところから明らかなように、何れ
の場合も、キャリヤ注入領域の幅は狭められ、一次元的
にキャリヤを注入及び走行させることができ、高速化、
高利得化、微分負特性に於けるＰ／Ｖの増加などの目的
を達成できる。
の場合も、キャリヤ注入領域の幅は狭められ、一次元的
にキャリヤを注入及び走行させることができ、高速化、
高利得化、微分負特性に於けるＰ／Ｖの増加などの目的
を達成できる。
【００５３】
【発明の効果】本発明に依る高速半導体装置及びその製
造方法に於いては、縦方向に所要半導体層を積層形成
し、そのうち共鳴トンネリング・バリヤ層を下地とする
キャリヤ注入層に於ける側面に該キャリヤ注入層とショ
ットキ接合を生成して空乏層を拡げる高融点金属乃至そ
の珪化物からなる被膜を形成している。
造方法に於いては、縦方向に所要半導体層を積層形成
し、そのうち共鳴トンネリング・バリヤ層を下地とする
キャリヤ注入層に於ける側面に該キャリヤ注入層とショ
ットキ接合を生成して空乏層を拡げる高融点金属乃至そ
の珪化物からなる被膜を形成している。
【００５４】前記構成を採ることに依り、縦方向に一次
元的なキャリヤの注入及び走行を可能にしたＲＴＢをも
つ高速半導体装置、例えば、ＲＨＥＴ、ＲＢＴなどを現
用リソグラフィ技術などの制約を越えて比較的容易に実
現することができる。
元的なキャリヤの注入及び走行を可能にしたＲＴＢをも
つ高速半導体装置、例えば、ＲＨＥＴ、ＲＢＴなどを現
用リソグラフィ技術などの制約を越えて比較的容易に実
現することができる。
【図１】本発明の原理を解説する為の高速半導体装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図２】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図３】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図４】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図５】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図６】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図７】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図８】本発明の第一実施例を製造する工程を解説する
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
為の工程要所に於ける半導体装置を表す要部切断側面図
である。
【図９】本発明の第二実施例である三端子の高速半導体
装置を解説する為の要部切断側面図である。
装置を解説する為の要部切断側面図である。
【図１０】本発明の第三実施例である三端子の高速半導
体装置を解説する為の要部切断側面図である。
体装置を解説する為の要部切断側面図である。
【図１１】一次元的キャリヤ注入及び走行を行うことが
できるとされている高速半導体装置の従来例を表した要
部切断側面図である。
できるとされている高速半導体装置の従来例を表した要
部切断側面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ−ＧａＡｓアノード層 ３ ＲＴＢ層 ４ ｎ−ＧａＡｓカソード層 ５ カソード電極 ６ アノード電極 ７ ｎ+ −ＧａＡｓカソード・コンタクト層 ８ ＷＳｉからなる空乏化用電極 ９ 空乏層 １１ 絶縁膜 １２ レジスト膜 １３ ｎ+ −ＧａＡｓコンタクト層 １４ アノード電極 １５ 層間絶縁膜 １６ カソード引き出し電極 １７ アノード引き出し電極
Claims (6)
- 【請求項１】縦方向に積層形成された所要半導体層のう
ち共鳴トンネリング・バリヤ層を下地とするキャリヤ注
入層に於ける側面に被着され該キャリヤ注入層とショッ
トキ接合を生成して空乏層を拡げる高融点金属乃至その
珪化物からなる被膜を備えてキャリヤの注入及び走行を
一次元化してなることを特徴とする高速半導体装置。 - 【請求項２】縦方向に順に積層形成されたベース層及び
共鳴トンネリング・バリヤ層及びキャリヤ注入層である
エミッタ層と、 該エミッタ層に於ける側面に被着され該エミッタ層とシ
ョットキ接合を生成して空乏層を拡げると共に下端が該
ベース層にも接触している高融点金属乃至その珪化物か
らなる電極とを備えてキャリヤの注入及び走行を一次元
化してなることを特徴とする高速半導体装置。 - 【請求項３】ベース層のキャリヤ濃度がキャリヤ注入層
であるエミッタ層に於けるキャリヤ濃度に比較して充分
に高められてなり、 高融点金属乃至その珪化物からなる電極がベース層に対
してはオーミック・コンタクトすると共に該キャリヤ注
入層であるエミッタ層に対してはショットキ・コンタク
トしていることを特徴とする請求項２記載の高速半導体
装置。 - 【請求項４】所要半導体層を縦方向に積層形成してその
表面からキャリヤ注入層の下地である共鳴トンネリング
・バリヤ層の表面に至るまでをメサ・エッチングし該キ
ャリヤ注入層の側面を表出させる工程と、 次いで、該表出されたキャリヤ注入層の側面のみに高融
点金属乃至その珪化物からなる被膜を形成する工程とが
含まれてなることを特徴とする高速半導体装置の製造方
法。 - 【請求項５】少なくともベース層及び共鳴トンネリング
・バリヤ層及びキャリヤ注入層であるエミッタ層を縦方
向に積層形成しその表面から共鳴トンネリング・バリヤ
層の下地であるベース層の表面に至るまでをメサ・エッ
チングし該キャリヤ注入層の側面及び共鳴トンネリング
・バリヤ層の側面及びベース層の表面を表出させる工程
と、 次いで、該表出されたベース層の表面及び共鳴トンネリ
ング・バリヤ層の側面及びキャリヤ注入層の側面に接触
する高融点金属乃至その珪化物からなる電極を形成する
工程とが含まれてなることを特徴とする高速半導体装置
の製造方法。 - 【請求項６】高融点金属乃至その珪化物からなる電極と
オーミック接触を維持するのに充分なキャリヤ濃度のベ
ース層及び同電極とショットキ接触を維持することが可
能なキャリヤ濃度の共鳴トンネリング・バリヤ層とキャ
リヤ注入層であるエミッタ層を縦方向に積層形成する工
程が含まれてなることを特徴とする請求項５記載の高速
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04276892A JP3149037B2 (ja) | 1992-02-28 | 1992-02-28 | 高速半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04276892A JP3149037B2 (ja) | 1992-02-28 | 1992-02-28 | 高速半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243557A JPH05243557A (ja) | 1993-09-21 |
| JP3149037B2 true JP3149037B2 (ja) | 2001-03-26 |
Family
ID=12645157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04276892A Expired - Lifetime JP3149037B2 (ja) | 1992-02-28 | 1992-02-28 | 高速半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149037B2 (ja) |
-
1992
- 1992-02-28 JP JP04276892A patent/JP3149037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243557A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| JP2000277724A (ja) | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH11103046A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05109756A (ja) | 半導体デバイス製造方法 | |
| EP0602671B1 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3149037B2 (ja) | 高速半導体装置及びその製造方法 | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JP2685026B2 (ja) | 電界効果トランジスタおよび製造方法 | |
| JP3013096B2 (ja) | 高速半導体装置 | |
| JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| EP0472262B1 (en) | Heterojunction bipolar transistor | |
| JP3401407B2 (ja) | 半導体装置の製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2836145B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3083683B2 (ja) | 半導体装置 | |
| JPS6357948B2 (ja) | ||
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0461382A (ja) | 電界効果トランジスタ | |
| JPH0453108B2 (ja) | ||
| JPH0737898A (ja) | 半導体装置およびその製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0758715B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |