JPH05109756A - 半導体デバイス製造方法 - Google Patents
半導体デバイス製造方法Info
- Publication number
- JPH05109756A JPH05109756A JP4094970A JP9497092A JPH05109756A JP H05109756 A JPH05109756 A JP H05109756A JP 4094970 A JP4094970 A JP 4094970A JP 9497092 A JP9497092 A JP 9497092A JP H05109756 A JPH05109756 A JP H05109756A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- metal
- manufacturing
- contact metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 臨界的なアライメント行程を必要とせず、工
業的に導入するのに適した、インジウム系ＨＢＴの作製
方法を提供する。 【構成】 インジウム系ヘテロエピタキシャル半導体層
を有するデバイスの作製方法に関し、半導体の一部にコ
ンタクト金属層を成長し、コンタクト金属層をパターニ
ングし、パターンされないコンタクト金属層上にマスク
金属層を成長し、２つの金属層を単一パターニング段階
でパターニングし、ドライエッチングを行う。パターン
された金属層は、コンタクト金属層（２１；例 Ａｕ含
有層）を覆うマスク金属層（２２；例 Ｔｉ）からな
る。実施例では、ＩｎＰ系ヘテロ接合バイポーラトラン
ジスタの作製に本発明の方法を適用している。
業的に導入するのに適した、インジウム系ＨＢＴの作製
方法を提供する。 【構成】 インジウム系ヘテロエピタキシャル半導体層
を有するデバイスの作製方法に関し、半導体の一部にコ
ンタクト金属層を成長し、コンタクト金属層をパターニ
ングし、パターンされないコンタクト金属層上にマスク
金属層を成長し、２つの金属層を単一パターニング段階
でパターニングし、ドライエッチングを行う。パターン
された金属層は、コンタクト金属層（２１；例 Ａｕ含
有層）を覆うマスク金属層（２２；例 Ｔｉ）からな
る。実施例では、ＩｎＰ系ヘテロ接合バイポーラトラン
ジスタの作製に本発明の方法を適用している。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの製造
方法に関し、特に少なくとも一つのインジウム含有ヘテ
ロエピタキシャル半導体層を有するデバイスの製造方法
に関する。
方法に関し、特に少なくとも一つのインジウム含有ヘテ
ロエピタキシャル半導体層を有するデバイスの製造方法
に関する。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）のようなインジウム含有（通常ＩｎＰ系）半導体
デバイスは、従来のＧａＡｓ系デバイスに比べて重要な
長所を有することが知られている。例えば、ＧａＡｓ系
によるＨＢＴに対するＩｎＰ系ＨＢＴの長所として、高
速動作、低ターンオン電圧（従って低電力動作）、スケ
ーラビリティ、高基板熱伝導率等が挙げられる。さら
に、ＩｎＰ系ＨＢＴは、産業的に重要な１．３〜１．５
５μm波長帯で動作するＩｎＰ系レーザ及び他の光エレ
クトロニクス構成要素と、より簡単に集積化することが
可能である。ＩｎＰ系ＨＢＴに関する紹介記事について
は、例えば、A.F.J.Leviらによる、Proceedings of the
2nd International Conference on InP and Related M
aterials, Denver, Colorado, pp. 6-12、１９９０年４
月が挙げられる。
ＢＴ）のようなインジウム含有（通常ＩｎＰ系）半導体
デバイスは、従来のＧａＡｓ系デバイスに比べて重要な
長所を有することが知られている。例えば、ＧａＡｓ系
によるＨＢＴに対するＩｎＰ系ＨＢＴの長所として、高
速動作、低ターンオン電圧（従って低電力動作）、スケ
ーラビリティ、高基板熱伝導率等が挙げられる。さら
に、ＩｎＰ系ＨＢＴは、産業的に重要な１．３〜１．５
５μm波長帯で動作するＩｎＰ系レーザ及び他の光エレ
クトロニクス構成要素と、より簡単に集積化することが
可能である。ＩｎＰ系ＨＢＴに関する紹介記事について
は、例えば、A.F.J.Leviらによる、Proceedings of the
2nd International Conference on InP and Related M
aterials, Denver, Colorado, pp. 6-12、１９９０年４
月が挙げられる。
【０００３】
【発明が解決しようとする課題】インジウム含有半導体
デバイスの物理の解明と、それらのデバイスに必要とさ
れる多層構造のエピタキシャル成長方法については検討
が進んでいる一方、ＩｎＰ系ＨＢＴの従来プロセス方法
は工業的に導入するには適していない。従って、デバイ
スの集積化への要求を満たし、特に臨界的なアライメン
ト行程を必要とせず、長所となるデバイスの特性を実現
することによって、工業的に導入するのに適した、イン
ジウム含有ＨＢＴの製造方法が望まれる。本発明はその
ような方法に関する。
デバイスの物理の解明と、それらのデバイスに必要とさ
れる多層構造のエピタキシャル成長方法については検討
が進んでいる一方、ＩｎＰ系ＨＢＴの従来プロセス方法
は工業的に導入するには適していない。従って、デバイ
スの集積化への要求を満たし、特に臨界的なアライメン
ト行程を必要とせず、長所となるデバイスの特性を実現
することによって、工業的に導入するのに適した、イン
ジウム含有ＨＢＴの製造方法が望まれる。本発明はその
ような方法に関する。
【０００４】
【定義と語彙】”コンタクトメタル層”とは、半導体デ
バイスと接触するのに有効なあらゆる金属層のことで、
例としては、ＡｕＢｅ及びＡｕＧｅのようなＡｕ含有金
属、ケイ化タングステンのようなＷ含有金属である。
バイスと接触するのに有効なあらゆる金属層のことで、
例としては、ＡｕＢｅ及びＡｕＧｅのようなＡｕ含有金
属、ケイ化タングステンのようなＷ含有金属である。
【０００５】”マスク金属層”とは、与えられたドライ
エッチング媒体中でのエッチングに十分な耐性を有する
金属層である。
エッチング媒体中でのエッチングに十分な耐性を有する
金属層である。
【０００６】”十分な耐性を有する”とは、与えられた
ドライエッチング媒体中において、与えられた材料のエ
ッチレートが十分低いために、相応するエッチング段階
の完了時にその材料の少なくとも一部が残存することを
意味する。図解的に示すと、半導体層の一部を覆う与え
られた金属層を、与えられたドライエッチング媒体中で
エッチングする際に、エッチング段階の完了時に金属層
厚が零まで減少してしまわない場合に、”エッチングに
十分な耐性を有する”とする。
ドライエッチング媒体中において、与えられた材料のエ
ッチレートが十分低いために、相応するエッチング段階
の完了時にその材料の少なくとも一部が残存することを
意味する。図解的に示すと、半導体層の一部を覆う与え
られた金属層を、与えられたドライエッチング媒体中で
エッチングする際に、エッチング段階の完了時に金属層
厚が零まで減少してしまわない場合に、”エッチングに
十分な耐性を有する”とする。
【０００７】”層のパターニング”とは、層の既定の部
分を除去し、層の一部を残存させるあらゆる操作であ
る。エッチングによる層の露出領域の除去は、従来のパ
ターニング技術によって行われる。他のパターニング技
術としては、しばしば”リフトオフ”と呼ばれる、パタ
ーンされたプロセス層（例、パターンされたレジスト
層）と共に材料層を均一に成長し、適切な手段によって
成長材料層及びプロセス層を除去する方法である。
分を除去し、層の一部を残存させるあらゆる操作であ
る。エッチングによる層の露出領域の除去は、従来のパ
ターニング技術によって行われる。他のパターニング技
術としては、しばしば”リフトオフ”と呼ばれる、パタ
ーンされたプロセス層（例、パターンされたレジスト
層）と共に材料層を均一に成長し、適切な手段によって
成長材料層及びプロセス層を除去する方法である。
【０００８】”インジウム含有”半導体デバイスとは、
少なくとも一つのヘテロエピタキシャル半導体層がＩｎ
を主要成分として含むような、半導体デバイス（電子デ
バイスと同様光エレクトロニクスデバイスも含む）であ
る。
少なくとも一つのヘテロエピタキシャル半導体層がＩｎ
を主要成分として含むような、半導体デバイス（電子デ
バイスと同様光エレクトロニクスデバイスも含む）であ
る。
【０００９】
【課題を解決するための手段】本発明は、請求項に示さ
れるように、パターンされた金属層をエッチマスクとし
て用いる半導体層のエッチングを含む、半導体デバイス
の製造方法に関する。
れるように、パターンされた金属層をエッチマスクとし
て用いる半導体層のエッチングを含む、半導体デバイス
の製造方法に関する。
【００１０】本発明の実施例では、半導体基板上に複数
のインジウム含有ヘテロエピタキシャル層を有する半導
体を用いる。本方法ではさらに、半導体の少なくとも一
部にコンタクト金属層を成長し、コンタクト金属層をパ
ターニングし、デバイス完成のためにさらに複数の段階
（例として、複数のフォトリソグラフィー、エッチン
グ、金属処理、カプセル化、パッケージング）を行うも
のである。本方法の特徴としてまた、パターンされない
コンタクト金属層上にマスク金属層を成長し、２つの金
属層を単一パターニング段階でパターニングし、適切な
ドライエッチング媒体に、パターンされた金属層を有す
る半導体を曝し、ヘテロエピタキシャル層の少なくとも
一部を除去することである。
のインジウム含有ヘテロエピタキシャル層を有する半導
体を用いる。本方法ではさらに、半導体の少なくとも一
部にコンタクト金属層を成長し、コンタクト金属層をパ
ターニングし、デバイス完成のためにさらに複数の段階
（例として、複数のフォトリソグラフィー、エッチン
グ、金属処理、カプセル化、パッケージング）を行うも
のである。本方法の特徴としてまた、パターンされない
コンタクト金属層上にマスク金属層を成長し、２つの金
属層を単一パターニング段階でパターニングし、適切な
ドライエッチング媒体に、パターンされた金属層を有す
る半導体を曝し、ヘテロエピタキシャル層の少なくとも
一部を除去することである。
【００１１】本方法の実施は、Ｉｎ含有半導体デバイス
の製造に限定されることはないが、本発明のここでの実
施例としては、Ｉｎ系ＨＢＴを例とするようなデバイス
の製造方法とする。実施例は、他のＩｎ含有デバイスの
製造及びレーザのような光エレクトロニクスデバイスを
含んだデバイス製造にも、簡単に適用することができ
る。マスク金属としてはＴｉ及びＡｌが可能であるが、
Ｔｉがより好ましい。
の製造に限定されることはないが、本発明のここでの実
施例としては、Ｉｎ系ＨＢＴを例とするようなデバイス
の製造方法とする。実施例は、他のＩｎ含有デバイスの
製造及びレーザのような光エレクトロニクスデバイスを
含んだデバイス製造にも、簡単に適用することができ
る。マスク金属としてはＴｉ及びＡｌが可能であるが、
Ｔｉがより好ましい。
【００１２】
【実施例】本発明の方法による実施例を、尺度構成が良
く、高利得、高遮断周波数の特性を有するＩｎＰ系ＨＢ
Ｔの製造方法に適用する。以下に詳細に示す。
く、高利得、高遮断周波数の特性を有するＩｎＰ系ＨＢ
Ｔの製造方法に適用する。以下に詳細に示す。
【００１３】図１に示されるように、半絶縁性ＩｎＰ基
板上に多層ヘテロエピタキシャル層が成長されている。
図中で、１１はＩｎＰ基板、１２は４００ｎｍ ｎ
+（１．５ｘ１０19ｃｍ-3）ＩｎＧａＡｓサブコレクタ
層、１３は４００ｎｍ ｎ-（６ｘ１０16ｃｍ-3）Ｉｎ
ＧａＡｓコレクタ層、１４は１５０ｎｍ ｐ+（１ｘ１
０19ｃｍ-3）ＩｎＧａＡｓベース層、１５は１０ｎｍ非
ドープＩｎＧａＡｓスペーサ層、１６は２００ｎｍ ｎ
（７．５ｘ１０17ｃｍ-3）ＡｌＩｎＡｓエミッタ層、１
７は５０ｎｍ ｎ+（１．５ｘ１０19ｃｍ-3）ＩｎＧａ
Ａｓエミッタキャップ層、１８は２００ｎｍ ｎ+（３
ｘ１０19ｃｍ-3）ＩｎＧａＡｓエミッタキャップ層であ
る。成長は市販のＭＢＥ装置によって５００℃で行っ
た。３元系層は格子整合の、それぞれＡｌ0.48Ｉｎ0.52
Ａｓ及びＩｎ0.53Ｇａ0.47Ａｓである。Ｓｉ及びＢｅの
ソースとして、それぞれｎ及びｐドープのものを用い
る。
板上に多層ヘテロエピタキシャル層が成長されている。
図中で、１１はＩｎＰ基板、１２は４００ｎｍ ｎ
+（１．５ｘ１０19ｃｍ-3）ＩｎＧａＡｓサブコレクタ
層、１３は４００ｎｍ ｎ-（６ｘ１０16ｃｍ-3）Ｉｎ
ＧａＡｓコレクタ層、１４は１５０ｎｍ ｐ+（１ｘ１
０19ｃｍ-3）ＩｎＧａＡｓベース層、１５は１０ｎｍ非
ドープＩｎＧａＡｓスペーサ層、１６は２００ｎｍ ｎ
（７．５ｘ１０17ｃｍ-3）ＡｌＩｎＡｓエミッタ層、１
７は５０ｎｍ ｎ+（１．５ｘ１０19ｃｍ-3）ＩｎＧａ
Ａｓエミッタキャップ層、１８は２００ｎｍ ｎ+（３
ｘ１０19ｃｍ-3）ＩｎＧａＡｓエミッタキャップ層であ
る。成長は市販のＭＢＥ装置によって５００℃で行っ
た。３元系層は格子整合の、それぞれＡｌ0.48Ｉｎ0.52
Ａｓ及びＩｎ0.53Ｇａ0.47Ａｓである。Ｓｉ及びＢｅの
ソースとして、それぞれｎ及びｐドープのものを用い
る。
【００１４】以上によって用意された半導体は、表面の
酸化物の除去と金属の付着を良好に行うために、Ａｒ+
イオン照射を行った。イオン加速電圧は、キャップ層の
損傷を避けるために、低く（例１００Ｖ）することが望
ましい。その後、従来のプロセス層（図２の２００）を
キャップ層上に形成し、従来技術によってプロセス層を
パターニングして、半導体領域（例２ｘ４μm2領域）を
露出してその領域がエミッタコンタクトとなるようにす
る。３００ｎｍのＡｕＧｅ層を、上記の表面に蒸着し、
Ｔｉを５０ｎｍ電子ビーム成長する。上記によって得ら
れた構造を図２に示す。２１及び２２は、それぞれＡｕ
Ｇｅ（コンタクト金属）層及びＴｉ（マスク金属）層で
ある。プロセス層（２００）及びその上の層２１及び２
２は、従来のリフトオフ技術によって除去され、図３の
構造が得られる。層２１及び２２の残存部は次のエッチ
ング段階でのマスクとして用いられる。
酸化物の除去と金属の付着を良好に行うために、Ａｒ+
イオン照射を行った。イオン加速電圧は、キャップ層の
損傷を避けるために、低く（例１００Ｖ）することが望
ましい。その後、従来のプロセス層（図２の２００）を
キャップ層上に形成し、従来技術によってプロセス層を
パターニングして、半導体領域（例２ｘ４μm2領域）を
露出してその領域がエミッタコンタクトとなるようにす
る。３００ｎｍのＡｕＧｅ層を、上記の表面に蒸着し、
Ｔｉを５０ｎｍ電子ビーム成長する。上記によって得ら
れた構造を図２に示す。２１及び２２は、それぞれＡｕ
Ｇｅ（コンタクト金属）層及びＴｉ（マスク金属）層で
ある。プロセス層（２００）及びその上の層２１及び２
２は、従来のリフトオフ技術によって除去され、図３の
構造が得られる。層２１及び２２の残存部は次のエッチ
ング段階でのマスクとして用いられる。
【００１５】エッチング段階には、露出したＩｎＧａＡ
ｓ層１８領域のドライエッチングが含まれ、ＣＨ4／Ｈ2
／Ａｒの放電を利用する、ＰＬＡＳＭＡ ＴＨＥＲＭ
ＳＬ７７２電子サイクロトロン共鳴（ＥＣＲ）システム
によって行われた。他のドライエッチング技術（例、反
応性イオンエッチング）も用いることが可能であるが、
ＥＣＲエッチングはその低バイアス電圧を本方法で用い
ることができるため好ましい。低バイアス電圧は、露出
した半導体表面の損傷を最小限にすることが期待され
る。さらに、他のエッチング媒体（例、ＣＣｌ2Ｆ2含有
媒体）もある状況では可能であるが、ＣＨ4／Ｈ2／Ａｒ
は垂直な側壁が得られ、アンダーカットが十分抑制され
平坦な表面が得られるために好ましい媒体である。
ｓ層１８領域のドライエッチングが含まれ、ＣＨ4／Ｈ2
／Ａｒの放電を利用する、ＰＬＡＳＭＡ ＴＨＥＲＭ
ＳＬ７７２電子サイクロトロン共鳴（ＥＣＲ）システム
によって行われた。他のドライエッチング技術（例、反
応性イオンエッチング）も用いることが可能であるが、
ＥＣＲエッチングはその低バイアス電圧を本方法で用い
ることができるため好ましい。低バイアス電圧は、露出
した半導体表面の損傷を最小限にすることが期待され
る。さらに、他のエッチング媒体（例、ＣＣｌ2Ｆ2含有
媒体）もある状況では可能であるが、ＣＨ4／Ｈ2／Ａｒ
は垂直な側壁が得られ、アンダーカットが十分抑制され
平坦な表面が得られるために好ましい媒体である。
【００１６】エッチング条件の具体例を以下に示す：操
作圧１ｍＴｏｒｒ、ガスフローレート３０ｓｃｃｍ、５
ＣＨ4／１７Ｈ2／８Ａｒの混合ガス、マイクロ波電力１
３０Ｗ、基板バイアス電圧はＩｎＧａＡｓ層厚の８０％
が除去されるまでは１００Ｖ、その後は７５Ｖとする。
これらの条件においては、ＩｎＧａＡｓに対するエッチ
ングレートは約５ｎｍ／ｍｉｎであり、ＡｌＩｎＡｓ及
びＴｉに対してはほぼ零となる。層１８の層厚を１００
％除去した後、他の条件はそのままでＤＣバイアスを１
５０Ｖに増加させた。この条件下で、ＡｌＩｎＡｓは約
３ｎｍ／ｍｉｎのレートでエッチングされた。この条件
下でＩｎＧａＡｓも（約８ｎｍ／ｍｉｎのエッチングレ
ートで）エッチングされるため、この段階を詳細に観察
することが重要である。これは、分光測定のような非接
触方法が製造環境には好ましいが、例えば探針プロファ
イロメトリーを用いることができる。マスク領域のポリ
マー堆積物は、半導体エッチングの完了時に、試料のバ
イアス電圧２５Ｖ、マイクロ波電力３００Ｗの、５０ｓ
ｃｃｍＥＣＲ Ｏ2プラズマによって除去される。この
結果得られる構造を図４に示す。
作圧１ｍＴｏｒｒ、ガスフローレート３０ｓｃｃｍ、５
ＣＨ4／１７Ｈ2／８Ａｒの混合ガス、マイクロ波電力１
３０Ｗ、基板バイアス電圧はＩｎＧａＡｓ層厚の８０％
が除去されるまでは１００Ｖ、その後は７５Ｖとする。
これらの条件においては、ＩｎＧａＡｓに対するエッチ
ングレートは約５ｎｍ／ｍｉｎであり、ＡｌＩｎＡｓ及
びＴｉに対してはほぼ零となる。層１８の層厚を１００
％除去した後、他の条件はそのままでＤＣバイアスを１
５０Ｖに増加させた。この条件下で、ＡｌＩｎＡｓは約
３ｎｍ／ｍｉｎのレートでエッチングされた。この条件
下でＩｎＧａＡｓも（約８ｎｍ／ｍｉｎのエッチングレ
ートで）エッチングされるため、この段階を詳細に観察
することが重要である。これは、分光測定のような非接
触方法が製造環境には好ましいが、例えば探針プロファ
イロメトリーを用いることができる。マスク領域のポリ
マー堆積物は、半導体エッチングの完了時に、試料のバ
イアス電圧２５Ｖ、マイクロ波電力３００Ｗの、５０ｓ
ｃｃｍＥＣＲ Ｏ2プラズマによって除去される。この
結果得られる構造を図４に示す。
【００１７】選択化学エッチング（Ｋ2Ｃｒ2Ｏ7、Ｈ2Ｏ
及びＨ3ＰＯ4含有）によって、図５に示されるように、
ＩｎＧａＡｓ層１８の下の、ＡｌＩｎＡｓ（１６、１
７）を若干アンダーカットする。これは、（後に成長さ
れる）ベースコンタクトのエミッタ１６からの分離を確
実にするために行った。特性サイズの損失を避けるため
に、アンダーカットは最小限にされることが好ましい。
例として、多くの場合に０．２μm以下のアンダーカッ
トが望ましいことが分かった。
及びＨ3ＰＯ4含有）によって、図５に示されるように、
ＩｎＧａＡｓ層１８の下の、ＡｌＩｎＡｓ（１６、１
７）を若干アンダーカットする。これは、（後に成長さ
れる）ベースコンタクトのエミッタ１６からの分離を確
実にするために行った。特性サイズの損失を避けるため
に、アンダーカットは最小限にされることが好ましい。
例として、多くの場合に０．２μm以下のアンダーカッ
トが望ましいことが分かった。
【００１８】次に、従来のプロセス層（図６の２０１）
を成長し、図６に示されるように従来リソグラフィー技
術によって窓構造をそこに設けた。上記によって用意さ
れたウェハ表面に、図７に示されるように電子ビーム蒸
着によって、１２０ｎｍのＡｕＧｅ（コンタクト金属）
層（７０）を成長し、その後２００ｎｍのＴｉ（マスク
金属）層１７１を成長する。
を成長し、図６に示されるように従来リソグラフィー技
術によって窓構造をそこに設けた。上記によって用意さ
れたウェハ表面に、図７に示されるように電子ビーム蒸
着によって、１２０ｎｍのＡｕＧｅ（コンタクト金属）
層（７０）を成長し、その後２００ｎｍのＴｉ（マスク
金属）層１７１を成長する。
【００１９】プロセス層２０１の（従来技術による）除
去の後（図８参照）、前述の条件とほぼ同様の条件によ
るＥＣＲエッチングによって、ベースメサを形成した。
得られた構造を図９に示す。スペーサ層１５上に配置さ
れた７０及び７１の部分は、セルフアラインマスクとし
て用いられる。さらに、マスク金属層７１は、プラズマ
エッチング中のエミッタ−ベース接合の損傷を保護する
ために用いられる。
去の後（図８参照）、前述の条件とほぼ同様の条件によ
るＥＣＲエッチングによって、ベースメサを形成した。
得られた構造を図９に示す。スペーサ層１５上に配置さ
れた７０及び７１の部分は、セルフアラインマスクとし
て用いられる。さらに、マスク金属層７１は、プラズマ
エッチング中のエミッタ−ベース接合の損傷を保護する
ために用いられる。
【００２０】その後、マスク金属層７１が従来方法（希
釈ＨＦ）によって除去され、図１０に示される構造が得
られる。図中７０１は、ベースコンタクトである。
釈ＨＦ）によって除去され、図１０に示される構造が得
られる。図中７０１は、ベースコンタクトである。
【００２１】ＡｕＧｅコレクタコンタクト（１１０）
が、クエン酸、過酸化水素水エッチング液に短時間浸し
た後、（リフトオフを用いて）サブコレクタ上に成長さ
れ、図１１に示されるように、以上によって得られた構
造を覆う、従来のパターンされたプロセス層（１１１）
が形成される。その後、前述のエッチング方法によって
コレクタメサを形成し、デバイス間が分離されるように
する。次に、パターンされたプロセス層１１１が除去さ
れる。図１２に得られた構造を示す。
が、クエン酸、過酸化水素水エッチング液に短時間浸し
た後、（リフトオフを用いて）サブコレクタ上に成長さ
れ、図１１に示されるように、以上によって得られた構
造を覆う、従来のパターンされたプロセス層（１１１）
が形成される。その後、前述のエッチング方法によって
コレクタメサを形成し、デバイス間が分離されるように
する。次に、パターンされたプロセス層１１１が除去さ
れる。図１２に得られた構造を示す。
【００２２】次に、全ウェハ上に窒化シリコン層を成長
する。具体例としては、プラズマ熱分解法（ＰＥ−ＣＶ
Ｄ）による従来手段によって行うことができる。窒化層
から各エミッタ、ベース、コレクタコンタクトまで空隙
がエッチング（従来のＣＦ4反応性イオンエッチングプ
ロセスを用いる）され、ＴｉＰｔＡｕ金属が成長され空
隙を介してコンタクトと接続される。
する。具体例としては、プラズマ熱分解法（ＰＥ−ＣＶ
Ｄ）による従来手段によって行うことができる。窒化層
から各エミッタ、ベース、コレクタコンタクトまで空隙
がエッチング（従来のＣＦ4反応性イオンエッチングプ
ロセスを用いる）され、ＴｉＰｔＡｕ金属が成長され空
隙を介してコンタクトと接続される。
【００２３】上記によって製造されたデバイスを、従来
技術によって試験した。電流利得の典型値はエミッタサ
イズ（最小エミッタサイズは２ｘ４μm2であるが、本発
明による方法ではより小さなエミッタのデバイスを製造
可能である）に依存せず７０以上であった。また、エミ
ッタサイズに依存しない一様なターンオン電圧も測定さ
れた。デバイスの一例では（２ｘ４μm2エミッタサイ
ズ）、短絡電流電流利得が１となる周波数（ｆT）が５
７ＧＨｚまで、最大利用電力利得が１となる周波数（ｆ
max）が３５ＧＨｚであった。
技術によって試験した。電流利得の典型値はエミッタサ
イズ（最小エミッタサイズは２ｘ４μm2であるが、本発
明による方法ではより小さなエミッタのデバイスを製造
可能である）に依存せず７０以上であった。また、エミ
ッタサイズに依存しない一様なターンオン電圧も測定さ
れた。デバイスの一例では（２ｘ４μm2エミッタサイ
ズ）、短絡電流電流利得が１となる周波数（ｆT）が５
７ＧＨｚまで、最大利用電力利得が１となる周波数（ｆ
max）が３５ＧＨｚであった。
【００２４】
【発明の効果】以上に述べたように、本発明では、イン
ジウム系ヘテロエピタキシャル半導体層を有するデバイ
スの製造方法に関し、半導体の一部にコンタクト金属層
を成長し、コンタクト金属層をパターニングし、パター
ンされないコンタクト金属層上にマスク金属層を成長
し、２つの金属層を単一パターニング段階でパターニン
グし、ドライエッチングを行うことによって、従来方法
の欠点を改善し、臨界的なアライメント行程を必要とせ
ず、工業的に導入するのに適した、インジウム系ＨＢＴ
の製造方法を提供することができる。
ジウム系ヘテロエピタキシャル半導体層を有するデバイ
スの製造方法に関し、半導体の一部にコンタクト金属層
を成長し、コンタクト金属層をパターニングし、パター
ンされないコンタクト金属層上にマスク金属層を成長
し、２つの金属層を単一パターニング段階でパターニン
グし、ドライエッチングを行うことによって、従来方法
の欠点を改善し、臨界的なアライメント行程を必要とせ
ず、工業的に導入するのに適した、インジウム系ＨＢＴ
の製造方法を提供することができる。
【図１】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図２】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図３】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図４】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図５】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図６】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図７】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図８】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図９】本発明による実施例の、ＨＢＴの製造段階を示
す図である。
す図である。
【図１０】本発明による実施例の、ＨＢＴの製造段階を
示す図である。
示す図である。
【図１１】本発明による実施例の、ＨＢＴの製造段階を
示す図である。
示す図である。
【図１２】本発明による実施例の、ＨＢＴの製造段階を
示す図である。
示す図である。
１１ ＩｎＰ基板 １２ ＩｎＧａＡｓサブコレクタ層 １３ ＩｎＧａＡｓコレクタ層 １４ ＩｎＧａＡｓベース層 １５ ＩｎＧａＡｓスペーサ層 １６ ＡｌＩｎＡｓエミッタ層 １７ ＡｌＩｎＡｓエミッタキャップ層 １８ ＩｎＧａＡｓエミッタキャップ層 ２１ ＡｕＧｅ層 ２２ Ｔｉ層 ７０ ＡｕＧｅコンタクト金属層 ７１ Ｔｉマスク金属層 １１０ ＡｕＧｅコレクタコンタクト １１１ パターンされたプロセス層 ２００ プロセス層 ２０１ プロセス層 ７０１ ベースコンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ロバート フローワン アメリカ合衆国 07060 ニユージヤージ ー ノース プレインフイールド、ハリソ ン アヴエニユー 93 (72)発明者 ステフアン ジヨン ペアトン アメリカ合衆国 07901 ニユージヤージ ー サミツト、ユークリツド アヴエニユ ー 19 アパートメント ３ (72)発明者 フアン レン アメリカ合衆国 07059 ニユージヤージ ー ウオーレン、バークシヤー ドライブ 13
Claims (11)
- 【請求項１】 半導体デバイス製造方法に関し、 ａ）基板上にインジウムを含むヘテロエピタキシャル層
を有する半導体を形成し； ｂ）前記半導体の一部にコンタクト金属層を成長し； ｃ）前記コンタクト金属層をパターニングし； ｄ）デバイスを完成させるためにさらに複数の段階を用
い； ｅ）マスク金属はコンタクト金属とは異なり、用いるド
ライエッチング媒体によるエッチングに十分耐性を有す
る金属を選択して、コンタクト金属層上にマスク金属層
を成長し； ｆ）前記マスク金属層及びその下のコンタクト金属層
を、単一パターニング段階でパターニングし；さらに、 ｇ）前記パターンニングされた金属層を有する半導体
を、与えられたドライエッチング媒体によってドライエ
ッチングし、少なくとも一つのインジウム含有ヘテロエ
ピタキシャル層の一部を除去することを特徴とする、半
導体デバイス製造方法。 - 【請求項２】 基板がＩｎＰ基板であり、マスク金属層
がＴｉ、コンタクト金属層がＡｕからなり、半導体デバ
イスがエミッタ部、ベース部、コレクタ部から構成され
るヘテロ接合バイポーラトランジスタであり、さらにエ
ミッタ、ベース、コレクタ領域を電気的に接続する手段
を有し、それぞれを前記コンタクト金属からなる前記手
段の少なくとも一つとを接続する手段を有することを特
徴とする請求項１に記載の製造方法。 - 【請求項３】 ドライエッチング媒体がメタンを含むこ
とを特徴とする、請求項２に記載の製造方法。 - 【請求項４】 段階ｇ）が、電子サイクロトロン共鳴プ
ラズマエッチング手段によって行われることを特徴とす
る、請求項１に記載の製造方法。 - 【請求項５】 段階ｇ）の後、さらにコンタクト金属か
ら前記マスク金属を除去することを特徴とする、請求項
１に記載の製造方法。 - 【請求項６】 トランジスタが、前記半導体上の他の半
導体デバイスの少なくとも一つと電気的に接続されるこ
とを特徴とする、請求項１に記載の製造方法。 - 【請求項７】 ヘテロ接合バイポーラトランジスタの製
造方法に関し、 ａ）ＩｎＰ基板上に複数のインジウムを含むヘテロエピ
タキシャル層を有する半導体を用い； ｂ）Ａｕ含有コンタクト金属及びＴｉ含有マスク金属
を、コンタクト金属上にマスク金属を配置して半導体の
一部に成長し； ｃ）半導体の一部が露出するように、単一パターニング
によってコンタクト金属及びマスク金属をパターニング
し； ｄ）半導体の露出した一部をＣＨ4含有エッチング媒体
に曝し、半導体材料が半導体の一部から除去されるよう
にエッチング媒体にマイクロ波を印加して；さらに ｅ）トランジスタを完成させるためにさらに複数の段階
を用いることを特徴とする、半導体デバイス製造方法。 - 【請求項８】 段階ｂ）に先だって、パターンされたプ
ロセス層を半導体の表面に形成して、表面の既定の領域
がプロセス材料によって覆われないようにし、半導体の
前記領域を含む領域がプロセス層材料によって覆われる
ようにし；段階ｂ）においてパターンされたプロセス層
及び表面の既定の領域上にコンタクト金属及びマスク金
属を成長し；さらに段階ｃ）においてパターンされたプ
ロセス層を除去することを特徴とする、請求項７に記載
の製造方法。 - 【請求項９】 第１層上に接して第２層、第２層上に第
３層を有する、複数のＩｎ含有ヘテロエピタキシャル層
を用いる方法において、 ｉ）段階ｂ）に先だって第３層及び第２層を除去し、第
１層の既定の領域を露出させ、パターンされたプロセス
層を形成し、第１層の既定の領域の第１部は露出したま
まで、前記領域の第２部がプロセス層材料で覆われるよ
うにし； ｉｉ）段階ｂ）において、コンタクト金属及びマスク金
属を第１層の前記領域の第１部上に成長し； ｉｉｉ）段階ｃ）において、パターンされたプロセス層
を除去し、前記領域の第２部を露出させ；さらに、 ｉｖ）段階ｄ）において、前記領域の第２部内の第１層
材料の一部を除去することを特徴とする、請求項７に記
載の製造方法。 - 【請求項１０】 第１層の既定の領域の前記第１部を覆
うコンタクト金属及びマスク金属の接合した厚さが、第
１層及び第３層間の距離を越えることを特徴とする、請
求項９に記載の製造方法。 - 【請求項１１】 段階ｉ）において、第３層上に第１の
パターンされたプロセス層を形成し、第３層の既定の領
域が第１プロセス層材料によって覆われないようにし、
コンタクト金属及びマスク金属を、パターンされた第１
のプロセス層及び第３の既定の領域上に成長し、パター
ンされた第１プロセス層を除去することを特徴とする、
請求項９に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/680,953 US5168071A (en) | 1991-04-05 | 1991-04-05 | Method of making semiconductor devices |
| US680953 | 1991-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109756A true JPH05109756A (ja) | 1993-04-30 |
| JPH0773109B2 JPH0773109B2 (ja) | 1995-08-02 |
Family
ID=24733186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4094970A Expired - Fee Related JPH0773109B2 (ja) | 1991-04-05 | 1992-03-23 | 半導体デバイス製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5168071A (ja) |
| EP (1) | EP0507434B1 (ja) |
| JP (1) | JPH0773109B2 (ja) |
| DE (1) | DE69220830T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152318A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | ヘテロ接合バイポーラトランジスタとその製造方法 |
| US7202515B2 (en) | 2004-09-01 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and manufacturing method thereof |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0478923B1 (en) * | 1990-08-31 | 1997-11-05 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| EP0503473A3 (en) * | 1991-03-12 | 1992-10-28 | Texas Instruments Incorporated | Method of dry etching ina1as and ingaas lattice matched to inp |
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
| US5700701A (en) * | 1992-10-30 | 1997-12-23 | Texas Instruments Incorporated | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors |
| US5434091A (en) * | 1992-10-30 | 1995-07-18 | Texas Instruments Incorporated | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain |
| US5627105A (en) * | 1993-04-08 | 1997-05-06 | Varian Associates, Inc. | Plasma etch process and TiSix layers made using the process |
| JP2720813B2 (ja) * | 1994-10-04 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法および半導体装置 |
| US6010937A (en) * | 1995-09-05 | 2000-01-04 | Spire Corporation | Reduction of dislocations in a heteroepitaxial semiconductor structure |
| US6083841A (en) * | 1997-05-15 | 2000-07-04 | Rohm Co., Ltd. | Method of etching gallium-nitride based compound semiconductor layer and method of manufacturing semiconductor light emitting device utilizing the same |
| US20020075926A1 (en) * | 2000-08-22 | 2002-06-20 | Coldren Larry A. | Current leveling layer integrated with aperture for intracavity device |
| US7259444B1 (en) | 2004-07-20 | 2007-08-21 | Hrl Laboratories, Llc | Optoelectronic device with patterned ion implant subcollector |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261750A (ja) * | 1987-04-17 | 1988-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0298937A (ja) * | 1988-10-05 | 1990-04-11 | Sony Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH02297942A (ja) * | 1989-05-11 | 1990-12-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH03153043A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 高速半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
| US4541893A (en) * | 1984-05-15 | 1985-09-17 | Advanced Micro Devices, Inc. | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit |
| JPS63132452A (ja) * | 1986-11-24 | 1988-06-04 | Mitsubishi Electric Corp | パタ−ン形成方法 |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5007984A (en) * | 1987-09-28 | 1991-04-16 | Mitsubishi Denki Kabushiki Kaisha | Method for etching chromium film formed on substrate |
| JPH0276223A (ja) * | 1988-08-05 | 1990-03-15 | Siemens Ag | 金属接触の製造方法と装置 |
| JP2630445B2 (ja) * | 1988-10-08 | 1997-07-16 | 富士通株式会社 | 半導体装置 |
| US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
| FR2652200A1 (fr) * | 1989-09-21 | 1991-03-22 | Philips Lab Electronique | Procede de realisation d'un circuit semiconducteur integre incluant un transistor bipolaire a heterojonction et/ou des resistances enterrees. |
-
1991
- 1991-04-05 US US07/680,953 patent/US5168071A/en not_active Expired - Lifetime
-
1992
- 1992-02-03 DE DE69220830T patent/DE69220830T2/de not_active Expired - Fee Related
- 1992-02-03 EP EP92300893A patent/EP0507434B1/en not_active Expired - Lifetime
- 1992-03-23 JP JP4094970A patent/JPH0773109B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261750A (ja) * | 1987-04-17 | 1988-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0298937A (ja) * | 1988-10-05 | 1990-04-11 | Sony Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH02297942A (ja) * | 1989-05-11 | 1990-12-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH03153043A (ja) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | 高速半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152318A (ja) * | 1991-11-29 | 1993-06-18 | Nec Corp | ヘテロ接合バイポーラトランジスタとその製造方法 |
| US7202515B2 (en) | 2004-09-01 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and manufacturing method thereof |
| US7285457B2 (en) | 2004-09-01 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69220830D1 (de) | 1997-08-21 |
| DE69220830T2 (de) | 1998-01-02 |
| EP0507434A2 (en) | 1992-10-07 |
| EP0507434A3 (en) | 1994-09-21 |
| EP0507434B1 (en) | 1997-07-16 |
| US5168071A (en) | 1992-12-01 |
| JPH0773109B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294018B1 (en) | Alignment techniques for epitaxial growth processes | |
| GB2270418A (en) | Implant-free heterojunction bipolar transistor integrated circuit process | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP3386207B2 (ja) | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 | |
| JPH05109756A (ja) | 半導体デバイス製造方法 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| EP0484066A1 (en) | Surface preparation for a selective epitaxial growth step | |
| EP0677878A2 (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JPH077015A (ja) | ＧａＡｓ／ＧａＩｎＰ構造を含む半導体装置及びその形成方法 | |
| US7923754B2 (en) | Bipolar transistor | |
| Fullowan et al. | AlInAs/InGaAs based heterojunction bipolar transistors fabricated by electron cyclotron resonance etch | |
| Tadayon et al. | Application of micro-airbridge isolation in high speed HBT fabrication | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2817663B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3149037B2 (ja) | 高速半導体装置及びその製造方法 | |
| JPH06267969A (ja) | 積層型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |