JPH0453108B2 - - Google Patents
Info
- Publication number
- JPH0453108B2 JPH0453108B2 JP60136409A JP13640985A JPH0453108B2 JP H0453108 B2 JPH0453108 B2 JP H0453108B2 JP 60136409 A JP60136409 A JP 60136409A JP 13640985 A JP13640985 A JP 13640985A JP H0453108 B2 JPH0453108 B2 JP H0453108B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を
第５図に示す。図において、１３はｎ型シリコン
基板、１４はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１５は拡散によつ
て設けられたｐ型ベース、１６は拡散または合金
によつて設けられたｎ型エミツタ、１７はコレク
タ電極、１８はベース電極、１９はエミツタ電極
である。
第５図に示す。図において、１３はｎ型シリコン
基板、１４はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１５は拡散によつ
て設けられたｐ型ベース、１６は拡散または合金
によつて設けられたｎ型エミツタ、１７はコレク
タ電極、１８はベース電極、１９はエミツタ電極
である。
これはnpnトランジスタであるが、pnpトラン
ジスタでも同様に構成することができる。
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを
用いて、エミツタ、ベース、コレクタを形成して
いる。
用いて、エミツタ、ベース、コレクタを形成して
いる。
ところで高周波特性に関係するトランジスタの
動作速度は、電子の走行時間に依存する。特にベ
ース走行時間が重要であり、ベース長が短いほど
動作速度は早くなる。したがつてベース長が短い
ほど望ましいわけであるが、このような構造で、
良好なオーミツクコンタクトをとりながら、ベー
ス長を1000Å以下にすることは実際問題としてプ
ロセス的に極めてむつかしい。
動作速度は、電子の走行時間に依存する。特にベ
ース走行時間が重要であり、ベース長が短いほど
動作速度は早くなる。したがつてベース長が短い
ほど望ましいわけであるが、このような構造で、
良好なオーミツクコンタクトをとりながら、ベー
ス長を1000Å以下にすることは実際問題としてプ
ロセス的に極めてむつかしい。
ところで、エミツタをベースよりも禁制帯エネ
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツタ−ベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツタ−ベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
更にこのような構造とすることにより、高周波
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数
Fcは Fc＝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツタ−ベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしベース長を短くすることは、このまま
では困難であり、そのために高周波特性の充分優
れたものが得られていない。
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数
Fcは Fc＝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツタ−ベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしベース長を短くすることは、このまま
では困難であり、そのために高周波特性の充分優
れたものが得られていない。
第６図は、このベース電極の取り出しを改良し
た従来例（特公昭55−9830号公報）である。図に
おいて、２０はｎ型GaAs基板、２１はコレクタ
を形成するｎ型GaAs、２２はベースを形成する
ｐ型GaAs、２３はエミツタを形成するｎ型Alx
Ga1-xAs、２４はベース電極取り出しのためのｐ
型AlxGa1-xAs、２５はコレクタ電極、２６はベ
ース電極、２７はエミツタ電極である。
た従来例（特公昭55−9830号公報）である。図に
おいて、２０はｎ型GaAs基板、２１はコレクタ
を形成するｎ型GaAs、２２はベースを形成する
ｐ型GaAs、２３はエミツタを形成するｎ型Alx
Ga1-xAs、２４はベース電極取り出しのためのｐ
型AlxGa1-xAs、２５はコレクタ電極、２６はベ
ース電極、２７はエミツタ電極である。
まず２０のGaAs基板上に、液相エピタキシヤ
ル法により、２１，２２，２３の各層を形成す
る。つぎにメサエツチングにより、２１のコレク
タ層の一部を露出させ、その部分に再び液相エピ
タキシヤルによつて２４のベース電極取り出しの
ためのｐ型AlxGa1-xAs層を形成しそれぞれに電
極を形成したものである。
ル法により、２１，２２，２３の各層を形成す
る。つぎにメサエツチングにより、２１のコレク
タ層の一部を露出させ、その部分に再び液相エピ
タキシヤルによつて２４のベース電極取り出しの
ためのｐ型AlxGa1-xAs層を形成しそれぞれに電
極を形成したものである。
しかしこのような方法では、最初に形成した２
２のｐ型GaAsベース層と、後から形成した２４
のｐ型AlxGa1-xAsベース電極取り出し層との間
にエネルギーギヤツプと再成長時に形成されてし
まつた界面の電子トラツプが存在するために、ベ
ース抵抗をそれほどひくくすることができず、実
質上1000Å以下のベース長を得ることはできなか
つた。
２のｐ型GaAsベース層と、後から形成した２４
のｐ型AlxGa1-xAsベース電極取り出し層との間
にエネルギーギヤツプと再成長時に形成されてし
まつた界面の電子トラツプが存在するために、ベ
ース抵抗をそれほどひくくすることができず、実
質上1000Å以下のベース長を得ることはできなか
つた。
またｐ型ベース層とｎ型コレクタ層との接合面
積が大きくコレクタ容量が大きいため、(1)式から
わかるように高周波特性の充分優れたものが得ら
れなかつた。
積が大きくコレクタ容量が大きいため、(1)式から
わかるように高周波特性の充分優れたものが得ら
れなかつた。
発明が解決しようとする問題点
このような従来の構成では、ベース長の短いコ
レクタ容量の小さい素子を得ることが困難であ
り、高周波特性の充分優れたものが得られない。
レクタ容量の小さい素子を得ることが困難であ
り、高周波特性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベー
ス電極の取り出しの容易さをたもつたまま、極め
てベース長が短くかつコレクタ容量の小さい構造
を提供することを目的としている。
ス電極の取り出しの容易さをたもつたまま、極め
てベース長が短くかつコレクタ容量の小さい構造
を提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、あらかじ
め半絶縁性半導体層によつて、コレクタと分離さ
れた厚いベース電極取り出し層を形成しておき、
エツチングによつて該ベース電極取り出し層と該
半絶縁性半導体層の一部を除去したのち、極めて
薄いベース層を分子線エピタキシーなどのエピタ
キシヤル成長技術を用いて再成長し、その上にエ
ミツタ層を成長させることによつて、ベース電極
の取り出しの容易さを保つたまま、ベース長の極
めて短いかつコレクタ容量の小さい構造を提供す
るものである。
め半絶縁性半導体層によつて、コレクタと分離さ
れた厚いベース電極取り出し層を形成しておき、
エツチングによつて該ベース電極取り出し層と該
半絶縁性半導体層の一部を除去したのち、極めて
薄いベース層を分子線エピタキシーなどのエピタ
キシヤル成長技術を用いて再成長し、その上にエ
ミツタ層を成長させることによつて、ベース電極
の取り出しの容易さを保つたまま、ベース長の極
めて短いかつコレクタ容量の小さい構造を提供す
るものである。
作 用
本発明は上記した構造により、ベース長が極め
て短くかつコレクタ容量が小さいので高周波特性
が改善される。
て短くかつコレクタ容量が小さいので高周波特性
が改善される。
実施例
第１図は本発明の構造の一実施例を示したもの
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsコレクタ１層（電極取り出
し層）、３はｎ型GaAsコレクタ２層、４はｐ型
GaAsベース１層（電極取り出し層）、５はｐ型
GaAsベース２層、６はｎ型AlxGa1-xAs（0.3）エ
ミツタ１層、７はｎ＋型GaAsエミツタ２層（電
極取り出し層）、８はコレクタ電極、９はベース
電極、１０はエミツタ電極、１１はAlyGa1-yAs
（ｙ＝0.3）半絶縁性半導体層である。
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsコレクタ１層（電極取り出
し層）、３はｎ型GaAsコレクタ２層、４はｐ型
GaAsベース１層（電極取り出し層）、５はｐ型
GaAsベース２層、６はｎ型AlxGa1-xAs（0.3）エ
ミツタ１層、７はｎ＋型GaAsエミツタ２層（電
極取り出し層）、８はコレクタ電極、９はベース
電極、１０はエミツタ電極、１１はAlyGa1-yAs
（ｙ＝0.3）半絶縁性半導体層である。
各層の厚みは、１の半絶縁性GaAs基板が400μ
ｍ、２のｎ＋型GaAsコレクタ１層が4000Å、３
のｎ型GaAsコレクタ２層が2000Å、４のｐ型
GaAsベース１層5000Å、５のｐ型GaAsベース
２層が400Å、６のｎ型AlxGa1-xAsエミツタ１層
は1500Å、７の電極取り出し用ｎ＋型GaAsエミ
ツタ２層は1500Å、１１のAlyGa1-yAs半絶縁性
半導体層は2000Åである。２〜７，１１の各層
は、分子線エピタキシー（MBE）によつて形成
された。
ｍ、２のｎ＋型GaAsコレクタ１層が4000Å、３
のｎ型GaAsコレクタ２層が2000Å、４のｐ型
GaAsベース１層5000Å、５のｐ型GaAsベース
２層が400Å、６のｎ型AlxGa1-xAsエミツタ１層
は1500Å、７の電極取り出し用ｎ＋型GaAsエミ
ツタ２層は1500Å、１１のAlyGa1-yAs半絶縁性
半導体層は2000Åである。２〜７，１１の各層
は、分子線エピタキシー（MBE）によつて形成
された。
次に本実施例の素子の製造方法について述べ
る。第２図に示すように、まず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、
２，３，１１，４の各層を所定の厚みに形成し
た。次に通常のホトリングラフイー法によりレジ
ストマスクを形成し、このレジストマスクによつ
て、第３図に示すように、４のｐ型GaAsベース
１層および１１のAlyGa1-yAs半絶縁性半導体層
の一部をエツチングして、３のコレクタ２層の一
部を露出させた。この場合エツチングは第３図の
点線で示したように、コレクタ層内まですすんで
もかまわない。GaAs、およびAlyGa1-yAsのエツ
チングは、H2SO4−H2O2−H2O混合液を用いて
行なつた。GaAs基板として、（001）を用いるこ
とにより、〔110〕方向から見て第３図に示すよう
な逆台形の形にエツチング部を形成することがで
きた。
る。第２図に示すように、まず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、
２，３，１１，４の各層を所定の厚みに形成し
た。次に通常のホトリングラフイー法によりレジ
ストマスクを形成し、このレジストマスクによつ
て、第３図に示すように、４のｐ型GaAsベース
１層および１１のAlyGa1-yAs半絶縁性半導体層
の一部をエツチングして、３のコレクタ２層の一
部を露出させた。この場合エツチングは第３図の
点線で示したように、コレクタ層内まですすんで
もかまわない。GaAs、およびAlyGa1-yAsのエツ
チングは、H2SO4−H2O2−H2O混合液を用いて
行なつた。GaAs基板として、（001）を用いるこ
とにより、〔110〕方向から見て第３図に示すよう
な逆台形の形にエツチング部を形成することがで
きた。
次にレジストをアセトンで除去し、分子線エピ
タキシーにより、400Åのｐ型GaAsベース２層
および1500Åのｎ型AlxGa1-xAsエミツタ１層、
1500Åのｎ＋型GaAsエミツタ２層を第４図に示
すように再成長させた。
タキシーにより、400Åのｐ型GaAsベース２層
および1500Åのｎ型AlxGa1-xAsエミツタ１層、
1500Åのｎ＋型GaAsエミツタ２層を第４図に示
すように再成長させた。
次にホトリソグラフイー法によつて、該ベース
１層（電極取り出し層）のある部分の一部を
H2SO4−H2O2−H2O混合液を用いてエツチング
し、ベース２ないし１層およびコレクタ１層の一
部を露出させた。
１層（電極取り出し層）のある部分の一部を
H2SO4−H2O2−H2O混合液を用いてエツチング
し、ベース２ないし１層およびコレクタ１層の一
部を露出させた。
次に、レジスト部をアセトンで除去し、通常の
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該ベース１層のない部分に１０のエ
ミツタ電極を、露出させたベース、コレクタ層
に、それぞれ９，８のベース電極、コレクタ電極
を形成した。
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該ベース１層のない部分に１０のエ
ミツタ電極を、露出させたベース、コレクタ層
に、それぞれ９，８のベース電極、コレクタ電極
を形成した。
本実施例の構造のコレクタ容量Ccは５と３の
pn接合部の接合容量と、１１と３の接合部の接
合容量の和となる。
pn接合部の接合容量と、１１と３の接合部の接
合容量の和となる。
一般にpn接合の容量Cpnは
ａ；接合部面積
ｑ；電荷
NA1；ｐ型半導体のアクセプタ濃度
ND2；ｎ型半導体のドナー濃度
ε1；ｐ型半導体の誘電率
ε2；ｎ型半導体の誘電率
Vb；バイアス電圧
で与えられる。
これより、アクセプタ濃度とドナー濃度の差が
大きい場合には、近似的にその大きさの小さい方
で決ることがわかる。本実施例のｐ型GaAsベー
ス層のアクセプタ濃度は１・1019／cm3、ｎ型
GaAsコレクタ層のドナー濃度は５・1017／cm3で
ある。したがつてコレクタ容量は近似的に Cpn∝√2 (3) となる。一方、ｎ型GaAs層と、半絶縁性Aly
Ga1-yAs層との接合容量は、半絶縁性AlyGa1-y
As層のアクセプタ濃度が１・1014／cm3以下であ
るため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、(3)式の値よりもはるかに
小さいものとなる。もし半絶縁性層がない場合に
は、１１と３の接合容量は、ｎ型GaAs層のキヤ
リア濃度が、１・1018／cm3と大きいため、この部
分のコレクタ容量が大きなものとなる。ｐ型
GaAsに代えてｐ型AlxGa1-xAsを用いても、接合
容量はほとんどかわらない。以上の理由から、本
実施例のように、ｐ型ベース電極取り出し用
GaAs層とｎ型GaAsコレクタ層との間に、半絶
縁性層を形成することにより、同一面積の構成で
あればコレクタ容量をはるかに小さくできる。コ
レクタ容量がちいさくなれば、(1)式より高周波特
性の改善されることは明らかである。
大きい場合には、近似的にその大きさの小さい方
で決ることがわかる。本実施例のｐ型GaAsベー
ス層のアクセプタ濃度は１・1019／cm3、ｎ型
GaAsコレクタ層のドナー濃度は５・1017／cm3で
ある。したがつてコレクタ容量は近似的に Cpn∝√2 (3) となる。一方、ｎ型GaAs層と、半絶縁性Aly
Ga1-yAs層との接合容量は、半絶縁性AlyGa1-y
As層のアクセプタ濃度が１・1014／cm3以下であ
るため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、(3)式の値よりもはるかに
小さいものとなる。もし半絶縁性層がない場合に
は、１１と３の接合容量は、ｎ型GaAs層のキヤ
リア濃度が、１・1018／cm3と大きいため、この部
分のコレクタ容量が大きなものとなる。ｐ型
GaAsに代えてｐ型AlxGa1-xAsを用いても、接合
容量はほとんどかわらない。以上の理由から、本
実施例のように、ｐ型ベース電極取り出し用
GaAs層とｎ型GaAsコレクタ層との間に、半絶
縁性層を形成することにより、同一面積の構成で
あればコレクタ容量をはるかに小さくできる。コ
レクタ容量がちいさくなれば、(1)式より高周波特
性の改善されることは明らかである。
さらに、本実施例の構造のベース長は、400Å
と極めて短い。バイポーラトランジスタの電子の
走行時間tsは、近似的に以下のように表わされる
ことが知られている。
と極めて短い。バイポーラトランジスタの電子の
走行時間tsは、近似的に以下のように表わされる
ことが知られている。
ts＝（５／２）Rb・Cc＋（Rb／RL）・tb
＋（3Cc＋CL）RL (4)
RL；負荷抵抗
tb；ベース走行時間
Cc；負荷容量
一方、ベース走行時間は
tb＝Lb／Ve (5)
Lb；ベース長
Ve；ベースにおける電子の速度
で与えられる。
本実施例では、ヘテロ接合バイポーラトランジ
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。更にベース長Lbを400Åという
極めて短い長さに形成しても、容易にベース電極
が形成できるため最大遮断周波数の極めて高い高
周波特性に優れたトランジスタを得ることができ
る。
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。更にベース長Lbを400Åという
極めて短い長さに形成しても、容易にベース電極
が形成できるため最大遮断周波数の極めて高い高
周波特性に優れたトランジスタを得ることができ
る。
本実施例で得られたヘテロ接合トランジスタは
予想されたように以下の特徴を示した。まず400
Åという非常に薄いベースに良好なオーミツク電
極を形成することができた。そのためベース走行
時間が短くなつた。さらにコレクタ容量も小さく
なつたことから、同一寸法の場合、従来のものに
比べて高周波特性が非常に向上した。
予想されたように以下の特徴を示した。まず400
Åという非常に薄いベースに良好なオーミツク電
極を形成することができた。そのためベース走行
時間が短くなつた。さらにコレクタ容量も小さく
なつたことから、同一寸法の場合、従来のものに
比べて高周波特性が非常に向上した。
本実施例では、ベース長として400Åの例を示
したが、分子線エピタキシー技術を用いれば、更
に薄くすることが可能である。このほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても同様の薄いベースを作成することができ
る。
したが、分子線エピタキシー技術を用いれば、更
に薄くすることが可能である。このほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても同様の薄いベースを作成することができ
る。
また本実施例では、半導体としてGaAs−Alx
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3、ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3、ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。
本実施例では、半絶縁性層としてAlyGa1-yAs
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
本実施例では、ｙ＝0.3を用いたが、AlyGa1-y
AsはGaAsよりも禁制帯エネルギーが大きいた
め、これによりｐ型ベース電極取り出し用GaAs
層とｎ型コレクタ層との間のもれ電流を、更に少
なくすることができるが、もれ電流はトランジス
タの電流増幅率を低下させるため、もれ電流を低
減させることにより電流増幅率を向上させること
ができる。
AsはGaAsよりも禁制帯エネルギーが大きいた
め、これによりｐ型ベース電極取り出し用GaAs
層とｎ型コレクタ層との間のもれ電流を、更に少
なくすることができるが、もれ電流はトランジス
タの電流増幅率を低下させるため、もれ電流を低
減させることにより電流増幅率を向上させること
ができる。
本実施例では、−化合物半導体を用いた
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセスを用いて、ベース長400
Åのバイポーラトランジスタを得ることができ
た。得られたSiバイポーラトランジスタも優れた
高周波特性を示した。
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセスを用いて、ベース長400
Åのバイポーラトランジスタを得ることができ
た。得られたSiバイポーラトランジスタも優れた
高周波特性を示した。
本実施例では、エミツタ、コレクタをｎ型に、
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることもできる。
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることもできる。
発明の効果
以上述べた如く、本発明は、ベース電極の取り
出しの容易さを保つたまま、ベース長を著しく短
くしかつコレクタ容量を小さくすることにより、
高周波特性に優れたバイポーラトランジスタを、
提供するものである。
出しの容易さを保つたまま、ベース長を著しく短
くしかつコレクタ容量を小さくすることにより、
高周波特性に優れたバイポーラトランジスタを、
提供するものである。
第１図は本発明の一実施例を示す図、第２図〜
第４図は本発明の構造を実現するための製造途中
の構造を示す図である。第５図は従来のバイポー
ラトランジスタの構造を示す図、第６図は従来の
ヘテロ接合トランジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋GaAs
コレクタ１層（電極取り出し層）、３……ｎ型
GaAsコレクタ２層、４……ｐ型GaAsベース１
層（電極取り出し層）、５……ｐ型GaAsベース
２層、６……ｎ型AlxGa1-xAsエミツタ１層、７
……ｎ＋GaAsエミツタ２層（電極取り出し層）、
８……コレクタ電極、９……ベース電極、１０…
…エミツタ電極、１１……AlyGa1-yAs半絶縁性
半導体層、１２……レジスト。
第４図は本発明の構造を実現するための製造途中
の構造を示す図である。第５図は従来のバイポー
ラトランジスタの構造を示す図、第６図は従来の
ヘテロ接合トランジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋GaAs
コレクタ１層（電極取り出し層）、３……ｎ型
GaAsコレクタ２層、４……ｐ型GaAsベース１
層（電極取り出し層）、５……ｐ型GaAsベース
２層、６……ｎ型AlxGa1-xAsエミツタ１層、７
……ｎ＋GaAsエミツタ２層（電極取り出し層）、
８……コレクタ電極、９……ベース電極、１０…
…エミツタ電極、１１……AlyGa1-yAs半絶縁性
半導体層、１２……レジスト。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の上にコレクタ層を形成した後、
その上に半絶縁性半導体層を形成し、更にその上
にベースと同一導電型のベース電極取り出し層を
形成し、次に該ベース電極取り出し層及び該半絶
縁性半導体層の一部をエツチングして、該コレク
タ層の一部を露出させた後、その上にベース層、
エミツタ層を順次エピタキシヤル成長させ、次に
該ベース電極取り出し層のない部分に形成された
該エミツタ層の上に、エミツタ電極を、また該ベ
ース電極取り出し層のある部分の一部をエツチン
グして、該ベース層、該コレクタ層の一部を露出
させ、それぞれにベース電極、コレクタ電極を形
成したことを特徴とするバイポーラトランジスタ
の製造方法。 ２ 少なくともエミツタの禁制帯エネルギー幅が
ベースの禁制帯エネルギー幅よりも大きいことを
特徴とする特許請求の範囲第１項記載のバイポー
ラトランジスタの製造方法。 ３ 半絶縁性半導体層の禁制帯エネルギー幅がベ
ースの禁制帯エネルギー幅よりも大きいことを特
徴とする特許請求の範囲第１項記載のバイポーラ
トランジスタの製造方法。 ４ −化合物半導体を用いたことを特徴とす
る特許請求の範囲第１項記載のバイポーラトラン
ジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136409A JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
| EP86304785A EP0206787B1 (en) | 1985-06-21 | 1986-06-20 | Heterojunction bipolar transistor and method of manufacturing same |
| DE8686304785T DE3682959D1 (de) | 1985-06-21 | 1986-06-20 | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| US07/048,470 US4746626A (en) | 1985-06-21 | 1987-05-08 | Method of manufacturing heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136409A JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294860A JPS61294860A (ja) | 1986-12-25 |
| JPH0453108B2 true JPH0453108B2 (ja) | 1992-08-25 |
Family
ID=15174484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136409A Granted JPS61294860A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294860A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504767B2 (ja) * | 1987-03-16 | 1996-06-05 | 日本電気株式会社 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPH01146362A (ja) * | 1987-12-02 | 1989-06-08 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
-
1985
- 1985-06-21 JP JP60136409A patent/JPS61294860A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294860A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH06333937A (ja) | バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JP2541228B2 (ja) | 高電子移動度トランジスタ | |
| JPH0452627B2 (ja) | ||
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0575170B2 (ja) | ||
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0453110B2 (ja) | ||
| JPH0453106B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS61294860A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0453109B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0453107B2 (ja) | ||
| JPH0575169B2 (ja) | ||
| JPH0577174B2 (ja) | ||
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ |