JP3202100B2 - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JP3202100B2 JP3202100B2 JP12013693A JP12013693A JP3202100B2 JP 3202100 B2 JP3202100 B2 JP 3202100B2 JP 12013693 A JP12013693 A JP 12013693A JP 12013693 A JP12013693 A JP 12013693A JP 3202100 B2 JP3202100 B2 JP 3202100B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- voltage
- transistors
- variable
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、利得を可変の制御電圧
により制御する利得可変増幅器に関する。
により制御する利得可変増幅器に関する。
【０００２】
【従来の技術】図４には従来の利得可変増幅器１が示さ
れている。同図においてトランジスタＱ11、Ｑ13、Ｑ14
の各コレクタには正電圧が共通に印加され、トランジス
タＱ12のコレクタには抵抗ＲL を介して正電圧が印加さ
れている。トランジスタＱ11、Ｑ12の各エミッタは共通
にバイアス電流源ＩO を介して接地され、トランジスタ
Ｑ12のコレクタと抵抗ＲL の間から出力電圧ＶOUT が得
られる。
れている。同図においてトランジスタＱ11、Ｑ13、Ｑ14
の各コレクタには正電圧が共通に印加され、トランジス
タＱ12のコレクタには抵抗ＲL を介して正電圧が印加さ
れている。トランジスタＱ11、Ｑ12の各エミッタは共通
にバイアス電流源ＩO を介して接地され、トランジスタ
Ｑ12のコレクタと抵抗ＲL の間から出力電圧ＶOUT が得
られる。
【０００３】トランジスタＱ13、Ｑ14の各ベースには電
圧Ｅ1 が共通に印加され、そのエミッタはそれぞれトラ
ンジスタＱ12、Ｑ11のベースに接続されるとともに、ト
ランジスタＱ15、Ｑ16のコレクタにそれぞれ接続されて
いる。トランジスタＱ15のベースには電圧Ｅ2 と入力電
圧ＶINとが印加され、トランジスタＱ16のベースには電
圧Ｅ2 が印加されている。トランジスタＱ15、Ｑ16の各
エミッタは、それぞれ同一値の抵抗ＲE を介してコント
ロール回路２に接続され、可変の制御電圧ＶCON に応じ
た制御電流ＩE により制御されて、入力電圧ＶINが可変
利得増幅される。
圧Ｅ1 が共通に印加され、そのエミッタはそれぞれトラ
ンジスタＱ12、Ｑ11のベースに接続されるとともに、ト
ランジスタＱ15、Ｑ16のコレクタにそれぞれ接続されて
いる。トランジスタＱ15のベースには電圧Ｅ2 と入力電
圧ＶINとが印加され、トランジスタＱ16のベースには電
圧Ｅ2 が印加されている。トランジスタＱ15、Ｑ16の各
エミッタは、それぞれ同一値の抵抗ＲE を介してコント
ロール回路２に接続され、可変の制御電圧ＶCON に応じ
た制御電流ＩE により制御されて、入力電圧ＶINが可変
利得増幅される。
【０００４】このような構成の利得可変増幅器では、出
力電圧ＶOUT の利得ＧV 〔Ｖ／Ｖ〕は、
力電圧ＶOUT の利得ＧV 〔Ｖ／Ｖ〕は、
【０００５】
【数１】 ＧV ＝ＲL ＩO ／ＲE ＩE 〔Ｖ／Ｖ〕 …（１） で表わされる。
【０００６】コントロール回路２は、トランジスタＱ17
のコレクタには正電圧が印加され、トランジスタＱ18の
コレクタは、トランジスタＱ15およびＱ16のエミッタ側
に接続され、トランジスタＱ18のコレクタには制御電流
ＩE が流れる。トランジスタＱ17のベースには電圧Ｅ3
と可変の制御電圧ＶCON が印加され、トランジスタＱ18
のベースには電圧Ｅ3 が印加されている。トランジスタ
Ｑ17およびＱ18のそれぞれのエミッタは、抵抗ＲB を介
して互いに接続されるとともに、それぞれ定電流源Ｉa
を介して接地されている。
のコレクタには正電圧が印加され、トランジスタＱ18の
コレクタは、トランジスタＱ15およびＱ16のエミッタ側
に接続され、トランジスタＱ18のコレクタには制御電流
ＩE が流れる。トランジスタＱ17のベースには電圧Ｅ3
と可変の制御電圧ＶCON が印加され、トランジスタＱ18
のベースには電圧Ｅ3 が印加されている。トランジスタ
Ｑ17およびＱ18のそれぞれのエミッタは、抵抗ＲB を介
して互いに接続されるとともに、それぞれ定電流源Ｉa
を介して接地されている。
【０００７】この場合、制御電流ＩE は、
【０００８】
【数２】ＩE ＝ＶCON ／ＲB で表わされ、これを式（１）に代入すると、
【０００９】
【数３】ＩE ∝ＶCON の関係となる。また、式（１）に示す利得ＧV の単位は
〔Ｖ／Ｖ〕で表わされているので、これを〔ｄＢ〕の単
位で表すと式（５）のようになる。
〔Ｖ／Ｖ〕で表わされているので、これを〔ｄＢ〕の単
位で表すと式（５）のようになる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の利得可変増幅器１におけるコントロール回路２で
は、制御電流ＩE が制御電圧ＶCON に比例し、また、式
（１）に示すように利得ＧV 〔Ｖ／Ｖ〕が制御電流ＩE
の逆数に比例するので、式（５）および図５に示すよう
に、制御電圧ＶCON に対する出力電圧ＶOUT の利得ＧV
〔ｄＢ〕が制御電流ＩE の逆数の対数に比例し、したが
って、利得可変増幅器１における利得ＧV 〔ｄＢ〕が非
線形になるという問題点があった。
来の利得可変増幅器１におけるコントロール回路２で
は、制御電流ＩE が制御電圧ＶCON に比例し、また、式
（１）に示すように利得ＧV 〔Ｖ／Ｖ〕が制御電流ＩE
の逆数に比例するので、式（５）および図５に示すよう
に、制御電圧ＶCON に対する出力電圧ＶOUT の利得ＧV
〔ｄＢ〕が制御電流ＩE の逆数の対数に比例し、したが
って、利得可変増幅器１における利得ＧV 〔ｄＢ〕が非
線形になるという問題点があった。
【００１１】本発明は上記従来の問題点に鑑み、制御電
圧に対する出力電圧の利得が線形になるように安定して
制御することができる利得可変増幅器を提供することを
目的とする。
圧に対する出力電圧の利得が線形になるように安定して
制御することができる利得可変増幅器を提供することを
目的とする。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、入力信号の電圧を制御入力に印加される可
変の制御電圧に応じた利得にて増幅する利得可変増幅器
において、この利得可変増幅器は、入力信号の電圧を制
御電流に応じた利得にて増幅する増幅手段と、可変の制
御電圧に応じて、増幅手段の制御入力を流れる制御電流
を制御する制御手段と、増幅手段にて増幅された信号を
出力する出力手段とを有し、制御手段は、エミッタ−ベ
ース間の接合面積が異なる１対の第１および第２のトラ
ンジスタであって、この第２のトランジスタに可変の制
御電圧に応じた制御電流が流れる差動回路を構成する１
対の第１および第２のトランジスタと、可変の制御電圧
を対数変換した電位差のベース電圧を第１および第２の
トランジスタに印加する制御回路とを有し、第１および
第２のトランジスタは、増幅手段における増幅電圧の利
得が可変の制御電圧に対して線形となるようにエミッタ
−ベース間の接合面積の比が選択されていることを特徴
とする。
するために、入力信号の電圧を制御入力に印加される可
変の制御電圧に応じた利得にて増幅する利得可変増幅器
において、この利得可変増幅器は、入力信号の電圧を制
御電流に応じた利得にて増幅する増幅手段と、可変の制
御電圧に応じて、増幅手段の制御入力を流れる制御電流
を制御する制御手段と、増幅手段にて増幅された信号を
出力する出力手段とを有し、制御手段は、エミッタ−ベ
ース間の接合面積が異なる１対の第１および第２のトラ
ンジスタであって、この第２のトランジスタに可変の制
御電圧に応じた制御電流が流れる差動回路を構成する１
対の第１および第２のトランジスタと、可変の制御電圧
を対数変換した電位差のベース電圧を第１および第２の
トランジスタに印加する制御回路とを有し、第１および
第２のトランジスタは、増幅手段における増幅電圧の利
得が可変の制御電圧に対して線形となるようにエミッタ
−ベース間の接合面積の比が選択されていることを特徴
とする。
【００１３】この場合、制御回路は、可変の制御電圧を
対数変換する第３および第４のトランジスタを備え、こ
の第３および第４のトランジスタは、この変換された制
御電圧の電位差を第１および第２のトランジスタのそれ
ぞれのベースに与えるとよい。
対数変換する第３および第４のトランジスタを備え、こ
の第３および第４のトランジスタは、この変換された制
御電圧の電位差を第１および第２のトランジスタのそれ
ぞれのベースに与えるとよい。
【００１４】また、増幅手段は、差動増幅回路にて構成
されているとよい。
されているとよい。
【００１５】また、第１のトランジスタおよび前記第２
のトランジスタは、エミッタ−ベース間の接合面積の比
が３ないし４に設定されているとよい。
のトランジスタは、エミッタ−ベース間の接合面積の比
が３ないし４に設定されているとよい。
【００１６】
【作用】本発明では、可変の制御電圧を対数変換した電
位差のベース電圧が１対の第１および第２のトランジス
タに印加され、また、増幅手段における利得が線形とな
るように１対の第１および第２のトランジスタのそれぞ
れの接合面積の比が選択されている。これにより、第２
のトランジスタを流れる制御電流にて、増幅手段におけ
る利得が制御される。
位差のベース電圧が１対の第１および第２のトランジス
タに印加され、また、増幅手段における利得が線形とな
るように１対の第１および第２のトランジスタのそれぞ
れの接合面積の比が選択されている。これにより、第２
のトランジスタを流れる制御電流にて、増幅手段におけ
る利得が制御される。
【００１７】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。図２を参照すると、本発明が適用される利得
可変増幅器の一実施例が示されている。この利得可変増
幅器10は、印加される可変の制御電圧ＶCON に応じて、
入力信号に対応する入力電圧ＶINを可変利得増幅する増
幅器である。なお同図に示した利得可変増幅器10のうち
コントロール回路12を除いて、図４に示した可変利得増
幅器１からコントロール回路２を除いた構成と同じ構成
でよい。この利得可変増幅器10におけるコントロール回
路12を詳述すると、コントロール回路12は、図１に示す
ようにトランジスタＱ1 およびＱ2 を備え、このトラン
ジスタＱ1 およびＱ2 のエミッタサイズ（エミッタ個
数）すなわちエミッタ−ベース間の接合面積比がｍ：１
（ｍは整数でなくてもよい。）にて構成されている。ト
ランジスタＱ1 、Ｑ3 およびＱ4の各コレクタには正電
圧が印加され、このトランジスタＱ2 のコレクタは、図
２に示す抵抗ＲE を介してトランジスタＱ15およびＱ16
のそれぞれのエミッタに接続される。
説明する。図２を参照すると、本発明が適用される利得
可変増幅器の一実施例が示されている。この利得可変増
幅器10は、印加される可変の制御電圧ＶCON に応じて、
入力信号に対応する入力電圧ＶINを可変利得増幅する増
幅器である。なお同図に示した利得可変増幅器10のうち
コントロール回路12を除いて、図４に示した可変利得増
幅器１からコントロール回路２を除いた構成と同じ構成
でよい。この利得可変増幅器10におけるコントロール回
路12を詳述すると、コントロール回路12は、図１に示す
ようにトランジスタＱ1 およびＱ2 を備え、このトラン
ジスタＱ1 およびＱ2 のエミッタサイズ（エミッタ個
数）すなわちエミッタ−ベース間の接合面積比がｍ：１
（ｍは整数でなくてもよい。）にて構成されている。ト
ランジスタＱ1 、Ｑ3 およびＱ4の各コレクタには正電
圧が印加され、このトランジスタＱ2 のコレクタは、図
２に示す抵抗ＲE を介してトランジスタＱ15およびＱ16
のそれぞれのエミッタに接続される。
【００１８】図１に戻って、トランジスタＱ1 およびＱ
2 の各エミッタは、共通にバイアス電流源ＩEOを介して
接地されている。トランジスタＱ2 のエミッタには、後
述するように、可変の制御電圧ＶCON が対数変換された
電位差ΔＶとトランジスタＱ1 およびＱ2 の接合面積比
とに応じた制御電流ＩE が流れる。したがって、図２に
示したトランジスタＱ12のコレクタと抵抗ＲL の間から
出力電圧ＶOUT が得られる。
2 の各エミッタは、共通にバイアス電流源ＩEOを介して
接地されている。トランジスタＱ2 のエミッタには、後
述するように、可変の制御電圧ＶCON が対数変換された
電位差ΔＶとトランジスタＱ1 およびＱ2 の接合面積比
とに応じた制御電流ＩE が流れる。したがって、図２に
示したトランジスタＱ12のコレクタと抵抗ＲL の間から
出力電圧ＶOUT が得られる。
【００１９】トランジスタＱ3 およびＱ4 の各ベースに
は電圧Ｅ1 が共通に印加され、そのそれぞれのエミッタ
は、それぞれトランジスタＱ1 およびＱ2 のベースに接
続されるとともに、トランジスタＱ5 およびＱ6 のコレ
クタにそれぞれ接続されている。トランジスタＱ5 のベ
ースには電圧Ｅ2 と可変の制御電圧ＶCON とが印加さ
れ、トランジスタＱ6 のベースには電圧Ｅ2 が印加され
ている。トランジスタＱ5 およびＱ6 の各エミッタは、
抵抗Ｒb を介して互いに接続されるとともに、それぞれ
定電流源Ｉa を介して接地されている。
は電圧Ｅ1 が共通に印加され、そのそれぞれのエミッタ
は、それぞれトランジスタＱ1 およびＱ2 のベースに接
続されるとともに、トランジスタＱ5 およびＱ6 のコレ
クタにそれぞれ接続されている。トランジスタＱ5 のベ
ースには電圧Ｅ2 と可変の制御電圧ＶCON とが印加さ
れ、トランジスタＱ6 のベースには電圧Ｅ2 が印加され
ている。トランジスタＱ5 およびＱ6 の各エミッタは、
抵抗Ｒb を介して互いに接続されるとともに、それぞれ
定電流源Ｉa を介して接地されている。
【００２０】このような構成の利得可変増幅器では、制
御電圧ＶCON は式（２）に示すようにトランジスタＱ3
およびＱ4 により対数変換され、トランジスタＱ1 およ
びＱ2 の各ベースの電位差ΔＶに変換される。
御電圧ＶCON は式（２）に示すようにトランジスタＱ3
およびＱ4 により対数変換され、トランジスタＱ1 およ
びＱ2 の各ベースの電位差ΔＶに変換される。
【００２１】
【数４】 ΔＶ＝ＶT ｌｎ[{Ｉa ＋（ＶCON/Ｒb)｝／｛Ｉa −（ＶCON/ＲB)}] ＝ＶT ｌｎ{(１＋ kＶCON)／（１− kＶCON)} …（２） 但し、ＶT ＝ KＴ／ｑ （ kはボルツマン定数，Ｔは温度，ｑは電子１個の電荷
量） １／Ｉa Ｒb ＝k （−１／k ＜ＶCON ＜１／k ）この電位差ΔＶのベース
電圧がトランジスタＱ1 およびＱ2 のそれぞれベースに
印加されることにより制御電流ＩE が得られ、この場合
の電位差ΔＶと制御電流ＩE の関係は式（３）の示すよ
うになり、制御電流ＩE は自然対数の底ｅの電位差ΔＶ
乗に対して、上記トランジスタＱ1 およびＱ2 のエミッ
タ−ベース間の接合面積比ｍを乗算した値の逆数で表わ
される。
量） １／Ｉa Ｒb ＝k （−１／k ＜ＶCON ＜１／k ）この電位差ΔＶのベース
電圧がトランジスタＱ1 およびＱ2 のそれぞれベースに
印加されることにより制御電流ＩE が得られ、この場合
の電位差ΔＶと制御電流ＩE の関係は式（３）の示すよ
うになり、制御電流ＩE は自然対数の底ｅの電位差ΔＶ
乗に対して、上記トランジスタＱ1 およびＱ2 のエミッ
タ−ベース間の接合面積比ｍを乗算した値の逆数で表わ
される。
【００２２】
【数５】 したがって、制御電圧ＶCON と制御電流ＩE との関係
は、式（３）に式（２）を代入すると、式（４）のよう
になる。
は、式（３）に式（２）を代入すると、式（４）のよう
になる。
【００２３】
【数６】 ＩE ＝ＩEO／[ １＋ｍ{(１＋ KＶCON)／ (１− KＶCON)}] …（４） ここで、式（１）に示す利得ＧV の単位は〔Ｖ／Ｖ〕で
表されているので、これを〔ｄＢ〕の単位で表すと、
表されているので、これを〔ｄＢ〕の単位で表すと、
【００２４】
【数７】 Ｇ(dB)＝20log （ＲL ＩO ／ＲE ＩE ） ＝20log （ＲL ／ＲE ）＋20log （ＩO ／ＩE ） …（５） となる。
【００２５】そこで、式（５）の第２項に式（４）を代
入し、ｍ＝１，３，４，９をパラメータとして利得Ｇ(d
B)をプロットすると図３に示すようになり、同図から明
らかなようにｍ＝３〜４の場合に式（５）の第２項が制
御電圧ＶCON に対してほぼ直線的に変化している。な
お、式（５）の第１項は制御電圧ＶCON にかかわらず一
定であるので、利得Ｇ(dB)は制御電圧ＶCON に対してほ
ぼ直線的に変化する。
入し、ｍ＝１，３，４，９をパラメータとして利得Ｇ(d
B)をプロットすると図３に示すようになり、同図から明
らかなようにｍ＝３〜４の場合に式（５）の第２項が制
御電圧ＶCON に対してほぼ直線的に変化している。な
お、式（５）の第１項は制御電圧ＶCON にかかわらず一
定であるので、利得Ｇ(dB)は制御電圧ＶCON に対してほ
ぼ直線的に変化する。
【００２６】したがって、図２に示した利得可変増幅器
10のコントロール回路12を図１に示すように構成するこ
とにより、制御電圧ＶCON に対する出力電圧の利得が直
線的に変化して線形となる利得可変増幅器を構成するこ
とができる。
10のコントロール回路12を図１に示すように構成するこ
とにより、制御電圧ＶCON に対する出力電圧の利得が直
線的に変化して線形となる利得可変増幅器を構成するこ
とができる。
【００２７】また、本発明によれば、式（５）には温度
Ｔにより大きく影響を受けるトランジスタやダイオード
のようなパラメータが含まれていないので、利得Ｇ(dB)
は温度Ｔに対して安定しているという効果を有する。
Ｔにより大きく影響を受けるトランジスタやダイオード
のようなパラメータが含まれていないので、利得Ｇ(dB)
は温度Ｔに対して安定しているという効果を有する。
【００２８】
【発明の効果】以上説明したように本発明によれば、可
変の制御電圧を対数変換した電位差のベース電圧が１対
の第１および第２のトランジスタに印加され、また、こ
の１対のトランジスタのエミッタ−ベース間の接合面積
の比が所定の値に選択されているので、増幅手段におけ
る利得が線形となるように、制御電流が生成される。し
たがって増幅手段は、制御手段にて生成された制御電流
に応じた利得にて、入力された信号を増幅して、出力電
圧の利得が線形となるように動作することができる。さ
らに、この場合、温度の変化に対して安定した利得可変
増幅器を構成することができる。
変の制御電圧を対数変換した電位差のベース電圧が１対
の第１および第２のトランジスタに印加され、また、こ
の１対のトランジスタのエミッタ−ベース間の接合面積
の比が所定の値に選択されているので、増幅手段におけ
る利得が線形となるように、制御電流が生成される。し
たがって増幅手段は、制御手段にて生成された制御電流
に応じた利得にて、入力された信号を増幅して、出力電
圧の利得が線形となるように動作することができる。さ
らに、この場合、温度の変化に対して安定した利得可変
増幅器を構成することができる。
【図１】本発明に係る利得可変増幅器におけるコントロ
ール回路の一実施例を示す回路図である。
ール回路の一実施例を示す回路図である。
【図２】本発明に係る利得可変増幅器の一実施例を示す
回路図である。
回路図である。
【図３】図１に示したコントロール回路におけるエミッ
タ−ベース間の接合面積比毎の利得可変増幅器における
利得を示すグラフである。
タ−ベース間の接合面積比毎の利得可変増幅器における
利得を示すグラフである。
【図４】利得可変増幅器の従来例を示す回路図である。
【図５】従来の利得可変増幅器における利得を示すグラ
フである。
フである。
Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 ，Ｑ6 トランジスタ ＶCON 制御電圧 ＩE 制御電流
Claims (4)
- 【請求項１】 入力信号の電圧を制御入力に印加される
可変の制御電圧に応じた利得にて増幅する利得可変増幅
器において、該利得可変増幅器は、 前記入力信号の電圧を制御電流に応じた利得にて増幅す
る増幅手段と、 前記可変の制御電圧に応じて、前記増幅手段の制御入力
を流れる制御電流を制御する制御手段と、 前記増幅手段にて増幅された信号を出力する出力手段と
を有し、 前記制御手段は、 エミッタ−ベース間の接合面積が異なる１対の第１およ
び第２のトランジスタであって、該第２のトランジスタ
に前記可変の制御電圧に応じた制御電流が流れる差動回
路を構成する１対の第１および第２のトランジスタと、 前記可変の制御電圧を対数変換した電位差のベース電圧
を前記第１および第２のトランジスタに印加する制御回
路とを有し、 前記第１および第２のトランジスタは、前記増幅手段に
おける増幅電圧の利得が前記可変の制御電圧に対して線
形となるように前記エミッタ−ベース間の接合面積の比
が選択されていることを特徴とする利得可変増幅器。 - 【請求項２】 請求項１に記載の利得可変増幅器におい
て、前記制御回路は、前記可変の制御電圧を対数変換す
る第３および第４のトランジスタを備え、該第３および
第４のトランジスタは、該変換された制御電圧の電位差
を前記第１および第２のトランジスタのそれぞれのベー
スに与えることを特徴とする利得可変増幅器。 - 【請求項３】 請求項１に記載の利得可変増幅器におい
て、前記増幅手段は、差動増幅回路にて構成されている
ことを特徴とする利得可変増幅器。 - 【請求項４】 請求項１に記載の利得可変増幅器におい
て、前記第１のトランジスタおよび前記第２のトランジ
スタは、エミッタ−ベース間の接合面積の比が３ないし
４に設定されていることを特徴とする利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12013693A JP3202100B2 (ja) | 1993-05-21 | 1993-05-21 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12013693A JP3202100B2 (ja) | 1993-05-21 | 1993-05-21 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334455A JPH06334455A (ja) | 1994-12-02 |
| JP3202100B2 true JP3202100B2 (ja) | 2001-08-27 |
Family
ID=14778862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12013693A Expired - Fee Related JP3202100B2 (ja) | 1993-05-21 | 1993-05-21 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202100B2 (ja) |
-
1993
- 1993-05-21 JP JP12013693A patent/JP3202100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334455A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
| EP0490016B1 (en) | Integrated circuit for generating a temperature independent current proportional to the voltage difference between a signal and a reference voltage | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3202100B2 (ja) | 利得可変増幅器 | |
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| GB2357913A (en) | Conditioning a gain control signal so that an output is dB linear | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| JPH0346581Y2 (ja) | ||
| JP2002517929A (ja) | 線形クワッド可変利得増幅器およびそれを実現するための方法 | |
| JPH0257372B2 (ja) | ||
| JP3517760B2 (ja) | 可変利得増幅器 | |
| JPH07129699A (ja) | 積分器 | |
| JP2507081B2 (ja) | 光集積回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH0527282B2 (ja) | ||
| JP2661303B2 (ja) | 変調回路 | |
| KR930008345Y1 (ko) | 전류제어 증폭기 | |
| GB2280073A (en) | Amplifier gain control circuit | |
| JPH0568126B2 (ja) | ||
| JP2703951B2 (ja) | 微分演算回路 | |
| JP3026900B2 (ja) | 電圧制御増幅回路 | |
| JPH05327370A (ja) | 入力回路 | |
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPS62257205A (ja) | 定電流出力回路 | |
| JPH0319723B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |