JP3321949B2 - 薄膜トランジスタ及びそれを用いた表示装置 - Google Patents
薄膜トランジスタ及びそれを用いた表示装置Info
- Publication number
- JP3321949B2 JP3321949B2 JP34401993A JP34401993A JP3321949B2 JP 3321949 B2 JP3321949 B2 JP 3321949B2 JP 34401993 A JP34401993 A JP 34401993A JP 34401993 A JP34401993 A JP 34401993A JP 3321949 B2 JP3321949 B2 JP 3321949B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- region
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ及び
これを用いた表示装置に関する。
これを用いた表示装置に関する。
【０００２】
【従来の技術】アクティブマトリックス型の液晶表示装
置は、一般に、その１画素についての等価回路として図
４に示すように、行方向にゲートライン（走査電極）１
が設けられ、列方向にドレインライン（信号電極）２が
設けられている。ドレインライン２にデータ信号が入力
され、ゲートライン１には、水平走査に対応して、順次
ゲート電圧が選択的に印加される。
置は、一般に、その１画素についての等価回路として図
４に示すように、行方向にゲートライン（走査電極）１
が設けられ、列方向にドレインライン（信号電極）２が
設けられている。ドレインライン２にデータ信号が入力
され、ゲートライン１には、水平走査に対応して、順次
ゲート電圧が選択的に印加される。
【０００３】このゲートライン１とドレインライン２と
の各交点に対応する各画素毎にスイッチング素子として
の薄膜トランジスタ３が接続され、この薄膜トランジス
タ３のソース側に液晶容量と補助容量からなる画素容量
４が接続されている。画素容量４を構成する一方の電極
４ａは、薄膜トランジスタ３と同じＴＦＴ基板側に形成
され、他方の電極４ｂは、コモン基板側に形成されてい
る。薄膜トランジスタ３は、そのそのゲート電極がゲー
トライン１に接続され、そのドレイン電極がドレインラ
イン２に接続されている。
の各交点に対応する各画素毎にスイッチング素子として
の薄膜トランジスタ３が接続され、この薄膜トランジス
タ３のソース側に液晶容量と補助容量からなる画素容量
４が接続されている。画素容量４を構成する一方の電極
４ａは、薄膜トランジスタ３と同じＴＦＴ基板側に形成
され、他方の電極４ｂは、コモン基板側に形成されてい
る。薄膜トランジスタ３は、そのそのゲート電極がゲー
トライン１に接続され、そのドレイン電極がドレインラ
イン２に接続されている。
【０００４】このような液晶表示装置では、図４に示す
ように、薄膜トランジスタ３は、チャネル抵抗ＲCH、ゲ
ート−ソース間寄生容量ＣGS、ゲート−ドレイン間寄生
容量ＣGD、ソース側寄生抵抗ＲS 及びドレイン側寄生抵
抗ＲD を有しており、また、ゲートライン１とドレイン
ライン２との間には、ゲートライン１とドレインライン
２との重なりによる重なり容量ＣL がある。
ように、薄膜トランジスタ３は、チャネル抵抗ＲCH、ゲ
ート−ソース間寄生容量ＣGS、ゲート−ドレイン間寄生
容量ＣGD、ソース側寄生抵抗ＲS 及びドレイン側寄生抵
抗ＲD を有しており、また、ゲートライン１とドレイン
ライン２との間には、ゲートライン１とドレインライン
２との重なりによる重なり容量ＣL がある。
【０００５】また、薄膜トランジスタ３は、一般に、そ
のソース側の寄生抵抗ＲS 及びドレイン側の寄生抵抗Ｒ
D がほぼ同じ値となっており、そのゲート−ソース間寄
生容量ＣGSとゲート−ドレイン間寄生容量ＣGDも、ほぼ
同じ値となっている。
のソース側の寄生抵抗ＲS 及びドレイン側の寄生抵抗Ｒ
D がほぼ同じ値となっており、そのゲート−ソース間寄
生容量ＣGSとゲート−ドレイン間寄生容量ＣGDも、ほぼ
同じ値となっている。
【０００６】このような液晶表示装置において、各画素
に配置された薄膜トランジスタ３は、そのゲートライン
１が選択されているときにオンとなって、ドレインライ
ン２からのデータ信号電圧が画素容量４に電荷の形で書
き込まれる。そして、別なゲートライン１が選択されて
いる間、選択されていない薄膜トランジスタ３がオフと
なって、書き込まれた電荷により画素が駆動される。
に配置された薄膜トランジスタ３は、そのゲートライン
１が選択されているときにオンとなって、ドレインライ
ン２からのデータ信号電圧が画素容量４に電荷の形で書
き込まれる。そして、別なゲートライン１が選択されて
いる間、選択されていない薄膜トランジスタ３がオフと
なって、書き込まれた電荷により画素が駆動される。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
薄膜トランジスタ及びそれを用いた表示装置にあって
は、薄膜トランジスタは、そのソース側の寄生抵抗ＲS
及びドレイン側の寄生抵抗ＲD がほぼ同じ値となってお
り、そのゲート−ソース間寄生容量ＣGSとゲート−ドレ
イン間寄生容量ＣGDもほぼ同じ値となっていたため、こ
のような薄膜トランジスタを表示装置のスイッチ素子と
して使用すると、スイッチングノイズが発生し、画質が
悪化するという問題があった。
薄膜トランジスタ及びそれを用いた表示装置にあって
は、薄膜トランジスタは、そのソース側の寄生抵抗ＲS
及びドレイン側の寄生抵抗ＲD がほぼ同じ値となってお
り、そのゲート−ソース間寄生容量ＣGSとゲート−ドレ
イン間寄生容量ＣGDもほぼ同じ値となっていたため、こ
のような薄膜トランジスタを表示装置のスイッチ素子と
して使用すると、スイッチングノイズが発生し、画質が
悪化するという問題があった。
【０００８】すなわち、薄膜トランジスタ３がオンのと
きには、液晶の薄膜トランジスタ３側の一方の電極４ａ
とドレインライン２との電位は、ほぼ同電位になるが、
薄膜トランジスタ３がオフすると、液晶と補助容量から
なる画素容量４とゲート−ソース間寄生容量ＣGSとの間
で電荷の再分布が発生し、液晶の電位が最初のデータ電
位からずれるというスイッチングノイズが発生して、画
質が悪化する。この電位のずれは、薄膜トランジスタ３
のゲート−ソース間寄生容量ＣGSの容量の大きさにほぼ
比例する。
きには、液晶の薄膜トランジスタ３側の一方の電極４ａ
とドレインライン２との電位は、ほぼ同電位になるが、
薄膜トランジスタ３がオフすると、液晶と補助容量から
なる画素容量４とゲート−ソース間寄生容量ＣGSとの間
で電荷の再分布が発生し、液晶の電位が最初のデータ電
位からずれるというスイッチングノイズが発生して、画
質が悪化する。この電位のずれは、薄膜トランジスタ３
のゲート−ソース間寄生容量ＣGSの容量の大きさにほぼ
比例する。
【０００９】この薄膜トランジスタの寄生容量は、一般
に、電圧などに依存した複雑なものであり、この薄膜ト
ランジスタが表示装置のスイッチング素子として用いら
れると、上記液晶の電位のずれがドレインライン２の信
号電圧に依存して発生する。その結果、液晶の透過率と
データ信号電圧との非線形性の原因となり、画質が悪化
する。
に、電圧などに依存した複雑なものであり、この薄膜ト
ランジスタが表示装置のスイッチング素子として用いら
れると、上記液晶の電位のずれがドレインライン２の信
号電圧に依存して発生する。その結果、液晶の透過率と
データ信号電圧との非線形性の原因となり、画質が悪化
する。
【００１０】そこで、従来、このスイッチングノイズを
低減するために、種々の方法が考えられている。
低減するために、種々の方法が考えられている。
【００１１】その１つの方法は、薄膜トランジスタのゲ
ートとソースとの重なりを無くし、寄生容量を低減する
方法である。
ートとソースとの重なりを無くし、寄生容量を低減する
方法である。
【００１２】ところが、薄膜トランジスタの寄生容量
は、ゲートとソースとの重なりに起因するものよりも、
チャネル部分が起因する成分が大きい。そのため、この
従来の方法では、寄生容量を大幅に低減することができ
ず、スイッチングノイズを充分に低減することができな
い。
は、ゲートとソースとの重なりに起因するものよりも、
チャネル部分が起因する成分が大きい。そのため、この
従来の方法では、寄生容量を大幅に低減することができ
ず、スイッチングノイズを充分に低減することができな
い。
【００１３】第２の方法は、薄膜トランジスタの大き
さ、すなわち、チャネル長やチャネル幅を小さくするこ
とにより、寄生容量を低減する方法である。
さ、すなわち、チャネル長やチャネル幅を小さくするこ
とにより、寄生容量を低減する方法である。
【００１４】ところが、この方法は、原理的には、充分
な駆動力を保ちつつ寄生容量を削減することはできる
が、薄膜トランジスタの加工精度上の限界があり、寄生
容量を充分削減することができない。
な駆動力を保ちつつ寄生容量を削減することはできる
が、薄膜トランジスタの加工精度上の限界があり、寄生
容量を充分削減することができない。
【００１５】第３の方法は、補助容量を大きくすること
により、薄膜トランジスタがオフしたときの電荷の再分
布による電位のずれを小さく抑える方法である。
により、薄膜トランジスタがオフしたときの電荷の再分
布による電位のずれを小さく抑える方法である。
【００１６】ところが、この方法は、補助容量のために
面積を大きくすると、その分液晶の開口率が小さくなる
ため、補助容量を大きくするのにも限界があり、充分ス
イッチングノイズを低減することができない。
面積を大きくすると、その分液晶の開口率が小さくなる
ため、補助容量を大きくするのにも限界があり、充分ス
イッチングノイズを低減することができない。
【００１７】そこで、本発明は、上記実情に鑑みてなさ
れたもので、薄膜トランジスタのソース側の寄生抵抗を
ドレイン側の寄生抵抗よりも大きな値にすることによ
り、この薄膜トランジスタを適用した表示装置の画素容
量と薄膜トランジスタのソース側の寄生容量との間で発
生する電荷の再分布を低減させ、液晶の電位の最初のデ
ータ電位からのずれを低減させることのできる薄膜トラ
ンジスタ及びそれを用いた表示装置を提供することを目
的としている。
れたもので、薄膜トランジスタのソース側の寄生抵抗を
ドレイン側の寄生抵抗よりも大きな値にすることによ
り、この薄膜トランジスタを適用した表示装置の画素容
量と薄膜トランジスタのソース側の寄生容量との間で発
生する電荷の再分布を低減させ、液晶の電位の最初のデ
ータ電位からのずれを低減させることのできる薄膜トラ
ンジスタ及びそれを用いた表示装置を提供することを目
的としている。
【００１８】
【課題を解決するための手段】請求項１に係る本発明の
薄膜トランジスタは、基板上に高濃度ソース領域、チャ
ネル領域、高濃度ドレイン領域が形成された半導体層、
前記高濃度ソース領域に接続されたソース電極、前記高
濃度ドレイン領域に接続されたドレイン電極、前記半導
体層上にゲート絶縁膜を挟んで形成されたゲート電極を
有する薄膜トランジスタにおいて、前記高濃度ソース領
域とチャネル領域の間には低濃度ソース領域が形成さ
れ、前記高濃度ドレイン領域とチャネル領域の間には低
濃度ドレイン領域が形成され、前記低濃度ソース領域の
長さを前記低濃度ドレイン領域の長さより長くすること
により、ソース側の寄生抵抗をドレイン側の寄生抵抗よ
りも大きな値にしたものである。
薄膜トランジスタは、基板上に高濃度ソース領域、チャ
ネル領域、高濃度ドレイン領域が形成された半導体層、
前記高濃度ソース領域に接続されたソース電極、前記高
濃度ドレイン領域に接続されたドレイン電極、前記半導
体層上にゲート絶縁膜を挟んで形成されたゲート電極を
有する薄膜トランジスタにおいて、前記高濃度ソース領
域とチャネル領域の間には低濃度ソース領域が形成さ
れ、前記高濃度ドレイン領域とチャネル領域の間には低
濃度ドレイン領域が形成され、前記低濃度ソース領域の
長さを前記低濃度ドレイン領域の長さより長くすること
により、ソース側の寄生抵抗をドレイン側の寄生抵抗よ
りも大きな値にしたものである。
【００１９】請求項２に係る本発明の薄膜トランジスタ
は、基板上に高濃度ソース領域、チャネル領域、高濃度
ドレイン領域が形成された半導体層、前記高濃度ソース
領域に接続されたソース電極、前記高濃度ドレイン領域
に接続されたドレイン電極、前記半導体層上にゲート絶
縁膜を挟んで形成されたゲート電極を有する薄膜トラン
ジスタにおいて、前記高濃度ソース領域とチャネル領域
の間には低濃度ソース領域が形成され、前記高濃度ドレ
イン領域とチャネル領域の間には低濃度ドレイン領域が
形成され、前記低濃度ソース領域の不純物の量を前記低
濃度ドレイン領域の不純物の量よりも少なくするするこ
とにより、ソース側の寄生抵抗をドレイン側の寄生抵抗
よりも大きな値にしたものである。
は、基板上に高濃度ソース領域、チャネル領域、高濃度
ドレイン領域が形成された半導体層、前記高濃度ソース
領域に接続されたソース電極、前記高濃度ドレイン領域
に接続されたドレイン電極、前記半導体層上にゲート絶
縁膜を挟んで形成されたゲート電極を有する薄膜トラン
ジスタにおいて、前記高濃度ソース領域とチャネル領域
の間には低濃度ソース領域が形成され、前記高濃度ドレ
イン領域とチャネル領域の間には低濃度ドレイン領域が
形成され、前記低濃度ソース領域の不純物の量を前記低
濃度ドレイン領域の不純物の量よりも少なくするするこ
とにより、ソース側の寄生抵抗をドレイン側の寄生抵抗
よりも大きな値にしたものである。
【００２０】請求項３に係る本発明の表示装置は、薄膜
トランジスタのドレイン電極が信号ラインに接続され、
薄膜トランジスタのソース電極が画素容量に接続され、
薄膜トランジスタのゲート電極がゲートラインに接続さ
れた表示装置において、前記薄膜トランジスタとして、
請求項１又は請求項２に記載された薄膜トランジスタを
用いたものである。
トランジスタのドレイン電極が信号ラインに接続され、
薄膜トランジスタのソース電極が画素容量に接続され、
薄膜トランジスタのゲート電極がゲートラインに接続さ
れた表示装置において、前記薄膜トランジスタとして、
請求項１又は請求項２に記載された薄膜トランジスタを
用いたものである。
【００２１】
【作用】本発明の薄膜トランジスタによれば、基板上に
半導体層、ソース電極、ドレイン電極及び前記半導体層
上にゲート絶縁膜を挟んでゲート電極の形成された薄膜
トランジスタのソース側の寄生抵抗をドレイン側の寄生
抵抗よりも大きな値にしているので、ソース側の寄生容
量を見掛け上小さくすることができ、寄生容量の影響を
削減することができる。
半導体層、ソース電極、ドレイン電極及び前記半導体層
上にゲート絶縁膜を挟んでゲート電極の形成された薄膜
トランジスタのソース側の寄生抵抗をドレイン側の寄生
抵抗よりも大きな値にしているので、ソース側の寄生容
量を見掛け上小さくすることができ、寄生容量の影響を
削減することができる。
【００２２】また、本発明の表示装置によれば、薄膜ト
ランジスタのドレイン電極が信号ラインに接続され、薄
膜トランジスタのソース電極が液晶の共通電極に接続さ
れ、薄膜トランジスタのゲート電極がゲートラインに接
続された表示装置の当該薄膜トランジスタとして、ソー
ス側の寄生抵抗をドレイン側の寄生抵抗よりも大きな値
とした薄膜トランジスタを用いているので、液晶の共通
電極に接続された薄膜トランジスタのソース側の寄生容
量を見掛け上小さくすることができ、薄膜トランジスタ
がオフしたときに液晶側の画素容量と薄膜トランジスタ
のソース側の寄生容量との間で発生する電荷の再分布を
小さく抑えることができる。その結果、薄膜トランジス
タのスイッチングにより発生するノイズを低減すること
ができ、画質を向上させることができる。
ランジスタのドレイン電極が信号ラインに接続され、薄
膜トランジスタのソース電極が液晶の共通電極に接続さ
れ、薄膜トランジスタのゲート電極がゲートラインに接
続された表示装置の当該薄膜トランジスタとして、ソー
ス側の寄生抵抗をドレイン側の寄生抵抗よりも大きな値
とした薄膜トランジスタを用いているので、液晶の共通
電極に接続された薄膜トランジスタのソース側の寄生容
量を見掛け上小さくすることができ、薄膜トランジスタ
がオフしたときに液晶側の画素容量と薄膜トランジスタ
のソース側の寄生容量との間で発生する電荷の再分布を
小さく抑えることができる。その結果、薄膜トランジス
タのスイッチングにより発生するノイズを低減すること
ができ、画質を向上させることができる。
【００２３】
【実施例】以下、本発明を実施例に基づいて説明する。
【００２４】図１及び図２は、本発明の薄膜トランジス
タ及びその薄膜トランジスタを用いた表示装置の一実施
例を示す図である。
タ及びその薄膜トランジスタを用いた表示装置の一実施
例を示す図である。
【００２５】図１は、本発明の薄膜トランジスタ１０の
正面断面図であり、蒸着スパッタやプラズマＣＶＤある
いはエッチング等によって簿膜積層することにより形成
されている。
正面断面図であり、蒸着スパッタやプラズマＣＶＤある
いはエッチング等によって簿膜積層することにより形成
されている。
【００２６】すなわち、図１において、薄膜トランジス
タ１０は、ガラス基板１１上に窒化シリコン（ＳｉＮ）
あるいは酸化シリコン（ＳｉＯ）からなる絶縁膜１２が
形成されており、この絶縁膜１２上に真性ポリシリコン
からなる半導体層１３が形成されている。
タ１０は、ガラス基板１１上に窒化シリコン（ＳｉＮ）
あるいは酸化シリコン（ＳｉＯ）からなる絶縁膜１２が
形成されており、この絶縁膜１２上に真性ポリシリコン
からなる半導体層１３が形成されている。
【００２７】半導体層１３の図１中右側には、ソース電
極１４が半導体層１３の右側端部を覆うように形成され
ており、半導体層１３の図１中左側には、ドレイン電極
１５が半導体層１３の左側端部を覆うように形成されて
いる。
極１４が半導体層１３の右側端部を覆うように形成され
ており、半導体層１３の図１中左側には、ドレイン電極
１５が半導体層１３の左側端部を覆うように形成されて
いる。
【００２８】この半導体層１３は、そのソース側には、
Ｐ型不純物が低濃度と高濃度とに領域区分されてドーピ
ング等により拡散されており、低濃度ソース領域１３ａ
（図１にＰ-で表示）と高濃度ソース領域１３ｂ（図１
中にＰ+で表示）が形成されている。
Ｐ型不純物が低濃度と高濃度とに領域区分されてドーピ
ング等により拡散されており、低濃度ソース領域１３ａ
（図１にＰ-で表示）と高濃度ソース領域１３ｂ（図１
中にＰ+で表示）が形成されている。
【００２９】また、半導体層１３は、そのドレイン側に
は、Ｐ型不純物が低濃度と高濃度とに領域区分されてド
ーピング等により拡散されており、低濃度ドレイン領域
１３ｃ（図１にＰ-で表示）と高濃度ドレイン領域１３
ｄ（図１中にＰ+で表示）が形成されている。
は、Ｐ型不純物が低濃度と高濃度とに領域区分されてド
ーピング等により拡散されており、低濃度ドレイン領域
１３ｃ（図１にＰ-で表示）と高濃度ドレイン領域１３
ｄ（図１中にＰ+で表示）が形成されている。
【００３０】さらに、半導体層１３の中央部は、チャネ
ル領域１３ｅが形成されている。
ル領域１３ｅが形成されている。
【００３１】そして、上記半導体層１３の高濃度ソース
領域１３ｂと高濃度ドレイン領域１３ｄとは、同じ長さ
に形成されているが、低濃度ソース領域１３ａは、低濃
度ドレイン領域１３ｃよりもその長さが長く形成されて
いる。
領域１３ｂと高濃度ドレイン領域１３ｄとは、同じ長さ
に形成されているが、低濃度ソース領域１３ａは、低濃
度ドレイン領域１３ｃよりもその長さが長く形成されて
いる。
【００３２】この半導体層１３上には、ゲート絶縁膜１
６が積層されることにより形成されており、このゲート
絶縁膜１６上には、ゲート電極１７が積層により形成さ
れている。
６が積層されることにより形成されており、このゲート
絶縁膜１６上には、ゲート電極１７が積層により形成さ
れている。
【００３３】したがって、薄膜トランジスタ１０は、半
導体層１３の低濃度ソース領域１３ａが低濃度ドレイン
領域１３ｃよりも長く形成されているので、ソース側寄
生抵抗ＲS がドレイン側寄生抵抗ＲD よりも大きな値と
なっている。
導体層１３の低濃度ソース領域１３ａが低濃度ドレイン
領域１３ｃよりも長く形成されているので、ソース側寄
生抵抗ＲS がドレイン側寄生抵抗ＲD よりも大きな値と
なっている。
【００３４】このような薄膜トランジスタ１０を、図４
に示したアクティブマトリックス型の液晶表示装置のス
イッチング素子として使用すると、ゲートライン１とド
レインライン２との各交点に対応する各画素毎にこの薄
膜トランジスタ１０が接続され、薄膜トランジスタ１０
のソース電極１４に液晶容量と液晶画素の画素容量の不
足分を補う補助容量からなる画素容量４が接続される。
そして、薄膜トランジスタ１０は、そのゲート電極１７
がゲートライン１に接続され、そのドレイン電極１５が
ドレインライン２に接続される。
に示したアクティブマトリックス型の液晶表示装置のス
イッチング素子として使用すると、ゲートライン１とド
レインライン２との各交点に対応する各画素毎にこの薄
膜トランジスタ１０が接続され、薄膜トランジスタ１０
のソース電極１４に液晶容量と液晶画素の画素容量の不
足分を補う補助容量からなる画素容量４が接続される。
そして、薄膜トランジスタ１０は、そのゲート電極１７
がゲートライン１に接続され、そのドレイン電極１５が
ドレインライン２に接続される。
【００３５】そして、薄膜トランジスタ１０は、図４に
示した薄膜トランジスタ３と同様に、チャネル抵抗
ＲCH、ゲート−ソース間寄生容量ＣGS、ゲート−ドレイ
ン間寄生容量ＣGD、ソース側寄生抵抗ＲS 及びドレイン
側寄生抵抗ＲD を有しており、また、ゲートライン１と
ドレインライン２との間には、ゲートライン１とドレイ
ンライン２との重なりによる重なり容量ＣL がある。
示した薄膜トランジスタ３と同様に、チャネル抵抗
ＲCH、ゲート−ソース間寄生容量ＣGS、ゲート−ドレイ
ン間寄生容量ＣGD、ソース側寄生抵抗ＲS 及びドレイン
側寄生抵抗ＲD を有しており、また、ゲートライン１と
ドレインライン２との間には、ゲートライン１とドレイ
ンライン２との重なりによる重なり容量ＣL がある。
【００３６】このような液晶表示装置においては、上記
同様に、各画素に配置された薄膜トランジスタ１０は、
そのゲートライン１が選択されているときにオンとなっ
て、ドレインライン２からのデータ信号電圧が画素容量
４に電荷の形で書き込まれる。そして、別なゲートライ
ン１が選択されている間、選択されていない薄膜トラン
ジスタ１０がオフとなって、書き込まれた電荷により画
素が駆動される。
同様に、各画素に配置された薄膜トランジスタ１０は、
そのゲートライン１が選択されているときにオンとなっ
て、ドレインライン２からのデータ信号電圧が画素容量
４に電荷の形で書き込まれる。そして、別なゲートライ
ン１が選択されている間、選択されていない薄膜トラン
ジスタ１０がオフとなって、書き込まれた電荷により画
素が駆動される。
【００３７】そして、薄膜トランジスタ１０がオンのと
きには、液晶の薄膜トランジスタ１０のソース電極１４
とドレインライン２との電位は、ほぼ同電位になるが、
薄膜トランジスタ１０がオフすると、液晶と補助容量か
らなる画素容量４とゲート−ソース間寄生容量ＣGSとの
間で電荷の再分布が発生する。
きには、液晶の薄膜トランジスタ１０のソース電極１４
とドレインライン２との電位は、ほぼ同電位になるが、
薄膜トランジスタ１０がオフすると、液晶と補助容量か
らなる画素容量４とゲート−ソース間寄生容量ＣGSとの
間で電荷の再分布が発生する。
【００３８】ところが、薄膜トランジスタ１０は、上述
のように、半導体層１３の高濃度ソース領域１３ｂと高
濃度ドレイン領域１３ｄとは、同じ長さに形成されてい
るが、低濃度ソース領域１３ａは、低濃度ドレイン領域
１３ｃよりもその長さが長く形成されている。したがっ
て、薄膜トランジスタ１０のソース側寄生抵抗ＲS がド
レイン側寄生抵抗ＲD よりも大きな値となっている。そ
の結果、画素容量４に大きな抵抗値のソース側寄生抵抗
ＲS が接続された状態となり、ゲート−ソース間寄生容
量ＣGSが小さくなったのと類似の効果が発生して、交流
成分が流れ難くなる。したがって、薄膜トランジスタ１
０がオフしたときに画素容量４とゲート−ソース間寄生
容量ＣGSとの間で発生する電荷の再分布を低減すること
ができ、薄膜トランジスタ１０のスイッチング動作によ
るノイズ、いわゆるスイッチングノイズを低減すること
ができる。その結果、画質を向上させることができる。
のように、半導体層１３の高濃度ソース領域１３ｂと高
濃度ドレイン領域１３ｄとは、同じ長さに形成されてい
るが、低濃度ソース領域１３ａは、低濃度ドレイン領域
１３ｃよりもその長さが長く形成されている。したがっ
て、薄膜トランジスタ１０のソース側寄生抵抗ＲS がド
レイン側寄生抵抗ＲD よりも大きな値となっている。そ
の結果、画素容量４に大きな抵抗値のソース側寄生抵抗
ＲS が接続された状態となり、ゲート−ソース間寄生容
量ＣGSが小さくなったのと類似の効果が発生して、交流
成分が流れ難くなる。したがって、薄膜トランジスタ１
０がオフしたときに画素容量４とゲート−ソース間寄生
容量ＣGSとの間で発生する電荷の再分布を低減すること
ができ、薄膜トランジスタ１０のスイッチング動作によ
るノイズ、いわゆるスイッチングノイズを低減すること
ができる。その結果、画質を向上させることができる。
【００３９】尚、この薄膜トランジスタ１０のソース側
寄生抵抗ＲS の大きさとスイッチングノイズとの関係を
検証するために、薄膜トランジスタ１０の低濃度ソース
領域１３ａの長さを変化させたときの液晶電極の電圧変
化を測定した。
寄生抵抗ＲS の大きさとスイッチングノイズとの関係を
検証するために、薄膜トランジスタ１０の低濃度ソース
領域１３ａの長さを変化させたときの液晶電極の電圧変
化を測定した。
【００４０】この液晶電極電圧の変化の測定は、ポリシ
リコンＰチャネル型で、その膜厚５０ｎｍ、ゲート幅及
びゲート長２μｍ、移動度６０ｃｍ2 ／Ｖ・Ｓにより製
作した薄膜トランジスタ１０を使用して行った。また、
ゲートとソースの重なり及びゲートとドレインの重なり
は、いずれも０、つまり、セルフアラインとし、ＬＤＤ
部、すなわち、低濃度ソース領域１３ａ及び低濃度ドレ
イン領域１３ｃのシート抵抗は、２００ＫΩ／□で、そ
の他の条件は、標準的な条件としている。
リコンＰチャネル型で、その膜厚５０ｎｍ、ゲート幅及
びゲート長２μｍ、移動度６０ｃｍ2 ／Ｖ・Ｓにより製
作した薄膜トランジスタ１０を使用して行った。また、
ゲートとソースの重なり及びゲートとドレインの重なり
は、いずれも０、つまり、セルフアラインとし、ＬＤＤ
部、すなわち、低濃度ソース領域１３ａ及び低濃度ドレ
イン領域１３ｃのシート抵抗は、２００ＫΩ／□で、そ
の他の条件は、標準的な条件としている。
【００４１】データ信号電圧を１１．５［Ｖ］、ドレイ
ン電圧を７．５［Ｖ］とし、図２に示すように、矢印Ｐ
で示す時点でゲートライン１が選択から非選択に変った
場合の液晶電極の電圧を測定した。
ン電圧を７．５［Ｖ］とし、図２に示すように、矢印Ｐ
で示す時点でゲートライン１が選択から非選択に変った
場合の液晶電極の電圧を測定した。
【００４２】このような条件下で、ソース側の低濃度ソ
ース領域１３ａの長さをドレイン側の低濃度ソース領域
と同じ長さの１μｍとしたときには、薄膜トランジスタ
がセルフアラインで小型であるにもかかわらず、図２に
曲線Ｓ１で示すように、液晶電極の電圧は、選択されて
いる間は、ドレインライン２のデータ信号電圧である１
１．５［Ｖ］であるが、非選択になると、１１．５７
［Ｖ］近辺まで上昇し、スイッチングノイズが発生して
いることが示されている。
ース領域１３ａの長さをドレイン側の低濃度ソース領域
と同じ長さの１μｍとしたときには、薄膜トランジスタ
がセルフアラインで小型であるにもかかわらず、図２に
曲線Ｓ１で示すように、液晶電極の電圧は、選択されて
いる間は、ドレインライン２のデータ信号電圧である１
１．５［Ｖ］であるが、非選択になると、１１．５７
［Ｖ］近辺まで上昇し、スイッチングノイズが発生して
いることが示されている。
【００４３】ところが、薄膜トランジスタ１０の低濃度
ソース領域１３ａの長さを３μｍとすると、図２に曲線
Ｓ２で示すように、液晶電極の電圧は、非選択になって
も、１１．５６［Ｖ］以下の電圧までしか上昇せず、さ
らに、低濃度ソース領域１３ａの長さを、５μｍとする
と、図２に曲線Ｓ３で示すように、液晶電極の電圧は、
非選択になっても、１１．５５［Ｖ］以下の電圧までし
か上昇しない。
ソース領域１３ａの長さを３μｍとすると、図２に曲線
Ｓ２で示すように、液晶電極の電圧は、非選択になって
も、１１．５６［Ｖ］以下の電圧までしか上昇せず、さ
らに、低濃度ソース領域１３ａの長さを、５μｍとする
と、図２に曲線Ｓ３で示すように、液晶電極の電圧は、
非選択になっても、１１．５５［Ｖ］以下の電圧までし
か上昇しない。
【００４４】このように、薄膜トランジスタ１０の低濃
度ソース領域１３ａの長さを低濃度ドレイン領域１３ｃ
の長さよりも長くするほど、選択から非選択になったと
きに、液晶電極の電圧の上昇が抑えられ、スイッチング
ノイズを低減することができる。その結果、液晶の表示
性能を向上させることができ、画質を向上させることが
できる。
度ソース領域１３ａの長さを低濃度ドレイン領域１３ｃ
の長さよりも長くするほど、選択から非選択になったと
きに、液晶電極の電圧の上昇が抑えられ、スイッチング
ノイズを低減することができる。その結果、液晶の表示
性能を向上させることができ、画質を向上させることが
できる。
【００４５】図３は、本発明の薄膜トランジスタの他の
実施例を示す図である。
実施例を示す図である。
【００４６】本実施例は、上記図１に示した実施例と同
様の薄膜トランジスタに適用したものであり、ソース側
の寄生抵抗をドレイン側の寄生抵抗よりも大きな値とす
るために、薄膜トランジスタの半導体層のソース領域に
拡散する不純物量をドレイン領域に拡散する不純物量よ
りも少なくすることにより、行っている。
様の薄膜トランジスタに適用したものであり、ソース側
の寄生抵抗をドレイン側の寄生抵抗よりも大きな値とす
るために、薄膜トランジスタの半導体層のソース領域に
拡散する不純物量をドレイン領域に拡散する不純物量よ
りも少なくすることにより、行っている。
【００４７】そこで、本実施例の説明において、上記図
１の薄膜トランジスタと同様の構成部分には、同一の符
号を付してその説明を省略する。
１の薄膜トランジスタと同様の構成部分には、同一の符
号を付してその説明を省略する。
【００４８】図３において、薄膜トランジスタ２０は、
上記実施例の薄膜トランジスタ１０同様に、ガラス基板
１１上に絶縁膜１２が形成され、絶縁膜１２上に半導体
層２１が積層されている。
上記実施例の薄膜トランジスタ１０同様に、ガラス基板
１１上に絶縁膜１２が形成され、絶縁膜１２上に半導体
層２１が積層されている。
【００４９】半導体層２１は、そのソース電極１４側
に、Ｐ型不純物が低濃度と高濃度とに領域区分されてド
ーピング等により拡散された低濃度ソース領域２１ａ
（図３にＰ--で表示）と高濃度ソース領域２１ｂ（図３
中にＰ+で表示）が、そのドレイン電極１５側に、Ｐ型
不純物が低濃度と高濃度とに領域区分されてドーピング
等により拡散された低濃度ドレイン領域２１ｃ（図３に
Ｐ-で表示）と高濃度ドレイン領域２１ｄ（図１中にＰ+
で表示）が、そして、その中央部に、チャネル領域１３
ｅが形成されている。
に、Ｐ型不純物が低濃度と高濃度とに領域区分されてド
ーピング等により拡散された低濃度ソース領域２１ａ
（図３にＰ--で表示）と高濃度ソース領域２１ｂ（図３
中にＰ+で表示）が、そのドレイン電極１５側に、Ｐ型
不純物が低濃度と高濃度とに領域区分されてドーピング
等により拡散された低濃度ドレイン領域２１ｃ（図３に
Ｐ-で表示）と高濃度ドレイン領域２１ｄ（図１中にＰ+
で表示）が、そして、その中央部に、チャネル領域１３
ｅが形成されている。
【００５０】そして、上記半導体層２１の低濃度ソース
領域２１ａ、高濃度ソース領域２１ｂ、低濃度ドレイン
領域２１ｃ及び高濃度ドレイン領域２１ｄは、全て同じ
長さに形成されているが、低濃度ソース領域２１ａは、
低濃度ドレイン領域２１ｃの不純物濃度よりもさらに低
濃度の不純物が拡散されている。
領域２１ａ、高濃度ソース領域２１ｂ、低濃度ドレイン
領域２１ｃ及び高濃度ドレイン領域２１ｄは、全て同じ
長さに形成されているが、低濃度ソース領域２１ａは、
低濃度ドレイン領域２１ｃの不純物濃度よりもさらに低
濃度の不純物が拡散されている。
【００５１】したがって、薄膜トランジスタ２０は、半
導体層２１の低濃度ソース領域２１ａが低濃度ドレイン
領域２１ｃよりもその不純物が低濃度になっているの
で、ソース側寄生抵抗ＲS がドレイン側寄生抵抗ＲD よ
りも大きな値となっている。その結果、薄膜トランジス
タ２１は、そのソース側の寄生容量を見掛け上小さくす
ることができ、寄生容量の影響を削減することができる
また、この薄膜トランジスタ２０を上記液晶表示装置に
適用したとき、画素容量４に大きな抵抗値のソース側寄
生抵抗ＲS が接続された状態となり、ゲート−ソース間
寄生容量ＣGSが大きくなったのと類似の効果が発生し
て、交流成分が流れ難くなる。したがって、薄膜トラン
ジスタ１０がオフしたときに液晶容量４とゲート−ソー
ス間寄生容量ＣGSとの間で発生する電荷の再分布を低減
することができ、薄膜トランジスタ１０のスイッチング
ノイズを低減することができる。その結果、画質を向上
させることができる。
導体層２１の低濃度ソース領域２１ａが低濃度ドレイン
領域２１ｃよりもその不純物が低濃度になっているの
で、ソース側寄生抵抗ＲS がドレイン側寄生抵抗ＲD よ
りも大きな値となっている。その結果、薄膜トランジス
タ２１は、そのソース側の寄生容量を見掛け上小さくす
ることができ、寄生容量の影響を削減することができる
また、この薄膜トランジスタ２０を上記液晶表示装置に
適用したとき、画素容量４に大きな抵抗値のソース側寄
生抵抗ＲS が接続された状態となり、ゲート−ソース間
寄生容量ＣGSが大きくなったのと類似の効果が発生し
て、交流成分が流れ難くなる。したがって、薄膜トラン
ジスタ１０がオフしたときに液晶容量４とゲート−ソー
ス間寄生容量ＣGSとの間で発生する電荷の再分布を低減
することができ、薄膜トランジスタ１０のスイッチング
ノイズを低減することができる。その結果、画質を向上
させることができる。
【００５２】
【発明の効果】本発明の薄膜トランジスタによれば、薄
膜トランジスタのソース側の寄生抵抗をドレイン側の寄
生抵抗よりも大きな値にしているので、ソース側の寄生
容量を見掛け上小さくすることができ、寄生容量の影響
を削減することができる。
膜トランジスタのソース側の寄生抵抗をドレイン側の寄
生抵抗よりも大きな値にしているので、ソース側の寄生
容量を見掛け上小さくすることができ、寄生容量の影響
を削減することができる。
【００５３】また、本発明の表示装置によれば、液晶の
共通電極に接続された薄膜トランジスタのソース側の寄
生容量を見掛け上小さくすることができるので、薄膜ト
ランジスタがオフしたときに液晶側の画素容量と薄膜ト
ランジスタのソース側の寄生容量との間で発生する電荷
の再分布を小さく抑えることができ、薄膜トランジスタ
のスイッチングにより発生するノイズを低減することが
できる。その結果、画質を向上させることができる。
共通電極に接続された薄膜トランジスタのソース側の寄
生容量を見掛け上小さくすることができるので、薄膜ト
ランジスタがオフしたときに液晶側の画素容量と薄膜ト
ランジスタのソース側の寄生容量との間で発生する電荷
の再分布を小さく抑えることができ、薄膜トランジスタ
のスイッチングにより発生するノイズを低減することが
できる。その結果、画質を向上させることができる。
【図１】本発明の一実施例の薄膜トランジスタの正面断
面図。
面図。
【図２】薄膜トランジスタの低濃度ソース領域の長さを
変化させたときの液晶電極電圧の変化の状態を示す図。
変化させたときの液晶電極電圧の変化の状態を示す図。
【図３】本発明の他の実施例の薄膜トランジスタの正面
断面図。
断面図。
【図４】薄膜トランジスタをスイッチングとして使用し
たマトリックス表示装置の１つの画素についての等価回
路図。
たマトリックス表示装置の１つの画素についての等価回
路図。
１０、２０ 薄膜トランジスタ １１ ガラス基板 １２ 絶縁膜 １３、２１ 半導体層 １３ａ、２１ａ 低濃度ソース領域 １３ｂ、２１ｂ 高濃度ソース領域 １３ｃ、２１ｃ 低濃度ドレイン領域 １３ｄ、２１ｄ 高濃度ドレイン領域 １３ｅ、２１ｅ チャネル領域 １４ ソース電極 １５ ドレイン電極 １６ ゲート絶縁膜 １７ ゲート電極 ＲD ドレイン側寄生抵抗 ＲS ソース側寄生抵抗 ＣGD ゲート−ドレイン間寄生容量 ＣGS ゲート−ソース間寄生容量
Claims (3)
- 【請求項１】 基板上に高濃度ソース領域、チャネル
領域、高濃度ドレイン領域が形成された半導体層、前記
高濃度ソース領域に接続されたソース電極、前記高濃度
ドレイン領域に接続されたドレイン電極、前記半導体層
上にゲート絶縁膜を挟んで形成されたゲート電極を有す
る薄膜トランジスタにおいて、前記高濃度ソース領域とチャネル領域の間には低濃度ソ
ース領域が形成され、前記高濃度ドレイン領域とチャネ
ル領域の間には低濃度ドレイン領域が形成され、 前記低濃度ソース領域の長さを前記低濃度ドレイン領域
の長さより長くすることにより 、ソース側の寄生抵抗を
ドレイン側の寄生抵抗よりも大きな値にしたことを特徴
とする薄膜トランジスタ。 - 【請求項２】 基板上に高濃度ソース領域、チャネル
領域、高濃度ドレイン領域が形成された半導体層、前記
高濃度ソース領域に接続されたソース電極、前記高濃度
ドレイン領域に接続されたドレイン電極、前記半導体層
上にゲート絶縁膜を挟んで形成されたゲート電極を有す
る薄膜トランジスタにおいて、 前記高濃度ソース領域とチャネル領域の間には低濃度ソ
ース領域が形成され、 前記高濃度ドレイン領域とチャネル領域の間には低濃度
ドレイン領域が形成され、 前記低濃度ソース領域の不純物の量を前記低濃度ドレイ
ン領域の不純物の量よりも少なくするすることにより、
ソース側の寄生抵抗をドレイン側の寄生抵抗よりも大き
な値にしたことを特徴とする薄膜トランジスタ。 - 【請求項３】 薄膜トランジスタのドレイン電極が信
号ラインに接続され、薄膜トランジスタのソース電極が
画素容量に接続され、薄膜トランジスタのゲート電極が
ゲートラインに接続された表示装置において、 前記薄膜トランジスタとして、請求項１又は請求項２に
記載された薄膜トランジスタを用いたことを特徴とする
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34401993A JP3321949B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及びそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34401993A JP3321949B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及びそれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176754A JPH07176754A (ja) | 1995-07-14 |
| JP3321949B2 true JP3321949B2 (ja) | 2002-09-09 |
Family
ID=18366036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34401993A Expired - Lifetime JP3321949B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及びそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3321949B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180012946A1 (en) * | 2016-07-07 | 2018-01-11 | Lg Display Co., Ltd. | Thin-film transistor and organic light-emitting display device including the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037527A (ko) * | 1998-12-01 | 2000-07-05 | 김순택 | 박막트랜지스터의 제조방법 |
| US7719008B2 (en) * | 2006-02-03 | 2010-05-18 | Samsung Electronics Co., | Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate |
| CN112993041B (zh) * | 2021-02-03 | 2023-03-24 | 重庆先进光电显示技术研究院 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
-
1993
- 1993-12-16 JP JP34401993A patent/JP3321949B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180012946A1 (en) * | 2016-07-07 | 2018-01-11 | Lg Display Co., Ltd. | Thin-film transistor and organic light-emitting display device including the same |
| KR20180005825A (ko) * | 2016-07-07 | 2018-01-17 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| US10529786B2 (en) * | 2016-07-07 | 2020-01-07 | Lg Display Co., Ltd. | Thin-film transistor and organic light-emitting display device including the same |
| KR102617314B1 (ko) * | 2016-07-07 | 2023-12-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176754A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| US6274884B1 (en) | Thin film transistors for liquid crystal displays | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JP2001119029A (ja) | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 | |
| US5703382A (en) | Array having multiple channel structures with continuously doped interchannel regions | |
| JPH05190857A (ja) | 薄膜トランジスタ | |
| JP2004004553A (ja) | 液晶表示パネル及びドライブ回路 | |
| JPH0982969A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH0682826A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
| JPH1184359A (ja) | 液晶表示装置 | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JPS60192369A (ja) | 薄膜トランジスタ | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JPH05289103A (ja) | 液晶表示装置 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| JP3261785B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8085355B2 (en) | Structure of thin film transistors and liquid crystal display device having the same | |
| JPH09269503A (ja) | 液晶表示装置 | |
| JP3254210B2 (ja) | 薄膜トランジスタアレイ素子および液晶表示装置 | |
| JP3528253B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140628 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |