JP3347059B2 - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JP3347059B2
JP3347059B2 JP14834998A JP14834998A JP3347059B2 JP 3347059 B2 JP3347059 B2 JP 3347059B2 JP 14834998 A JP14834998 A JP 14834998A JP 14834998 A JP14834998 A JP 14834998A JP 3347059 B2 JP3347059 B2 JP 3347059B2
Authority
JP
Japan
Prior art keywords
external lead
semiconductor device
out terminal
composite semiconductor
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14834998A
Other languages
English (en)
Other versions
JPH11330344A (ja
Inventor
永吾 福田
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP14834998A priority Critical patent/JP3347059B2/ja
Publication of JPH11330344A publication Critical patent/JPH11330344A/ja
Application granted granted Critical
Publication of JP3347059B2 publication Critical patent/JP3347059B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複合半導体装置に関
し、特に絶縁ケースにインサートモールドした外部導出
端子の下端先端部にボンディングワイヤが確実にボンデ
ィングできるようにした複合半導体装置に関するもので
ある。
【0002】
【従来の技術】従来のこの種の複合半導体装置の概略構
造について、図4を参照して説明する。図4は複合半導
体装置の絶縁ケースの一部を切断した断面図であり、本
発明を示す図1のA−A線に沿う断面図に対応してい
る。図において、1は金属放熱板であり、この放熱板1
には所定の導体パターンが形成された絶縁基板2が固着
され、この絶縁基板2の導体パターン上に半導体チップ
4等の電子部品が搭載・固着されている。
【0003】また、上記放熱板1の外周には、外部導出
端子5をインサートモールドした絶縁ケース3が被せら
れている。外部導出端子5の一端5Aは、絶縁ケース3
の上部開口端から外部に導出され、他端5Bは、ボンデ
ィングワイヤをボンディングするための領域として一定
の範囲に亘って絶縁ケース3の底部表面に露出させてあ
る。そして、外部導出端子5の他端5Bの表面部と半導
体チップ4の表面電極とはボンディングワイヤ6により
ボンディングされている。
【0004】
【発明が解決しようとする課題】従来の複合半導体装置
は、上記のように外部導出端子5の他端5Bの表面部と
半導体チップ4の表面電極とは、ボンディングワイヤ6
によりボンディングされるが、かかる場合、ボンディン
グ機械により超音波振動を与えながらボンディングして
いる。その際、インサートモールドされた外部導出端子
5の他端5Bは、絶縁ケース3の底部表面に露出してい
て絶縁ケース3への付着が不十分であるために、超音波
振動を与えるボンディング機械のアームと共に共振して
しまい、ボンディングが不十分になるおそれがあった。
【0005】
【発明の目的】本発明は、上記のような課題を解決する
ためのなされたもので、ボンディングワイヤが確実に外
部導出端子の下端先端部にボンディングされるようにし
た複合半導体装置を提供することを目的とするものであ
る。
【0006】
【課題を解決するための手段】本発明の複合半導体装置
は、金属放熱板の上面に導体パターンを形成した絶縁基
板を介して半導体チップ、外部導出端子等の電子部品が
搭載され、前記放熱板の外周に、その壁面内に外部導出
端子がインサートモールドされた両端開口の絶縁ケース
が被せられ、上記電子部品と上記外部導出端子とを電気
的に接続するボンディングワイヤを備える複合半導体装
置において、前記ボンディングワイヤが接続される外部
導出端子の下端先端部をL字状に折曲げ、該先端部が前
記絶縁ケース内に埋没するようにインサートモールドし
たことを特徴とするものである。
【0010】また、本発明の複合半導体装置は、前記外
部導出端子の下端先端部に抜け止め加工を施したことを
特徴とするものである。
【0011】
【実施例】以下、本発明の複合半導体装置を図を参照し
て説明する。図1は、本発明の複合半導体装置の一部を
示す平面図である。また、図2は図1のA−A線に沿う
断面図である。これらの図において、従来の複合半導体
装置と同一部分には同一符号を付してその説明は省略す
る。
【0012】本発明の特徴は、ボンディングワイヤ6が
接続される外部導出端子5の下端先端部51をL字状に
折曲げ、該先端部51が絶縁ケース3内に埋没するよう
にインサートモールドしたことである。なお、上記の下
端先端部51の絶縁ケース3との固着を強固にするため
に、当該先端部51に下方に向かって幅が広がるように
逆テーパを付したり、端面を鋸歯状にするなどの抜け止
め加工を施すようにしても良い。
【0013】また、図3に示すように、外部導出端子5
の下端先端部51をさらに直角に折曲げた水平部52を
形成し、絶縁ケース3の端部から外部に突き出すように
しても良い。上記の場合には外部導出端子5をリードフ
レーム状に形成し、最終工程で不要部分を切除するよう
にする。
【0014】
【発明の効果】本発明によれば、上記のようにボンディ
ングワイヤが接続される外部導出端子の下端先端部をL
字状に折曲げ、該先端部が絶縁ケース内に埋没するよう
にインサートモールドしたので、下端先端部の絶縁ケー
スに対する付着力が増大する。このため、ボンディング
する際にボンディング機械によって該下端先端部に振動
を与えても下端先端部が剥がれて共振するようなことが
なく、確実にボンディングすることができ、不良品を減
少させることができる。
【図面の簡単な説明】
【図1】本発明の複合半導体装置に用いる絶縁ケースの
平面図である。
【図2】図1におけるA−A線に沿う断面図である。
【図3】本発明の他の実施例を示す断面図である。
【図4】従来の複合半導体装置に用いる図2と同様の断
面図である。
【符号の説明】
1 金属放熱板 2 絶縁基板 3 絶縁ケース 4 半導体チップ 5 外部導出端子 6 ボンディングワイヤ 51 外部導出端子の下端先端部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】金属放熱板の上面に導体パターンを形成し
    た絶縁基板を介して半導体チップ、外部導出端子等の電
    子部品が搭載され、 前記放熱板の外周に、その壁面内に外部導出端子がイン
    サートモールドされた両端開口の絶縁ケースが被せら
    れ、かつ、ボンディングワイヤをボンディングするため
    の領域として一定の範囲に亘って前記絶縁ケースの底部
    表面に露出している前記外部導出端子の下端を有し、 上記電子部品と上記外部導出端子の露出した下端とを電
    気的に接続するボンディングワイヤを備える複合半導体
    装置において、 前記ボンディングワイヤが接続される外部導出端子の下
    端先端部をL字状に折曲げ、該先端部が前記絶縁ケース
    内に埋没するようにインサートモールドしたことを特徴
    とする複合半導体装置。
  2. 【請求項2】前記外部導出端子の下端先端部に抜け止加
    工を施したことを特徴とする請求項1の記載の複合半導
    体装置。
JP14834998A 1998-05-13 1998-05-13 複合半導体装置 Expired - Lifetime JP3347059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14834998A JP3347059B2 (ja) 1998-05-13 1998-05-13 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14834998A JP3347059B2 (ja) 1998-05-13 1998-05-13 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH11330344A JPH11330344A (ja) 1999-11-30
JP3347059B2 true JP3347059B2 (ja) 2002-11-20

Family

ID=15450784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14834998A Expired - Lifetime JP3347059B2 (ja) 1998-05-13 1998-05-13 複合半導体装置

Country Status (1)

Country Link
JP (1) JP3347059B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置
DE112016007473B4 (de) * 2016-11-25 2025-05-22 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2023156690A (ja) 2022-04-13 2023-10-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH11330344A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US6720646B2 (en) Power converter with improved lead frame arrangement including stand-up portion
JP3572628B2 (ja) 半導体装置及びその製造方法
US4839713A (en) Package structure for semiconductor device
GB2317989A (en) Lead frames for semiconductor packages
JPS63306651A (ja) 電力用半導体装置とその製造方法
US5886404A (en) Bottom lead semiconductor package having folded leads
US20120153451A1 (en) Semiconductor device
JP3347059B2 (ja) 複合半導体装置
JPH10242385A (ja) 電力用混合集積回路装置
JPH10256411A (ja) 電力用半導体モジュール
JP3424184B2 (ja) 樹脂封止型半導体装置
JPH0593075U (ja) 電気部品の取付け構造
JP3609527B2 (ja) 電子装置
JP3445696B2 (ja) 電子部品
JPH11186467A (ja) 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JPH11150208A (ja) 半導体素子の実装方法
JP2947330B2 (ja) 半導体装置
JP2512289B2 (ja) 樹脂封止型半導体装置
JPH08316361A (ja) 半導体装置
JPH0810948Y2 (ja) 回路基板に於けるボンデイングワイヤ用の金属膜電極
JP2523209Y2 (ja) 混成集積回路
JPH04273158A (ja) 半導体装置
JPH0823067A (ja) リードフレーム
JPH05335480A (ja) 電力用半導体モジュール
JPH1079464A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term