JP3520161B2 - 半導体装置，及びその製造方法 - Google Patents

半導体装置，及びその製造方法

Info

Publication number
JP3520161B2
JP3520161B2 JP23224296A JP23224296A JP3520161B2 JP 3520161 B2 JP3520161 B2 JP 3520161B2 JP 23224296 A JP23224296 A JP 23224296A JP 23224296 A JP23224296 A JP 23224296A JP 3520161 B2 JP3520161 B2 JP 3520161B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
semiconductor device
surface side
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23224296A
Other languages
English (en)
Other versions
JPH1079456A (ja
Inventor
清 西川
光徳 中谷
克也 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23224296A priority Critical patent/JP3520161B2/ja
Priority to US08/773,993 priority patent/US5786634A/en
Priority to DE19700672A priority patent/DE19700672A1/de
Publication of JPH1079456A publication Critical patent/JPH1079456A/ja
Application granted granted Critical
Publication of JP3520161B2 publication Critical patent/JP3520161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄板化したＧａＡ
ｓ基板の裏面に、該ＧａＡｓ基板と同等以上の厚みの放
熱層（プレーティドヒートシンク、以下ＰＨＳと称す
る）を有する高周波高出力半導体装置に関し、特にＧａ
Ａｓ基板とＰＨＳとの間の応力によるチップの反り，及
びハンダ剥がれを低減できる半導体装置，及びその製造
方法に関するものである。
【０００２】
【従来の技術】図９，図１０は、それぞれ従来の高周波
高出力半導体装置を示し、図９は基板と放熱層との間の
応力により反った状態の半導体装置を示す断面模式図、
図１０(a) は上記半導体装置の製造工程におけるＰＨＳ
を形成する前の断面図、図１０(b) はＰＨＳ形成後の断
面図を示している。図において、１は機能素子層、１ａ
は機能素子層１中の発熱素子部、２は半導体基板、３は
Ｎｉ等よりなる給電層、４はＡｕよりなるＰＨＳを示し
ている。
【０００３】このような、半導体装置は、半導体基板２
の表面に通常のイオン注入，エッチング等の方法により
発熱素子部１ａを含む機能素子層１を形成した後、厚さ
約６００μｍある半導体基板２の裏面側を研削すること
により、その半導体基板２の厚みが約３０μｍ程度にな
るまで薄板化し、その後、図１０(a) に示すように半導
体基板２の裏面の全面にＮｉメッキを行うことにより給
電層３を形成し、その後、図１０(b) に示すように基板
の厚みと同等以上の厚さ、即ち、約３０μｍ以上の厚さ
のＡｕメッキを行ってＰＨＳ４を形成することにより製
造していた。
【０００４】以下、このような半導体装置のＰＨＳ構造
について説明する。高周波高出力半導体装置では、主に
ＧａＡｓ基板を用い、動作時に生じる熱を効率よく逃が
すために、ＧａＡｓ基板を裏面から研削することによっ
て薄板化して用いている。図１１は、このような薄板化
した基板に形成するＰＨＳの厚みに対する、チップの反
り量を示したグラフである。このグラフは基板厚が２
７．５μｍのチップについて、３００℃から２５℃に温
度変化したときの反り量を示しており、図において、Ｓ
1 はチップ長４ｍｍ、Ｓ2 はチップ長３ｍｍ、Ｓ3 はチ
ップ長２ｍｍの試料についてそれぞれ示したもので、Ａ
は目標とするチップ反り量、Ｂは組立可能なチップ反り
量の上限値を示している。また、ＣないしＤに示される
範囲は、現在、主に製造されているＰＨＳを有する半導
体装置で採用されているＰＨＳの厚みの範囲を示してい
る。
【０００５】このようなチップの反り量は、主にＰＨＳ
形成の際のメッキ時に蓄積される，半導体基板とＰＨＳ
との間の内部応力に起因しており、基板厚やメッキの成
長条件（例えば成長温度，電流密度，成長時間，等）に
よっても変化するが、反り量の傾向は、概ね図に示した
ような，基板厚よりＰＨＳがやや薄い領域で反り量が最
大ピークを持ち、ＰＨＳの厚みが増すにつれて徐々に反
り量が小さくなるように変化している。この図１１に示
されるように、チップの反り量は、ＰＨＳを充分に厚く
形成することにより、小さくすることができるが、ＰＨ
Ｓを厚くすると材料コストを含む製造コストが上昇する
ため、従来のＰＨＳの厚みは主に、基板の厚みと同等程
度以上である図１１中のＣからＤまでの範囲のものが採
用されていた。
【０００６】
【発明が解決しようとする課題】このように従来の半導
体基板の裏面全面にＰＨＳを形成する半導体装置では、
ＰＨＳの厚みを図１１に示すＣないしＤの範囲の値とす
ることにより、メッキ成長時に生じる基板とＰＨＳとの
間の内部応力を緩和し、チップの反りを抑えていた。し
かしながら、この範囲の厚さのＰＨＳを持つ半導体装置
では、上述したようなメッキ時に基板とＰＨＳとの間で
生じる内部応力の残留応力により生じる，製造プロセス
中のチップの反り，クラック等によるチップ割れ，及び
メッキ剥がれ等を充分に防止することができなかった。
【０００７】さらに、このような基板と同等程度以上の
厚さに形成されたＰＨＳを有するチップでは、製造プロ
セス中の熱サイクルにより、半導体基板とＰＨＳとの間
での熱膨張率の違いに起因する繰り返し応力が生じ、こ
れによっても、チップ割れやメッキ剥がれが生じるとい
う問題があった。
【０００８】本発明は上記のような問題点を解決するた
めになされたものであり、ＰＨＳの熱を放出する機能，
及びハンドリング性を維持しつつ、メッキ時に生じる内
部応力，及び製造プロセス中に生じる熱サイクルによる
繰り返し応力を低減し、チップの割れやメッキ剥がれの
少ない半導体装置を提供すること，及びその製造方法を
提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置は、薄板化された半導体基板の第１の主面側
に、動作時に発熱する発熱素子部を有する機能素子層を
備え、上記半導体基板の第２の主面側に、その厚みが上
記半導体基板と同等以上の厚みの，良熱伝導性材料より
なる放熱層を備えた半導体装置において、上記放熱層
を、上記半導体基板の第２の主面側表面の外周から内側
に所望距離の外周領域と、上記半導体基板の第２の主面
側表面の，上記発熱素子部に対応する領域及びその近傍
領域よりなる主熱放散領域と、上記半導体基板の第２の
主面側表面の上記外周領域と上記主熱放散領域とを結ぶ
連接支持領域とに選択的に形成したものである。
【００１０】また、本発明の請求項２に係る半導体装置
は、請求項１の半導体装置において、少なくとも上記半
導体基板の第２の主面側表面の上記放熱層が形成されて
いない領域の表面と上記放熱層の，該放熱層が形成され
ていない空洞部に面する表面とを含む表面に、ニッケル
層を形成したものである。
【００１１】また、本発明の請求項３に係る半導体装置
は、請求項１の半導体装置において、上記放熱層の成長
表面に、さらにＡｕＳｎ合金層を形成したものである。
【００１２】また、本発明の請求項４に係る半導体装置
の製造方法は、薄板化された半導体基板の第１の主面側
に、動作時に発熱する発熱素子部を有する機能素子層を
備え、上記半導体基板の第２の主面側に、その厚みが上
記半導体基板と同等以上の厚みの，良熱伝導性材料より
なる放熱層を備えた半導体装置を製造する方法におい
て、薄板化される前の半導体基板の第１の主面側に、上
記発熱素子部を含む上記機能素子層を形成する工程と、
上記薄板化される前の半導体基板の第２の主面側を研削
して薄板化する工程と、該半導体基板の第２の主面側表
面に、レジスト層を、所望の上記放熱層の厚みより厚く
形成する工程と、上記半導体基板の第２の主面側表面の
外周から内側に所望距離の外周領域と、上記半導体基板
の第２の主面側表面の，上記発熱素子部に対応する領域
及びその近傍領域よりなる主熱放散領域と、上記半導体
基板の第２の主面側表面の上記外周領域と上記主熱放散
領域とを結ぶ連接支持領域とに形成された上記レジスト
層を選択的に除去する工程と、上記半導体基板の第２の
主面側表面の，上記レジストを除去した領域に、良熱伝
導材料からなる放熱層を、上記半導体基板の厚みと同等
以上の所望の厚みで形成する工程とを含むものである。
【００１３】
【発明の実施の形態】
実施の形態１．図１は本実施の形態１による半導体装置
を示しており、図１(a) は本半導体装置の斜視図であ
り、図１(b) は図１(a) の線ＡＡ’で見た断面図、図１
(c) は本半導体装置の底面図である。図において、１は
機能素子層、１ａは機能素子層１中の発熱素子部、２は
半導体基板、３は給電層、４０は本実施の形態１による
ＰＨＳ、４ａは該ＰＨＳ４０が形成されていない空洞
部、５は半導体基板２上に機能素子層１が形成された半
導体チップ、６は給電層３とＰＨＳ４０とにより形成さ
れる放熱電極をそれぞれ示している。半導体基板２はＧ
ａＡｓにより、給電層３はＮｉメッキにより形成されて
おり、ＰＨＳ４０は、給電層３の表面の外周から内側に
所定距離の外周領域と、給電層３の表面の，発熱素子部
１ａに対応する領域及びその近傍領域よりなる主熱放散
領域と、給電層３の表面の上記外周領域と上記主熱放散
領域とを結ぶ連接支持領域とに、Ａｕを半導体基板２の
厚みと同等以上の所望の厚みで積層したものである。
【００１４】次に、本実施の形態１による半導体装置の
製造方法について説明する。図２は本実施の形態１によ
る半導体装置の製造工程を示す断面図であり、図におい
て図１と同一符号は同一または相当する部分を示してお
り、７はレジストを示している。
【００１５】まず、半導体基板２の表面に、従来と同様
の工程によりイオン注入，エッチング等の方法で発熱素
子部１ａを含む機能素子層１を形成した後、厚さ約６０
０μｍある半導体基板２の裏面側を研削することによ
り、その半導体基板２の厚みが約３０μｍ程度になるま
で薄板化する。その後、従来の図１０(a) に示すように
半導体基板２の裏面の全面にＮｉメッキを行うことによ
り給電層３を形成する。
【００１６】その後、給電層３表面の全面に、レジスト
を塗布する。ここで塗布するレジストの厚みは、形成し
ようとするＰＨＳ４０の厚さ（基板厚３０μｍと同等以
上の所望の厚さ）以上の厚さになるように厚めに塗布す
る。その後、図２(a) に示すように、フォトリソグラフ
ィ技術により、半導体基板２裏面側の給電層３の表面の
外周から内側に所定距離の外周領域と、該給電層３の表
面の，発熱素子部１ａに対応する領域及びその近傍領域
よりなる主熱放散領域と、該給電層３の表面の上記外周
領域と上記主熱放散領域とを結ぶ連接支持領域とに開口
を有するレジスト７を形成する。
【００１７】このような開口が形成されたレジスト７を
マスクに、電解メッキ法によりＡｕを上記所望の厚さ積
層することにより図２(b) に示すようなＰＨＳ４０を形
成し、その後レジスト７を除去して、本実施の形態１の
半導体装置を得る。
【００１８】また、図３は本実施の形態１のその他の半
導体装置の例を示す断面図であり、図２で示したレジス
ト７の代わりに感光性の樹脂であるポリイミド樹脂を用
い、このポリイミド樹脂を除去せずに残したものであ
る。また、図４はこの半導体装置の製造工程を示す断面
図である。図において図１と同一符号は同一または相当
する部分を示しており、８はポリイミド樹脂を示してい
る。
【００１９】以下に、本実施の形態１のその他の半導体
装置の製造方法について説明する。まず、上記同様に半
導体基板２の表面に、機能素子層１を形成した後、半導
体基板２の裏面側を研削して、その厚みが約３０μｍ程
度になるまで薄板化し、その後、裏面の全面に給電層３
を形成する。
【００２０】その後、給電層３表面の全面に、感光性の
ポリイミド樹脂を、形成しようとするＰＨＳ４０の厚さ
（基板厚３０μｍと同等以上の所望の厚さ）か、もしく
はこれよりやや厚くなるように厚めに積層する。その
後、図４(a) に示すように、フォトリソグラフィ技術に
より、給電層３の表面の上記外周領域，主熱放散領域，
及び連接支持領域に開口を有するポリイミド樹脂８を形
成する。
【００２１】このような開口を有するポリイミド樹脂８
をマスクに、電解メッキ法によりＡｕを上記所望の厚さ
積層することにより図４(b) に示すようなＰＨＳ４０を
形成して、本実施の形態１のその他の半導体装置を得
る。
【００２２】なお、図１〜４では、給電層３を有する半
導体装置について示したが、給電層３のない半導体装置
とすることもでき、この場合は、電解メッキ法のかわり
に、レジスト等のマスクを用いた選択無電解メッキ法に
より半導体基板２の裏面に直接ＰＨＳ４０を形成する。
【００２３】以下、本実施の形態１による半導体装置の
作用、効果について説明する。ＰＨＳを有する半導体装
置において、ＰＨＳを形成するメッキ時に生じる半導体
基板２とＰＨＳ４０との間の内部応力の大きさ，及び製
造中の熱サイクルによって生じる半導体基板２とＰＨＳ
４０との熱膨張率の違いによる繰り返し応力の大きさ
は、ＰＨＳが形成される領域の面積に依存しているの
で、ＰＨＳを形成する面積を小さくすることによって、
上述したような内部応力，及び繰り返し応力を低減する
ことができる。しかしながら、ＰＨＳは動作中に発生す
る熱を放熱するために設けられたものであり、単にＰＨ
Ｓを形成する面積を小さくすることは、ＰＨＳの放熱効
果，及び強度を著しく劣化させてしまうことになる。
【００２４】そこで本実施の形態１では、動作中の発熱
は、機能素子層１の全体で発生するのではなく、機能素
子層１中の発熱素子部１ａで発生している点，及び少な
くともチップの外周近傍，及び支持補強が必要な部分に
ＰＨＳを形成することで、概ねＰＨＳの強度を維持で
き、接地等の電気的接続も維持できる点に鑑み，ＰＨＳ
を半導体基板２裏面側表面の外周から内側に所望距離の
外周領域と、半導体基板２裏面側表面の，発熱素子部１
ａの領域に対応する領域及びその近傍領域よりなる主熱
放散領域と、半導体基板２裏面側表面の上記外周領域と
上記主熱放散領域とを含む連接支持領域とに選択的に形
成するようにしたので、放熱効果，及び強度の著しい劣
化なくＰＨＳを形成する面積を低減することができ、こ
れによりチップの割れやメッキ剥がれの少ない半導体装
置を得ることができる。
【００２５】また、図３，及び図４に示した本実施の形
態１のその他の例では、図１で用いたレジスト７の変わ
りにポリイミド樹脂８を用い、ＰＨＳ形成後にこれを除
去しないで半導体装置を製造することとしたので、給電
層３表面のＰＨＳ４０が形成されていない領域（図１，
２の空洞部４ａ）がポリイミド樹脂８で充填された半導
体装置を得ることができ、これにより、図１に示した半
導体装置に比し、より強度が向上した半導体装置を得る
ことができる。
【００２６】また、さらにポリイミド樹脂８に変えて、
半導体基板とＰＨＳとの間の内部応力，あるいは半導体
基板とＰＨＳとの間の熱膨張率の差により生じる応力の
差を緩和するような特性を持つ材料を充填することによ
り、チップ割れやメッキ剥がれの少ない半導体装置を得
ることができる。
【００２７】実施の形態２．図５は、本実施の形態２に
おける半導体装置の断面図を示しており、図において、
図１と同一符号は同一または相当する部分を示し、９は
ニッケル層、４ｂはＰＨＳ４０，及びニッケル層９が形
成されていない空洞部を示している。本実施の形態２に
おける半導体装置は、少なくとも半導体基板２の裏面の
給電層３表面のＰＨＳ４０が形成されていない領域の表
面とＰＨＳ４０の，空洞部４ａ（４ｂ）に面する表面と
を含む表面に、ニッケル層９を形成したものである。
【００２８】次に、本実施の形態２による半導体装置の
製造方法について説明する。図６は本実施の形態２によ
る半導体装置の製造工程を示す断面図であり、図におい
て図１と同一符号は同一または相当する部分を示してお
り、７１はＰＨＳの成長表面に形成されたレジストを示
している。
【００２９】まず、実施の形態１と同様に、ＰＨＳ４０
を形成した後、レジスト７を除去して、ＰＨＳ４０の成
長表面に、図６(a) に示すようなレジスト７１をさらに
形成し、このレジスト７１をマスクにＮｉメッキを施す
ことにより、少なくとも給電層３表面のＰＨＳ４０が形
成されていない領域の表面とＰＨＳ４０の，空洞部４ａ
に面する表面とを含む表面に図６(b) に示すニッケル層
９を形成する。その後、図６(c) に示すようにレジスト
７１を除去して本実施の形態２による半導体装置を得
る。
【００３０】なお、図５，６においては、このニッケル
層９がＰＨＳ４０の外周側面には形成されていないもの
を示したが、ＰＨＳ４０の成長表面に形成されていない
ものであれば良く、ニッケル層９がＰＨＳ４０の外周側
面に形成されていても良い。
【００３１】以下、本実施の形態２による半導体装置の
作用、効果について説明する。上記実施の形態１のよう
なＰＨＳ４０を有する半導体装置を、キャリア（図示せ
ず）等に搭載して組み立てる際、一般に溶融したハンダ
をキャリア上に落とし、このハンダによってキャリアと
ＰＨＳとを接着する方法が用いられている。ここで、実
施の形態の図１，及び図２で示した半導体装置を、この
ようにハンダでキャリア等に接着するとき、ＰＨＳ４０
の材料であるＡｕと、ハンダの材料（主にＡｕ−Ｓｎ合
金）との濡れ性が良いため、ＰＨＳ４０の底面（成長表
面）だけでなく、ＰＨＳ４０の側面にもハンダが上がっ
てきて接着されることになり（以下、ハンダ上がりと称
す）、極端な場合は、図１，２に示したの空洞部４ａが
完全にハンダ材料で塞がってしまうことがある。このよ
うに空洞部４ａがハンダ材で塞がれた場合、本発明によ
り得られる，内部応力，及び熱膨張率の差により生じる
応力を低減する効果が充分に発揮されない。
【００３２】本実施の形態２においては、少なくとも給
電層３表面のＰＨＳ４０が形成されていない領域の表面
とＰＨＳ４０の，空洞部４ａに面する表面とを含む表面
にニッケル層９を形成したものであり、このニッケル層
は酸化されやすく、酸化されたニッケル層９表面のニッ
ケル酸化物と溶融したＡｕ−Ｓｎハンダとが馴染まない
ので、キャリア等への接着時の，ハンダ上がりを抑制し
て空洞部４ｂがハンダによって完全に塞がってしまうの
を防止することができ、内部応力，及び熱膨張率の差に
より生じる応力を低減する効果を充分に発揮することが
できる効果がある。
【００３３】なお、本実施の形態２ではニッケル層９が
ＰＨＳ４０の表面，及び給電層の表面に形成された例を
示したが、この層は酸化されやすく抵抗の小さい他の金
属材料であれば良く、このニッケル層９に変えて他の材
料を用いることもできる。
【００３４】実施の形態３．図７本実施の形態３におけ
る半導体装置の断面図を示しており、図において、図１
と同一符号は同一または相当する部分を示し、１０はＡ
ｕＳｎ合金層を示している。本実施の形態３における半
導体装置は、ＰＨＳ４０の成長表面にさらにＡｕＳｎ合
金層１０を形成したものである。
【００３５】本実施の形態３による半導体装置の製造方
法について説明する。図８は本実施の形態３による半導
体装置の製造工程を示す断面図であり、図において図
２，及び図７と同一符号は同一または相当する部分を示
している。
【００３６】まず、実施の形態１の図２(a) と同様に、
レジスト７を厚く塗布した後、フォトリソグラフィ技術
により、給電層３表面の外周から内側に所定距離の外周
領域と、該給電層３の表面の，発熱素子部１ａに対応す
る領域及びその近傍領域よりなる主熱放散領域と、該給
電層３の表面の上記外周領域と上記主熱放散領域とを結
ぶ連接支持領域とに開口を有するレジスト７を形成する
（図８(a) ）。
【００３７】次に、この開口に、Ａｕメッキを施すこと
によりＡｕを所望の厚さ積層してＰＨＳ４０を形成し、
さらに続いてそのＰＨＳ４０の成長表面にＡｕＳｎ合金
をメッキしてＡｕＳｎ合金層１０を形成する（図８(b)
）。その後、レジスト７を除去して、本実施の形態３
の半導体装置を得る（図８(c) ）。
【００３８】以下、本実施の形態３による半導体装置の
作用、効果について説明する。実施の形態２で上述した
ように、ハンダを用いて実施の形態１のようなＰＨＳ４
０を有する半導体装置をキャリア等に接着するときに、
余分なハンダによりハンダ上がりが生じて、空洞部４ａ
が完全にハンダ材料で塞がってしまうことがあり、この
場合、本発明により得られる，内部応力，及び熱膨張率
の差により生じる応力を低減する効果が充分に発揮され
ない。
【００３９】本実施の形態３においては、キャリアとＰ
ＨＳとの接着の際にハンダを用いず、ＰＨＳ４０の底面
（成長表面）に形成されたＡｕＳｎ合金層１０を加温す
ることにより溶融させて、このＡｕＳｎ合金層１０を介
してＰＨＳ４０とキャリアとを接着するようにすること
で、余分なハンダが不必要となり、余分なハンダによる
ハンダ上がりをなくすことができるので、空洞部４ａが
ハンダによって完全に塞がってしまうのを防止すること
ができ、内部応力，及び熱膨張率の差により生じる応力
を低減する効果を充分に発揮することができる効果があ
る。
【００４０】また、ＡｕＳｎ合金層１０部分を熱で溶融
し、これをキャリアに実装できるので、実装組立工程を
容易にできる効果がある。
【００４１】
【発明の効果】以上のように、請求項１に係る半導体装
置によれば、薄板化された半導体基板の第１の主面側
に、動作時に発熱する発熱素子部を有する機能素子層を
備え、上記半導体基板の第２の主面側に、その厚みが上
記半導体基板と同等以上の厚みの，良熱伝導性材料より
なる放熱層を備えた半導体装置において、上記放熱層
を、上記半導体基板の第２の主面側表面の外周から内側
に所望距離の外周領域と、上記半導体基板の第２の主面
側表面の，上記発熱素子部に対応する領域及びその近傍
領域よりなる主熱放散領域と、上記半導体基板の第２の
主面側表面の上記外周領域と上記主熱放散領域とを結ぶ
連接支持領域とに選択的に形成したので、ＰＨＳの熱を
放出する機能，及びハンドリング性を維持しつつ、メッ
キ時に生じる内部応力，及び製造プロセス中に生じる熱
サイクルによる繰り返し応力を低減し、チップの割れや
メッキ剥がれの少ない半導体装置を得ることができる効
果がある。
【００４２】また、請求項２に係る半導体装置によれ
ば、請求項１の半導体装置において、少なくとも上記半
導体基板の第２の主面側表面の上記放熱層が形成されて
いない領域の表面と上記放熱層の，該放熱層が形成され
ていない空洞部に面する表面とを含む表面に、ニッケル
層を形成したので、ＰＨＳをキャリア等へハンダを介し
て接着する際のハンダ上がりを抑えることができる効果
がある。
【００４３】また、請求項３に係る半導体装置によれ
ば、請求項１の半導体装置において、上記放熱層の成長
表面に、さらにＡｕＳｎ合金層を形成したので、ＰＨＳ
をキャリア等へ接着する際のハンダ上がりを抑えること
ができ、接着の工程を容易にすることができる効果があ
る。
【００４４】また、請求項４に係る半導体装置の製造方
法によれば、薄板化された半導体基板の第１の主面側
に、動作時に発熱する発熱素子部を有する機能素子層を
備え、上記半導体基板の第２の主面側に、その厚みが上
記半導体基板と同等以上の厚みの，良熱伝導性材料より
なる放熱層を備えた半導体装置を製造する方法におい
て、薄板化される前の半導体基板の第１の主面側に、上
記発熱素子部を含む上記機能素子層を形成する工程と、
上記薄板化される前の半導体基板の第２の主面側を研削
して薄板化する工程と、該半導体基板の第２の主面側表
面に、レジスト層を、所望の上記放熱層の厚みより厚く
形成する工程と、上記半導体基板の第２の主面側表面の
外周から内側に所望距離の外周領域と、上記半導体基板
の第２の主面側表面の，上記発熱素子部に対応する領域
及びその近傍領域よりなる主熱放散領域と、上記半導体
基板の第２の主面側表面の上記外周領域と上記主熱放散
領域とを結ぶ連接支持領域とに形成された上記レジスト
層を選択的に除去する工程と、上記半導体基板の第２の
主面側表面の，上記レジストを除去した領域に、良熱伝
導材料からなる放熱層を、上記半導体基板の厚みと同等
以上の上記所望の厚みで形成する工程とを含むので、Ｐ
ＨＳの熱を放出する機能，及びハンドリング性を維持し
つつ、メッキ時に生じる内部応力，及び製造プロセス中
に生じる熱サイクルによる繰り返し応力を低減し、チッ
プの割れやメッキ剥がれの少ない半導体装置を製造する
ことができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の
斜視図（(a) ），ＡＡ’断面図（(b) ），及び底面図
（(c) ）である。
【図２】 この発明の実施の形態１による半導体装置の
製造工程を示す断面図（(a) 〜(c) ）である。
【図３】 この発明の実施の形態１によるその他の半導
体装置を示す断面図である。
【図４】 この発明の実施の形態１によるその他の半導
体装置の製造工程を示す断面図（(a) ，(b) ）である。
【図５】 この発明の実施の形態２による半導体装置を
示す断面図である。
【図６】 この発明の実施の形態２による半導体装置の
製造工程を示す断面図（(a) 〜(c) ）である。
【図７】 この発明の実施の形態３による半導体装置を
示す断面図である。
【図８】 この発明の実施の形態３による半導体装置の
製造工程を示す断面図（(a) 〜(c) ）である。
【図９】 従来のＰＨＳを有する半導体装置が反った状
態を示す断面模式図である。
【図１０】 従来のＰＨＳを有する半導体装置の製造工
程を示す断面図（(a) ，(b) ）である。
【図１１】 従来のＰＨＳを有する半導体装置の，ＰＨ
Ｓ厚みに対するチップの反り量を示した図である。
【符号の説明】 １ 機能素子領域、１ａ 発熱素子部、２ 半導体基
板、３ 給電層、４ ＰＨＳ、４０ 本発明のＰＨＳ、
４ａ 空洞部、４ｂ 空洞部、５ 半導体チップ、６
放熱電極、７ レジスト、７１ レジスト、８ ポリイ
ミド樹脂、９ ニッケル層、１０ ＡｕＳｎ合金層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−349986（ＪＰ，Ａ) 特開 平７−288299（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 23/34 - 23/36 H01L 29/812

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 薄板化された半導体基板の第１の主面側
    に、動作時に発熱する発熱素子部を有する機能素子層を
    備え、上記半導体基板の第２の主面側に、その厚みが上
    記半導体基板と同等以上の厚みの，良熱伝導性材料より
    なる放熱層を備えた半導体装置において、 上記放熱層は、上記半導体基板の第２の主面側表面の外
    周から内側に所望距離の外周領域と、上記半導体基板の
    第２の主面側表面の，上記発熱素子部に対応する領域及
    びその近傍領域よりなる主熱放散域と、上記半導体基板
    の第２の主面側表面の，上記外周領域と上記主熱放散領
    域とを結ぶ連接支持領域とに選択的に形成されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 少なくとも上記半導体基板の第２の主面側表面の上記放
    熱層が形成されていない領域の表面と上記放熱層の，該
    放熱層が形成されていない空洞部に面する表面とを含む
    表面に、ニッケル層が形成されていることを特徴とする
    半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 上記放熱層の成長表面に、さらにＡｕＳｎ合金層が形成
    されていることを特徴とする半導体装置。
  4. 【請求項４】 薄板化された半導体基板の第１の主面側
    に、動作時に発熱する発熱素子部を有する機能素子層を
    備え、上記半導体基板の第２の主面側に、その厚みが上
    記半導体基板と同等以上の厚みの，良熱伝導性材料より
    なる放熱層を備えた半導体装置を製造する方法におい
    て、 薄板化される前の半導体基板の第１の主面側に、上記発
    熱素子部を含む上記機能素子層を形成する工程と、 上記薄板化される前の半導体基板の第２の主面側を研削
    して薄板化する工程と、 該半導体基板の第２の主面側表面に、レジスト層を、所
    望の上記放熱層の厚みより厚く形成する工程と、 上記半導体基板の第２の主面側表面の外周から内側に所
    望距離の外周領域と、上記半導体基板の第２の主面側表
    面の，上記発熱素子部に対応する領域及びその近傍領域
    よりなる主熱放散領域と、上記半導体基板の第２の主面
    側表面の上記外周領域と上記主熱放散領域とを結ぶ連接
    支持領域とに形成された上記レジスト層を選択的に除去
    する工程と、 上記半導体基板の第２の主面側表面の，上記レジストを
    除去した領域に、良熱伝導材料からなる放熱層を、上記
    半導体基板の厚みと同等以上の厚みで形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
JP23224296A 1996-09-02 1996-09-02 半導体装置，及びその製造方法 Expired - Fee Related JP3520161B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23224296A JP3520161B2 (ja) 1996-09-02 1996-09-02 半導体装置，及びその製造方法
US08/773,993 US5786634A (en) 1996-09-02 1996-12-26 Semiconductor device
DE19700672A DE19700672A1 (de) 1996-09-02 1997-01-10 Halbleitervorrichtung und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23224296A JP3520161B2 (ja) 1996-09-02 1996-09-02 半導体装置，及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1079456A JPH1079456A (ja) 1998-03-24
JP3520161B2 true JP3520161B2 (ja) 2004-04-19

Family

ID=16936207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23224296A Expired - Fee Related JP3520161B2 (ja) 1996-09-02 1996-09-02 半導体装置，及びその製造方法

Country Status (3)

Country Link
US (1) US5786634A (ja)
JP (1) JP3520161B2 (ja)
DE (1) DE19700672A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896479A (en) * 1973-09-24 1975-07-22 Bell Telephone Labor Inc Reduced stresses in iii-v semiconductor devices
US5144413A (en) * 1981-11-23 1992-09-01 Raytheon Company Semiconductor structures and manufacturing methods
JPH01164084A (ja) * 1987-12-21 1989-06-28 Canon Inc 半導体レーザー装置
JP2608658B2 (ja) * 1990-11-27 1997-05-07 三菱電機株式会社 半導体装置およびその製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
JP2699909B2 (ja) * 1994-02-23 1998-01-19 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH1079456A (ja) 1998-03-24
US5786634A (en) 1998-07-28
DE19700672A1 (de) 1998-03-05

Similar Documents

Publication Publication Date Title
JP4895054B2 (ja) 電子部品の実装方法
JPH06209058A (ja) 半導体装置及びその製造方法，並びにその実装方法
JP4815905B2 (ja) 半導体装置およびその製造方法
WO2018173921A1 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
KR20050085143A (ko) 구리 백메탈 구조를 갖는 얇은 ＧａＡｓ 다이
JP2505065B2 (ja) 半導体装置およびその製造方法
EP2002466B1 (en) Gaas integrated circuit device and method of attaching same
JP3520161B2 (ja) 半導体装置，及びその製造方法
JP2001118953A (ja) 半導体電子部品の製造方法
US7645641B2 (en) Cooling device with a preformed compliant interface
EP2169717B1 (en) Method of manufacturing an insulation substrate
JP2002329804A (ja) 半導体装置
JP2018018992A (ja) 金属−セラミックス回路基板およびその製造方法
JPH0580822B2 (ja)
JP2845232B2 (ja) 半導体装置
JP4513973B2 (ja) 半導体装置の製造方法
JPH1126335A (ja) 半導体装置
JPH11238870A (ja) 半導体装置とその製造方法
JP2001332646A (ja) 半導体装置
JP7178713B2 (ja) パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JP2000183113A (ja) 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法
JP2608658B2 (ja) 半導体装置およびその製造方法
JPH0945828A (ja) 半導体装置用パッケージ
JP3908590B2 (ja) ダイボンディング方法
JP4345590B2 (ja) 構造体と、パワーモジュール基板と、その基板を用いたパワーモジュール、及び、それらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

LAPS Cancellation because of no payment of annual fees