JPH06209058A - 半導体装置及びその製造方法，並びにその実装方法 - Google Patents

半導体装置及びその製造方法，並びにその実装方法

Info

Publication number
JPH06209058A
JPH06209058A JP5003034A JP303493A JPH06209058A JP H06209058 A JPH06209058 A JP H06209058A JP 5003034 A JP5003034 A JP 5003034A JP 303493 A JP303493 A JP 303493A JP H06209058 A JPH06209058 A JP H06209058A
Authority
JP
Japan
Prior art keywords
layer
plating
chip
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5003034A
Other languages
English (en)
Inventor
Katsuya Ozaki
克也 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5003034A priority Critical patent/JPH06209058A/ja
Priority to US08/057,790 priority patent/US5338967A/en
Priority to EP93110121A priority patent/EP0606522B1/en
Priority to EP97114477A priority patent/EP0817254A3/en
Priority to DE69322755T priority patent/DE69322755T2/de
Priority to US08/245,657 priority patent/US5770468A/en
Publication of JPH06209058A publication Critical patent/JPH06209058A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 チップの反りを、製造プロセスの複雑化を抑
えつつ低減することができ、これにより放熱特性やＲＦ
特性に優れたチップサイズが大きく、しかも製造プロセ
スが比較的簡単な高周波高出力半導体チップ１０１及び
その製造方法を得る。 【構成】 ＧａＡｓチップ基板１裏面の、素子部に対応
する部分に放熱用ＡｕＰＨＳ７７を形成し、チップ基板
１裏面の素子部対応部以外の部分に、上記チップ基板１
を支持するチップ支持層７９ａとして、上記チップ基板
の構成材料であるＧａＡｓに線膨張率の比較的近いＰｔ
メッキ等によるメッキ膜を形成した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法、並びにその実装方法に関し、特にプレーティ
ッドヒートシンク（以下ＰＨＳという。）を有する高周
波高出力半導体ＩＣチップの構造及びその製造方法，実
装方法に関するものである。
【０００２】
【従来の技術】図９は従来の高周波高出力ＭＭＩＣチッ
プの一例を説明するための図であり、図９(a) はその構
造を概略的に示す平面図、図９(b) はその一部分Ａを拡
大して示す平面図であり、図１０(a) は図９(a) のＸａ
−Ｘａ線断面図、図１０(b) は図９(b) のＸｂ−Ｘｂ線
断面図である。
【０００３】図において、２００は電界効果形トランジ
スタ（以下ＦＥＴという。）等の能動素子を複数搭載し
たＧａＡｓＭＭＩＣチップ（以下半導体チップとい
う。）で、そのＧａＡｓチップ基板１上には、ドレイン
電極２０１ａ及びソース電極２０２ａが交互に複数一列
に配置され、さらに該両電極間にはそれぞれゲート電極
２０３ａが配置されており、また上記チップ基板１の裏
面側にはメッキ給電層５を介してＡｕＰＨＳ７が形成さ
れている。
【０００４】ここで上記ドレイン電極２０１ａ及びゲー
ト電極２０３ａは、それぞれ所定個数ずつまとめられて
共通ドレイン電極２０１及び共通ゲート電極２０３につ
ながっており、これらの各共通電極２０１及び２０３は
さらに伝送線路２１１及び２１３を介してドレインボン
ディングパッド２２１及びゲートボンディングパッド２
２３に接続されている。また上記ソース電極２０２ａ
は、上記ＧａＡｓチップ基板１に形成されたバイアホー
ル２を介してＧａＡｓ基板の裏面側のＡｕＰＨＳ７につ
ながっている。なお図１０(a) では、ドレイン電極２０
１ａ、共通ドレイン電極２０１及び共通ゲート電極２０
３を省略している。
【０００５】また上記半導体チップ２００において、上
記メッキ給電層５は、ＡｕＰＨＳ７の電解メッキを行う
際、給電層となるもので、Ａｕの蒸着や無電解メッキ等
によって形成されている。また上記バイアホール２は、
チップ基板１の表面に形成したＦＥＴのソース電極２０
２ａをチップ基板１の裏面側のＡｕＰＨＳ７に接続する
ためのもので、上記バイアホール２内には、上記ソース
電極２０２ａとＡｕＰＨＳ７とにつながったメタル層２
ａが形成されている。また上記ＰＨＳ７にはチップ基板
１の表面側の素子部から発生する熱をチップキャリア
（図示せず）側に逃がすだけでなく、上記薄いチップ基
板１を構造的に支持する役割があり、これにより半導体
チップ２００がハンドリングし易くなっている。
【０００６】次に製造方法について説明する。まずチッ
プ分離をエッチングにより行う方式を用いた半導体チッ
プの製造方法について説明する。ここで図１１(a) 〜
(f) はこの製造方法の主要工程における図９(a) のＸａ
−Ｘａ線断面部分の構造を示している。
【０００７】まず、ＧａＡｓウエハ基板１０表面の、チ
ップ分離ライン（以下ダイシングラインともいう。）に
より区画されたチップ領域にＦＥＴなどの能動素子、伝
送線路、及びバイアホール２等を形成し、その後上記ウ
エハ基板１０の表面側を、貼付けワックス４を用いてガ
ラス保持板３に貼り付ける。この状態で上記ウエハ基板
１０の裏面側を基板厚が約３０μｍとなるまで研磨し
（図１１(a) ）、続いて上記ウエハ基板１０の裏面全面
にＡｕの蒸着あるいは無電解メッキなどによって導電膜
をＡｕ給電層５として形成する（図１１(b) ）。
【０００８】次に上記Ａｕ給電層５上にフォトレジスト
を４０μｍ程度の厚さに塗布し、ウエハ基板１０裏面
の、上記ダイシングラインに対応する部分にのみフォト
レジストが残るようそのパターニングを行い（図１１
(c) ）、続いてパターニングされたフォトレジスト６を
マスクとした電解メッキにより、上記ウエハ基板裏面側
に約４０μｍ厚のＡｕＰＨＳ７を形成する（図１１(d)
）。
【０００９】次に上記フォトレジスト６を除去した後
（図１１(e) ）、ＡｕＰＨＳ７をマスクとしてＧａＡｓ
ウエハ基板１０をたとえば硫酸−過酸化水素系エッチャ
ント等で湿式エッチングする（図１１(f) ）。これによ
り上記ウエハ基板１０は上記ダイシングラインに沿って
分割され、各チップ領域がそれぞれ１つの半導体チップ
２００の状態となる。
【００１０】この後、加熱した有機溶剤中で上記貼付け
用ワックス４を溶解し、ガラス保持板３から上記半導体
チップ２００を取り外す。
【００１１】ところが、上記のようにエッチングにより
チップ分離を行う半導体チップの製造方法では、ウエハ
プロセス中に半導体チップの分離が行われるので、基板
の裏面側に接地電極を取付けた状態で行われる高周波特
性の試験を、ウエハ状態で自動的に行うことができず、
半導体チップ毎に手作業により行わなければならないと
いう問題点があった。
【００１２】またチップ分離後半導体チップをガラス保
持板３から剥離した状態では、半導体チップがばらばら
になるため、チップソーティング，つまりウエハ面内で
の各半導体チップの特性の分布等に基づいて半導体チッ
プを特性に応じて整理し、この整理した情報をアセンブ
リ工程で利用するといった手法が使えないという問題も
あった。
【００１３】そこでこの問題を解決するため工夫された
のが、ダイサーカットによりチップ分離を行う半導体チ
ップの製造方法であり、以下この方法について図１２を
用いて簡単に説明する。
【００１４】図１１(a) 及び(b) に示す工程と同一の処
理により、ＧａＡｓウエハ基板１０をガラス保持板３に
貼り付け裏面側を研磨しＡｕ給電層５を形成した後（図
１２(a) ）、電解メッキにより上記ＧａＡｓウエハ基板
１０の裏面側全面に約４０μｍ厚のＡｕＰＨＳ７を形成
する（図１２(b) ）。
【００１５】次に有機溶剤中で貼付け用ワックス４を溶
解して上記ウエハ基板１０をガラス保持板３から剥離し
洗浄する（図１２(c) ）。その後上記ウエハ基板１０を
例えばエキスパンドフィルム（図示せず）などに貼り付
け、この状態で、ウエハ基板１０のダイシング領域をダ
イシングブレード８によって切断し（図１２(d) ）、こ
れにより半導体チップ２００ａを得る。
【００１６】この方法では、ウエハ基板１０をガラス保
持板３から剥離（図１２(c) ）した後、ダイサーカット
を行うので、ダイサーカットによる分離前に高周波特性
試験を行うことができ、またチップ分離後も各半導体チ
ップはエキスパンドフィルムに貼り付いており、特性試
験結果に基づいたチップソーティングも容易に行うこと
ができるという特徴がある。
【００１７】
【発明が解決しようとする課題】ところが、ダイサーカ
ットによりチップ分離を行った半導体チップ２００ａで
は、ＰＨＳ７として用いるＡｕ素材の延展性のため、図
１３に示すように、ＰＨＳ７の厚さと同程度の長さのバ
リ７ａが半導体チップ２００ａの裏面側に生じてしま
い、このバリ７ａが、半導体チップ２００ａをチップキ
ャリア上にダイボンドする際の大きな障害となるという
問題があった。
【００１８】また上述した従来の半導体チップ２００，
２００ａでは、チップ分離の方法にかかわらず、チップ
の反りが生ずるためチップキャリアへのダイボンディン
グやワイヤーボンディングが困難であり、さらにはチッ
プの反りに起因して放熱特性やＲＦ特性の劣化を招くと
いう問題があり、以下この問題について詳述する。
【００１９】図１４はダイサーカットによりチップ分離
を行った半導体チップ２００ａをチップキャリア２０上
に実装した状態を示し、図１５はダイボンディング時
に、半導体チップ２００ａを常温２５℃から３００℃に
加熱したとき（温度上昇△ｔ＝２７５℃）のチップ反り
量ｔをチップの長辺長ｌに対してプロットしたグラフを
示している。
【００２０】チップ分離方法に関わらず上記従来の製造
方法により製造された半導体チップでは、これをダイボ
ンド時にＡｕ−Ｓｎ合金ハンダの融点約３００℃まで加
熱すると、チップ基板１とＡｕＰＨＳ７との線膨張係数
の違いによって、図１４のようにチップ１の反りが生じ
ていた。この反り量は一般にバイメタルの式に従うこと
が知られている。
【００２１】ここで例えば、ＧａＡｓチップ基板１の厚
さを約３０μｍ、ＡｕＰＨＳ７の厚さを約４０μｍ、ダ
イボンド時の加熱温度を３００℃とすると、バイメタル
の式から求められる、そり量ｔとチップ長辺長ｌとの関
係は、上記実測値に基づくグラフとほぼ一致する（図１
５参照）。
【００２２】このため上記条件において、従来の半導体
チップでは、チップ長辺長ｌを２．５mm以上にすると、
チップキャリア２０へのチップ２００ａの実装時にダイ
ボンディング、ワイヤーボンディングが困難となるばか
りか、チップ２００ａのチップキャリア２０との接触面
積が低下して放熱特性が著しく劣化する結果、所望のＲ
Ｆ特性が得られないという問題を引き起こしていた。
【００２３】また、このような反りを生じたチップ２０
０ａでは、実装時にチップキャリア２０とチップ２００
ａとをＡｕ−Ｓｎ共晶ハンダ９のペレットを用いて張り
付ける際、溶融したハンダ９の量を制御するのが困難と
なるため、多量のハンダ９の上に、たとえばＰＨＳ厚と
ほぼ同程度の厚み４０〜５０μｍのＡｕ−Ｓｎハンダ９
の上にチップ２００ａが浮かぶような状態となることも
上記放熱特性やＲＦ特性の劣化の主要因となっていた。
【００２４】特に、ダイサーカットによりチップ分離を
行った半導体チップ２００ａでは、Ａｕのバリ７ａのた
め、どうしてもＡｕ−Ｓｎハンダ９の量が多くなり、従
って多量のハンダ９の上にチップ２００ａが浮かぶ状態
となるのを避けられなかった。
【００２５】さらに、Ａｕ−Ｓｎハンダ９の表面には酸
化皮膜が形成されており、ダイボンディングの際には必
ずスクラブして、つまりチップ２００ａとチップキャリ
ア２０とを擦りあわせてハンダ９をキャリア２０の表面
になじませる必要があり、このためチップキャリア２０
の、チップサイズと同程度の面積の狭い領域に正確に半
導体チップ２００ａをダイボンディングするのはきわめ
て困難であった。
【００２６】ところで特開平４−１４４１５７号公報に
は、上記チップの反りを防止する対策として、半導体基
板表面側の素子部で発生した熱を放熱する放熱金属層
を、半導体基板裏面の上記素子部に対応する素子部対応
部にのみ設け、上記半導体基板裏面側の素子部対応部以
外の領域には、その線膨張係数が、基板材料のそれと等
しく、上記放熱金属層のそれとは異なるメッキ層を形成
したものが示されている。
【００２７】しかしながら、上記公報記載のものでは、
上記メッキ層を分散メッキにより形成しており、この場
合メッキ液の管理が難しいという問題がある。つまり上
記分散メッキでは、メッキ層の線膨張係数を、メッキ液
に混入する粒子状の分散媒の量によりコントロールして
おり、この場合メッキ層の線膨張係数を基板材料のもの
に近い値にするには分散媒のメッキ液に対する割合を多
くしなければならないが、このようなメッキ液の混入物
の増大に伴って電解メッキを良好に行うことが困難とな
り、メッキ液の組成の管理が極めて難しくなるという問
題がある。
【００２８】また上記公報記載には、メッキ層をＭｏ
膜，Ｗ膜，又はＷＳｉ膜とＮｉ膜とを積層して形成する
方法が示されているが、この場合実際の工程では、Ｍｏ
膜等とＮｉ膜との接着性をよくするために、これらの膜
の間にＡｕ膜を形成する必要があり、積層膜を形成する
工程が煩雑になるという問題もある。
【００２９】また特開平３−２３２２５３号公報には、
ウエハ基板のチップ分離ライン部をエッチングして分離
溝を形成し、該分離溝をＮｉメッキで埋め込み、ウエハ
基板裏面の上記チップ分離ライン部以外の部分にＡｕＰ
ＨＳを形成し、上記分離溝部分をダイシングしてチップ
分離を行う方法が示されており、確かにこの方法では、
ダイシング時にＡｕＰＨＳの切断が行われないためバリ
の発生を回避することができる。
【００３０】しかしながら、Ｎｉメッキ層をウエハ基板
表面の分離溝内に形成しているため、Ｎｉメッキ層の、
分離溝内から盛り上がった部分がボンディングワイヤと
接触してショートするおそれがあり、デバイスの信頼性
の低下を招くという問題がある。またウエハ基板をガラ
ス保持板に貼り付けた際、上記Ｎｉメッキ層の盛り上が
り部によりウエハ基板がガラス保持板に対して平行にな
らず、さらにガラス保持板から上記盛り上がり部に応力
がかかってウエハ基板にクラックが入るおそれもある。
【００３１】この発明は上記のような問題点を解決する
ためになされたもので、チップの反りの低減を製造プロ
セスの複雑化を抑えつつ実現することができ、これによ
り放熱特性やＲＦ特性に優れたチップサイズが大きく、
しかも製造プロセスが比較的簡単な高周波高出力半導体
装置及びその製造方法を得ることを目的とする。
【００３２】この発明はダイサーカットによるチップ分
離の際のバリの発生を防止することができ、しかも従来
の装置のようなチップ端部でのボンディングワイヤのシ
ョートの危険性やウエハプロセスでのウエハ基板の破損
のない構造の高周波高出力半導体装置を得ることを目的
とする。
【００３３】またこの発明は、オンウエハでの高周波特
性試験が可能であり、しかもダイサーカット時のバリの
発生を回避することができる半導体装置の製造方法を得
ることを目的とする。
【００３４】この発明は、半導体チップをそのスクラブ
を行うことなくチップキャリア上にダイボンディングす
ることができ、これによりチップキャリア上の極めて狭
い領域に正確にチップを位置合わせすることが可能とな
り、しかもこの際チップの反りも防止することができる
半導体装置の実装方法を得ることを目的とする。
【００３５】
【課題を解決するための手段】この発明に係る半導体装
置は、チップ基板を支持する基板支持板の、チップ基板
の素子部に対応する素子部対応部を、該素子部で発生し
た熱を放熱する放熱金属層から構成し、上記基板支持板
の素子部対応部以外の部分を、その線膨張係数が上記放
熱金属層の構成材料の線膨張係数に比べて基板材料の線
膨張係数に近い、Ｒｈメッキ層，Ｐｔメッキ層，又はＮ
ｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ膜、あるい
は上記単層メッキ膜のいずれかとＡｕメッキ層とを交互
に積層してなる多層メッキ膜から構成したものである。
【００３６】この発明は上記半導体装置において、上記
単層メッキ膜あるいは多層メッキ膜に代えて、上記基板
支持板の、素子部対応部以外の部分を、その線膨張係数
が上記放熱金属層の構成材料の線膨張係数に比べて基板
材料の線膨張係数に近いセラミック膜から構成したもの
である。
【００３７】この発明に係る半導体装置は、ウエハ基板
表面の、チップ分離ラインにより仕切られた複数の領域
内にそれぞれ素子部を形成し、上記ウエハ基板裏面側
に、上記素子部で発生した熱を放熱する機能を有する基
板支持板を形成し、ウエハ基板及び基板支持板をウエハ
基板表面側から上記チップ分離ラインに沿ってダイシン
グしてなる半導体チップにおいて、上記基板支持板の、
上記チップ分離ラインに対応する分離ライン対応部を、
他の部分に比べて硬い硬質メッキ膜から構成したもので
ある。
【００３８】この発明に係る半導体装置の製造方法は、
ウエハ基板を支持する基板支持板の、チップ分離ライン
に対応する分離ライン対応部を、他の部分に比べて硬い
硬質メッキ膜により構成し、ウエハ基板のダイシング時
には上記硬質メッキ膜をダイシングするものである。
【００３９】またこの発明は上記半導体装置において、
上記ウエハ基板を、その表面側から上記チップ分離ライ
ンに沿ってウエハ分離用溝を形成した構造とし、上記半
導体チップを、上記ウエハ分離用溝内に形成された金属
層の一部を、チップ基板の側面及び上記基板支持板のチ
ップ基板周辺部分を被覆する金属皮膜として有する構造
としたものである。
【００４０】この発明に係る半導体装置の製造方法は、
ウエハ基板表面のチップ分離ラインにより区画された複
数のチップ領域内にそれぞれ素子部を形成した後、上記
ウエハ基板を選択的にエッチングして、上記チップ分離
ラインに沿ったウエハ分離用溝を形成する工程と、上記
ウエハ分離用溝内面に金属層を形成する工程と、上記ウ
エハ基板裏面の上記素子部に対応する領域上に放熱金属
層を選択メッキにより形成する工程と、上記ウエハ基板
裏面の上記チップ分離ラインに対応する領域上に上記放
熱金属層と同じ程度の厚さの硬質メッキ膜を選択メッキ
により形成する工程と、上記ウエハ基板裏面の素子部対
応部及び分離ライン対応部以外の領域上に、チップ基板
を支持するメッキ膜又はセラミック膜を形成する工程
と、上記硬質メッキ膜の上記ウエハ分離用溝内の部分を
ダイシングして上記チップ領域を半導体チップとして切
り出す工程とを含むものである。
【００４１】この発明に係る半導体装置の実装方法は、
半導体チップとして、その裏面側に電解メッキにより形
成されたＡｕ−Ｓｎ合金ハンダ層を有する構造の半導体
チップを用い、該半導体チップを還元雰囲気中に曝して
酸化皮膜を除去した後、加熱したチップキャリア上に置
き、該チップの表面をコレットなどで押圧した状態で上
記半導体チップ及びチップキャリアを常温まで徐冷して
ダイボンディングを行うものである。
【００４２】
【作用】この発明においては、チップ基板を支持する基
板支持板の、チップ基板の素子部に対応する部分以外の
部分を、他の部分に比べてその線膨張係数がチップ基板
材料の線膨張係数に近い、Ｒｈメッキ層，Ｐｔメッキ
層，又はＮｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ
膜、あるいは上記単層メッキ膜のいずれかとＡｕメッキ
層とを交互に積層してなる多層メッキ膜、又はセラミッ
ク膜から構成したから、ダイボンディング時に発生する
チップ反りを低減することができる。また単層メッキ膜
やセラミック膜は、その形成プロセス及びメッキ液やセ
ラミックペーストの管理が簡単であり、また多層メッキ
膜も２種類のメッキ層を交互に積層するだけで簡単に形
成できる。
【００４３】またこの発明においては、ウエハ基板を支
持する基板支持板のチップ分離ラインに対応する部分を
他の部分に比べて硬い硬質メッキ膜から構成したので、
ダイシング時にバリの発生を防止できる。また硬質メッ
キ膜をウエハ基板側ではなく、基板支持板側に形成して
いるため、該硬質メッキ膜の盛り上り部がボンディング
ワイヤーと接触することもなく、ボンディングワイヤー
部分でのショートを回避することができる。
【００４４】この発明に係る半導体装置の製造方法は、
ウエハ基板を支持する基板支持板の、チップ分離ライン
に対応する部分を、他の部分に比べて硬い硬質メッキ膜
により構成し、ウエハ基板のダイシング時には硬質メッ
キ膜をダイシングするので、オンウエハでの高周波特性
試験が可能となるだけでなく、ダイサーカット時のバリ
の発生を回避することができる。
【００４５】またこの発明においては、ウエハ基板にチ
ップ分離ラインに沿ってウエハ分離用溝を形成し、該ウ
エハ分離用溝内に金属層を配置し、ダイシング時には該
ウエハ分離用溝内にダイシングブレードを挿入してこの
溝に沿ってダイシングを行うようにしたので、チップ分
離を行う前段階でウエハ基板はチップ領域毎に細かく分
割された状態となり、外部からの機械的な力による基板
の割れやクラックの発生が起こり難くなり、ハンドリン
グ性も向上する。
【００４６】また上記ウエハ分離用溝内に形成されたメ
タル層の基板支持板との付着力は大きいため、該メタル
層によりチップ基板と基板支持板との接着力を向上させ
ることができる。
【００４７】またダイシング時には上記ウエハ分離用溝
部分の硬質メッキ膜のみが切断されることとなり、この
ためダイシング加工性も向上することとなる。
【００４８】この発明においては、半導体チップとし
て、その裏面側に形成されたＡｕ−Ｓｎ合金ハンダ層を
有する構造の半導体チップを用い、該半導体チップを還
元雰囲気中に曝して酸化皮膜を除去した後、加熱したチ
ップキャリア上に置き、該チップの表面をコレットなど
で押圧した状態で上記半導体チップ及びチップキャリア
を常温まで徐冷してチップのダイボンディングを行うの
で、ダイボンディング時のスクラブを省略できる。また
ハンダ量をＡｕ−Ｓｎ合金メッキ膜厚によって調整する
ことにより、コレットによる押圧時のハンダのはみ出し
量を抑制できる。
【００４９】またチップをコレットによりチップキャリ
アに押圧した状態でハンダの徐冷固化を行うため、チッ
プの反りも抑制できる。
【００５０】
【実施例】
実施例１．図１はこの発明の第１の実施例による高周波
高出力半導体チップの構成を示す断面図であり、図にお
いて１０１は、ＦＥＴ（図示せず）及びバイアホール２
が形成された素子部を有するＧａＡｓチップ基板１と、
上記素子部で発生した熱を放熱するとともに、該チップ
基板１を構造的に支持する基板支持板１０１ａとを有す
る構造の本実施例の半導体チップで、上記基板支持板１
０１ａの、上記素子部に対応する素子部対応部は、上記
放熱を行うためのＡｕＰＨＳ７７により構成され、上記
基板支持板１０１ａのその他の部分は、上記チップ基板
１を支持するチップ支持層７９ａにより構成されてい
る。そしてこれらＡｕＰＨＳ７７及びチップ支持層７９
ａの下面上には全面に渡ってＡｕメッキ層５５が形成さ
れている。
【００５１】ここで上記ＡｕＰＨＳ７７及びチップ支持
層７９ａはそれぞれその厚さが約４０μｍあり、上記チ
ップ支持層７９ａは、Ｐｔメッキ膜により構成されてい
る。
【００５２】なおこのチップ支持層７９ａは、Ｐｔメッ
キ層に限らず、たとえばＲｈメッキ層、又はＮｉ−Ｂ−
Ｗ合金メッキ層等の単層メッキ膜、あるいは上記単層メ
ッキ膜のいずれかとＡｕメッキ膜とを交互に積層してな
る多層メッキ膜により構成してもよい。また上記ＰＨＳ
はＡｕＰＨＳに限らず、ＣｕＰＨＳでもよい。
【００５３】また、常温におけるチップ基板の材料及び
各メッキ層の材料の線膨張率については、それぞれＧａ
Ａｓが６．５，Ａｕが１４．２，Ｃｕが１６．５，Ｒｈ
が８．２，Ｐｔが８．８，Ｎｉ−Ｂ−Ｗ合金が１０（×
10-6／度）である。
【００５４】このためチップ支持層７９ａとして上記単
層メッキ膜あるいは多層メッキ膜を用いることにより、
単純にＡｕあるいはＣｕのみで基板支持板１０１ａを構
成したものに比べてチップ基板１に対する熱応力が緩和
され、チップの反りを低減することができる。
【００５５】次に製造方法について説明する。ＦＥＴを
ＧａＡｓウエハ基板１０に複数作り込み、該ウエハ基板
１０をガラス保持板３に貼り付け、この状態で裏面研磨
により基板厚みを４０μｍ程度まで薄くし（図２(a)
）、その後裏面全面に厚さ２〜５μｍのＡｕ給電層５
を形成する（図２(b) ）ところまでは従来の方法と同一
である。
【００５６】その後本実施例の方法では、上記Ａｕ給電
層５をメッキ電極としフォトレジストをマスクとした選
択電解メッキにより、厚さを約４０μｍのＡｕまたはＣ
ｕのＰＨＳを、上記ＧａＡｓウエハ基板１０裏面のバイ
アホール２近傍部分（素子部）に対応する部位に形成す
る（図２(c) ）。
【００５７】続いて基板材料と線膨張係数が比較的近い
例えばＲｈメッキ膜、Ｐｔメッキ膜、Ｎｉ−Ｂ−Ｗ合金
メッキ膜、あるいはそれらの膜とＡｕメッキ膜とを組み
合わせた多層メッキ膜を上記ウエハ基板裏面に約４０μ
ｍ程度の厚さに形成し（図２(d) ）、その後上記メッキ
膜７９を、上記ＡｕメッキＰＨＳ７７が露出するまで研
磨して平坦化し、これにより上記チップ支持層７９ａを
形成する（図２(e) ）。
【００５８】続いて、該平坦化面上に厚さ２〜５μｍ程
度のＡｕメッキ層５５を形成し（図２(f) ）、その後た
とえば有機溶剤などで、ワックス４を除去してガラス保
持板３からウエハ基板１０を取り外す（図２(g) ）。そ
して最後にウエハ基板１０のダイシングによってチップ
分離を行う（図２(h) ）。
【００５９】このように本実施例では、チップ基板１を
支持する基板支持層１０１ａの素子部対応部以外の部分
には、他の部分に比べてその線膨張係数がチップ基板材
料の線膨張係数に近い、Ｒｈメッキ層，Ｐｔメッキ層，
又はＮｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ膜、
あるいは上記単層メッキ膜のいずれかとＡｕメッキ層と
を交互に積層してなる多層メッキ膜をチップ支持層７９
ａとして形成したので、ダイボンディング時に発生する
チップの反りを低減することができる。
【００６０】また上記単層メッキ膜は単一のメッキ液を
用いて簡単に形成でき、多層メッキ膜も２種類のメッキ
膜を交互に積層するだけで簡単に形成でき、上記チップ
支持層７９ａの形成工程が複雑なものとなることはな
い。
【００６１】なお、上記実施例では、上記チップ支持層
７９ａがメッキ膜により構成されたものを示したが、こ
れはシリカ（ＳｉＯ）系のセラミックにより構成しても
よい。このセラミックには、たとえば米国、アレムコプ
ロダクツ（Aremco Products)社製セラマコート512 のよ
うに、コーティングおよび常温キュアが可能なタイプ
で、かつ線膨張率が６．２〔×10-6／度〕とＧａＡｓに
ほぼ等しい材料を選べば、ウエハ処理プロセスにも容易
に適用でき、上記チップの反りもほぼ抑制できる。
【００６２】この場合の上記チップ支持層７９ａの形成
は、第１実施例の製造プロセスにおいて、ＡｕＰＨＳ７
７を形成した後（図２(c) ）、シリカ（ＳｉＯ）系のセ
ラミック粒子を溶剤（以下バインダーともいう。）に分
散させたセラミックペーストを全面に塗布し、該ペース
トを乾燥させ、バインダーを蒸発させる。続いて図２
(d) で行ったように裏面を研磨してＡｕＰＨＳ７７を露
出させた後、約１００〜１５０度の温度で熱処理を行っ
て上記セラミック膜をキュアする。そしてウエハ基板１
０の裏面側に無電解メッキにより導電層を形成し、これ
を給電層として電解メッキにより約２〜５μｍ厚のＡｕ
膜５５を形成する。その後の工程は上記図２(g）及び図
２(h) に示す工程と同一である。
【００６３】このようにチップ支持層７９ａをセラミッ
ク膜により構成したものでは、上記実施例の効果に加え
てダイサーカット時のバリの発生をほとんどなくすこと
ができる効果もある。
【００６４】実施例２．図３は本発明の第２の実施例に
よる半導体チップの構造を示す図、図４は該半導体チッ
プの製造方法の主要工程を説明するための図である。図
において、図１及び図２と同一符号は同一のものを示
し、１０２は基板支持板１０２ａを有する本実施例の半
導体チップで、７８はウエハ基板１０を支持する基板支
持板１０２ａのダイシング領域（チップ分離ライン）に
対応する分離ライン対応部を構成する、厚さ約４０μｍ
のＮｉ又はＮｉ−Ｐ等からなる硬質メッキ膜の一部で、
上記基板支持板１０２ａの周縁部を構成している。７９
ｂは上記支持基板１０２ａの、素子部対応部及び分離ラ
イン対応部以外の部分を構成するチップ支持層で、上記
第１の実施例と同様単層又は多層のメッキ膜により構成
されている。その他の構成は上記第１実施例の半導体チ
ップ１０１と同一である。
【００６５】次に製造方法について説明する。ＦＥＴを
ＧａＡｓウエハ基板１０に複数作り込み、該ウエハ基板
１０をガラス支持板３に貼り付け、この状態で裏面研磨
により基板厚みを４０μｍ程度まで薄くし、その後裏面
全面にＡｕ給電層５を形成し、さらにＡｕＰＨＳ７７を
選択的に形成するまでの工程（図４(a) ）は第１実施例
と同一である。
【００６６】本実施例ではその後、フォトレジストをマ
スクとした選択電解メッキあるいは選択無電解メッキに
より、厚さ約４０μｍの硬質メッキ層、例えばＮｉ層あ
るいはＮｉ−Ｐ層７８を、ウエハ基板１０裏面の、ダイ
シング領域に対応する部分に形成する（図４(b) ）。
【００６７】この状態で、基板材料と線膨張係数が比較
的近い例えばＲｈメッキ膜、Ｐｔメッキ膜、Ｎｉ−Ｂ−
Ｗ合金メッキ膜、あるいはそれらの膜とＡｕメッキ膜と
を組み合わせた多層メッキ膜をウエハ基板の裏面全面に
４０μｍ程度の厚さに形成し（図４(c) ）、続いて上記
メッキ膜を、上記ＡｕＰＨＳ７７及び硬質メッキ膜７８
が露出するまで研磨してウエハ基板裏面側を平坦化し、
これによりチップ支持層７９ｂを形成する（図４(d)
）。
【００６８】その後は、第１実施例と同様、該平坦化面
上にＡｕメッキ層５５を形成し（図４(e) ）、ガラス保
持板３からウエハ基板１０を取り外し（図４(f) ）、ダ
イシングブレード８によりウエハ基板１０をダイシング
ラインに沿って切断してチップ分離を行う（図４(g)
）。
【００６９】このように本実施例では、チップ基板１を
支持する基板支持板１０２ａの素子部対応部及び分離ラ
イン対応部以外の部分を、これらの部分に比べてその線
膨張係数がチップ基板材料の線膨張係数に近いＰｔメッ
キ層等から構成するだけでなく、上記基板支持板１０２
ａの分離ライン対応部をＮｉ等の硬質メッキ膜により構
成したので、上記第１の実施例の効果に加えて、ダイシ
ング時のバリの発生を防止できるという効果もある。
【００７０】なお、上記第２実施例では、上記基板支持
板１０２ａのチップ分離ライン対応部をＮｉ膜等により
構成したものを示したが、この部分はＡｕ−Ｓｎ合金の
電解メッキにより形成してもよい。この場合上記硬質メ
ッキ膜７８にＮｉ等を用いたものと比べて耐湿性の点で
優れたものとなる。
【００７１】また上記チップ支持層７９ｂは、金属の電
解メッキに限らず、上述したシリカ（ＳｉＯ）系のセラ
ミックのコーティングにより形成してもよい。
【００７２】この場合の上記チップ支持層７９ｂの形成
は以下のように行う。すなわち、第２実施例装置の製造
プロセスにおいて、ＡｕＰＨＳ７７及び硬質メッキ層７
８を形成した後（図４(b) ）、シリカ（ＳｉＯ）系のセ
ラミック粒子を溶剤に分散させたセラミックペーストを
全面に塗布し、該ペーストを乾燥させ、バインダーを蒸
発させる。続いて図４(d) で行ったようにウエハ基板１
０の裏面を研磨してＡｕＰＨＳ７７及び硬質メッキ層７
８を露出させた後、約１００〜１５０℃の温度で熱処理
を行って上記セラミック膜をキュアする。そしてウエハ
基板１０の裏面側に無電解メッキにより導電層を形成
し、これを給電層として電解メッキにより約２〜５μｍ
厚のＡｕ膜５５を形成する。その後の工程は上記図４
(f) 及び図４(g) に示す工程と同一である。
【００７３】実施例３．図５は本発明の第３の実施例に
よる半導体チップの構造を示す図、図６は該半導体チッ
プの製造方法における主要工程を説明するための図であ
る。図において、１０３は本実施例の半導体チップで、
これはウエハ基板１０のチップ分離溝（ウエハ分離用
溝）１ａ内に形成された約３〜５μｍ厚のＡｕメタライ
ズ層５６の一部をチップ基板１の周辺及びチップ基板１
の周辺の硬質メッキ層７８上に有するものであり、その
他の構成は上記第２の実施例の半導体チップ１０２と同
一である。
【００７４】次に製造方法について説明する。まず、Ｇ
ａＡｓウエハ基板１０の表面領域にＦＥＴやバイアホー
ル２などを形成し、全面を例えばＳｉＯＮなどのパッシ
ベーション膜（図示せず）で被覆した後、上記ウエハ基
板１０上に所定パターンの第１のフォトレジスト層４０
を形成し（図６(a) ）、該フォトレジスト層４０をマス
クとして上記絶縁膜及びウエハ基板１０を連続エッチン
グし、深さ約３０μｍのチップ分離溝１ａを形成する
（図６(b) ）。
【００７５】次に上記ウエハ基板１０の表面にＰｄ活性
化処理を施し、無電界メッキのための触媒となるＰｄ核
６０を、分離溝１ａ内に露出したＧａＡｓ面上に形成す
る（図６(c) ）。ここで上記Ｐｄ活性化処理には塩化パ
ラジウムを含む活性化液を用いるが、上記活性化処理に
は、パラジウムの蒸着，リフトオフ法を用いてもよい。
続いて上記第１のフォトレジスト層４０を除去し（図６
(d) ）、該レジスト４０上のＰｄ核６０を取り去った
後、ウエハ基板１０の、上記分離溝１ａ以外の部分に第
２のフォトレジスト層４１を選択的に形成する（図６
(e) ）。
【００７６】次に上記第２のフォトレジスト４１をマス
クとして、Ｐｄ活性化された該分離溝１ａ内面上に選択
的にたとえばＮｉ−Ｐ無電解メッキ及びＡｕ電解メッキ
を連続して行い、分離溝内メタル層５６を形成する（図
６(f) ）。
【００７７】続いて上記ウエハ基板１０をガラス保持板
３に貼り付けて、ウエハ基板１０の裏面を、バイアホー
ル２内のメタル層２ａ及び分離溝内メタル層５６の底部
が露出するまで研磨して、ウエハ基板の厚さを約３０μ
ｍとする（図６(g) ）。そして該研磨処理した面上にＡ
ｕメッキ層５５を形成する（図６(h) ）。その後の工程
は、図４(a) 〜図４(f）に示す工程と同一の処理を行
い、さらに上記分離溝１ａ内の硬質メッキ層７８をダイ
シングブレードにより切断して上記半導体チップ１０３
を得る。
【００７８】このように本実施例では、基板支持板１０
２ａのチップ支持層７９ｂを、その放熱金属層７７に比
べてその線膨張係数がチップ基板材料（ＧａＡｓ）の線
膨張係数に近いＰｔメッキ層等から構成したので、チッ
プの反りを低減することができる。
【００７９】またウエハ基板裏面のダイシング領域に対
応する部分上にはＮｉ等の硬質メッキ膜７８を形成した
ので、ダイシング時のバリの発生を抑えることができ
る。
【００８０】さらにウエハ基板１０のダイシングライン
に沿ってその表面側から分離溝１ａを形成し、該分離溝
１ａ内にメタル層５６を形成したので、チップ分離を行
う前段階でウエハ基板１０はチップ領域毎に細かく分割
された状態となり、外部からの機械的な力によるＧａＡ
ｓ基板の割れやクラックの発生が起こり難くなる。例え
ばウエハテスト時のウエハの吸着固定によるストレスに
よって基板が割れたり、クラックが入ったりするのを回
避することができ、またハンドリング性の向上も図るこ
とができる。
【００８１】また上記分離溝１ａ内に形成されたメタル
層５６の、チップ支持層７９ｂのメッキ層との付着力は
十分大きいため、該メタル層５６によりチップ基板１と
基板支持板１０２ａとの接着力を向上させることができ
る。
【００８２】またダンシング時には、上記分離溝１ａ部
分の硬質メッキ層７８のみを切断するだけでよく、この
ためダイシング加工性を向上できる。
【００８３】なお、上記第３の実施例ではチップ分離溝
内面の活性化処理に、塩化パラジウムを含む活性化液を
用いたが、上記活性化処理は、パラジウム膜の蒸着，リ
フトオフにより行ってもよい。
【００８４】また、上記活性化処理は、分離溝内メタル
層５６の電解メッキを行う際の給電層を無電解メッキで
形成するための前処理であるが、該給電層は無電解メッ
キの代わりに、例えばＴｉ／Ａｕの積層スパッタリング
デポジションにより形成してもよい。その場合の処理工
程として、通常電解メッキでエアーブリッジ等を作る場
合の一連の工程が使える。
【００８５】具体的には図７に示すように、まずＧａＡ
ｓウエハ基板１０上に所定パターンのフォトレジスト膜
８１を形成し、これをマスクとして上記ウエハ基板１０
を選択的にエッチングしてチップ分離溝１ａを形成し
（図７(a) ）、続いて全面にスパッタリングによりＴｉ
及びＡｕを順次積層してスパッタ給電層８６を形成する
（図７(b) ）。
【００８６】その後他のレジストマスク８５を形成し
（図７(c) ）、これをマスクとして電解メッキを行っ
て、上記分離溝内１ａ面上に電解Ａｕメッキ層８７を形
成し（図７(d) ）、そしてリフトオフにより上記フォト
レジスト層８１上の他のフォトレジスト層８５及び給電
層８６を除去する（図７(e) ）。
【００８７】実施例４．図８は本発明の第４の実施例に
よる半導体装置の実装方法を説明するための図であり、
図において、１２０は半導体チップ１１０を吸着するコ
レットで、その本体部分の一端面上に形成された凹状部
が吸着口１２０ｂとなっており、該吸着口１２０ｂの中
央部に、上記本体部分に形成された吸気通路１２０ａの
一端が開口している。
【００８８】また上記半導体チップ１１０は、例えば第
１の実施例の半導体チップ１０１の裏面のメッキ層５５
上にＡｕ−Ｓｎ合金ハンダを形成したもので、該ハンダ
９の表面には酸化皮膜９ａが形成されている。なお２０
は上記半導体チップ１１０を実装するためのチップキャ
リアであり、１９は還元性雰囲気である。
【００８９】次に実装方法について説明する。まず、裏
面側にＡｕ−Ｓｎ合金ハンダ９を形成した半導体チップ
１１０をコレット１２０により吸着し（図８(a) ）、こ
の状態で、該チップをたとえば水素と窒素の混合気体な
どの還元雰囲気またはプラズマ雰囲気１９中に曝して、
上記ハンダ層表面の酸化皮膜１９を除去する（図８(b)
）。
【００９０】その後、約３００度に加熱されたチップキ
ャリア１０の上に上記半導体チップ１１０をコレット１
２０で押さえながら載せ、この状態を保持しながら該半
導体チップ１１０及びチップキャリア２０を常温まで徐
冷し（図８(c) ）、半導体チップ１１０のダイボンディ
ングを完了する。
【００９１】このように本実施例では、チップ裏面にＡ
ｕ−Ｓｎ合金ハンダ層９を電解メッキで形成した半導体
チップ１１０を還元雰囲気中に曝し、上記ハンダ層９表
面の酸化皮膜９ａを除去した後、上記半導体チップ１１
０を、加熱したチップキャリア２０上に置き、これらを
該チップの表面をコレットなどで押圧した状態で常温ま
で徐冷して上記半導体チップ１１０のダイボンディング
を行うようにしたので、上記ダイボンディング時の、ハ
ンダをチップキャリア２０の表面に馴染ませるためのス
クラブを省略できる。またハンダ量をＡｕ−Ｓｎ合金メ
ッキ膜厚によって制御しておけば、コレットなどで押圧
してもチップの下のハンダのはみ出し量を抑制できる。
【００９２】またチップキャリア２０上に上記半導体チ
ップ１１０を載せた状態で、該チップキャリア２０が冷
却するまでコレット１２０で半導体チップを押圧するよ
にうしたので、半導体チップ１１０の反りも抑制でき
る。
【００９３】なお、上記各実施例ではＰＨＳとしてＡｕ
またはＣｕメッキを用いたが、これは熱伝導が良好なも
のであれば、他の金属材料あるいは合金等でもよい。
【００９４】また、半導体基板としてＧａＡｓ基板を用
いたが、Ｓｉ基板、ＩｎＰ基板、Ｓｉ基板上にＧａＡｓ
層をエピタキシャル成長した構造の半導体基板、あるい
はセラミック基板でもよい。
【００９５】
【発明の効果】以上のように本発明に係る半導体装置に
よれば、チップ基板を支持する基板支持板の、チップ基
板の素子部に対応する部分以外の部分を、他の部分に比
べてその線膨張係数がチップ基板材料の線膨張係数に近
い、Ｒｈメッキ層，Ｐｔメッキ層，又はＮｉ−Ｂ−Ｗ合
金メッキ層からなる単層メッキ膜、あるいは上記単層メ
ッキ膜のいずれかとＡｕメッキ層とを交互に積層してな
る多層メッキ膜、又はセラミック膜から構成したので、
ダイボンディング時に発生するチップ反りを低減するこ
とができる効果がある。また単層メッキ膜やセラミック
膜は、その形成プロセス及びメッキ液やセラミックペー
ストの管理が簡単であり、また多層メッキ膜も２種類の
メッキ層を交互に積層するだけで簡単に形成できる効果
もある。
【００９６】またこの発明に係る半導体装置によれば、
ウエハ基板を支持する基板支持板のチップ分離ラインに
対応する部分を他の部分に比べて硬い硬質メッキ膜から
構成したので、ダイシング時にバリの発生を防止できる
効果がある。また硬質メッキ膜をウエハ基板側ではな
く、基板支持板側に形成しているため、該硬質メッキ膜
の盛り上り部がボンディングワイヤーと接触することも
なく、ボンディングワイヤー部分でのショートを回避す
ることができる効果もある。
【００９７】この発明に係る半導体装置の製造方法によ
れば、ウエハ基板を支持する基板支持板の、チップ分離
ラインに対応する部分を、他の部分に比べて硬い硬質メ
ッキ膜により構成し、ウエハ基板のダイシング時には硬
質メッキ膜をダイシングするので、オンウエハでの高周
波特性試験が可能となるだけでなく、ダイサーカット時
のバリの発生を回避することができる効果がある。
【００９８】またこの発明によれば上記半導体装置の製
造方法において、ウエハ基板にチップ分離ラインに沿っ
てウエハ分離用溝を形成し、該ウエハ分離用溝内に金属
層を配置し、ダイシング時には該ウエハ分離用溝内にダ
イシングブレードを挿入してこの溝に沿ってダイシング
を行うようにしたので、チップ分離を行う前段階でウエ
ハ基板はチップ領域毎に細かく分割された状態となり、
外部からの機械的な力による基板の割れやクラックの発
生が起こり難くなり、ハンドリング性の向上を図ること
ができる。
【００９９】また上記ウエハ分離用溝内に形成されたメ
タル層の基板支持板との付着力は大きいため、該メタル
層によりチップ基板と基板支持板との接着力を向上させ
ることができる。
【０１００】またダイシング時には上記ウエハ分離用溝
部分の硬質メッキ膜のみが切断されることとなり、この
ためダイシング加工性の向上も図ることができる。
【０１０１】この発明に係る半導体装置の実装方法によ
れば、半導体チップとして、その裏面側に形成されたＡ
ｕ−Ｓｎ合金ハンダ層を有する構造の半導体チップを用
い、該半導体チップを還元雰囲気中に曝して酸化皮膜を
除去した後、加熱したチップキャリア上に置き、これら
を該チップの表面をコレットなどで押圧した状態で常温
まで徐冷してチップのダイボンディングを行うので、ダ
イボンディング時のスクラブを省略できる。またハンダ
量をＡｕ−Ｓｎ合金メッキ膜厚によって調整することに
より、コレットによる押圧時のハンダのはみ出し量を抑
制することもできる。さらにチップをコレットによりチ
ップキャリアに押圧した状態でハンダの徐冷固化を行う
ため、チップの反りを抑制できる効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による高周波高出力半導
体チップの構成を示す断面図である。
【図２】上記第１実施例の半導体チップの製造方法を説
明するための図である。
【図３】本発明の第２の実施例による高周波高出力半導
体チップの構成を示す断面図である。
【図４】上記第２の実施例の半導体チップの製造方法を
説明するための図である。
【図５】本発明の第３の実施例による高周波高出力半導
体チップの構成を示す断面図である。
【図６】上記第３の実施例の半導体チップの製造方法を
説明するための図である。
【図７】上記第３の実施例の半導体チップの製造方法の
他の例を説明するための図である。
【図８】本発明の第４の実施例による半導体チップの実
装方法を説明するための図である。
【図９】従来の高周波高出力ＧａＡｓＭＭＩＣチップの
構造を説明するための平面図である。
【図１０】上記ＭＭＩＣチップの断面構造を示す図であ
る。
【図１１】チップ分離をエッチングにより行う従来の半
導体チップの製造方法を説明するための図である。
【図１２】チップ分離をダイサーカットにより行う従来
の半導体チップの製造方法を説明するための図である。
【図１３】上記ダイサーカットによりチップ分離を行っ
た半導体チップの構造を示す図である。
【図１４】この半導体チップをチップキャリア上に実装
した状態を示す図である。
【図１５】ダイボンディング時に上記半導体チップを常
温２５℃から３００℃に加熱した場合におけるチップ反
り量ｔをチップの長辺長ｌに対してプロットしたグラフ
を示す図である。
【符号の説明】
１ ＧａＡｓチップ基板 １ａ チップ分離溝（ウエハ分離用溝） ２ バイアホール ２ａ メタライズ層 ３ ガラス保持板 ４ 貼付け用ワックス ５ メッキ給電層 ７ ＡｕＰＨＳ ７ａ ダイサーカット時に生じたＡｕのバリ ８ ダイシングブレード ９ Ａｕ−Ｓｎ合金メッキ層 ９ａ Ａｕ−Ｓｎ合金メッキ層の表面酸化皮膜 １０ ＧａＡｓウエハ基板 １９ 還元雰囲気 ２０ チップキャリア ５５ Ａｕメッキ層 ５６ 分離溝内金属層 ６０ Ｐｄ核 ７７ ＡｕＰＨＳ ７８ 硬質メッキ層 ７９ａ，７９ｂ チップ支持層 １０１〜１０３，１１０ 半導体チップ １０１ａ，１０２ａ 基板支持板 １２０ コレット １２０ａ 吸着口 １２０ｂ 吸気通路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｇ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 表面に素子部を有する半導体基板と、該
    半導体基板の裏面側に形成され、該半導体基板を支持す
    る基板支持板とを有する高周波高出力半導体装置におい
    て、 上記基板支持板は、 上記半導体基板の素子部に対応する素子部対応部を、該
    素子部で発生した熱を放熱する放熱金属層から構成し、 その素子部対応部以外の部分を、その線膨張係数が上記
    放熱金属層の構成材料の線膨張係数に比べて基板材料の
    線膨張係数に近い、Ｒｈメッキ層，Ｐｔメッキ層，又は
    Ｎｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ膜、ある
    いは上記単層メッキ膜のいずれかとＡｕメッキ層とを交
    互に積層してなる多層メッキ膜から構成したものである
    ことを特徴とする半導体装置。
  2. 【請求項２】 その表面に素子部を形成したウエハ基板
    の裏面全面に無電解メッキにより金属メッキ層を形成す
    る工程と、 上記ウエハ基板裏面の上記素子部に対応する領域上に放
    熱金属層を選択メッキにより形成する工程と、 上記ウエハ基板の裏面全面にＲｈメッキ層，Ｐｔメッキ
    層，又はＮｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ
    膜を、あるいは上記単層メッキ膜のいずれかとＡｕメッ
    キ層とを交互に積層して多層メッキ膜を形成する工程
    と、 上記メッキ膜を、上記放熱金属層が露出するまで研磨し
    て上記ウエハ基板裏面側を平坦化する工程と、 該平坦化したウエハ基板の裏面全面に電解メッキにより
    Ａｕ膜を形成する工程とを含むことを特徴とする半導体
    装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置において、 上記基板支持板の、素子部対応部以外の部分を、上記単
    層メッキ膜あるいは多層メッキ膜に代えて、 その線膨張係数が上記放熱金属層の構成材料の線膨張係
    数に比べて基板材料の線膨張係数に近いセラミック層か
    ら構成したことを特徴とする半導体装置。
  4. 【請求項４】 請求項２記載の半導体装置の製造方法に
    おいて、 上記単層メッキ膜あるいは多層メッキ膜の形成工程及び
    その後のメッキ膜の研磨工程に代えて、 上記ウエハ基板の裏面全面に、セラミック粒子を溶剤に
    分散させたセラミックペーストを塗布する工程と、 該セラミックペーストの乾燥により上記溶剤を蒸発させ
    てセラミック膜を形成する工程と、 上記セラミック膜を、上記放熱金属層が露出するまで研
    磨して上記ウエハ基板裏面側を平坦化する工程と、 上記セラミック膜を熱処理によりキュアする工程とを含
    むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 ウエハ基板表面の、チップ分離ラインに
    より仕切られた複数の領域内にそれぞれ素子部を形成
    し、上記ウエハ基板裏面側に、上記素子部で発生した熱
    を放熱する機能を有する基板支持板を形成し、ウエハ基
    板及び基板支持板をウエハ基板表面側から上記チップ分
    離ラインに沿ってダイシングして半導体チップとして切
    り出してなる半導体装置において、 上記基板支持板は、 そのチップ分離ラインに対応する分離ライン対応部を、
    他の部分に比べて硬い硬質メッキ膜から構成したもので
    あることを特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 上記基板支持板は、 上記素子部に対応する素子部対応部を、該素子部で発生
    した熱を放熱する放熱金属層から構成し、 その素子部対応部及び分離ライン対応部以外の部分を、
    その線膨張係数が上記放熱金属層の構成材料の線膨張係
    数に比べて基板材料の線膨張係数に近い、Ｒｈメッキ
    層，Ｐｔメッキ層，又はＮｉ−Ｂ−Ｗ合金メッキ層から
    なる単層メッキ膜、あるいは上記単層メッキ膜のいずれ
    かとＡｕメッキ層とを交互に積層してなる多層メッキ膜
    から構成したものであることを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 上記基板支持板の、素子部対応部及び分離ライン対応部
    以外の部分を、上記単層あるいは多層のメッキ膜に代え
    て、 その線膨張係数が上記放熱金属層の構成材料の線膨張係
    数に比べて基板材料の線膨張係数に近いセラミック層か
    ら構成したことを特徴とする半導体装置。
  8. 【請求項８】 ウエハ基板表面のチップ分離ラインによ
    り区画された複数のチップ領域内にそれぞれ素子部を形
    成した後、該ウエハ基板の裏面全面に無電解メッキによ
    り金属メッキ層を形成する工程と、 上記ウエハ基板裏面の上記素子部に対応する領域上に放
    熱金属層を選択メッキにより形成する工程と、 上記ウエハ基板裏面の上記チップ分離ラインに対応する
    領域上に、後工程で形成するメッキ膜より硬い硬質メッ
    キ膜を上記放熱金属層と同じ程度の厚さに選択メッキに
    より形成する工程と、 上記ウエハ基板裏面全面にＲｈメッキ層，Ｐｔメッキ
    層，又はＮｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ
    膜を、あるいは上記単層メッキ膜のいずれかとＡｕメッ
    キ層とを交互に積層してなる多層メッキ膜を形成する工
    程と、 上記メッキ膜を、上記放熱金属層及び硬質メッキ膜が露
    出するまで研磨して上記ウエハ基板裏面側を平坦化する
    工程と、 該平坦化したウエハ基板裏面の全面に電解メッキにより
    Ａｕ膜を形成する工程と、 上記ウエハ基板及び硬質メッキ層を上記チップ分離ライ
    ンに沿ってダイシングして上記チップ領域を半導体チッ
    プとして切り出す工程とを含むことを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、 上記単層メッキ膜あるいは多層メッキ膜の形成工程及び
    その後のメッキ膜の研磨工程に代えて、 上記ウエハ基板の裏面全面に、セラミック粒子を溶剤に
    分散させたセラミックペーストを塗布する工程と、 該セラミックペーストの乾燥により上記溶剤を蒸発させ
    てセラミック膜を形成する工程と、 上記セラミック膜を、放熱金属層及び硬質メッキ層が露
    出するまで研磨して上記ウエハ基板裏面側を平坦化する
    工程と、 上記セラミック膜を熱処理によりキュアする工程と、 該平坦化したウエハ基板裏面の全面に無電解メッキによ
    って導電層を形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
  10. 【請求項１０】 請求項５記載の半導体装置において、 上記ウエハ基板は、その表面側から上記チップ分離ライ
    ンに沿ってウエハ分離用溝を形成したものであり、 上記半導体チップは、上記ウエハ分離溝内面に形成され
    た金属層の一部を、該チップ基板の側面及び上記基板支
    持板のチップ基板周辺部分を被覆する金属皮膜として有
    するものであることを特徴とする半導体装置。
  11. 【請求項１１】 ウエハ基板表面のチップ分離ラインに
    より区画された複数のチップ領域内にそれぞれ素子部を
    形成し、全面に絶縁膜を形成した後、上記絶縁膜及びウ
    エハ基板を第１のレジストマスクを用いてその表面側か
    ら上記チップ分離ラインに沿って選択的にエッチングし
    てウエハ分離用溝を形成する工程と、 上記ウエハ分離用溝内面を上記第１のレジストマスクを
    用いて選択的にＰｄ活性化して該ウエハ分離用溝内面に
    Ｐｄ核を形成する工程と、 第２のレジストマスクを用いて、Ｐｄ活性化された上記
    ウエハ分離溝内に無電解メッキ及び電解メッキを連続し
    て行って金属層を形成する工程と、 上記ウエハ基板裏面の上記素子部に対応する領域上に放
    熱金属層を選択メッキにより形成する工程と、 上記ウエハ基板裏面の上記チップ分離ラインに対応する
    領域上に、後工程で形成するメッキ膜より硬い硬質メッ
    キ膜を上記放熱金属層と同じ程度の厚さに選択メッキに
    より形成する工程と、 上記ウエハ基板の裏面全面にＲｈメッキ層，Ｐｔメッキ
    層，又はＮｉ−Ｂ−Ｗ合金メッキ層からなる単層メッキ
    膜を、あるいは上記単層メッキ膜のいずれかとＡｕメッ
    キ層とを交互に積層して多層メッキ膜を形成する工程
    と、 上記メッキ膜を、上記放熱金属層及び硬質メッキ層が露
    出するまで研磨して上記ウエハ基板裏面側を平坦化する
    工程と、 該平坦化したウエハ基板裏面の全面に電解メッキにより
    Ａｕ膜を形成する工程と、 上記硬質メッキ膜の上記ウエハ分離溝内の部分をダイシ
    ングして上記チップ領域を半導体チップとして切り出す
    工程とを含むことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、 上記Ｐｄ活性化工程及び金属層の形成工程に代えて、 全面にスパッタリングにより給電層を形成する工程と、 第３のレジストマスクを用いて電解メッキを行って、上
    記ウエハ分離用溝内に選択的に金属層を形成する工程
    と、 上記第１のレジストマスクの除去により上記ウエハ分離
    用溝内以外の給電層を上記第３のレジストマスクととも
    にリフトオフする工程とを含むことを特徴とする半導体
    装置の製造方法。
  13. 【請求項１３】 半導体チップをチップキャリア上に実
    装する方法において、 上記半導体チップを、その実装基板と接触する裏面上に
    所定厚さのハンダ層を形成した構造とし、 上記半導体チップをその表面側からコレットで吸着した
    状態で、半導体チップの裏面側のハンダ層を還元雰囲気
    中に曝して上記ハンダ層表面の酸化膜を除去し、 所定温度に加熱されたチップキャリア上に上記半導体チ
    ップを配置した状態で該半導体チップをコレットにより
    チップキャリア側に圧接し、 上記圧接状態を保持したまま、チップキャリアを常温ま
    で徐冷することを特徴とする半導体装置の実装方法。
JP5003034A 1993-01-12 1993-01-12 半導体装置及びその製造方法，並びにその実装方法 Pending JPH06209058A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5003034A JPH06209058A (ja) 1993-01-12 1993-01-12 半導体装置及びその製造方法，並びにその実装方法
US08/057,790 US5338967A (en) 1993-01-12 1993-05-06 Semiconductor device structure with plated heat sink and supporting substrate
EP93110121A EP0606522B1 (en) 1993-01-12 1993-06-24 Semiconductor device and methods for producing and mounting the semiconductor device
EP97114477A EP0817254A3 (en) 1993-01-12 1993-06-24 Semiconductor device and methods for producing and mounting the semiconductor device
DE69322755T DE69322755T2 (de) 1993-01-12 1993-06-24 Halbleiteranordnung, Herstellungsverfahren und Verfahren zur Montage der Halbleiteranordnung
US08/245,657 US5770468A (en) 1993-01-12 1994-05-18 Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003034A JPH06209058A (ja) 1993-01-12 1993-01-12 半導体装置及びその製造方法，並びにその実装方法

Publications (1)

Publication Number Publication Date
JPH06209058A true JPH06209058A (ja) 1994-07-26

Family

ID=11546036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003034A Pending JPH06209058A (ja) 1993-01-12 1993-01-12 半導体装置及びその製造方法，並びにその実装方法

Country Status (4)

Country Link
US (2) US5338967A (ja)
EP (2) EP0817254A3 (ja)
JP (1) JPH06209058A (ja)
DE (1) DE69322755T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844575B2 (en) 1999-08-19 2005-01-18 Sharp Kabushiki Kaisha Heterojunction bipolar transistor and method for fabricating the same
JPWO2015182229A1 (ja) * 2014-05-27 2017-04-20 株式会社村田製作所 マザーセラミック基板、セラミック基板、マザーモジュール部品、モジュール部品およびマザーセラミック基板の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3293930B2 (ja) * 1993-03-01 2002-06-17 ローム株式会社 半導体ダイシング方法
JP2625368B2 (ja) * 1993-12-16 1997-07-02 日本電気株式会社 半導体基板
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH0878437A (ja) * 1994-09-08 1996-03-22 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
JP3520161B2 (ja) * 1996-09-02 2004-04-19 三菱電機株式会社 半導体装置，及びその製造方法
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
JP3810204B2 (ja) 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
RU2171520C2 (ru) * 1999-05-25 2001-07-27 Воронежский государственный технический университет Способ сборки полупроводниковых приборов
KR100462980B1 (ko) 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US7211877B1 (en) 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
JP2002033296A (ja) * 2000-04-26 2002-01-31 Lintec Corp シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
DE60030963D1 (de) * 2000-06-06 2006-11-09 St Microelectronics Srl Elektronischer Halbleiterbaustein mit Wärmeverteiler
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6710443B1 (en) * 2002-12-20 2004-03-23 Texas Instruments Incorporated Integrated circuit providing thermally conductive structures substantially horizontally coupled to one another within one or more heat dissipation layers to dissipate heat from a heat generating structure
US7031163B2 (en) * 2002-12-30 2006-04-18 Texas Instruments Incorporated Mechanical cooling fin for interconnects
JP3831846B2 (ja) * 2003-06-09 2006-10-11 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4026573B2 (ja) * 2003-09-24 2007-12-26 株式会社デンソー 電子装置を収納するパッケージの製造方法
US7868472B2 (en) * 2004-04-08 2011-01-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Thermal dissipation in integrated circuit systems
US8188596B2 (en) 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
RU2387045C2 (ru) * 2008-04-18 2010-04-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ сборки полупроводниковых приборов
US8226796B2 (en) * 2009-01-14 2012-07-24 Asm Assembly Automation Ltd Flanged collet for die pick-up tool
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
JP2012119637A (ja) 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
JP2017054861A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体装置の製造方法
DE102017117668B3 (de) 2017-08-03 2018-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einer Haftschicht sowie Verfahren zur Herstellung dieser Anordnung
JP2020161550A (ja) * 2019-03-25 2020-10-01 トヨタ自動車株式会社 半導体装置とその製造方法
RU2737722C1 (ru) * 2020-04-03 2020-12-02 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ изготовления полупроводникового прибора

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665590A (en) * 1970-01-19 1972-05-30 Ncr Co Semiconductor flip-chip soldering method
US3770518A (en) * 1971-01-28 1973-11-06 Varian Associates Method of making gallium arsenide semiconductive devices
US3940295A (en) * 1971-11-15 1976-02-24 The International Nickel Company, Inc. Low expansion alloys
US4040169A (en) * 1974-03-04 1977-08-09 Watkins-Johnson Co. Method of fabricating an array of semiconductor devices
JPS5451382A (en) * 1977-09-29 1979-04-23 Nec Corp Die bonding method of semiconductor device
US4220506A (en) * 1978-12-11 1980-09-02 Bell Telephone Laboratories, Incorporated Process for plating solder
JPS55115986A (en) * 1979-02-28 1980-09-06 Seiko Epson Corp Suppressing method for oxidation of tin in gold-tin alloy electroplating
JPS55124239A (en) * 1979-03-19 1980-09-25 Matsushita Electric Ind Co Ltd Method of fabricating semiconductor device
JPS56157082A (en) * 1980-05-09 1981-12-04 Hitachi Ltd Semiconductor laser device and manufacture
US4376287A (en) * 1980-10-29 1983-03-08 Rca Corporation Microwave power circuit with an active device mounted on a heat dissipating substrate
JPS57202746A (en) * 1981-06-09 1982-12-11 Toshiba Corp Manufacture of semiconductor device
US4400813A (en) * 1981-07-20 1983-08-23 Bell Telephone Laboratories, Incorporated Crenelated-ridge waveguide laser
JPS5827327A (ja) * 1981-08-11 1983-02-18 Toshiba Corp ダイボンデイング方法
US4444352A (en) * 1981-09-17 1984-04-24 General Electric Company Method of thermo-compression diffusion bonding together metal surfaces
US4457976A (en) * 1983-03-28 1984-07-03 Rca Corporation Method for mounting a sapphire chip on a metal base and article produced thereby
JPS60160623A (ja) * 1984-01-31 1985-08-22 Fujitsu Ltd 半導体装置の製造方法および製造装置
JPS60169144A (ja) * 1984-02-13 1985-09-02 Mitsubishi Electric Corp 半導体素子のダイボンド方法
JPS6123350A (ja) * 1984-07-12 1986-01-31 Nec Corp 半導体装置
US4577398A (en) * 1984-09-07 1986-03-25 Trilogy Computer Development Partners, Ltd. Method for mounting a semiconductor chip
JPS6177369A (ja) * 1984-09-25 1986-04-19 Toshiba Corp 半導体装置の製造方法
JPS61113247A (ja) * 1984-11-07 1986-05-31 Nec Kansai Ltd 半導体装置の製造方法
US4706870A (en) * 1984-12-18 1987-11-17 Motorola Inc. Controlled chemical reduction of surface film
JPH0626222B2 (ja) * 1985-04-26 1994-04-06 ロ−ム株式会社 半導体チツプのダイボンデイング方法
US4632295A (en) * 1985-08-12 1986-12-30 International Business Machines Corporation Reduction atmosphere workpiece joining
US4646958A (en) * 1985-10-31 1987-03-03 International Business Machines Corp. Fluxless soldering process using a silane atmosphere
US4866505A (en) * 1986-03-19 1989-09-12 Analog Devices, Inc. Aluminum-backed wafer and chip
JPS63299348A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6431444A (en) * 1987-07-28 1989-02-01 Hitachi Cable Porcelain substrate for surface mounting
JPS6471136A (en) * 1987-09-10 1989-03-16 Mitsubishi Electric Corp Semiconductor device
JPH01257355A (ja) * 1987-12-14 1989-10-13 Mitsubishi Electric Corp マイクロ波モノリシックｉｃ
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US4984731A (en) * 1989-10-05 1991-01-15 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic component parts using a eutectic die bonder
JP2738070B2 (ja) * 1989-10-20 1998-04-08 松下電器産業株式会社 ダイボンディング方法
US5027189A (en) * 1990-01-10 1991-06-25 Hughes Aircraft Company Integrated circuit solder die-attach design and method
JP2606940B2 (ja) * 1990-02-07 1997-05-07 三菱電機株式会社 半導体装置およびその製造方法
US5121871A (en) * 1990-04-20 1992-06-16 The United States Of America As Represented By The United States Department Of Energy Solder extrusion pressure bonding process and bonded products produced thereby
JP2505065B2 (ja) * 1990-10-04 1996-06-05 三菱電機株式会社 半導体装置およびその製造方法
JP2608658B2 (ja) * 1990-11-27 1997-05-07 三菱電機株式会社 半導体装置およびその製造方法
JPH04326739A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp ダイボンド方法およびダイボンド装置
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5236117A (en) * 1992-06-22 1993-08-17 Staktek Corporation Impact solder method and apparatus
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844575B2 (en) 1999-08-19 2005-01-18 Sharp Kabushiki Kaisha Heterojunction bipolar transistor and method for fabricating the same
JPWO2015182229A1 (ja) * 2014-05-27 2017-04-20 株式会社村田製作所 マザーセラミック基板、セラミック基板、マザーモジュール部品、モジュール部品およびマザーセラミック基板の製造方法

Also Published As

Publication number Publication date
DE69322755D1 (de) 1999-02-04
US5770468A (en) 1998-06-23
DE69322755T2 (de) 1999-05-20
EP0817254A3 (en) 1998-01-21
EP0606522B1 (en) 1998-12-23
EP0606522A3 (en) 1996-04-10
EP0606522A2 (en) 1994-07-20
US5338967A (en) 1994-08-16
EP0817254A2 (en) 1998-01-07

Similar Documents

Publication Publication Date Title
JPH06209058A (ja) 半導体装置及びその製造方法，並びにその実装方法
KR100913762B1 (ko) 금속-세라믹 복합 기판 및 그 제조 방법
WO2015003068A1 (en) Method and structure of panelized packaging of semiconductor devices
TWM625448U (zh) 晶片封裝及晶片結構
JPH02271558A (ja) 半導体装置及びその製造方法
US6784022B2 (en) Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits
JP2006261569A (ja) サブマウントおよびその製造方法
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
TWM666292U (zh) 封裝結構
JPH04144157A (ja) 半導体装置およびその製造方法
JP2025074127A (ja) セラミックス薄膜メタライズ基板の製造方法、チップオンサブマウントの製造方法、および、半導体モジュールの製造方法
JP2025110406A (ja) セラミックス薄膜メタライズ基板の製造方法、チップオンサブマウントの製造方法、および、半導体モジュールの製造方法
EP1939929B1 (en) Heat sink using a solder layer and method for manufacturing such heat sink
US11031365B2 (en) Semiconductor device having a solder blocking metal layer
JP2953163B2 (ja) 半導体装置実装用基板の製造方法
TWI902451B (zh) 封裝結構及其製造方法
JP2007109829A (ja) 半田接合形成方法
JPH0870069A (ja) 半導体装置
JP2001284502A (ja) 放熱基板の製造方法
JPH11330297A (ja) 半導体集積回路パッケージ、その製造方法、その実装方法、およびその実装構造
JPS6070734A (ja) 半導体装置
JP2001176761A (ja) 薄層基板半導体装置及びその製造方法
JPH09275159A (ja) 薄膜配線構造