JP3673435B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3673435B2 JP3673435B2 JP27689099A JP27689099A JP3673435B2 JP 3673435 B2 JP3673435 B2 JP 3673435B2 JP 27689099 A JP27689099 A JP 27689099A JP 27689099 A JP27689099 A JP 27689099A JP 3673435 B2 JP3673435 B2 JP 3673435B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- notch
- signal lead
- terminal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージという）を図５および図６に示す。これらの図において、２１はアルミナセラミックス等の誘電体材料から成り、半導体パッケージの本体を成す誘電体基板、２２は、誘電体基板２１の半導体素子の載置面（上面）と反対側の面（下面）に接合され、スルーホール２４を通して接地用メタライズ層２６に接続された接地用端子、２３は、誘電体基板２１の下面に接合され、スルーホール２５を通して信号用メタライズ層２７に接続された信号用リード端子、２４は接地用のスルーホール、２５は信号用のスルーホールである。
【０００３】
また、２６は、誘電体基板２１の半導体素子の載置面に被着形成された接地用メタライズ層、２７は、半導体素子の入出力用の電極と結線されるボンディングワイヤ等の信号線接続用の信号用メタライズ層、２８は、誘電体基板２１の側端面に被着形成され、接地用端子２２に接続された接地用側面メタライズ層、２９は、誘電体基板２１の他の側端面に被着形成されて電磁シールド用として機能する接地用側面メタライズ層である。
【０００４】
そして、ＩＣ，ＬＳＩ等の半導体素子は、誘電体基板２１の上面中央部の接地用メタライズ層２６上に載置固定され、その入出力用の電極は、フリップチップ接続構造，ボンディングワイヤ等の信号線により信号用メタライズ層２７と接続される。なお、半導体素子が載置された誘電体基板２１上面の周縁部に、蓋体の周縁部を接合して封止する場合もあるがその蓋体については図示していない。
【０００５】
また、他の従来例として、ＲＦ（Radio Frequency ：高周波）信号入出力端子に対応する部分が誘電体で形成された基板と、基板上にマイクロ波集積回路を囲むように設けられ、少なくともＲＦ信号入出力端子に対応する部分が誘電体で形成される蓋体が被せられた壁体とを備えて成るマイクロ波パッケージにおいて、ＲＦ信号入出力端子に壁体の誘電体に対してギャップを設けることにより、ＲＦ信号入出力端子のストリップ線路間の結合容量によりＲＦ信号の伝搬をさせて、抵抗の増大を防止し伝搬損が低減するものが提案されている（従来例１：特開平５−３４０１号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、図５，図６に示した従来例においては、誘電体基板２１に接地用のスルーホール２４を形成した構成となっているため、高周波信号用の半導体パッケージでは、スルーホール２４とスルーホール２５との間に誘電体が存在しており、そのため電磁シールド性が劣化し、高周波信号の誘電体による挿入損失（インサーションロス：insertion loss）が発生していた。
【０００７】
また、外部の高周波信号等の電磁波に対する電磁シールドとして、誘電体基板２１の側端面に接地用側面メタライズ層２９を形成することで、電磁シールド性を強化することは可能だが、この接地用側面メタライズ層２９は誘電体基板２１の側端面に部分的にしか形成できなかった。それは、このような誘電体基板２１は大きな母基板から多数個取りして製造することが多く、その場合キャスタレーション部にのみメタライズ層の被着が可能なためである。さらに、個々の誘電体基板２１を母基板から分割した後に、誘電体基板２１の側端面にメタライズ層用の金属ペーストを印刷塗布することは作業性が悪く、製造工程において手間が掛かり時間的ロスも大きいため、生産性および歩留りの低下を招いていた。
【０００８】
上記従来例１においては、高周波信号がスルーホール間において漏出することにより、アイソレーションおよびインサーションのロスが増大していた。即ち、誘電体端面に高周波信号が漏出し、さらに外部からのノイズが容易に侵入して使用する高周波信号に影響を及ぼして損失を増大させていた。
【０００９】
従って、本発明は上記事情に鑑みて完成されたものであり、その目的は、信号用のスルーホールと接地用のスルーホール間に存在する誘電体による電磁シールド性の劣化を抑制して高周波信号の挿入損失を小さくし、高周波信号の伝搬速度を向上させるとともに、製造時の作業性を向上させて生産性及び製造歩留りを良好なものとすることにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、該金属基板の前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属基板の外側へ延びるように前記切欠部に嵌着された端子部材と、前記金属基板の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板とを具備することを特徴とする。
【００１１】
本発明は、上記構成により、信号経路と接地電位部との間に存在する誘電体が少なくなるように構成することで、信号経路部と接地電位部とが誘電体を介して電磁結合，容量結合し電磁シールド性が劣化するのを抑制して、高周波信号の損失を小さくするとともに高周波信号の伝搬速度を向上させることができる。また、製造時の作業性を向上させて生産性及び製造歩留りを良好なものとするという作用効果も有する。
【００１２】
また本発明の半導体素子収納用パッケージは、内側に半導体素子を収容するとともに、側部の下面にその側部を貫通する切欠部を有する金属枠体と、該金属枠体の前記切欠部と同じ断面積を有する誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属枠体の外側へ延びるように前記切欠部に嵌着された端子部材と、前記金属枠体の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有し、かつその上面の中央部に前記半導体素子の搭載部を設けた金属基板とを具備することを特徴とする。
【００１３】
このような構成により、上記電磁シールド性の向上効果に加え、端子部材を設置するための金属板が一枚で済み、さらに簡易で低コスト化された構成となり、また半導体素子を金属枠体で囲まれた空間内に収納することができるため全体が低背化される。
【００１４】
【発明の実施の形態】
本発明の半導体パッケージＰを図１〜図４に示す。図１は半導体パッケージＰの上面側の斜視図、図２は半導体パッケージＰの下面側の斜視図、図３（ａ）は半導体パッケージＰ用の端子部材の上面側の斜視図、図３（ｂ）は前記端子部材の下面側の斜視図、図３（ｃ）は（ａ）のＢ−Ｂ線における断面図、図４は本発明の他の実施形態による半導体パッケージＰ１の上面側の斜視図である。
【００１５】
図１〜図３において、１は上下面を貫通するスルーホール，ビアホール等の貫通導体８が形成され、かつ該貫通導体８に接続して上下面にそれぞれ形成された信号用メタライズ層７，１２を有する信号入力用の端子部材と信号出力用の端子部材であり、２は、上面の中央部に半導体素子の搭載部２ａを、上面の周縁部に上下を貫通する端子部材１，１嵌着用の２つの切欠部１ａ，１ａを有する金属基板である。また、３は、金属基板２の上面周辺部にロウ材等により接合される蓋体封止用のシールリングとしての金属枠体、４は、金属基板２の下面に端子部材１，１の信号用リード端子５，５を切欠部１ａ，１ａ側で取り囲むように接合されるとともに、信号用リード端子５，５に隣接して略平行に配設される接地用リード端子６を有する接地金属板である。
【００１６】
また、５は、端子部材１，１の各々の下面側の信号用メタライズ層１２に接合され、切欠部１ａ，１ａと略同じ大きさの端子部材１，１用の誘電体基板の外側に延びる信号用リード端子、６は、各信号用リード端子５，５の両側に隣接して略平行に形成された接地用リード端子、７は、貫通導体８に接続して端子部材１上面に形成された信号用メタライズ層、８は、スルーホール，ビアホール等の貫通導体、１３は、金属基板２の側面全体に被着され金属枠体３を金属基板２に接合させるためのメタライズ層である。なお、金属基板２の上面の中央部に半導体素子を載置させた後、金属枠体３上面に蓋体の周縁部を接合して封止するが、その蓋体については図示していない。
【００１７】
本発明において、端子部材１，１はアルミナ（Ａｌ2 Ｏ3 ）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス，ムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）セラミックス，炭化珪素（ＳｉＣ）セラミックス，フォルステライト（２ＭｇＯ・ＳｉＯ2 ）セラミックス，ジルコニア（ＺｒＯ2 ）セラミックス，ステアタイト（３ＭｇＯ・４ＳｉＯ2 ・Ｈ2 Ｏ）セラミックス，コーディエライト（２ＭｇＯ・２Ａｌ2 Ｏ3 ・５ＳｉＯ2 ）セラミックス，ベリリア（ＢｅＯ）セラミックス，石英，ガラス，ガラスセラミックス等の誘電体基板から成るのが良く、これらは高周波信号の誘電体損失（ｔａｎδ）が小さい。端子部材１，１は、金属基板２にそれらの相補形状に形成された切欠部１ａに嵌合され、金属ロウ材等により接合される。
【００１８】
また、図３（ａ）に示すように、端子部材１は、その上面の信号用リード端子５側の辺縁部に金属枠体３と接合させるためのメタライズ層９が被着され、その上面中央部には、上下面を貫通する貫通導体８と貫通導体８に接続して形成された信号用メタライズ層７を有する。端子部材１の信号用リード端子５側の側面に隣接する両側面には、金属基板２と接合させるためのメタライズ層１０が被着される。また、同図（ｂ），（ｃ）に示すように、端子部材１の下面には、中心部より信号用リード端子５側の端部へ延びるように形成され信号用リード端子５に接続される信号用メタライズ層１２と、信号用メタライズ層１２の周囲から周縁部にかけて形成されるメタライズ層１１とが被着されており、端子部材１の下面の中央部において信号用メタライズ層１２が貫通導体８に接続される。
【００１９】
この端子部材１は、図３の如く直方体状とされているが、直方体状に限らず円柱状，三角柱状等の多角柱状，錐状台形状等種々の形状とし得る。即ち、金属基板２の上下面で露出する面を有する形状であれば良い。
【００２０】
金属基板２，接地金属板４および金属枠体３の材料は、銅（Ｃｕ）−タングステン（Ｗ）合金，ＳＵＳ（ステンレス），鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金（コバール），鉄（Ｆｅ）−ニッケル（Ｎｉ）合金，その他Ｃｕ−Ｍｏ，Ｃｕ，Ｎｉ，Ｍｏ，Ｆｅ，またはＣｕを主成分とするＣｕ系合金等が好ましく、これらは電磁遮蔽（電磁シールド）性に優れる。
【００２１】
本実施形態では、信号用リード端子５は、接地金属板４の主面方向に沿って半導体パッケージから外側に延びるように設けられているが、接地金属板４の主面に垂直な方向に沿って外側、例えば下側に延びるように設けても良い。その場合、接地用リード端子６も、接地金属板４の主面に垂直な方向に沿って信号用リード端子５に略平行に設けることができる。また、接地用リード端子６は信号用リード端子５の両側に隣接して略平行に設けられているが、信号用リード端子５の片側にのみ接地用リード端子６を設けることもできる。但し、信号用リード端子５の両側に接地用リード端子６を設けた方が好ましく、信号の損失が小さく伝送特性が良好となる。
【００２２】
本発明の信号用メタライズ層７，１２、およびメタライズ層９，１０，１１，１３は、公知のＷ，Ｍｏ−Ｍｎ，Ｐｄ，Ｐｔ，Ｔｉ，Ａｕ等の金属または合金の粒子を含有する金属ペーストを塗布し焼成する、またはスパッタリング法によって被着形成される。Ｍｏ−Ｍｎペーストを塗布焼成したものの場合、Ｎｉメッキを施し、Ａｇ−Ｃｕ共晶合金ロウ材により他の部材と接合するか、またはＮｉメッキ，Ａｕメッキを施し、Ａｕ−Ｓｎ合金ロウ材により他の部材と接合する。また、Ｔｉ層，Ｐｔ層，Ａｕ層の３層をスパッタリング法により成膜したものの場合、Ａｕ−Ｓｎ合金ロウ材により他の部材と接合する。
【００２３】
貫通導体８はスルーホール，ビアホール等であり、端子部材１の所定の箇所に貫通孔を形成し、その貫通孔の内面に上記メタライズ層と同様に金属ペーストを塗布し焼成するか、または金属メッキ層を形成することによって、スルーホールが作製される。また、ビアホールとする場合、前記貫通孔の内部に金属ペーストを充填して焼成する、または貫通孔の内部に金属ペーストを充填焼成後さらに溶融金属を充填させるといった方法により形成し得る。
【００２４】
本発明の第二の実施形態として、図４に示すような構成とし得る。この第二の実施形態では、図１の金属基板２がない代わりに、内側に半導体素子を収容するとともに側部を貫通する２つの切欠部１４，１４を有する金属枠体３ａを設けたものである。また、金属枠体３ａの切欠部１４と同じ断面積を有する端子部材１が、切欠部１４，１４に嵌着されており、さらに金属枠体３ａの下面に端子部材１，１の信号用リード端子５をそれぞれ切欠部１４側で取り囲むように接合されるとともに、信号用リード端子５に隣接して略平行に配設される接地用リード端子６を有し、かつその上面の中央部に半導体素子の搭載部４ｂを設けた金属基板４ａを具備する構成であり、他の構成は図１のものと同様である。この第二の実施形態によると、図１の金属基板２が不要となり、構成が簡易化されて低コストに製造可能となり、また金属枠体３ａで囲まれた空間内に半導体素子を収納することができるので、全体が低背化されるものである。
【００２５】
この第二の実施形態において、端子部材１の切欠部１４に嵌着される部分は、切欠部１４と同じ断面積を有しているが、それ以外の部分は切欠部１４と全く同じ形状、大きさをしている必要はなく、例えば金属枠体３ａから外側に端子部材１の一部が突出していても構わない。
【００２６】
また、図１，図４の実施形態において、切欠部１ａ，切欠部１４はそれぞれ２つあるが、２つに限らず、１つまたは２つ以上設けることができる。
【００２７】
本発明において、信号用リード端子５と接地用リード端子６との間隔を、使用する高周波信号の波長の３２分の１以上とすることが好ましく、波長の３２分の１未満の場合、信号用リード端子５と接地用リード端子６とが容量結合，電磁結合し易くなり、高周波信号の損失が増大する。また、本発明の半導体パッケージは、１０ＧＨｚ以上の高周波帯域で使用するものに適している。
【００２８】
かくして、本発明は、信号経路と接地電位部との間に存在する誘電体が少なくなるように構成することで、信号経路部と接地電位部とが誘電体を介して電磁結合，容量結合し電磁シールド性が劣化するのを抑制して、高周波信号の挿入損失を小さくするとともに高周波信号の伝搬速度を向上させ得る。また、製造時の作業性を向上させて生産性及び製造歩留りが高まるという作用効果も有する。
【００２９】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
【００３０】
【発明の効果】
本発明は、上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成され、上下面にそれぞれ貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の信号用メタライズ層に誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の信号用メタライズ層および信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、信号用リード端子が切欠部から金属基板の外側へ延びるように切欠部に嵌着された端子部材と、金属基板の下面に信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板と、を具備することにより、信号経路部と接地電位部とが誘電体を介して電磁結合、容量結合し電磁シールド性が劣化するのを抑制し、高周波信号の挿入損失を小さくするとともに高周波信号の伝搬速度を向上させ、また製造時の作業性を向上させて生産性及び製造歩留りが高いものとなる。
【００３１】
また本発明は、内側に半導体素子を収容するとともに、側部の下面にその側部を貫通する切欠部を有する金属枠体と、前記切欠部と同じ断面積を有する誘電体基板に、上下面を貫通する貫通導体が形成され、上下面にそれぞれ貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の信号用メタライズ層に誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の信号用メタライズ層および信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、信号用リード端子が切欠部から金属枠体の外側へ延びるように切欠部に嵌着された端子部材と、金属枠体の下面に信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、信号用リード端子に隣接して略平行に配設される接地用リード端子を有し、かつその上面の中央部に半導体素子の搭載部を設けた金属基板と、を具備することにより、上記の電磁シールド性の向上効果に加え、端子部材を設置するための金属板が一枚で済み、さらに簡易で低コスト化された構成となり、また半導体素子を金属枠体で囲まれた空間内に収納することができるため全体が低背化されるという作用効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの上面側の斜視図である。
【図２】本発明の半導体パッケージの下面側の図である。
【図３】本発明の半導体パッケージ用の端子部材を示し、（ａ）は端子部材の上面側の斜視図、（ｂ）は端子部材の下面側の斜視図、（ｃ）は（ａ）のＢ−Ｂ線における断面図である。
【図４】本発明の第二の実施形態による半導体パッケージの上面側の斜視図である。
【図５】従来の半導体パッケージの上面側の斜視図である。
【図６】図５のＡ−Ａ線における断面図である。
【符号の説明】
１：端子部材
２：金属基板
３：金属枠体
３ａ：金属枠体
４：接地金属板
５：信号用リード端子
６：接地用リード端子
７：信号用メタライズ層
８：貫通導体
１２：信号用メタライズ層
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージという）を図５および図６に示す。これらの図において、２１はアルミナセラミックス等の誘電体材料から成り、半導体パッケージの本体を成す誘電体基板、２２は、誘電体基板２１の半導体素子の載置面（上面）と反対側の面（下面）に接合され、スルーホール２４を通して接地用メタライズ層２６に接続された接地用端子、２３は、誘電体基板２１の下面に接合され、スルーホール２５を通して信号用メタライズ層２７に接続された信号用リード端子、２４は接地用のスルーホール、２５は信号用のスルーホールである。
【０００３】
また、２６は、誘電体基板２１の半導体素子の載置面に被着形成された接地用メタライズ層、２７は、半導体素子の入出力用の電極と結線されるボンディングワイヤ等の信号線接続用の信号用メタライズ層、２８は、誘電体基板２１の側端面に被着形成され、接地用端子２２に接続された接地用側面メタライズ層、２９は、誘電体基板２１の他の側端面に被着形成されて電磁シールド用として機能する接地用側面メタライズ層である。
【０００４】
そして、ＩＣ，ＬＳＩ等の半導体素子は、誘電体基板２１の上面中央部の接地用メタライズ層２６上に載置固定され、その入出力用の電極は、フリップチップ接続構造，ボンディングワイヤ等の信号線により信号用メタライズ層２７と接続される。なお、半導体素子が載置された誘電体基板２１上面の周縁部に、蓋体の周縁部を接合して封止する場合もあるがその蓋体については図示していない。
【０００５】
また、他の従来例として、ＲＦ（Radio Frequency ：高周波）信号入出力端子に対応する部分が誘電体で形成された基板と、基板上にマイクロ波集積回路を囲むように設けられ、少なくともＲＦ信号入出力端子に対応する部分が誘電体で形成される蓋体が被せられた壁体とを備えて成るマイクロ波パッケージにおいて、ＲＦ信号入出力端子に壁体の誘電体に対してギャップを設けることにより、ＲＦ信号入出力端子のストリップ線路間の結合容量によりＲＦ信号の伝搬をさせて、抵抗の増大を防止し伝搬損が低減するものが提案されている（従来例１：特開平５−３４０１号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、図５，図６に示した従来例においては、誘電体基板２１に接地用のスルーホール２４を形成した構成となっているため、高周波信号用の半導体パッケージでは、スルーホール２４とスルーホール２５との間に誘電体が存在しており、そのため電磁シールド性が劣化し、高周波信号の誘電体による挿入損失（インサーションロス：insertion loss）が発生していた。
【０００７】
また、外部の高周波信号等の電磁波に対する電磁シールドとして、誘電体基板２１の側端面に接地用側面メタライズ層２９を形成することで、電磁シールド性を強化することは可能だが、この接地用側面メタライズ層２９は誘電体基板２１の側端面に部分的にしか形成できなかった。それは、このような誘電体基板２１は大きな母基板から多数個取りして製造することが多く、その場合キャスタレーション部にのみメタライズ層の被着が可能なためである。さらに、個々の誘電体基板２１を母基板から分割した後に、誘電体基板２１の側端面にメタライズ層用の金属ペーストを印刷塗布することは作業性が悪く、製造工程において手間が掛かり時間的ロスも大きいため、生産性および歩留りの低下を招いていた。
【０００８】
上記従来例１においては、高周波信号がスルーホール間において漏出することにより、アイソレーションおよびインサーションのロスが増大していた。即ち、誘電体端面に高周波信号が漏出し、さらに外部からのノイズが容易に侵入して使用する高周波信号に影響を及ぼして損失を増大させていた。
【０００９】
従って、本発明は上記事情に鑑みて完成されたものであり、その目的は、信号用のスルーホールと接地用のスルーホール間に存在する誘電体による電磁シールド性の劣化を抑制して高周波信号の挿入損失を小さくし、高周波信号の伝搬速度を向上させるとともに、製造時の作業性を向上させて生産性及び製造歩留りを良好なものとすることにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、該金属基板の前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属基板の外側へ延びるように前記切欠部に嵌着された端子部材と、前記金属基板の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板とを具備することを特徴とする。
【００１１】
本発明は、上記構成により、信号経路と接地電位部との間に存在する誘電体が少なくなるように構成することで、信号経路部と接地電位部とが誘電体を介して電磁結合，容量結合し電磁シールド性が劣化するのを抑制して、高周波信号の損失を小さくするとともに高周波信号の伝搬速度を向上させることができる。また、製造時の作業性を向上させて生産性及び製造歩留りを良好なものとするという作用効果も有する。
【００１２】
また本発明の半導体素子収納用パッケージは、内側に半導体素子を収容するとともに、側部の下面にその側部を貫通する切欠部を有する金属枠体と、該金属枠体の前記切欠部と同じ断面積を有する誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属枠体の外側へ延びるように前記切欠部に嵌着された端子部材と、前記金属枠体の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有し、かつその上面の中央部に前記半導体素子の搭載部を設けた金属基板とを具備することを特徴とする。
【００１３】
このような構成により、上記電磁シールド性の向上効果に加え、端子部材を設置するための金属板が一枚で済み、さらに簡易で低コスト化された構成となり、また半導体素子を金属枠体で囲まれた空間内に収納することができるため全体が低背化される。
【００１４】
【発明の実施の形態】
本発明の半導体パッケージＰを図１〜図４に示す。図１は半導体パッケージＰの上面側の斜視図、図２は半導体パッケージＰの下面側の斜視図、図３（ａ）は半導体パッケージＰ用の端子部材の上面側の斜視図、図３（ｂ）は前記端子部材の下面側の斜視図、図３（ｃ）は（ａ）のＢ−Ｂ線における断面図、図４は本発明の他の実施形態による半導体パッケージＰ１の上面側の斜視図である。
【００１５】
図１〜図３において、１は上下面を貫通するスルーホール，ビアホール等の貫通導体８が形成され、かつ該貫通導体８に接続して上下面にそれぞれ形成された信号用メタライズ層７，１２を有する信号入力用の端子部材と信号出力用の端子部材であり、２は、上面の中央部に半導体素子の搭載部２ａを、上面の周縁部に上下を貫通する端子部材１，１嵌着用の２つの切欠部１ａ，１ａを有する金属基板である。また、３は、金属基板２の上面周辺部にロウ材等により接合される蓋体封止用のシールリングとしての金属枠体、４は、金属基板２の下面に端子部材１，１の信号用リード端子５，５を切欠部１ａ，１ａ側で取り囲むように接合されるとともに、信号用リード端子５，５に隣接して略平行に配設される接地用リード端子６を有する接地金属板である。
【００１６】
また、５は、端子部材１，１の各々の下面側の信号用メタライズ層１２に接合され、切欠部１ａ，１ａと略同じ大きさの端子部材１，１用の誘電体基板の外側に延びる信号用リード端子、６は、各信号用リード端子５，５の両側に隣接して略平行に形成された接地用リード端子、７は、貫通導体８に接続して端子部材１上面に形成された信号用メタライズ層、８は、スルーホール，ビアホール等の貫通導体、１３は、金属基板２の側面全体に被着され金属枠体３を金属基板２に接合させるためのメタライズ層である。なお、金属基板２の上面の中央部に半導体素子を載置させた後、金属枠体３上面に蓋体の周縁部を接合して封止するが、その蓋体については図示していない。
【００１７】
本発明において、端子部材１，１はアルミナ（Ａｌ2 Ｏ3 ）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス，ムライト（３Ａｌ2 Ｏ3 ・２ＳｉＯ2 ）セラミックス，炭化珪素（ＳｉＣ）セラミックス，フォルステライト（２ＭｇＯ・ＳｉＯ2 ）セラミックス，ジルコニア（ＺｒＯ2 ）セラミックス，ステアタイト（３ＭｇＯ・４ＳｉＯ2 ・Ｈ2 Ｏ）セラミックス，コーディエライト（２ＭｇＯ・２Ａｌ2 Ｏ3 ・５ＳｉＯ2 ）セラミックス，ベリリア（ＢｅＯ）セラミックス，石英，ガラス，ガラスセラミックス等の誘電体基板から成るのが良く、これらは高周波信号の誘電体損失（ｔａｎδ）が小さい。端子部材１，１は、金属基板２にそれらの相補形状に形成された切欠部１ａに嵌合され、金属ロウ材等により接合される。
【００１８】
また、図３（ａ）に示すように、端子部材１は、その上面の信号用リード端子５側の辺縁部に金属枠体３と接合させるためのメタライズ層９が被着され、その上面中央部には、上下面を貫通する貫通導体８と貫通導体８に接続して形成された信号用メタライズ層７を有する。端子部材１の信号用リード端子５側の側面に隣接する両側面には、金属基板２と接合させるためのメタライズ層１０が被着される。また、同図（ｂ），（ｃ）に示すように、端子部材１の下面には、中心部より信号用リード端子５側の端部へ延びるように形成され信号用リード端子５に接続される信号用メタライズ層１２と、信号用メタライズ層１２の周囲から周縁部にかけて形成されるメタライズ層１１とが被着されており、端子部材１の下面の中央部において信号用メタライズ層１２が貫通導体８に接続される。
【００１９】
この端子部材１は、図３の如く直方体状とされているが、直方体状に限らず円柱状，三角柱状等の多角柱状，錐状台形状等種々の形状とし得る。即ち、金属基板２の上下面で露出する面を有する形状であれば良い。
【００２０】
金属基板２，接地金属板４および金属枠体３の材料は、銅（Ｃｕ）−タングステン（Ｗ）合金，ＳＵＳ（ステンレス），鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金（コバール），鉄（Ｆｅ）−ニッケル（Ｎｉ）合金，その他Ｃｕ−Ｍｏ，Ｃｕ，Ｎｉ，Ｍｏ，Ｆｅ，またはＣｕを主成分とするＣｕ系合金等が好ましく、これらは電磁遮蔽（電磁シールド）性に優れる。
【００２１】
本実施形態では、信号用リード端子５は、接地金属板４の主面方向に沿って半導体パッケージから外側に延びるように設けられているが、接地金属板４の主面に垂直な方向に沿って外側、例えば下側に延びるように設けても良い。その場合、接地用リード端子６も、接地金属板４の主面に垂直な方向に沿って信号用リード端子５に略平行に設けることができる。また、接地用リード端子６は信号用リード端子５の両側に隣接して略平行に設けられているが、信号用リード端子５の片側にのみ接地用リード端子６を設けることもできる。但し、信号用リード端子５の両側に接地用リード端子６を設けた方が好ましく、信号の損失が小さく伝送特性が良好となる。
【００２２】
本発明の信号用メタライズ層７，１２、およびメタライズ層９，１０，１１，１３は、公知のＷ，Ｍｏ−Ｍｎ，Ｐｄ，Ｐｔ，Ｔｉ，Ａｕ等の金属または合金の粒子を含有する金属ペーストを塗布し焼成する、またはスパッタリング法によって被着形成される。Ｍｏ−Ｍｎペーストを塗布焼成したものの場合、Ｎｉメッキを施し、Ａｇ−Ｃｕ共晶合金ロウ材により他の部材と接合するか、またはＮｉメッキ，Ａｕメッキを施し、Ａｕ−Ｓｎ合金ロウ材により他の部材と接合する。また、Ｔｉ層，Ｐｔ層，Ａｕ層の３層をスパッタリング法により成膜したものの場合、Ａｕ−Ｓｎ合金ロウ材により他の部材と接合する。
【００２３】
貫通導体８はスルーホール，ビアホール等であり、端子部材１の所定の箇所に貫通孔を形成し、その貫通孔の内面に上記メタライズ層と同様に金属ペーストを塗布し焼成するか、または金属メッキ層を形成することによって、スルーホールが作製される。また、ビアホールとする場合、前記貫通孔の内部に金属ペーストを充填して焼成する、または貫通孔の内部に金属ペーストを充填焼成後さらに溶融金属を充填させるといった方法により形成し得る。
【００２４】
本発明の第二の実施形態として、図４に示すような構成とし得る。この第二の実施形態では、図１の金属基板２がない代わりに、内側に半導体素子を収容するとともに側部を貫通する２つの切欠部１４，１４を有する金属枠体３ａを設けたものである。また、金属枠体３ａの切欠部１４と同じ断面積を有する端子部材１が、切欠部１４，１４に嵌着されており、さらに金属枠体３ａの下面に端子部材１，１の信号用リード端子５をそれぞれ切欠部１４側で取り囲むように接合されるとともに、信号用リード端子５に隣接して略平行に配設される接地用リード端子６を有し、かつその上面の中央部に半導体素子の搭載部４ｂを設けた金属基板４ａを具備する構成であり、他の構成は図１のものと同様である。この第二の実施形態によると、図１の金属基板２が不要となり、構成が簡易化されて低コストに製造可能となり、また金属枠体３ａで囲まれた空間内に半導体素子を収納することができるので、全体が低背化されるものである。
【００２５】
この第二の実施形態において、端子部材１の切欠部１４に嵌着される部分は、切欠部１４と同じ断面積を有しているが、それ以外の部分は切欠部１４と全く同じ形状、大きさをしている必要はなく、例えば金属枠体３ａから外側に端子部材１の一部が突出していても構わない。
【００２６】
また、図１，図４の実施形態において、切欠部１ａ，切欠部１４はそれぞれ２つあるが、２つに限らず、１つまたは２つ以上設けることができる。
【００２７】
本発明において、信号用リード端子５と接地用リード端子６との間隔を、使用する高周波信号の波長の３２分の１以上とすることが好ましく、波長の３２分の１未満の場合、信号用リード端子５と接地用リード端子６とが容量結合，電磁結合し易くなり、高周波信号の損失が増大する。また、本発明の半導体パッケージは、１０ＧＨｚ以上の高周波帯域で使用するものに適している。
【００２８】
かくして、本発明は、信号経路と接地電位部との間に存在する誘電体が少なくなるように構成することで、信号経路部と接地電位部とが誘電体を介して電磁結合，容量結合し電磁シールド性が劣化するのを抑制して、高周波信号の挿入損失を小さくするとともに高周波信号の伝搬速度を向上させ得る。また、製造時の作業性を向上させて生産性及び製造歩留りが高まるという作用効果も有する。
【００２９】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。
【００３０】
【発明の効果】
本発明は、上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成され、上下面にそれぞれ貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の信号用メタライズ層に誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の信号用メタライズ層および信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、信号用リード端子が切欠部から金属基板の外側へ延びるように切欠部に嵌着された端子部材と、金属基板の下面に信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板と、を具備することにより、信号経路部と接地電位部とが誘電体を介して電磁結合、容量結合し電磁シールド性が劣化するのを抑制し、高周波信号の挿入損失を小さくするとともに高周波信号の伝搬速度を向上させ、また製造時の作業性を向上させて生産性及び製造歩留りが高いものとなる。
【００３１】
また本発明は、内側に半導体素子を収容するとともに、側部の下面にその側部を貫通する切欠部を有する金属枠体と、前記切欠部と同じ断面積を有する誘電体基板に、上下面を貫通する貫通導体が形成され、上下面にそれぞれ貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の信号用メタライズ層に誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の信号用メタライズ層および信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、信号用リード端子が切欠部から金属枠体の外側へ延びるように切欠部に嵌着された端子部材と、金属枠体の下面に信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、信号用リード端子に隣接して略平行に配設される接地用リード端子を有し、かつその上面の中央部に半導体素子の搭載部を設けた金属基板と、を具備することにより、上記の電磁シールド性の向上効果に加え、端子部材を設置するための金属板が一枚で済み、さらに簡易で低コスト化された構成となり、また半導体素子を金属枠体で囲まれた空間内に収納することができるため全体が低背化されるという作用効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの上面側の斜視図である。
【図２】本発明の半導体パッケージの下面側の図である。
【図３】本発明の半導体パッケージ用の端子部材を示し、（ａ）は端子部材の上面側の斜視図、（ｂ）は端子部材の下面側の斜視図、（ｃ）は（ａ）のＢ−Ｂ線における断面図である。
【図４】本発明の第二の実施形態による半導体パッケージの上面側の斜視図である。
【図５】従来の半導体パッケージの上面側の斜視図である。
【図６】図５のＡ−Ａ線における断面図である。
【符号の説明】
１：端子部材
２：金属基板
３：金属枠体
３ａ：金属枠体
４：接地金属板
５：信号用リード端子
６：接地用リード端子
７：信号用メタライズ層
８：貫通導体
１２：信号用メタライズ層
Claims (2)
- 上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、
該金属基板の前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属基板の外側へ延びるように前記切欠部に嵌着された端子部材と、
前記金属基板の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板とを具備することを特徴とする半導体素子収納用パッケージ。 - 内側に半導体素子を収容するとともに、側部の下面にその側部を貫通する切欠部を有する金属枠体と、
該金属枠体の前記切欠部と同じ断面積を有する誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されるとともに、下面側の前記信号用メタライズ層および前記信号用リード端子の周囲から周縁部にかけてメタライズ層が被着され、さらに前記信号用リード端子が外側に延びる側の側面に隣接する両側面にメタライズ層が被着されて成り、前記信号用リード端子が前記切欠部から前記金属枠体の外側へ延びるように前記切欠部に嵌着された端子部材と、
前記金属枠体の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有し、かつその上面の中央部に前記半導体素子の搭載部を設けた金属基板とを具備することを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689099A JP3673435B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689099A JP3673435B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102473A JP2001102473A (ja) | 2001-04-13 |
| JP3673435B2 true JP3673435B2 (ja) | 2005-07-20 |
Family
ID=17575834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27689099A Expired - Fee Related JP3673435B2 (ja) | 1999-09-29 | 1999-09-29 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673435B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761713B2 (ja) * | 2004-01-28 | 2011-08-31 | 京セラ株式会社 | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
-
1999
- 1999-09-29 JP JP27689099A patent/JP3673435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102473A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839717A (en) | Ceramic package for high frequency semiconductor devices | |
| JPH0846073A (ja) | 半導体装置 | |
| JPH04336702A (ja) | パッケージ | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2009010149A (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP2001189417A (ja) | 半導体モジュールパッケージ | |
| JP3673435B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728322B2 (ja) | 半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JP3398315B2 (ja) | 高周波素子収納用パッケージ | |
| JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2005285872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH11340370A (ja) | 高周波用モジュール | |
| JP2004048617A (ja) | 高周波用伝送線路基板 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4127390B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |