JP3728046B2 - 極性反転検出回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、テレメータ等のベル信号無鳴動端末であるノーリンギング端末において、起動及び復旧を示すために交換機より通信回線を通し送られてくる極性反転情報を検出する極性反転検出回路に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば次の文献に示されるものがあった。
文献；特開平６−２３７３０７号公報
【０００３】
図２は、従来の極性反転検出回路の回路図である。
【０００４】
この極性反転検出回路は、一対の通信回線Ｌ１，Ｌ２に接続された整流回路１を備えている。通信回線Ｌ１には、さらに、直列のダイオード群２と該ダイオード群２に並列のツェナーダイオード３と、エミッタ抵抗４と、該抵抗４とダイオード群２の出力端子間にダーリントン接続された２個のトランジスタ５，６と、該トランジスタ５，６の出力側であるトランジスタ６のコレクタに直列接続されたダイオード７及び抵抗８とを有した極性反転検出増幅回路９が、接続されている。通信回線Ｌ２には、極性反転検出増幅回路９と同じ構成の極性反転検出増幅回路１０が接続されている。極性反転検出増幅回路９中のダイオード群２の出力端子と極性反転検出増幅回路１０中のダイオード群２の出力端子との間には、ツェナーダイオード１１と抵抗１２とキャパシタ１３と抵抗１４とツェナーダイオード１５とが、この順に直列接続されている。
【０００５】
整流回路１の正極性出力端子１ａと負極性出力端子１ｂの間には、該整流回路１の出力信号を電源として動作する２つの保持回路１６，１７が、並列に接続されている。各保持回路１６，１７と負極性出力端子１ｂの間には、それら保持回路１６，１７の保持動作を停止するリセット回路１８，１９が接続されている。
【０００６】
図示しない電話局は、ノーリンギング端末に対する起動信号及び復旧信号として、通信回線Ｌ１，Ｌ２の極性を反転する。各通信回線Ｌ１，Ｌ２の極性反転の開始により、該通信回線Ｌ１，Ｌ２間の電圧が変化すると、ツェナーダイオード１１又は１５がそれを検出して導通状態になり、キャパシタ１３の充放電で極性反転検出トリガ電流が流れる。極性反転検出増幅回路９または極性反転検出増幅回路１０中のダイオード群２とツェナーダイオード１１，１５、抵抗１２，１４を介したトリガ電流を、極性反転検出増幅回路９又は極性反転検出増幅回路１０が増幅する。極性反転検出増幅回路９又は極性反転検出増幅回路１０の出力する増幅されたトリガ電流をトリガとし、保持回路１６または保持回路１７は、極性反転情報を保持すると共に、外付け部品の例えばフォトカプラ等を用いて、該極性反転情報を外部制御機器に出力する。極性反転情報の保持の必要がなくなった時点で、外部制御機器より、リセット信号がリセット回路１８，１９に与えられ、保持回路１６及び１７の保存情報はクリアされる。これにより、待機の状態に戻る。
【０００７】
このようにして、通信回線Ｌ１，Ｌ２における極性反転情報が得られるので、従来のノーリンギング着信検出回路では、例えば図２のような極性反転検出回路を用いて転極を検出し、外部機器で、その後に与えられるベル信号の有無を判定することで、ノーリンギング通信の着信を判定していた。
【０００８】
一方、従来のベル信号検出回路は、例えば、図２中のツェナーダイオード１１，１５と抵抗１２，１４とキャパシタ１３と極性反転検出増幅回路９，１０とで生成される起動又は復旧を示す２種類の転極情報を、ＯＲ回路で合成することで、ヒゲパルス列を求めている。そして、ヒゲパルス列からベル信号の検出を行っている。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の極性反転検出回路では、次の（１）〜（６）のような課題があった。
【００１０】
（１） トリガ電流を生成するために充放電（微分動作）を行うキャパシタ１３には、数百ｎＦオーダーの容量が必要であり、極性反転検出回路をモノリシックＩＣ化することが不可能である。
（２） トリガ電流のレベルは、極性反転の速度、つまりｄＶ／ｄｔの影響を受ける、高ｄＶ／ｄｔの場合を適切レベルとすると、低ｄＶ／ｄｔの時には不確実動作となるし、低ｄＶ／ｄｔに合わせれば耐雑音特性が悪化する。
（３） 待機時において、通信回線Ｌ１，Ｌ２間の電位差が増大する方向に雑音が重畳すると、常にトリガ電流が発生するので、保持回路１６，１７が誤動作することも考えられる。この場合、誤動作か否かの判断をして待機の状態に戻すには、一定の時間が必要となるため、その分、通信チャンスを失うことになる。
【００１１】
（４） 発生するトリガ電流の大きさは、極性反転の速度で変化する。そして、保持回路１６，１７のオン電流値とＯＮ／ＯＦＦスレッショルド電流値は、温度により変動する。これら、トリガ電流値、オン電流値、ＯＮ／ＯＦＦスレッショルド電流値の３つの電流値が、別な要因で変動するので、誤動作防止上それぞれの電流値間に大きなマージンを取る必要があり、微少電流化（省電力化）が困難であった。
（５） 保持回路１６，１７を備えた２個の独立保持回路方式であり、両回路１６，１７が同時にオンするという誤動作の可能性もある。
（６） ２つの独立保持回路方式であるので、２つのフォトカプラが必要であり、前述のキャパシタ１３と合わせると外付け部品が多くなるという課題があった。
【００１２】
【課題を解決するための手段】
前記課題を解決するために、請求項１に係る発明の極性反転検出回路は、整流回路と、第１、第２のエッジ検出回路と、論理和回路（以下、ＯＲ回路という）と、保持回路とを備えている。
【００１３】
前記整流回路は、起動信号及び復旧信号である極性反転の情報が送られてくる一対の第１及び第２の通信回線に接続され、前記第１及び第２の通信回線に流れる電流を整流して正極性出力端子及び負極性出力端子から一定の極性の電位差を出力する回路である。前記第１のエッジ検出回路は、前記第１の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第１の通信回線の電位に対して設定された第１の閾値電位Ｖｏｎ（但し、Ｖｐ＞Ｖｏｎ＞０、Ｖｐ；第１、第２の通信回線の待機時における負極性出力端子と第１、第２の通信回線との間の電位差）及び第２の閾値電位Ｖｏｆｆ（但し、Ｖｐ＞Ｖｏｆｆ＞Ｖｏｎ＞０）を有し、前記極性反転に伴い前記第１の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第１のエッジ検出トリガ電流を出力し、前記第１の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第１のエッジ検出トリガ電流の出力を停止する回路である。
【００１４】
前記第２のエッジ検出回路は、前記第２の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第２の通信回線の電位に対して設定さ れた前記第１の閾値電位Ｖｏｎ及び前記第２の閾値電位Ｖｏｆｆを有し、前記極性反転に伴い前記第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第２のエッジ検出トリガ電流を出力し、前記第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第２のエッジ検出トリガ電流の出力を停止する回路である。前記ＯＲ回路は、前記第１及び第２のエッジ検出回路の出力端子に接続され、前記第１及び第２のエッジ検出トリガ電流の論理和を求めて論理和信号を出力する回路である。前記保持回路は、前記ＯＲ回路の出力端子に接続されると共に、前記正極性出力端子と前記負極性出力端子との間に接続されて前記整流回路の出力を電源として動作し、前記論理和信号により立ち上がり、前記極性反転後に与えられるリセット信号により立ち下がるパルス状の極性反転情報検出信号を出力する回路である。
【００１５】
そして、前記各エッジ検出回路は、前記第１又は第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えるとブレークダウンする第１の定電圧素子と、前記第１又は第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えるとブレークダウンする第２の定電圧素子と、前記第２の定電圧素子のブレークダウンにより動作する帰還ループ回路と、前記第１の定電圧素子のブレークダウンにより動作して前記一定の第１又は第２のエッジ検出トリガ電流を流し、前記帰還ループ回路の動作により前記一定の第１又は第２のエッジ検出トリガ電流の流れを停止する定電流ループ回路とを有している。
【００１６】
請求項２に係る発明の極性反転検出回路は、請求項１に記載された回路と同様の整流回路、及び第１、第２のエッジ検出回路と、請求項１に記載された回路と異なる保持回路とを備えている。
【００１７】
請求項２の前記保持回路は、前記第１及び第２のエッジ検出回路の出力端子に接続されると共に、前記正極性出力端子と前記負極性出力端子との間に接続されて前記整流回路の出力を電源として動作し、前記第１及び第２のエッジ検出トリガ電流の論理和から求めた論理和信号に応答して立ち上がり、前記極性反転後に与えられるリセット信号により立ち下がるパルス状の第１の極性反転情報検出信号を出力し、かつ、前記第１のエッジ検出トリガ電流に応答して前記第１の極性反転情報検出信号中から該第１のエッジ検出トリガ電流に対応するパルス状の第２の極性反転情報検出信号を取り出すと共に、前記第２のエッジ検出トリガ電流に応答して前記第１の極性反転情報検出信号中から該第２のエッジ検出トリガ電流に対応するパルス状の第３の極性反転情報検出信号を取り出す回路である。
【００１８】
請求項３に係る発明は、請求項１又は２の極性反転検出回路において、前記第１、第２の通信回線の待機時における前記負極性出力端子と該第１、第２の通信回線との間の雑音電圧をＶｎとしたときに、（Ｖｐ−Ｖｏｆｆ）＞Ｖｎとなるように前記第２の閾値電位Ｖｏｆｆを設定している。
【００１９】
請求項４に係る発明は、請求項１〜３のいずれか１項の極性反転検出回路において、前記定電流ループ回路と、前記帰還ループ回路とが、次のような構成になっている。
【００２０】
前記定電流ループ回路は、第１の線形電流ミラー回路と、第１の非線形電流アンプとを備えている。前記第１の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第１の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ増幅回路である。
【００２１】
そして、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された設定電流値以下ではループ電流利得が１以上で、該設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子との間を電流経路として、前記負極性出力端子と前記第１又は第２の通信回線との間の電圧の印加により前記設定電流に比例した定電流を流すようになっている。
【００２２】
前記帰還ループ回路は、第２の線形電流ミラー回路と、第２の非線形電流アンプとを備えている。前記第２の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第２の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ増幅回路である。
【００２３】
そして、前記第２の線形電流ミラー回路の入力端子が前記第１の線形電流ミラー回路のコモン端子に接続され、前記第２の線形電流ミラー回路の出力端子が前記第２の非線形電流アンプの入力端子に接続され、前記第２の非線形電流アンプの出力端子が前記第１の非線形電流アンプの入力端子又は前記第１の線形電流ミラー回路の出力端子に接続され、かつ前記第１の非線形電流アンプのコモン端子と前記第２の非線形電流アンプのコモン端子が接続され、前記定電流ループ回路を含む全体のループ電流増幅率を１未満として全回路に流れる電流を短時間内で減じてゼロにする構成になっている。
【００２４】
請求項５に係る発明では、請求項１又は３の極性反転検出回路において、前記保持回路は、定電流オン、オフ形スイッチ回路と、第１、第２の出力用電流ミラー回路とを備えている。前記定電流オン、オフ形スイッチ回路は、前記論理和信号をセット入力端子から入力することでオン状態となって電流経路流入端子と電流経路流出端子との間に定電流を流し、前記リセット信号をリセット入力端子から入力することでオフ状態となって前記電流経路流入端子と前記電流経路流出端子との間の前記定電流をオフする回路である。前記第１の出力用電流ミラー回路は、前記定電流オン、オフ形スイッチ回路によってオン、オフして出力される前記定電流を出力用流出電流に変換して前記極性反転情報検出信号を出力する回路である。前記第２の出力用電流ミラー回路は、前記定電流を出力用流入電流に変換して前記極性反転情報検出信号を出力する回路である。
【００２５】
そして、前記定電流オン、オフ形スイッチ回路、及び前記第１、第２の出力用電流ミラー回路は、前記整流回路の前記正極性出力端子と前記負極性出力端子との間に直列に接続されている。
請求項６に係る発明では、請求項５の極性反転検出回路において、前記定電流オン、オフ形スイッチ回路は、定電流ループ回路と、スイッチループ回路とを備えている。
【００２６】
前記定電流オン、オフ形スイッチ回路は、第１の線形電流ミラー回路と、第１の非線形電流アンプとを備えている。前記第１の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第１の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少 する特性を持つ増幅回路である。
【００２７】
そして、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ電流利得が１以上で、該第１の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子とを電流経路として、前記正極性出力端子及び前記負極性出力端子間の電圧の印加で前記第１の設定電流に比例した定電流を流すようになっている。
【００２８】
前記スイッチループ回路は、第２の線形電流ミラー回路と、第２の非線形電流アンプとを備えている。前記第２の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第２の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ増幅回路である。
【００２９】
そして、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子が接続され、前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１未満で、該第２の設定電流値以上ではループ電流利得が１以上であるループ電流増幅を行い、前記第２の非線形電流アンプのコモン端子と前記第２の線形電流ミラー回路のコモン端子とをオン、オフするスイッチ端子間とし、前記第２の非線形電流アンプと前記第２の線形電流ミラー回路の接続点の何れかをオン、オフ制御入力端子として、そこに流れる電流の前記第２の設定電流値をオン、オフ制御スレッショルド電流とする構成になっている。
【００３０】
さらに、前記第１の設定電流値は、前記第２の設定電流値よりも大きな値に設定され、前記スイッチループ回路は、前記定電流ループ回路内の前記第１の非線形電流アンプと前記第１の線形電流ミラー回路の互いの前記入力端子と前記出力端子との接続点の何れか一方に挿入され、前記定電流ループ回路のコモン端子間がオン、オフする定電流流路を構成し、前記スイッチループ回路のオン制御入力端子が全体のオン制御入力端子となり、前記第１及び第２の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのいずれかの入力端子が全体のオフ制御入力端子となる構成になっている。
【００３１】
請求項７に係る発明では、請求項５の極性反転検出回路において、前記定電流オン、オフ形スイッチ回路は、スイッチループ回路と、定電流ループ回路とを備えている。
【００３２】
前記スイッチループ回路は、第１の線形電流ミラー回路と、第１の非線形電流アンプとを備えている。前記第１の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第１の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ増幅回路である。
【００３３】
そして、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出 力端子が接続され、前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ電流利得が１未満で、該第１の設定電流値以上ではループ電流利得が１以上であるループ電流増幅を行い、前記第１の非線形電流アンプのコモン端子と前記第１の線形電流ミラー回路のコモン端子とをオン、オフするスイッチ端子間とし、前記第１の非線形電流アンプと前記第１の線形電流ミラー回路の接続点の何れかをオン、オフ制御入力端子として、そこに流れる電流の前記第１の設定電流値をオン、オフ制御スレッショルド電流値とする構成になっている。
【００３４】
前記定電流ループ回路は、第２の線形電流ミラー回路と、第２の非線形電流アンプとを備えている。前記第２の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第２の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ増幅回路である。
【００３５】
そして、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子とが接続され、かつ前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１以上で、該第２の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第２の線形電流ミラー回路のコモン端子と前記第２の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第２の設定電流に比例した定電流を流す構成になっている。
【００３６】
さらに、前記第１の設定電流値は、前記第２の設定電流値よりも小さな値に設定され、前記定電流ループ回路は、前記スイッチループ回路内の前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子との接続点に挿入され、前記スイッチループ回路のコモン端子間がオン、オフする定電流流路を形成し、前記定電流ループ回路内の前記第２の非線形電流アンプと前記第２の線形ミラー回路の接続点のいずれかが、全体のオン制御入力端子となり、前記第１及び第２の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのいずれかの入力端子が全体のオフ制御入力端子となる構成になっている。
【００３７】
請求項８に係る発明では、請求項５の極性反転検出回路において、前記定電流オン、オフ形スイッチ回路は、第１及び第２の定電流ループ回路を備えている。
【００３８】
前記第１の定電流ループ回路は、第１の線形電流ミラー回路と、第１の非線形電流アンプとを備えている。前記第１の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第１の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ増幅回路である。
【００３９】
そして、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ 電流利得が１以上で、該第１の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅を行い、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第１の設定電流に比例した定電流を流す構成になっている。
【００４０】
前記第２の定電流ループ回路は、第２の線形電流ミラー回路と、第２の非線形電流アンプとを備えている。前記第２の線形電流ミラー回路は、電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う回路である。前記第２の非線形電流アンプは、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ増幅回路である。
【００４１】
そして、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子とが接続され、かつ前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１以上で、該第２の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第２の線形電流ミラー回路のコモン端子と前記第２の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第２の設定電流に比例した定電流を流す構成になっている。
【００４２】
さらに、前記第２の定電流ループ回路内の前記第２の線形電流ミラー回路のコモン端子は、前記第１の定電流ループ回路内の前記第１の線形電流ミラー回路の入力端子と前記第１の非線形電流アンプの出力端子との間を開いて前記第１の線形電流ミラー回路の入力端子に接続され、前記第１の非線形電流アンプの出力端子は、前記第２の定電流ループ回路内の前記第２の非線形電流アンプの入力端子及び前記第２の線形電流ミラー回路の出力端子に接続され、かつ、前記第１の非線形電流アンプのコモン端子は、前記第２の非線形電流アンプのコモン端子に接続された構成になっている。その上、前記第２の設定電流値は、前記第１の設定電流値よりも十分大きな値に設定され、前記第２の非線形電流アンプの入力端子又は前記第２の線形電流ミラー回路の入力端子が、全体のオン、オフ制御端子を構成し、前記第１の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのコモン端子間が、オン、オフして流れる前記定電流の電流流路となる構成になっている。
【００４３】
請求項９に係る発明では、請求項２又は３の極性反転検出回路において、前記保持回路は、インタフェイス回路と、定電流オン、オフ形スイッチ回路と、電流切替形スイッチ回路と、出力部とを備えている。
【００４４】
前記インタフェイス回路は、前記第１及び第２のエッジ検出トリガ電流を入力し、前記第１及び第２のエッジ検出トリガ電流の論理和を求めて前記論理和信号を出力すると共に、前記第１及び第２のエッジ検出トリガ電流にそれぞれ対応する第１及び第２のエッジ検出トリガ電流パルスを出力する回路である。前記定電流オン、オフ形スイッチ回路は、前記論理和信号によりオン状態となって定電流を流し、前記リセット信号によりオフ状態となって前記定電流をオフする回路である。
【００４５】
前記電流切替形スイッチ回路は、前記第１及び第２のエッジ検出トリガ電流パルスに基づき、前記定電流オン、オフ形スイッチ回路から供給される前記定電流の流路を第１の流路と第２の流路に切り替える回路である。さらに、前記出力部は、前記定電流オン、オフ形スイッチ回路によりオン、オフされる前記定電流に基づいて前記第１の極性反転情報検出信号を出力し、前記第１の流路に流れる電流に基づいて前記第２の極性反転情報検出信 号を出力し、前記第２の流路に流れる電流に基づいて前記第３の極性反転情報検出信号を出力するものである。
【００４６】
【発明の実施の形態】
（第１の実施形態）
【００４７】
図１は、本発明（請求項１）の第１の実施形態を示す極性反転検出回路の回路図である。
【００４８】
この極性反転検出回路はノーリンギング端末、あるいは必要に応じて他の通信端末等に設けられ、一対の第１、第２の通信回線Ｌ１，Ｌ２を介して、局から送られる起動信号及び復旧信号である極性反転情報を検出するものであり、通信回線Ｌ１，Ｌ２間に接続された全波整流回路２０と、該整流回路２０の負極性出力端子（−）と通信回線Ｌ１との間に接続された第１のエッジ検出回路３０Ａと、該整流回路２０の負極性出力端子（−）と通信回線Ｌ２との間に接続された第２のエッジ検出回路３０Ｂとを備えている。各エッジ検出回路３０Ａ，３０Ｂの出力側は、検出信号形成部であるＯＲ回路４０の各入力端子にそれぞれ接続されている。
【００４９】
ＯＲ回路４０は例えばワイヤードＯＲであり、エッジ検出回路３０Ａ，３０Ｂの出力信号を合成（即ち、論理和）する構成である。整流回路２０の正極性出力端子と負極性出力端子との間には、さらに、定電流オン、オフ形保持回路（以下、定電流ON/OFF形保持回路という）５０が接続されている。定電流ON/OFF形保持回路５０はセット入力端子Ｓとリセット入力端子Ｒを有し、ＯＲ回路４０の出力信号がそのセット入力端子Ｓに、外部制御機器からのリセット信号がリセット入力端子Ｒにそれぞれ与えられるようになっている。定電流ON/OFF形保持回路５０から、極性反転の検出結果が出力される構成である。
【００５０】
以下に、図１の極性反転検出回路の各部の構成及び機能［Ｉ］と動作［II］とを、分けて説明し、［III]で図１の極性反転検出回路の効果を説明する。
【００５１】
［Ｉ］ 図１の極性反転検出回路の各部の構成及び機能
【００５２】
図１の極性反転検出回路中の整流回路２０の構成と機能を［Ｉ］（１）で説明し、エッジ検出回路３０Ａ，３０Ｂの構成と機能を［Ｉ］（２）で説明し、定電流ON/OFF形保持回路５０の構成と機能を［Ｉ］（３）で説明する。
【００５３】
［Ｉ］（１） 整流回路２０
【００５４】
整流回路２０は、通信回線Ｌ１，Ｌ２に流れる電流を全波整流して一定の極性の電圧を出力するものであり、例えば、半導体整流素子のダイオードをブリッジの４辺にそれぞれ組込んで構成されている。ブリッジの対向する２コーナーが、通信回線Ｌ１，Ｌ２にそれぞれ接続され、ブリッジの他の対向する２コーナーが、正極性出力端子（＋）と負極性出力端子（−）になっている。
【００５５】
［Ｉ］（２） エッジ検出回路３０Ａ，３０Ｂ
【００５６】
第１、第２のエッジ検出回路３０Ａ，３０Ｂは、通信回線Ｌ１，Ｌ２を介した復旧信号又は起動信号の極性反転エッジを検出し、パルス状の第１、第２のエッジ検出トリガ電流を出力するものである。以下の［Ｉ］（２）（ｉ）〜［Ｉ］（２）（iii)でエッジ検出回路３０Ａ，３０Ｂの詳細を説明する。
【００５７】
［Ｉ］（２）（ｉ） エッジ検出回路３０Ａ，３０Ｂの要素
【００５８】
図３（請求項１、２）は、図１中のエッジ検出回路３０Ａ，３０Ｂの要素を示すブロック図である。
【００５９】
２個のエッジ検出回路３０Ａ，３０Ｂは、同等の構成であり、電圧を印加すると定電流ｉ_onが流れる定電流ループ回路（以下、単に定電流ループという）３１と、該電流ループ３１内に接続されて定電流ループ３１の電流ループ増幅動作を制限するか、又は、定電流ループ３１の電流経路に直列に接続されて該定電流ループ３１の印加電圧の値を制限するかのどちらかにより、その印加電圧が第１の閾値電位Ｖ on （以下、単に電圧Ｖ on という）以下では定電流ループ３１に電流ｉ_onを流させない第１の定電圧素子３２と、該定電流ループ３１にフィードバック回路として作用し、その定電流ループ３１を含む全回路のループ電流増幅率を１未満とさせ、全回路の電流をゼロにさせる帰還ループ回路（以下、単に帰還ループという）３３と、帰還ループ３３内に接続され、印加電圧が第２の閾値電位Ｖ off （以下、単に電圧Ｖ off という） 以下では帰還ループ３３の帰還動作を停止させる第２の定電圧素子３４とを備えている。定電流ループ３１と帰還ループ３３と定電圧素子３２，３４とが定電流回路を構成する。定電流回路からのオン、オフする定電流ｉ_onが、２個の出力用電流ミラー回路３５，３６によって、出力電流に変換される構成である。
【００６０】
定電圧素子３２及び帰還ループ３３（定電圧素子３４を内包）を付加した定電流ループ３１と、電流ミラー回路３５，３６とが、通信回線Ｌ１又はＬ２に接続された入力端子とグランドとの間に接続されている。各電流ミラー回路３５，３６の出力端子が、パルスエッジ検出の出力端子となっている。
【００６１】
定電流ループ３１がオンとなり、そこに電流ｉ_onが流れるのは、定電圧素子３２が導通状態で、かつ、帰還ループ３３が帰還動作停止中の時のみである。定電圧素子３２が不導通、又は、帰還ループ３３が動作を開始すると、定電流ループ３１はオフさせられて電流ｉ_onは流れない構成である。帰還ループ３３は、定電圧素子３４が導通時に動作状態となり、定電圧素子３２，３４の関係は、Ｖon＜Ｖoff となるように、各素子値が設定されている。結果として、印加電圧ＶがＶon〜Ｖoff の範囲のときのみ、電流ｉ_onが流れるようになっている。
【００６２】
［Ｉ］（２）（ii）エッジ検出回路３０Ａ，３０Ｂの具体的回路構成
【００６３】
エッジ検出回路３０Ａ，３０Ｂの具体的回路構成を説明する前に、次の図４〜図６を参照しつつ、エッジ検出回路３０Ａ，３０Ｂ及び本明細書の他の回路の具体的回路に用いられる線形電流ミラー回路と、２種類の非線形電流アンプを説明する。
【００６４】
図４（ａ）〜（ｆ）は、線形電流ミラー回路を説明する図であり、同図４（ａ）がシンボリック表記記号であり、同図（ｂ）〜（ｆ）が回路例である。
【００６５】
線形電流ミラー回路は、電流流出（流入）入力端子Ｉと、電流流出（流入）の出力端子Ｏと、入力端子と出力端子の入出力電流の和の電流が流れる電流流入（流出）コモン端子ＣＯＭとの３端子を持ち、入出力間が線形増幅となる構成である。
【００６６】
図４（ｂ）の回路では、コモン端子ＣＯＭにエミッタの接続された２個のＰＮＰトランジスタＴｒ１，Ｔｒ２を有している。各トランジスタＴｒ１，Ｔｒ２のベースは、共にそのトランジスタＴｒ１のコレクタに接続されている。トランジスタＴｒ１のコレクタが入力端子Ｉであり、トランジスタＴｒ２のコレクタが出力端子Ｏである。
【００６７】
図４（ｃ）の回路は、同図（ｂ）の各トランジスタＴｒ１，Ｔｒ２のエミッタとコモン端子ＣＯＭとの間に、エミッタ抵抗Ｒ１，Ｒ２をそれぞれ設けた構成である。図４（ｄ）の回路は、同図（ｂ）の回路に対して、トランジスタＴｒ３，Ｔｒ４を設けている。トランジスタＴｒ３のエミッタがコモン端子ＣＯＭに接続され、該トランジスタＴｒ３のコレクタがトランジスタＴｒ１のエミッタに接続されている。トランジスタＴｒ４のエミッタはコモン端子ＣＯＭに接続され、該トランジスタＴｒ４のコレクタがトランジスタＴｒ２のエミッタに接続されている。トランジスタＴｒ３とＴｒ４のベースが、トランジスタＴｒ４のコレクタに接続されている。
【００６８】
図４（ｅ）の回路は、同図（ｄ）の各トランジスタＴｒ３，Ｔｒ４のエミッタとコモン端子ＣＯＭとの間に、エミッタ抵抗Ｒ３，Ｒ４をそれぞれ設けた構成である。図４（ｆ）の回路は、同図（ｂ）の各トランジスタＴｒ１，Ｔｒ２をＰＭＯＳトランジスタＰＴｒ１，ＰＴｒ２で置き換えて構成している。即ち、各ＰＭＯＳトランジスタＰＴｒ１，ＰＴｒ２のソースがコモン端子ＣＯＭに接続され、各ＰＭＯＳトランジスタＰＴｒ１，ＰＴｒ２のゲートは、共にトランジスタＰＴｒ１のドレインに接続されている。ＰＭＯＳトランジスタＰＴｒ１のドレインが入力端子Ｉになり、ＰＭＯＳトランジスタＰＴｒ２のドレインが出力端子Ｏになっている。
【００６９】
図４（ｂ）〜（ｅ）の各回路では、ＰＮＰ形トランジスタを用いているが、ＮＰＮ形トランジスタを用いて構成することも可能である。図４（ｆ）の回路ではＰＭＯＳトランジスタで構成されているが、ＮＭＯＳトランジスタで構成する事も可能である。図４（ｂ）をＭＯＳトランジスタで置きかえて図４（ｆ）としたごとく、図４（ｂ）〜（ｅ）をＭＯＳトランジスタに置きかえて構成することも可能である。
【００７０】
図５（ａ）〜（ｆ）は、非線形電流アンプ（定電流源形電流アンプ）を説明する図であり、同図５（ａ）がシンボリック表記記号であり、同図（ｂ）〜（ｆ）が回路例である。
【００７１】
これらの非線形電流アンプは、電流流入（流出）入力端子Ｉと、電流流入（流出）出力端子Ｏと、入力端子と出力端子の和の電流が流れる電流流出（流入）コモン端子ＣＯＭとの３端子を有し、入力電流ゼロ付近に最大電流利得を持ち、入力電流増大に対し電流利得がゼロに向けて単調減少する特性を持っている。この形式の非線形電流アンプは、図４の線形電流ミラー回路と組合わせることで定電流回路を構成できるので、以下、定電流源形電流アンプと記す。なお、図５（ｂ）〜（ｆ）及び後に説明する図に記載される抵抗Ｒonは、定電流回路を構成したときに、その定電流の値を設定する抵抗を示している。また、トランジスタの近傍に示されるｎは、後述する入力スレッショルド電流を設定するトランジスタサイズ比を示している。
【００７２】
図５（ｂ）の回路は、入力端子Ｉにベースとコレクタが接続されたトランジスタＴｒ５と、出力端子Ｏにコレクタが接続されたトランジスタＴｒ６とを、備えている。トランジスタＴｒ５のエミッタは、コモン端子ＣＯＭに接続され、トランジスタＴｒ６のエミッタは、抵抗Ｒonを介してコモン端子ＣＯＭに接続されている。そのトランジスタＴｒ５，Ｔｒ６のベースは、共にトランジスタＴｒ５のコレクタに接続されている。
【００７３】
図５（ｃ）の回路は、同図（ｂ）のトランジスタＴｒ５のエミッタとコモン端子ＣＯＭとの間に、ダイオードｄ１を設けた構成である。図５（ｄ）の回路は、同図（ｂ）の回路に対して、トランジスタＴｒ７，Ｔｒ８を設けた構成である。トランジスタＴｒ７のエミッタが、コモン端子ＣＯＭに接続され、該トランジスタＴｒ７のコレクタが、トランジスタＴｒ５のエミッタに接続されている。トランジスタＴｒ８のエミッタは、抵抗Ｒonを介してコモン端子ＣＯＭに接続され、該トランジスタＴｒ８のコレクタが、トランジスタＴｒ６のエミッタに接続されている。トランジスタＴｒ７とＴｒ８のベースは、トランジスタＴｒ８のコレクタに接続されている。図５（ｅ）の回路は、同図（ｄ）のトランジスタＴｒ７のエミッタとコモン端子ＣＯＭとの間に、ダイオードｄ１を設けた構成である。
【００７４】
図５（ｆ）の回路は、同図（ｂ）の各トランジスタＴｒ５，Ｔｒ６をＮＭＯＳトランジスタＮＴｒ１，ＮＴｒ２で置き換えて構成している。即ち、ＮＭＯＳトランジスタＮＴｒ１のソースが、コモン端子ＣＯＭに接続され、各ＮＭＯＳトランジスタＮＴｒ１，ＮＴｒ２のうち、ゲート幅の大きい方のＮＭＯＳトランジスタＮＴｒ２のソースが、抵抗Ｒonを介してコモン端子ＣＯＭに接続されている。各ＮＭＯＳトランジスタＮＴｒ１，２のバックゲートが、コモン端子ＣＯＭに接続され、各ＮＭＯＳトランジスタＮＴｒ１，ＮＴｒ２のゲートは、共にトランジスタＮＴｒ１のドレインに接続されている。ＮＭＯＳトランジスタＮＴｒ１のドレインが、入力端子Ｉになり、ＮＭＯＳトランジスタＮＴｒ２のドレインが、出力端子Ｏになっている。図５（ｂ）〜（ｅ）の各回路では、ＮＰＮトランジスタを用いているが、ＰＮＰトランジスタを用いて構成することも可能である。図５（ｂ）を図５（ｆ）に置き換えたごとく、図５（ｂ）〜（ｅ）の形式をＭＯＳトランジスタで構成することも可能である。
【００７５】
図６（ａ）〜（ｇ）は、非線形電流アンプ（スイッチ形電流アンプ）を説明する図であり、同図６（ａ）がシンボリック表記記号であり、同図（ｂ）〜（ｇ）が回路例である。
【００７６】
これら図６（ａ）〜（ｇ）の非線形電流アンプは、電流流入（流出）入力端子Ｉと、電流流入（流出）出力端子Ｏと、入力端子と出力端子の和の電流が流れる電流流出（流入）コモン端子ＣＯＭとの３端子を有し、入力電流ゼロ付近に最小電流利得を持ち、入力電流増大に対し電流利得が単調増加する特性を持っている。この形式の非線形電流アンプは、図４の線形電流ミラー回路と組み合わせることでスイッチ回路を構成できるので、以下、スイッチ形電流アンプと記す。なお、図６（ｂ）〜（ｇ）及び後に説明する図に記載される抵抗Ｒthは、スイッチ回路を構成したときに、その入力スレッショルド電流の値を設定する抵抗を示している。又、トランジスタの近傍に示されるｍも、後述する入力スレッショルド電流を設定するトランジスタサイズ比を示している。
【００７７】
図６（ｂ）の回路は、入力端子Ｉにベースとコレクタが接続されたトランジスタＴｒ９と、出力端子Ｏにコレクタが接続されたトランジスタＴｒ１０とを、備えている。トランジスタＴｒ９のエミッタは、抵抗Ｒthを介してコモン端子ＣＯＭに接続され、トランジスタＴｒ１０のエミッタは、コモン端子ＣＯＭに直接接続されている。そのトランジスタＴｒ９，１０のベースは、共にトランジスタＴｒ９のコレクタに接続されている。
【００７８】
図６（ｃ）の回路では、入力端子ＩにトランジスタＴｒ１１のベースと抵抗Ｒthの一端が接続されている。トランジスタＴｒ１１のコレクタは、出力端子Ｏに接続され、該トランジスタＴｒ１１のエミッタと抵抗Ｒthの他端が、コモン端子ＣＯＭに接続されている。図６（ｄ）の回路は、同図（ｂ）のトランジスタＴｒ１０のエミッタとコモン端子ＣＯＭ間に、ダイオードｄ２を設けた構成である。図６（ｅ）の回路は、同図（ｂ）の回路に対して、トランジスタＴｒ１２，Ｔｒ１３を設けて構成されている。トランジスタＴｒ１２のエミッタは、抵抗Ｒthを介してコモン端子ＣＯＭに接続され、該トランジスタＴｒ１２のコレクタが、トランジスタＴｒ９のエミッタに接続されている。トランジスタＴｒ１３のエミッタは、コモン端子ＣＯＭに接続され、該トランジスタＴｒ１３のコレクタが、トランジスタＴｒ１０のエミッタに接続されている。トランジスタＴｒ１２とＴｒ１３のベースは、トランジスタ１３のコレクタに接続されている。図６（ｆ）の回路は、同図（ｄ）の回路に対して、トランジスタＴｒ１２，Ｔｒ１３を設けた構成である。
【００７９】
図６（ｇ）の回路は、同図（ｂ）の各トランジスタＴｒ９，Ｔｒ１０をＮＭＯＳトランジスタＮＴｒ３，ＮＴｒ４で置き換えて構成している。ＮＭＯＳトランジスタＮＴｒ３，ＮＴｒ４のうち、ゲート幅の大きい方のＮＭＯＳトランジスタＮＴｒ３のソースが、抵抗Ｒthを介してコモン端子ＣＯＭに接続され、ＮＭＯＳトランジスタＮＴｒ４のソースが、コモン端子ＣＯＭに直接接続されている。各ＮＭＯＳトランジスタＮＴｒ３，ＮＴｒ４のゲートは、共にトランジスタＮＴｒ３のドレインに接続されている。ＮＭＯＳトランジスタＮＴｒ３のドレインが、入力端子Ｉになり、ＮＭＯＳトランジスタＮＴｒ４のドレインが、出力端子Ｏになっている。図６（ｂ）〜（ｆ）の各回路では、ＮＰＮトランジスタを用いているが、ＰＮＰトランジスタ及びＭＯＳトランジスタを用いて構成することも可能である。
【００８０】
次に、エッジ検出回路の回路例を説明する。
【００８１】
図７は、図３のエッジ検出回路（請求項７）の構成例を示す回路図であり、図３と共通する要素には共通の符号が付されている。
【００８２】
このエッジ検出回路は、例えば図４（ｂ）の線形電流ミラー回路で構成された第１の電流ミラー回路Ｍ１と、第１の非線形電流アンプである定電流源形電流アンプＣ１と、ツェナーダイオードで構成した定電圧素子３２と、キャパシタＣｐ１とを備えている。定電流源形電流アンプＣ１の出力端子Ｏが電流ミラー回路Ｍ１の入力端子Ｉに、該電流ミラー回路Ｍ１の出力端子Ｏが定電圧素子３２のカソードに、定電圧素子３２のアノードが定電流源形電流アンプＣ１の入力端子Ｉにそれぞれ接続され、電流増幅ループが構成されている。この接続のうち、定電圧素子３２のカソードとアノードを短絡した回路が、定電流ループ３１に相当する。定電圧素子３２は、定電流源形電流アンプＣ１の出力端子Ｏと電流ミラー回路Ｍ１の入力端子Ｉの間に挿入しても同じ効果が得られる。定電流ループ３１のオンを確実にするために、電流ミラー回路Ｍ１の入出力端子間にキャパシタＣｐ１が接続されている。
【００８３】
このエッジ検出回路には、定電流ループ３１の他に、図４（ｂ）の線形電流ミラー回路で構成された第２の線形電流ミラー回路Ｍ２と、図６（ｂ）の第２の非線形電流アンプであるスイッチ形電流アンプＳ１と、ツェナーダイオードで構成した定電圧素子３４とが設けられている。電流ミラー回路Ｍ２の出力端子Ｏが定電圧素子３４のカソードに、定電圧素子３４のアノードがスイッチ形電流アンプＳ１の入力端子Ｉに、それぞれ接続されている。この接続のうち、定電圧素子３４のカソードとアノードを短絡した回路が、図３の帰還ループ３３に相当する。
【００８４】
帰還ループ３３が定電流ループ３１に作用できるために、定電流ループ３１中の電流ミラー回路Ｍ１のコモン端子ＣＯＭが帰還ループ３３中の電流ミラー回路Ｍ２の入力端子Ｉに接続され、帰還ループ３３のスイッチ形電流アンプＳ１の出力端子Ｏが、定電流ループ３１中の定電流源形電流アンプＣ１の入力端子Ｉに、それぞれ接続されている。
【００８５】
帰還ループ３３の電流ミラー回路Ｍ２のコモン端子ＣＯＭが、電流ミラー回路３５の入力端子Ｉに接続され、スイッチ形電流アンプＳ１のコモン端子ＣＯＭと定電流源形電流アンプＣ１のコモン端子ＣＯＭとが、電流ミラー回路３６の入力端子Ｉに接続されている。
【００８６】
電流ミラー回路３６のコモン端子ＣＯＭは、図１のエッジ検出回路３０Ａ，３０Ｂとしてのグランド端子ＧＮＤに接続され、電流ミラー回路３５のコモン端子ＣＯＭがエッジ検出回路３０Ａ，３０Ｂとしての入力端子ＩＮに接続されている。電流ミラー回路３５の出力端子Ｏが極性反転エッジ検出回路の電流流出出力端子ＯＵＴ−に接続され、電流ミラー回路３６の出力端子Ｏがエッジ検出回路３０Ａ，３０Ｂの電流流入出力端子ＯＵＴ＋に接続されている。
【００８７】
各電流ミラー回路Ｍ１，Ｍ２は、例えば図４（ｂ）に示された回路でそれぞれ構成されている。定電流源形電流アンプＣ１は、例えば図５（ｂ）に示された回路で構成されている。スイッチ形電流アンプＳ１は、図６（ｂ）に示された回路で構成されている。
【００８８】
電流ミラー回路３５は、エミッタがコモン端子ＣＯＭに接続された２個のＰＮＰトランジスタＴｒ１４，１５を有している。トランジスタＴｒ１４のコレクタとベースが、電流ミラー回路３５の入力端子Ｉに接続され、トランジスタＴｒ１５のコレクタが、電流ミラー回路３５の出力端子Ｏを介して出力端子ＯＵＴ−に接続されている。トランジスタＴｒ１５のベースは、トランジスタＴｒ１４のコレクタ及びベースと共に、電流ミラー回路３５の入力端子Ｉに接続されている。
【００８９】
電流ミラー回路３６は、エミッタがコモン端子ＣＯＭにそれぞれ接続された２個のＮＰＮトランジスタＴｒ１６，１７を有している。トランジスタＴｒ１６のコレクタとベースが、電流ミラー回路３６の入力端子Ｉに接続され、トランジスタＴｒ１７のコレクタが、電流ミラー回路３６の出力端子Ｏを介して出力端子ＯＵＴ＋に接続されている。トランジスタＴｒ１７のベースは、トランジスタＴｒ１６のコレクタ及びベースと共に、電流ミラー回路３６の入力端子Ｉに接続されている。なお、これら電流ミラー回路３５，３６は、出力を取り出すために設けられたものであり、流入方向或いは流出方向のいずれかの出力電流が不要のときには、電流ミラー回路３５または電流ミラー回路３６を省略できる。
【００９０】
定電流ループ３１を構成する、電流ミラー回路Ｍ１の位置に定電流源形電流アンプＣ１を、定電流源形電流アンプＣ１の位置に電流ミラーＭ１を置き換えても、トランジスタのＰＮＰ、ＮＰＮのタイプを変えて入れ替えても同機能を実現できる。
【００９１】
［Ｉ］（２）（iii)エッジ検出回路３０Ａ，３０Ｂの機能
【００９２】
図８は、エッジ検出回路の印加電圧と流れる電流の関係を示す図であり、図９は、エッジ検出過渡時の印加電圧と流れる電流の波形を示す図である。これらの図８、図９を参照しつつ、図３及び図７のエッジ検出回路の機能を説明する。
【００９３】
図３に示されたエッジ検出回路において、入力端子とグランド間の入力電圧Ｖをゼロから高めていった場合について説明する。入力電圧Ｖを高めていくと、定電流ループ３１は、定電圧素子３２や帰還ループ３３が付加されていなければ、低い印加電圧でオンとなり、定電流ループ３１に定電流ｉ_onが流れ始める。
【００９４】
ところが、ツェナーダイオード等の定電圧素子３２が入り、それがブレークダウンしていなければ、定電圧素子３２が定電流ループ３１のループ電流増幅を阻止するか（定電流ループ３１内部に接続された場合）、又は、定電流ループ３１に印加される電圧Ｖをオン不能な低電圧に保つ（定電流ループ３１に直列接続された場合）ので、定電流ループ３１はオフ状態に保たれる。さらに入力電圧Ｖを高めてそれが電圧Ｖonを越えると、定電圧素子３２がブレークダウンする。
【００９５】
定電圧素子３２がブレークダウンすると、定電流ループ３１をオフに保っていた条件が解除されるので、定電流ループ３１はオンとなり、定電流ｉ_onが流れ始める。定電圧素子３４のブレークダウンを、定電圧子素子３２のブレークダウンより高く設定しておけば、この時点で、定電圧素子３４はブレークダウンしておらず、不導通状態なので帰還ループ３３は、オフに向かわせる帰還動作はできない。さらに、入力電圧Ｖを高めそれがＶoff を越えると、定電圧素子３４がブレークダクンして帰還ループ３３が機能し始める。帰還ループ３３が機能すると、帰還ループ３３を含む定電流ループ３１のループ電流利得が、常に１より小となり、しだいに電流が少なくなって行き、オフ状態になる。
【００９６】
以後、入力電圧Ｖを高めても行っても、電流は流れない。定電流ｉ_onに対応する電流が、電流ミラー回路３５，３６を通じて出力される。入力パルスの波高値をＶｐとして、Ｖon，Ｖoff ，Ｖp の間の関係が次の（１）式になるように、定電圧素子３２、３４のブレークダウン電圧を選んでおくと、入力パルスの立ち上がり電圧のＶonからＶoff の間を通過する短い時間のみ電流ｉ_onが流れ、エッジ検出のパルスであるトリガ電流が得られる。流れる電流値ｉ_onは、定電流ループ３１の設定電流値で決まり、入力パルスの速度ｄＶ／ｄｔの大きさの影響を受けない擬似微分が実現できる。
【００９７】
０＜Ｖon＜Ｖoff ＜Ｖp ・・・（１）
【００９８】
さらに、次の（２）式（請求項３）のように設定すれば、待機時の入力印加電圧Ｖは、常にＶoff 以上となり、誤動作の元になる誤トリガを出力せず、誤動作を防止する機能を持てる。
【００９９】
（Ｖp ―Ｖoff ）＞（待機時ノイズ振幅Ｖｎ）・・・（２）
【０１００】
ここで、図７の具体的エッジ検出回路の機能を、動作を交えて説明する。
定電圧素子３２を短絡状態にした場合の定電流ループ３１を考える。電流ミラー回路Ｍ１から定電流源形電流アンプＣ１を一巡する電流増幅率（２つ電流アンプの電流増幅率の積。以後、ループ電流増幅率と記す）を、電流ｉ＝ｉ_onで１となるように設定すると、定電流源形電流アンプの電流利得特性から、ｉ＜ｉ_onではループ電流増幅率が１より大、ｉ＝ｉ_onではループ電流増幅率が１、ｉ＞ｉ_onではループ電流増幅率が１より小となるので、結局、ｉ＝ｉ_onでバランスして、定電流ｉ_onが流れる。コモン端子ＣＯＭの電流も、その電流ｉ_onによって一元的に決まる定電流となる。定電流ループ３１に流れる電流ｉが、トランジスタサイズ比ｎで決まるバンドギヤップ電圧と抵抗Ｒonとで決定される。定電流源形電流アンプＣ１のトランジスタサイズ比をｎ、抵抗の抵抗値をｒ_on、電流ミラー回路Ｍ１の電流利得をＫ、ヴォルツマン定数をｋ、電子の電荷をｑ、絶対温度をＴとし、コモン端子ＣＯＭに流れる電流値を改めてｉ_onとすると、次の（３）式で近似できる。
【０１０１】
ｉ_on＝（１＋Ｋ）（ｋＴ／ｑｒ_on）ｌｎ（ｎＫ）・・・・（３）
【０１０２】
入力端子ＩＮとグランドＧＮＤ間にあたる電流ミラー回路３５のトランジスタＴｒ１４、電流ミラー回路Ｍ２のトランジスタＴｒ１、定電流ループ３１、及び電流ミラー回路３６のトランジスタＴｒ１６を通る電流経路は、定電圧素子３２が短絡状態であれば、ダイオード順バイアス数個分のオンする電圧を印加することで、簡単にオン状態となる。そして、定電流ループ３１で決まる定電流ｉ_onが流れる。
【０１０３】
定電圧素子３２が挿入されている場合は、同素子がブレークダウンしなければ、定電流ループ３１はループ電流増幅ができず、カットオフ状態となるので、定電圧素子３２のブレークダウン電圧を選ぶことにより、導通開始電圧を制御できることになる。
【０１０４】
前述の電流経路に電流が流れると、電流ミラー回路Ｍ２では、帰還ループ３３の電流経路となる電流ミラー回路Ｍ２の出力トランジスタＴｒ２→定電圧素子３４→スイッチ形電流アンプＳ１の入力端子の経路に、定電流ループ３１に流れる電流に比例した電流を流そうとするが、定電圧素子３４がブレークダウンしなければ電流は流れない。定電圧素子３４が帰還ループ３３の導通開始電圧を制御する。
【０１０５】
定電圧素子３４がブレークダウンし、帰還ループ３３に電流が流れると、スイッチ形電流アンプＳ１の出力電流が、定電流ループ３１の定電流源形電流アンプＣ１の入力端子Ｉに流れ込む電流を横取りするので、帰還ループ３３を含む定電流ループ３１のループ電流利得を１以下にし、オフに向かうループとして働くことになる。最終電流値をゼロにするか微小電流を残すかは、スイッチ形電流アンプＳ１によって設定できる。定電圧素子３２による定電流ループ３１の導通開始電圧Ｖonと、定電圧素子３４による帰還ループ３３の導通開始電圧Ｖoff の関係をＶon＜Ｖoff と設定し、入力端子ＩＮとＧＮＤ間の電圧をゼロから高めていくと、Ｖonで導通を開始しＶoff で導通を停止する。Ｖon〜Ｖoff の印加電圧範囲でのみ、定電流ループ３１で決まる定電流ｉ_onが流れるように機能する。
【０１０６】
電流ミラー回路Ｍ２の電流利得をＪ、スイッチ形アンプＳ１のトランジスタサイズ比をｍとし、抵抗Ｒthの抵抗値ｒ_thがｒ_th＞＞ｒ_onと仮定すると、最後に残るトータル電流値ｉ_off は、次の（４）式で近似できる。
【０１０７】
ｉ_off ＝（ｋＴ／ｑｒ_th）（（１＋Ｊ）／Ｊ）
×１ｎ（ｍ（ｎＫ―１）／ｎＪ（１＋Ｋ））・・・・（４）
【０１０８】
Ｋ＝Ｊ＝１とすると、
ｉ_off ＝２（ｋＴ／ｑｒ_th）×ｌｎ（ｍ（ｎ―１）／２ｎ） ・・・・（５）
になり、
（ｍ（ｎ―１）／２ｎ）＜１とすれば、ｉ_off ＝０を実現できる。
【０１０９】
即ち、各定電圧素子３２，３４のブレークダウン電圧を選べば、入力パルスの立ち上がり電圧が、ＶonからＶoff の間を通過する短い時間のみ電流ｉ_onが流れ、Ｖoff 以上では電流が流れないことになり、パルスエッジの検出ができる。
【０１１０】
一方、印加電圧Ｖの上昇時のキャパシタＣｐ１の充電電流は、定電流ループ３１のオンを容易にするが、印加電圧下降時のキャパシタＣｐ１の放電電流は定電流ループ３１のオンを阻害するため、過渡応答において、印加電圧の上昇エッジは検出する（電流が流れる）が、下降エッジは検出しない（電流が流れない）結果となる。
【０１１１】
流れる電流値は、キャパシタＣｐ１の容量値を大きくしない限り定電流ループ３１の設定電流値で決まり、入力パルスの変化速度ｄＶ／ｄｔの大きさの影響は受けない。
【０１１２】
定電圧素子３２は、定電流ループ３１のオン開始電圧Ｖonを設定することが目的であるので、最初に導通する経路である、電流ミラー回路Ｍ２、各カレントミラー回路３５，３６中のトランジスタ、定電流ループ３１のどこかに直列に接続すれば同様な効果が得られる。特に、帰還ループ３３を含む経路の外側となる、カレントミラー回路３５，３６中のトランジスタに直列に接続すると、電圧Ｖon，Ｖoff を共にシフトすることが可能となる。
【０１１３】
図１０（請求項４）は、図３中の定電圧素子３２，３４の挿入位置を示すブロック図である。
【０１１４】
この図１０では、エッジ検出回路３０Ａ，３０Ｂ中の電流ミラー回路、定電流源形電流アンプ及びスイッチ形電流アンプを、図４（ａ）、図５（ａ）及び図６（ａ）のシンボリック表現を用いて表し、カレントミラー回路３５，３６は省略している。
【０１１５】
定電圧素子３２，３４は、図１０のように、エッジ検出回路中の異なる位置に挿入可能である。図１０中のＰＬ１と付された位置に定電圧素子を挿入するとＶonに影響を与え、ＰＬ２と付された位置に挿入するとＶoff に影響を与え、ＰＬ１，ＰＬ２と付された位置に挿入するとＶonとＶoff の双方の電圧値に影響を与える。
【０１１６】
図１１（請求項４）は、複数の電流ミラー回路を１つの電流ミラー回路で置換えた図７の変形例を示すブロック図である。なお、電流ミラー回路３５，３６は簡単のため省略している。
【０１１７】
カスケード接続された電流ミラー回路Ｍｌ，Ｍ２及び電流ミラー回路３５のアクティブ状態における出力電流は、全て電流ミラー回路Ｍ１の入力電流に比例したものとなる、従って、電流ミラー回路Ｍｌ，Ｍ２及び電流ミラー回路３５を、１入力電流で３個の出力端子Ｏ１，Ｏ２，Ｏ３から３出力電流を得る電流ミラー回路Ｍ３に置き換えることも可能である。図１１のように、電流ミラー回路Ｍ３に置き換えても、同様の機能が得られる。
【０１１８】
図１２（請求項４）は、帰還ループ３３にＭＯＳトランジスタを用いた図７の回路例を示す回路図である。なお、電流ミラー回路３５，３６は、簡単のため省略している。
【０１１９】
帰還ループ３３は、印加電圧Ｖが一定値Ｖoff 以上となった時に、定電流ループ３１のループ電流増幅率を１未満とすることと、待機時の消費電力がゼロであることを満足すればよく、図１２のように、ＭＯＳ型トランジスタＮＴｒ３８，ＮＴｒ３９を用いると、さらに簡単な回路で実現できる。
【０１２０】
図１３（ａ）〜（ｅ）は、図７の他の構成例を示す回路図であり、線形出力をする定電流ループ３１を示している。
【０１２１】
定電流ループ３１内の定電流源形電流アンプも、線形性出力を得るトランジスタを付加することで、電流ミラー回路と同様に線形出力を得ることが、可能である。
【０１２２】
［Ｉ］（３）定電流ON/OFF形保持回路５０
【０１２３】
図１４（請求項５）は、図１中の定電流ON/OFF形保持回路５０の構成例を示すブロック図である。
【０１２４】
定電流ON/OFF形保持回路５０は、図４の線形電流ミラー回路で構成された第１の出力用電流ミラー回路Ｍ１１と、定電流オン、オフ形スイッチ回路（以下、定電流ON/OFF形電流スイッチという）５１と、例えばフォトカプラ５２で構成された出力部と、図４の線形電流ミラー回路で構成された第２の出力用電流ミラー回路Ｍ１２とを備えている。
【０１２５】
電流ミラー回路Ｍ１１のコモン端子ＣＯＭが、全波整流回路２０の正極性出力端子からのＶ＋電源に接続され、該電流ミラー回路Ｍ１１の入力端子Ｉが定電流ON/OFF形電流スイッチ５１の電流経路流入端子に接続されている。定電流ON/OFF形電流スイッチ５１の電流経路流出端子がフォトカプラ５２の入力アノード端子に接続され、このフォトカプラ５２の入力カソード端子が電流ミラー回路Ｍ１２の入力端子Ｉに接続されている。電流ミラー回路Ｍ１２のコモン端子ＣＯＭが全波整流回路２０の負極性出力端子からのＶ−電源に接続されている。
【０１２６】
定電流ON/OFF形スイッチ５１は、セット入力端子Ｓとリセット入力端子Ｒとを有している。電流ミラー回路Ｍ１１は流出電流を出力とし、電流ミラー回路Ｍ１２が流入電流を出力とし、フォトカプラ５２は、グランドレベルの異なる他の回路へ出力する構成である。ただし、フォトカプラ５２と電流ミラー回路Ｍ１１と電流ミラー回路Ｍ１２のいずれかは、図示しない後段の回路との関係で不要な場合は省略できる。
【０１２７】
定電流ON/OFF形スイッチ５１については、後で詳述するが、セット入力端子Ｓからトリガ電流が流入（流出）するとオン状態となり、電流経路流入端子と電流経路流出端子間に定電流が流れ、リセット入力端子Ｒよリトリガ電流を流出（流入）するとオフ状態となり、その定電流がゼロとなる。オン時の定電流値ｉ_ONと、オン、オフ状態を切りわける入力スレッショルド電流値ｉ_thは、それぞれ独立に、トランジスタサイズ比によるバンドギヤップ電圧と抵抗とで決まる構成とすると、温度変動に対してオン時定電流値ｉ_onと入力スレッショルド電流ｉ_thとの比を一定に保つことができる。
【０１２８】
フォトカプラ５２と電流ミラー回路Ｍ１１、Ｍ１２の入力部は、何れもダイオードの順方向接続となっており、それらを流れる電流値とオン、オフの状態とは、定電流ON/OFF形スイッチ５１の状態で決定される。
このオン、オフする定電流ｉ_onは、電流ミラー回路Ｍ１１によって流出電流出力信号に変換されると共に、電流ミラー回路Ｍ１２によつて流入電流出力に変換される。また、オン、オフする定電流ｉ_onに応じて、フォトカプラ５２を通しグランドレベルの異なる外部装置へオン、オフ信号が送られる。
【０１２９】
［１］（３）（ｉ）定電流ON/OFF形保持回路５０中の定電流 ON/OFF 形スイッチの構成
【０１３０】
図１５（請求項６）は、図１４中の定電流ON/OFF形スイッチを説明する図である。
【０１３１】
定電流ON/OFF形スイッチ５１は、図１５のスイッチループ回路（以下、単にスイッチループという）ＳＷＬと、定電流ループ回路（以下、単に定電流ループという）ＩＬＰとを組み合わせて構成する。
【０１３２】
スイッチループＳＷＬは、図４の電流ミラー回路で構成された第２の線形電流ミラー回路５１−１と、図６のスイッチ形電流アンプで構成された第２の非線形電流アンプであるスイッチ形電流アンプ５１−２とを備えている。電流ミラー回路５１−１の入力端子Ｉは、スイッチ形電流アンプ５１−２の出力端子Ｏに接続され、スイッチ形電流アンプ５１−２の入力端子Ｉが電流ミラー回路５１−１の出力端子Ｏに接続され、電流のループが形成されている。電流ミラー回路５１−１からスイッチ形電流アンプ５１−２を一巡するループ電流増幅率をｉ＝ｉ_onのときで１となるように設定する。このスイッチループＳＷＬの電流ループは、電流ミラー回路５１−１とスイッチ形電流アンプ５１−２の両コモン端子ＣＯＭ間を電流流路とし、電流ミラー回路５１−１とスイッチ形電流アンプ５１−２の入出力接続点のどちらかにトリガ電流を流して、回路内の電流レベルをｉ_th以上にするか否かにすることによって、回路内のオン、オフを制御するスイッチ素子として動作する。
【０１３３】
一方、定電流ループＩＬＰは、電流ミラー回路５１−１と同様の構成の第１の線形電流ミラー回路５１−３と、図５に示された第１の非線形電流アンプである定電流源形電流アンプ５１−４とで構成されている。定電流源形電流アンプ５１−４の出力端子Ｏが、電流ミラー回路５１−３の入力端子Ｉに接続され、電流ミラー回路５１−３の出力端子Ｏが定電流源形電流アンプ５１−４の入力端子Ｉに接続され、電流増幅ループが形成されている。このように定電流ループＩＬＰを形成すると、定電流源形電流アンプ５１−４のコモン端子ＣＯＭと電流ミラー回路５１−３のコモン端子ＣＯＭとの間が、［１］（２）（iii)のエッジ検出回路の説明と同様に、定電流特性になる。
【０１３４】
［１］（３）（ii） 定電流ON/OFF形スイッチの第１の具体例
【０１３５】
図１６及び図１７（請求項６）は、図１４の定電流ON/OFF形スイッチの第１の具体例（その１，２）を示す図である。
【０１３６】
図１６の定電流ON/OFF形スイッチ５１（請求項１６）は、定電流ループＩＬＰ中の電流ミラー回路５１−３の入力端子Ｉと、定電流源形電流アンプ５１−４の出力端子Ｏとの間に、スイッチループＳＷＬを挿入した構成である。即ち、電流ミラー回路５１−３の入力端子ＩとスイッチループＳＷＬ中の電流ミラー回路５１−１のコモン端子ＣＯＭとが接続され、定電流源形電流アンプ５１−４の出力端子Ｏと、スイッチループＳＷＬ中のスイッチ形電流アンプ５１−２のコモン端子ＣＯＭが接続されている。定電流ループＩＬＰの電流とスイッチループＳＷＬの電流方向が一致する構成である。
【０１３７】
図１７の定電流ON/OFF形スイッチ５１は、定電流ループＩＬＰ中の電流ミラー回路５１−３の出力端子Ｏと、定電流源形電流アンプ５１−４の入力端子Ｉとの間に、スイッチループＳＷＬを挿入した構成である。電流ミラー回路５１−３の出力端子ＯとスイッチループＳＷＬ中の電流ミラー回路５１−１のコモン端子ＣＯＭとが接続され、定電流源形電流アンプ５１−４の入力端子Ｉと、スイッチループＳＷＬ中のスイッチ形電流アンプ５１−２のコモン端子ＣＯＭが接続されている。定電流ループＩＬＰの電流とスイッチループＳＷＬの電流方向が一致する構成である。
【０１３８】
なお、電流ミラー回路５１−３及び定電流源形アンプ５１−４は、図１４中の定電流ON/OFF保持回路の電流ミラー回路Ｍ１１，Ｍ１２と内部トランジスタを共有することも可能である。また、電流ミラー回路５１−３と定電流源形電流アンプ５１−４は、トランジスタのＰ形とＮ形を相互に反転させて、電流ミラー回路５１−３と定電流源形電流アンプ５１−４を入れ換えても、全く同様に動作する。
【０１３９】
図１８は、図１６を用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図であり、図１９（ａ），（ｂ）は、図１７を用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図である。なお、フォトカプラ５２は省略している。
【０１４０】
次に、図１６と図１７の定電流ON/OFF形スイッチの動作を説明する。
【０１４１】
定電流ループＩＬＰは、スイッチループＳＷＬが挿入されていない状態で定電流流路に電圧が印加されれば、雑音レベルでも簡単にオンし定電流が流れる。ところが、スイッチループＳＷＬが挿入されており、かつ、該スイッチループＳＷＬがオフの状態にあると、定電流ループＩＬＰは、ループ利得がゼロとなるのでオンできない。
【０１４２】
トリガ入力端子から、定電流ループＩＬＰの±のコモン端子ＣＯＭまでをたどると、どちらかの方向に必ず（入力端子Ｉ→コモン端子ＣＯＭ→入力端子Ｉ→コモン端子ＣＯＭ）とたどれる方向がある。例えば、図１６では電流ミラー回路５１−１→電流ミラー回路５１−３の方向があり、図１７ではスイッチ形電流アンプ５１−２→定電流源形電流アンプ５１−４の方向がある。この点から、ダイオード順方向となるようなトリガ電流を流せば、内外の２つのループＳＷＬ，ＩＬＰを一緒にオンさせることができる。
【０１４３】
内側のスイッチループＳＷＬ単独のオン、オフスレッショルド電流値をｉ_th、外側の定電流ループＩＬＰ単独で流れる定電流値をｉ_onとし、ｉ_th＜ｉ_onとしておき、トリガ入力端子からスイッチループＳＷＬに流れる電流がｉ_th以上となるトリガ電流を入力すると、内外の電流増幅ループが同時オンに向かい、内側スイッチループＳＷＬは短絡状態、外側定電流ループＩＬＰは、定電流Ｉ_onを流す状態となつて安定する。オフさせる場合は、どこの入力点からでも、スイッチループＳＷＬの電流がｉ_th未満となるように、トリガ電流を流せばよい。
【０１４４】
［１］（３）（iii) 定電流ON/OFF形スイッチの第２の具体例
【０１４５】
図２０（請求項７）は、図１４の定電流ON/OFF形スイッチの第２の具体例を示す図である。
【０１４６】
この定電流 ON/OFF 形スイッチ５１は、スイッチループＳＷＬ中のスイッチ形電流アンプ５１−２の出力端子Ｏと電流ミラー回路５１−１の入力端子Ｉとの間に、電流方向が一致するように、定電流ループＩＬＰを挿入している。スイッチ形電流アンプ５１−２の出力端子Ｏに、定電流ループＩＬＰ中の定電流源形アンプ５１−４のコモン端子ＣＯＭが接続され、スイッチループＳＷＬ中の電流ミラー回路５１−１の入力端子Ｉに、定電流ループＩＬＰ中の電流ミラー回路５１−３のコモン端子ＣＯＭが接続されている。スイッチループＳＷＬの±コモン端子ＣＯＭ間がオン、オフする定電流流路を形成する構成である。
【０１４７】
スイッチループＳＷＬ内への定電流ループＩＬＰの挿入点において、電流ミラー回路５１−１の入力端子Ｉに接続している電流ミラー回路５１−３または定電流源形電流アンプ５１−４の入力端子Ｉが、内外の２つのループＩＬＰ，ＳＷＬを同時にオンさせる、トリガ入力端子となる。即ち、図２０の例では、電流ミラー回路５１−３の入力端子Ｉが、定電流ON/OFF形電流スイッチ５１のオントリガ入力端子であるが、定電流ループＩＬＰの構成を、電流ミラー回路５１−３と定電流源形電流アンプ５１−４を構成するトランジスタのＰ形とＮ形を反転させて入れ換えた場合は、定電流源形電流アンプ５１−４の入力端子Ｉが、定電流ON/OFF形電流スイッチ５１のトリガ入力端子になる。
【０１４８】
図２１（ａ），（ｂ），（ｃ）は、図２０の定電流ON/OFF形スイッチの変形例を説明する回路図であり、同図（ａ），（ｂ）が各電流ミラー回路５１−１，５１−３のトランジスタを示し、同図（ｃ）が定電流ON/OFF形スイッチを示している。
【０１４９】
図２１（ａ）のように、定電流ループＩＬＰ中の電流ミラー回路５１−３を形成するトランジスタを５３，５４とし、トランジスタ５４がトランジスタ５３のｎ倍の電流増幅率を持っているものとする。同様に、スイッチループＳＷＬ中の電流ミラー回路５１−１を形成するトランジスタを５５，５６とし、トランジスタ５６がトランジスタ５５のｍ倍の電流増幅率を持っているものとする。電流ミラー回路５１−３と電流ミラー回路５１−１の出力電流ｉ_o1，ｉ_o2は、常に電流ミラー回路５１−３の入力電流ｉに比例する。よって、電流ミラー回路５１−３と電流ミラー回路５１−１とを合成して、一入力二出力の電流ミラー回路Ｍ１３に置き換えることができる。この場合、電流ミラー回路Ｍ１３は、図２１（ｂ）のような、３個のトランジスタ５７，５８，５９で構成される。トランジスタ５８には、トランジスタ５７のｎ倍の電流増幅率を持たせ、トランジスタ５９には（１＋ｎ）ｍ倍の電流増幅率を持たせれば、図２１（ａ）と同様の出力電流ｉ_o1，ｉ_o2が得られる。従って、図２０の定電流ON/OFF形スイッチは、図２１（ｃ）に変形することができる。
【０１５０】
図２２は、図２１を用いた図１４の定電流ON/OFF形保持回路の回路例である。
【０１５１】
この定電流ON/OFF形保持回路は、セット入力端子Ｓにカソードが接続されたダイオードｄ１６と、リセット入力端子Ｒにアノードが接続されたダイオードｄ１７を備えている。ダイオードｄ１７のカソードはダイオードｄ１６のアノードに接続されている。ダイオードｄ１６のアノードは、エミッタが電源Ｖ＋に接続された４個のＰＮＰ型トランジスタＴｒ１１０，Ｔｒ１１１，Ｔｒ１１２，Ｔｒ１１３のベースと、そのトランジスタＴｒ１１０のコレクタに接続されている。
【０１５２】
トランジスタＴｒ１１０のコレクタには、さらに、ＮＰＮ型トランジスタＴｒ１１４のコレクタに接続され、該トランジスタＴｒ１１４のエミッタには、抵抗Ｒonの一端が接続されている。トランジスタＴｒ１１１のコレクタは、ＮＰＮ型トランジスタＴｒ１１５のコレクタと該トランジスタＴｒ１１５及びトランジスタＴｒ１１４のベースとに接続されている。トランジスタＴｒ１１５のエミッタは、抵抗Ｒonの他端に接続されると共に、ＮＰＮ型トランジスタＴｒ１１６のコレクタに接続されている。トランジスタＴｒ１１６のエミッタが電源Ｖ−に接続されている。
【０１５３】
トランジスタＴｒ１１２のコレクタは、ＮＰＮ型トランジスタＴｒ１１７のコレクタと該トランジスタＴｒ１１７のベースとトランジスタＴｒ１１６のベースとＮＰＮ型トランジスタＴｒ１１８のベースとに共通に接続されている。トランジスタＴｒ１１７のエミッタが抵抗Ｒthを介して電源Ｖ−に接続されている。トランジスタＴｒ１１３のコレクタとトランジスタＴｒ１１８のコレクタとが、電流流出出力端子と電流流入出力端子を構成している。
【０１５４】
次に、図２０の定電流ON/OFF形スイッチの機能を説明する。
【０１５５】
図１６の定電流ON/OFF形スイッチとは逆に、外包するスイッチループＳＷＬがオン、オフを決めていることになる。トリガ入力端子から、外側スイッチループＳＷＬの電流ミラー回路５１−１のコモン端子ＣＯＭまでをたどると、入力端子Ｉ→コモン端子ＣＯＭ→入力端子Ｉ→コモン端子ＣＯＭとなる。この点から、ダイオード順方向となるようなトリガ電流を流せば、内外の２つのループＳＷＬ，ＩＬＰを一緒にオンさせることができる。
【０１５６】
外側のスイッチループＳＷＬ単独のオン、オフスレッショルド電流値をｉ_th、内側の定電流ループＩＬＰ単独で流れる定電流値をｉ_onとし、ｉ_th＜ｉ_onとしておき、トリガ入力端子から、スイッチループＳＷＬに流れる電流がｉ_th以上となるトリガ電流を入力すると、内外の電流増幅ループが同時オンに向かい、外側スイッチループＳＷＬは短絡（スイッチ形電流アンプ５１−２が飽和する）状態になり、定電流ループＩＬＰは定電流ｉ_onが流れる状態となつて安定する。スイッチループＳＷＬにおける定電流ループＩＬＰが挿入されていない、電流ミラー回路５１−１の出力端子Ｏと定電流源形アンプ５１−２の入力端子Ｉとの間にも、該電流ミラー回路５１−１の動作により、電流ｉ_onに比例した電流が流れることになる。オフさせる場合は、どの入力点からでもスイッチループＳＷＬに流れる電流がｉ_th以下となるようにトリガ電流を入力すればよい。
【０１５７】
［１］（３）（iV) 定電流ON/OFF形スイッチの第３の具体的例
【０１５８】
図２３（請求項８）は、定電流ON/OFF 形スイッチの第３の具体例を示すブロック図である。
【０１５９】
前述の［１］（３）（ii) 及び［１］（３）（iii)では、図１５の定電流ループＩＬＰとスイッチループＳＷＬを用いて定電流ON/OFF形スイッチを構成しているが、図２３のように、第１及び第２の定電流ループＩＬＰａ，ＩＬＰｂで定電流ON/OFF形スイッチを構成することも可能である。
【０１６０】
定電流ループＩＬＰａは、第１の線形電流ミラー回路５１ａ−１と第１の非線形電流アンプである定電流源形電流アンプ５１ａ−２とを備えている。電流ミラー回路５１ａ−１の出力端子Ｏと定電流源形電流アンプ５１ａ−２の入力端子Ｉが接続されている。一方、定電流ループＩＬＰｂは、第２の線形電流ミラー回路５１ｂ−１と第２の非線形電流アンプである定電流源形電流アンプ５１ｂ−２とを備えている。電流ミラー回路５１ｂ−１の出力端子Ｏが定電流源形電流アンプ５１ｂ−２の入力端子Ｉに接続され、該定電流源形電流アンプ５１ｂ−２の出力端子Ｏが、電流ミラー回路５１ｂ−１の入力端子Ｉに接続されている。電流ミラー回路５１ｂ−１のコモン端子ＣＯＭが、定電流ループＩＬＰａ中の電流ミラー回路５１ａ−１の入力端子Ｉに接続され、定電流源形電流アンプ５１ｂ−２のコモン端子ＣＯＭは、定電流ループＩＬＰａ中の定電流源形電流アンプ５１ａ−２のコモン端子ＣＯＭに接続されている。電流ミラー回路５１ｂ−１の出力端子Ｏ及び定電流源形電流アンプ５１ｂ−２の入力端子Ｉが、定電流源形電流アンプ５１ａ−２の出力端子Ｏに接続されている。
【０１６１】
電流ミラー回路５１ａ−１のコモン端子ＣＯＭと各定電流源形電流アンプ５１ａ−２，５１ｂ−２のコモン端子ＣＯＭの結合点を電流流路とし、電流ミラー回路５１ｂ−１の入力端子Ｉまたは定電流源形電流アンプ５１ｂ−２の入力端子Ｉを全体のオン、オフを制御するトリガ入力端子としている。
【０１６２】
図２４は、図２３の変形例を示す図である。
【０１６３】
図２３中の電流ミラー回路５１ａ−１と電流ミラー回路５１ｂ−１の関係は、図２１と同じであるので、それら電流ミラー回路５１ａ−１と電流ミラー回路５１ｂ−１を統合して電流ミラー回路Ｍ１４にすると、図２４のようになる。
【０１６４】
図２５は、図２４の定電流ON/OFF形スイッチを用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図である。
【０１６５】
図２５には、２つのセット入力端子Ｓ１，Ｓ２と２つのリセット入力端子Ｒ１，Ｒ２が示されている。この定電流ON/OFF形スイッチは、セット入力端子Ｓ１にカソードの接続されたダイオードｄ１９と、リセット入力端子Ｒ１にアノードが接続されたダイオードｄ２０と、セット入力端子Ｓ２にアノードの接続されたダイオードｄ２１と、リセット入力端子Ｒ２にカソードが接続されたダイオードｄ２２を備えている。ダイオードｄ１９のアノードはダイオードｄ２０のカソードに接続されている。ダイオードｄ１９のアノードは、エミッタが電源Ｖ＋に接続された４個のＰＮＰ型トランジスタＴｒ１２０，Ｔｒ１２１，Ｔｒ１２２，Ｔｒ１２３のベースと、そのトランジスタＴｒ１２０のコレクタに接続されている。トランジスタＴｒ１２０のコレクタには、ＮＰＮ型トランジスタＴｒ１２４のコレクタに接続され、該トランジスタＴｒ１２４のエミッタは、抵抗Ｒonを介して電源Ｖ−に接続されている。トランジスタＴｒ１２１のコレクタにはＮＰＮ型トランジスタＴｒ１２５のコレクタと該トランジスタＴｒ１２５及びトランジスタＴｒ１２４のベースに接続されている。ダイオードｄ２１のカソードはダイオードｄ２２のアノードに接続され、該ダイオードｄ２１のカソードが、トランジスタＴｒ１２４，Ｔｒ１２５のベースと、ＮＰＮ型トランジスタＴｒ１２６のコレクタに接続されている。トランジスタＴｒ１２５のエミッタは、電源Ｖ−に接続されている。
【０１６６】
トランジスタＴｒ１２２のコレクタは、ＮＰＮ型トランジスタＴｒ１２７のコレクタと該トランジスタＴｒ１２７のベースとトランジスタＴｒ１２６のベースとＮＰＮ型トランジスタＴｒ１２８のベースとに共通に接続されると共に、ダイオードｄ２３のアノードに接続されている。ダイオードｄ２３のカソードは、電源Ｖ＋に接続されている。トランジスタＴｒ１２６のエミッタが抵抗Ｒthを介して電源Ｖ−に接続されている。トランジスタＴｒ１２３のコレクタとトランジスタＴｒ１２８のコレクタとが、電流流出出力端子と電流流入出力端子を構成している。
【０１６７】
次に、この第３の具体例の定電流ON/OFF形スイッチの機能を図２３の例を用いて説明する。
【０１６８】
定電流源形電流アンプ５１ｂ−２と電流ミラー回路５１ｂ−１とは、定電流ループＩＬＰｂを構成しており、定電流源形電流アンプ５１ａ−２の出力端子Ｏが接続されていない場合、電流ミラー回路５１ａ−１のコモン端子ＣＯＭから電流ミラー回路５１ｂ−１を通って定電流源形電流アンプ５１ｂ−２のコモン端子ＣＯＭに抜ける経路には、定電流ループＩＬＰｂで決定される電流が流れる。
【０１６９】
定電流源形電流アンプ５１ａ−２の出力端子を図２３のように接続すると、定電流源形電流アンプ５１ｂ−２の入力電流を横取りする形となり、定電流ループＩＬＰｂの電流を減じる帰還ループとして動作する。
【０１７０】
帰還量は、電流ミラー回路５１ａ−１と定電流源形電流アンプ５１ａ−２の利得積で決まるが、定電流源形電流アンプ５１ａ−２の性質から、電流ミラー回路５１ａ−１の入力する定電流ループＩＬＰｂに流れる電流値が小さい時は、帰還量が大きく、同電流値が大きいと同帰還量は小さくなる。
【０１７１】
以上の特質を利用して、電流をオフとしたい電流値ｉ_th近辺以下では、定電流源形電流アンプ５１ａ−２と電流ミラー回路５１ａ−１で構成する帰還ループが有効に動作し、回路全体のループ電流利得が１より小さくなり、電流値がゼロに向う。流したい電流値付近では、定電流源形電流アンプ５１ａ−２と電流ミラー回路５１ａ−１で構成する帰還ループが無視でき、定電流ループＩＬＰｂで決定される定電流ｉ_onが流れるようにできる。
【０１７２】
ここで、具体的回路の図２５を参照して、電流ｉ_onと電流ｉ_thに関して説明する。絶対温度をＴ、ヴォルツマン定数をｋ、及び電子の電荷値をｑとし、トランジスタサイズをｎ≒ｍ、抵抗値をｒ_th＞＞ｒ_onのように設定すると、オン時電流ｉ_on近辺ではトランジスタＴｒ１２５に流れる電流ｉ_１とトランジスタＴｒ１２６に流れる電流ｉ_２の関係はｉ_２＜＜ｉ_１と仮定できるので、次の（６）〜（８）式となる。
【０１７３】
ｉ＝ｉ_１ ・・・（６）
ｉ＝（ｋＴ／ｑｒ_on）ｌｎ（ｎ） ・・・（７）
ｉ_on＝３×ｉ＝３（ｋＴ／ｑｒ_on）ｌｎ（ｎ） ・・・（８）
【０１７４】
スレッショルド電流ｉ_th近辺ではｒ_onｉ＝０と近似できるので、
ｉ_１＝ｉ／ｎ→ｉ_２＝ｉ（ｎ―ｌ）／ｎ ・・・（９）
ｉ＝（ｋＴ／ｑｒ_th) ｎ／（ｎ―ｌ）ｌｎ（ｍｎ／（ｎ―１））
・・・（１０）
ｉ_th＝３×ｉ
＝３（ｋＴ／ｑｒ_th）ｎ／（ｎ―ｌ）ｌｎ（ｍｎ／（ｎ―ｌ））
・・・（１１）
【０１７５】
となり、電流ｉ_onと電流ｉ_thは、抵抗値とトランジスタサイズ比で決まるバンドギャップ電圧値とで決定される形となる。Ｐ形、Ｎ形のタイプを反転させて、定電流源形電流アンプ５１ｂ−２と電流ミラー回路５１ｂ−１を入れ換えた回路、定電流源形電流アンプ５１ａ−２と電流ミラー回路５１ａ−１を入れ換えた回路も、同様に、電流ｉ_onと電流ｉ_thは、抵抗値とトランジスタサイズ比で決まるバンドギャップ電圧値で決定される形となる。
【０１７６】
トリガ入力端子からトリガ電流を流入或は流出させて、ｉ_thより大きな電流にするか小さな電流にするかによって、オン時電流をｉ_on、オフ時電流をゼロとしてオン、オフ動作をさせることができる。
【０１７７】
［II］図１の極性反転検出回路の動作
【０１７８】
図２６は、図１の動作を説明するタイムチャートであり、この図を参照しつつ、第１の実施形態の極性反転検出回路の動作を説明する。
【０１７９】
一対の通信回線Ｌ１，Ｌ２には、局側からの起動信号または復旧信号が与えられる。起動か復旧かによって、通信回線Ｌ１，Ｌ２の極性反転の向きは逆となる。まず、通信回線Ｌ１が低電位で通信回線Ｌ２が高電位の状態から、通信回線Ｌｌが高電位で通信回線Ｌ２が低電位の状態となる極性反転が生じた場合について説明する。
【０１８０】
極性反転が開始されると、通信回線Ｌ１に対する通信回線Ｌ２の電位が次第に下がり、やがて通信回線Ｌ１と通信回線Ｌ２間の電位差がゼロの状態となる。電位差ゼロでは、全ての回路の電流がゼロであり、全回路がクリアされる。
【０１８１】
さらに、極性反転が進むと、通信回線Ｌ２に対する通信回線Ｌ１の電位が高くなっていく。定電流ON/OFF形保待回路５０には、通信回線Ｌ１，Ｌ２の電位差に応じた電源電圧が整流回路２０から供給され、該定電流ON/OFF形保待回路５０は正常動作可能な状態に達する。エッジ検出回路３０Ａ及び３０Ｂのグランド端子Ｇは、整流回路２０の負極性出力端子に接続されているので、通信回線Ｌ１，Ｌ２の低電位側（現時点では通信回線Ｌ２が低電位側）から、整流ダイオードの順方向電圧分だけ高い電位にクランプされる。
【０１８２】
エッジ検出回路３０Ａの入力端子は、通信回線Ｌ１側に接続されており、エッジ検出回路３０Ａの入力端子とグランド端子Ｇ間には、通信回線Ｌ１と通信回線Ｌ２間の電位差よりも整流ダイオードの順方向電圧分だけ低い電圧が印加される。極性反転がさらに進むと、やがて電流が流れ始める電圧値Ｖonを越え、エッジ検出回路３０Ａに電流Ｉｔｒｉが流れ始める。さらに電圧が高くなり、電流が流れなくなる電圧値Ｖoff を越えると、流れていた電流Ｉｔｒｉはゼロとなり、以後、電圧が高くなっても電流は流れない。以上、エッジ検出回路３０Ａは、極性反転過渡時の電圧がＶonからＶoff となる短時間だけ、電流Ｉｔｒｉに比例する第１のエッジ検出トリガ電流Ｉtaを出力する。つまり、疑似微分が実現される。
【０１８３】
―方、エッジ検出回路３０Ｂの入力端子は、低電位側となっている通信回線Ｌ２に接続されており、入力端子とグランド端子間には整流ダイオードの準方向電圧分だけ低い電圧が加わるだけなので、電流は流れない。従って、エッジ検出回路３０Ｂからはトリガ電流は出力されない。
【０１８４】
エッジ検出回路３０Ａから出力されたトリガ電流Ｉtaは、０Ｒ回路４０を通じて定電流ON/OFF形保持回路５０をセットし、該保持回路５０に定電流が流れ始める。定電流ON/OFF形保持回路５０によって、トリガ電流Ｉtaの短時間のパルスが、持続的な極性反転検出信号に変換され、図示しない外部回路へ極性反転情報が出力される。
【０１８５】
極性反転情報検出後に行われる通信が終了した時点で、外部回路からリセット信号が送られ、定電流ON/OFF形保持回路５０はリセットされて、待機状態に戻る。通信回線Ｌ１が高電位で通信回線Ｌ２が低電位の状態から、該通信回線Ｌ１が低電位で通信回線Ｌ２が高電位の状態となる極性反転が生じた場合は、それら通信回線Ｌ１，Ｌ２が同電位に揃った後、通信回線Ｌ１がグランド電位側に、通信回線Ｌ２が高電位側となる。そのため今度は、エッジ検出回路３０Ｂより第２のエッジ検出トリガ電流Ｉtbが出力され、エッジ検出回路３０Ａ側はオフ状態を維持する。エッジ検出回路３０Ａとエッジ検出回路３０Ｂの働きが入れ替わる以外は、前述と同様の動作が行われ、極性反転を検出できる。
【０１８６】
電流Ｉta，Ｉtbは、入力電圧の変化速度ｄＶ／ｄｔの値には、無関係に決まるトランジスタのバンドギャップ電圧と各回路内の抵抗値で決定される。
【０１８７】
テレメータ等のノーリンギング端末において、待機時及び極性反転検出時には殆ど電流が流れないので、交換機から通信回線Ｌ１，Ｌ２を介して送られてくる電圧Ｖｌは、ほぼ電源電圧の４８Ｖ（ボルト）になっている。そこで、各エッジ検出回路３０Ａ，３０Ｂが電流オンをする電圧Ｖon、電流が流れる上限電圧Ｖoff を（１２）式のように設定しておけば、図２６の期間Ｔ等の待機時に電圧Ｖｎの雑音があっても、エッジ検出回路３０Ａ，３０Ｂの入力電圧がＶoff 以下とならないので、誤トリガを出力せず誤動作しない。
【０１８８】
０＜Ｖon＜Ｖoff ＜４８Ｖ
（４８Ｖ―Ｖoff ) ＞（待機時雑音レベルＶｎ） ・・・（１２）
【０１８９】
［III] 図１の極性反転検出回路の効果
【０１９０】
以上のように、この第１の実施形態の極性反転検出回路は、［Ｉ］（２）で説明したエッジ検出回路３０Ａ，３０Ｂを備えて構成している。エッジ検出回路３０Ａ，３０Ｂには、次の（１−１）〜（１−４）の利点を有しいる。
【０１９１】
（１−１） 極性反転エッジ検出回路部分にキャパシタを用いないので、大きな容量を必要とするキャパシタが不要となり、ＩＣ化に適するとともにエッジ検出時以外では電流が流れず、低消費電力な構成にできる。
（１−２） 出力電流、つまり、トリガ電流Ｉta，Ｉtbのレベルは、入力パルスの変化速度ｄＶ／ｄｔの影響を受けず、定電流ループ３１の電流設定値で決まるので、入力パルスの波形に無関係に安定したトリガレベルが得られる。
（１−３） 電圧Ｖon，Ｖoff の設定で、雑音による誤動作を防止できる。
（１−４） 流入電流出力と流出電流出力との両タイプの出力信号が得られるので、後段の定電流ON/OFF形保待回路５０の構成の自由度が大きくなる。
この第１の実施形態の極性反転検出回路には、［Ｉ］（３）で説明した定電流ON/OFF形スイッチ５１を用いた定電流ON/OFF形保持回路５０が用いられている。定電流ON/OFF形スイッチ５１には（１−５），（１−６）の利点があり、定電流ON/OFF形保持回路５０には（１−７）の利点がある。
（１−５） 定電流ON/OFF形スイッチ５１は、オン時の電流ｉ_onと、オン、オフのスレッショルド電流ｉ_thとを独立に設定できる。定電流源形電流アンプを例えば図５（ｂ）、図５（ｄ）、スイッチ形電流アンプを図６（ｂ）、図６（ｅ）のような、バンドギャップ電圧と抵抗とで、オン時の電流ｉ_onとオン、オフのスレッショルド電流ｉ_thとが決まる回路を用いることにより、ｉ_on／ｉ_th比が温度変動や製造バラッキの影響を受けない回路になる。
【０１９２】
（１−６） 定電流ON/OFF形スイッチ５１におけるオン時の電流ｉ_onとオン、オフのスレッショルド電流ｉ_thとは、ノイズレベルより大きく設定する必要があるが、ｉ_on／ｉ_th比が安定しているので、電流ｉ_onの値を下げて同比を小さくしても安定動作する。電流ｉ_onを小さくできるので、省電力化が可能となる。
（１−７） 定電流ON/OFF形保持回路５０は、出力回路となる電流ミラー回路Ｍ１１，Ｍ１２とフォトカプラ５２とに、オン、オフする全電流を流すので、高効率な保持回路となる。
従って、図１の極性反転検出回路は、次の（１−８）〜（１−１３）の効果を奏することになる。
（１−８） 従来、微分動作に不可欠とされていた容量の大きなキャパシタを不要とすることと、待機時ゼロパワーの両立を可能にしている。
（１−９） 待機時の誤動作を防止できる。
（１−１０） 極性反転時に、その電位変化速度ｄＶ／ｄｔに関係しない、一定レベルのトリガ電流Ｉta，Ｉtbが得られるので、雑音耐力のある極性反転検出回路を実現できる。
【０１９３】
（１−１１） エッジ検出回路３０Ａ，３０Ｂの電流値Ｉｔｒｉと、定電流ON/OFF形保持回路５０のオン時の定電流値ｉ_onと、定電流ON/OFF形保持回路５０がオン、オフのどちらに移行するかを分ける入力トリガ電流スレッショルド電流ｉ_thとの、３つの電流値を、回路内トランジスタのサイズ比で決まるバンドギャップ電圧と回路内抵抗値のみで決定される構成としたので、温度が変化しても、（ｉ_on／ｉ_th）と（Ｉｔｒｉ／ｉ_th）の比を一定値に保てるので、各電流値を下げ、かつ、各電流値間のマージンを小さく（電流比を小さく）しても安定動作が可能となる。結果、省電力化、或は本発明回路用いた通信端末の高並列回路数化が可能となる。
（１−１２） 極性反転エッジ検出回路部分にキャパシタを用いていないので、ベル信号入力時のように、極性反転が短時間内に複数発生し、かつ、ラインの極性によってライン間電圧が異なる場合も、極性反転の周期数履歴にも関係なく、流れる電流値を一定に保つので、局線の平衡性を崩さない。
（１−１３） エッジ検出回路３０Ａ，３０Ｂの出力信号をワイヤードＯＲのＯＲ回路４０で合成（即ち、論理和演算）するので、従来では２回路を要していた保持回路を、定電流ON/OFF形保持回路５０の１回路にすることができる。その結果、回路数の削減と、外付け部品（キャパシタやフォトカプラ等）の削減ができる。
【０１９４】
（第２の実施形態）
【０１９５】
図２７は、本発明（請求項２）の第２の実施形態を示す極性反転検出回路の構成ブロック図であり、図１に共通する要素には共通の符号が付されている。
【０１９６】
この極性反転検出回路は、一対の通信回線Ｌｌ，Ｌ２からの起動信号及び復旧信号である極性反転情報を検出するためのノーリンギング端末等の極性反転検出回路であり、通信回線Ｌｌ、Ｌ２に流れる電流を全波整流して一定の極性の電圧を出力する全波整流回路２０と、起動信号又は復旧信号の極性反転エッジを検出して第１のエッジ検出トリガ電流Ｉtaを出力する第１のエッジ検出回路３０Ａと、復旧信号又は起動信号の極性反転エッジを検出して第２のエッジ検出トリガ電流Ｉtbを出力する第２のエッジ検出回路３０Ｂとを備えている。整流回路２０とエッジ検出回路３０Ａ，３０Ｂは、第１の実施形態と同様の構成であり、通信回線Ｌ１，Ｌ２に対して同様に接続されている。
【０１９７】
整流回路２０の正極性出力端子（＋）と負極性出力端子（−）の間には、定電流ON/OFF＆切替形保持回路６０が接続され、この定電流ON/OFF＆切替形保持回路６０には、各エッジ検出回路３０Ａ，３０Ｂからのトリガ電流Ｉta，Ｉtbが入力されると共に、外部からのリセット信号が入力されるようになっている。定電流ON/OFF＆切替形保持回路６０は３つの出力端子を有している。通信回線Ｌ１の極性反転の立ち上がりを示す論理Ｑ１と、通信回線Ｌ２の立ち上がりを示す論理Ｑ２と、極性反転の有無を示す論理（Ｑ１＋Ｑ２）を示すようになっている。つまり、（Ｑ１＝１＆Ｑ２＝０）、（Ｑ１＝０＆Ｑ２＝１）、及び（Ｑ１＝Ｑ２＝０）の３状態が示されるようになっている。
【０１９８】
定電流ON/OFF＆切替形保持回路６０の構成及び機能［IV］と、図２７の極性反転検出回路の動作［Ｖ］と、その効果［VI］とを別けて説明する。
【０１９９】
［IV］ 定電流ON/OFF＆切替形保持回路６０の構成及び機能
【０２００】
図２８（請求項９）は、図２７中の定電流ON/OFF＆切替形保持回路６０を示す構成ブロック図である。
【０２０１】
定電流ON/OFF＆切替形保持回路６０は、電流ミラー回路Ｍ２０と、インタフェイス回路６１と、定電流ON/OFF形スイッチ６２と、電流切替形スイッチ６３と、該電流切替形スイッチ６３に接続された２個のフォトカプラ６４，６５とを備えている。電流ミラー回路Ｍ ２０及びフォトカプラ６４，６５により、出力部が構成されている。
【０２０２】
電流ミラー回路Ｍ２０は、第１の実施形態で説明した図４から選択された電流ミラー回路で構成されている。電流ミラー回路Ｍ２０のコモン端子ＣＯＭが電源Ｖ＋に接続されている。定電流ON/OFF形スイッチ６２は、第１の実施形態の図１４〜図２４で説明した定電流ON/OFF形スイッチ５１と同等な構成である。電流ミラー回路Ｍ２０の入力端子Ｉに、定電流ON/OFF形スイッチ６２の定電流流路の流入側端子が接続されている。定電流ON/OFF形スイッチ６２の定電流流路の流出側端子が電流切替形スイッチ６３のプラス電源端子に接続され、電流切替形スイッチ６３のマイナス電源端子が電源Ｖ―に接続されている。
【０２０３】
電流切替形スイッチ６３は、２つの電流出力端子Ｑ，Ｑ／を有し、該出力端子Ｑ，Ｑ／を選択して電流を出力する構成である。一方の電流出力端子Ｑに第１の出力部であるフォトカプラ６４が接続され、他方の電流出力端子Ｑ／に第２の出力部であるフォトカプラ６５が接続されている。各フォトカプラ６４，６５の出力先がグランドレベルの異なる外部機器になっている。
【０２０４】
エッジ検出回路３０Ａの出力するトリガ電流Ｉtaは、起動側又は復旧側極性反転を示すものであり、該トリガ電流Ｉtaはインタフェイス回路６１の入力端子ＩＮ１に入力される構成である。エッジ検出回路３０Ｂの出力するトリガ電流Ｉtbは、復旧側又は起動側極性反転を示すものであり、該トリガ電流Ｉtbがインタフェイス回路６１の入力端子ＩＮ２に入力される構成である。
【０２０５】
インタフェイス回路６１の入力端子ＩＮ１に対応する出力端子Ｏ１は電流切替形スイッチ６３のセット端子Ｓに、インタフェイス回路６１の入力端子ＩＮ２に対応する出力端子Ｏ２が、電流切替形スイッチ６３のリセット端子Ｒに接続されている。インタフェイス回路６１の入力端子ＩＮｌ、ＩＮ２の論理和を求めた結果を出力する出力端子Ｏ３が、定電流ON/OFF形スイッチ６２のセット端子Ｓに接続されている。定電流ON/OFF形スイッチ６２のリセット端子Ｒには、図示しない外部回路からのリセット信号が入力される構成である。電流ミラー回路Ｍ２０の出力端子が、定電流ON/OFF＆切替形保持回路６０の出力端子になっている。
【０２０６】
［IV］（１） 電流切替形スイッチ６３の構成と機能
【０２０７】
図２９（ａ），（ｂ）は、図２８中の電流切替形スイッチ６３の具体的回路例（その１、２）を示す回路図である。
【０２０８】
図２９（ａ）は、４個のＮＰＮトランジスタＴｒ１３１〜Ｔｒ１３４を備えている。トランジスタＴｒ１３１のコレクタとプラス電源端子間に負荷抵抗Ｒｃ１が接続され。トランジスタＴｒ１３２のコレクタとプラス電源端子間には抵抗Ｒｃ２が接続されている。トランジスタＴｒ１３１のコレクタとトランジスタＴｒ１３２のベース間に抵抗Ｒｂ１が接続され、トランジスタＴｒ１３２のコレクタとトランジスタＴｒ１３１のべース間には抵抗Ｒｂ２が接続されている。
【０２０９】
各トランジスタ１３３，１３４のベースが、この電流切替形スイッチ６３のセット入力端子Ｓとリセット入力端子Ｒにそれぞれなっており、該各トランジスタ１３３，１３４はトリガ入力バッファトランジスタを構成している。トリガ入力バッファトランジスタになるトランジスタＴｒ１３３のコレクタが、トランジスタＴｒ１３１のコレクタに接続されている。トリガ入力バッファトランジスタになるトランジスタＴｒ１３４のコレクタが、トランジスタＴｒ１３２のコレクターに接続されている。
【０２１０】
各トランジスタ１３１〜１３４のエミッタは、まとめてマイナス電源端子に接続されている。負荷抵抗Ｒｃ１の両端が電流出力部Ｑに、負荷抵抗Ｒｃ２の両端が電流出力部Ｑ／である。各電流出力部Ｑ，Ｑ／にフォトカプラ６４，６５が接続される構成である。
【０２１１】
図２９（ｂ）も、４個のＮＰＮトランジスタＴｒ１４１〜Ｔｒ１４４を備えている。トランジスタＴｒ１４１のコレクタとプラス電源端子間に負荷抵抗Ｒｃ３が接続され。トランジスタＴｒ１４２のコレクタとプラス電源端子間にはＲｃ４が接続されている。トランジスタＴｒ１４１のコレクタとトランジスタＴｒ１４２のベース間に抵抗Ｒｂ３が接続され、トランジスタＴｒ１４２のコレクタとトランジスタＴｒ１４１のべース間には抵抗Ｒｂ４が接続されている。
【０２１２】
各トランジスタ１４３，１４４のベースが、セット入力端子Ｓとリセット入力端子Ｒに接続され、該各トランジスタ１４３，１４４はトリガ入力バッファトランジスタを構成している。トリガ入力バッファトランジスタになるトランジスタＴｒ１４３のコレクタが、トランジスタＴｒ１４２のベースに接続されている。トリガ入力バッファトランジスタになるトランジスタＴｒ１４４のコレクタが、トランジスタＴｒ１４１のベースに接続されている。
【０２１３】
各トランジスタ１４１〜１４４のエミッタは、まとめてマイナス電源端子に接続されている。負荷抵抗Ｒｃ３の両端が電流出力部Ｑであり、負荷抵抗Ｒｃ４の両端が電流出力部Ｑ／である。
【０２１４】
図２９（ａ），（ｂ）の回路は、良く知られた正帰還ループ回路である。例えば、図２９（ａ）のトランジスタＴｒ１３１とＴｒ１３２のどちらか一方がオンし始めると、他方はオフに向う。セット入力端子Ｓ又はリセット入力端子Ｒからのトリガ電流入力により任意の側をオンに向かわせることができ、安定状態では一方がオンで他方がオフとなる構成である。図２９（ｂ）中のトランジスタＴｒ１４１とＴｒ１４２も、トランジスタＴｒ１３１，Ｔｒ１３２と同等の関係である。
【０２１５】
［IV］（２） インタフェイス回路６１の構成
【０２１６】
図３０（ａ）〜（ｄ）及び図３１（ａ），（ｂ）は、図２８中のインタフェイス回路６１の構成例を示す図である。
【０２１７】
インタフェイス回路６１は、各入力端子ＩＮ１，ＩＮ２につながる前段回路と、各出力端子Ｏ１，Ｏ２，Ｏ３につながる後段の定電流ON/OFF形スイッチ６２及び電流切替形スイッチ６３との間で、前段回路の出力電流で後段回路が正しく動作できるように、端子ＩＮ１→端子Ｏ１及び端子ＩＮ２→端子Ｏ２では電流方向の整合を行い、（端子ＩＮ１、端子ＩＮ２）→端子Ｏ３では該端子ＩＮ１と端子ＩＮ２のＯＲ機能の実現と電流方向の整合の両方を実現する構成である。
【０２１８】
電流方向の反転は内部の電流ミラー回路で実現し、ＯＲ機能はワイヤードＯＲにて実現している。入力端子ＩＮｌにトリガパルス電流を入力すると、出力端子Ｏ１とＯ３に出力する。入力端子ＩＮ２にトリガパルス電流を入力すると、出力端子Ｏ２とＯ３に出力する構成である。
【０２１９】
図３０（ａ）では、入力が流入電流のオン、オフである場合のインタフェイス回路を示し、各コモン端子ＣＯＭが電源Ｖ−に接続された２個の電流ミラー回路Ｍ２１，Ｍ２２を備えている。入力端子ＩＮ１は、インタフェイス回路の出力端子Ｏ１に接続されると共に電流ミラー回路Ｍ２１の入力端子Ｉに接続され、該電流ミラー回路Ｍ２１の出力端子Ｏが、ワイヤードＯＲ６１ａを介してインタフェイス回路の出力端子Ｏ３に接続されている。入力端子ＩＮ２はインタフェイス回路の出力端子Ｏ２に接続されると共に電流ミラー回路Ｍ２２の入力端子Ｉに接続され、該電流ミラー回路Ｍ２２の出力端子Ｏが、ワイヤードＯＲ６１ａを介してインタフェイス回路の出力端子Ｏ３に接続されている。
【０２２０】
図３０（ｂ）でも、入力が流入電流のオン、オフである場合のインタフェイス回路を示し、各コモン端子ＣＯＭが電源Ｖ−に接続された２個の電流ミラー回路Ｍ２３，Ｍ２４と、コモン端子ＣＯＭが電源Ｖ＋に接続された電流ミラー回路Ｍ２５とを備えている。入力端子ＩＮ１は、インタフェイス回路の出力端子Ｏ１に接続されると共に電流ミラー回路Ｍ２３の入力端子に接続され、該電流ミラー回路Ｍ２３の出力端子Ｏが、ワイヤードＯＲ６１ｂを介して電流ミラー回路Ｍ２５の入力端子Ｉに接続されている。入力端子ＩＮ２はインタフェイス回路の出力端子Ｏ２に接続されると共に電流ミラー回路Ｍ２４の入力端子Ｉに接続され、該電流ミラー回路Ｍ２４の出力端子Ｏが、ワイヤードＯＲ６１ｂを介して電流ミラー回路Ｍ２５の入力端子Ｉに接続されている。電流ミラー回路Ｍ２５の出力端子Ｏがインタフェイス回路の出力端子Ｏ３に接続されている。
【０２２１】
図３０（ｃ）は、入力が流出電流のオン、オフである場合のインタフェイス回路を示し、各コモン端子ＣＯＭが電源Ｖ＋に共通接続された２個の二出力電流ミラー回路Ｍ２６，Ｍ２７を備えている。入力端子ＩＮ１は電流ミラー回路２６の入力端子Ｉに接続され、入力端子ＩＮ２が電流ミラー回路２７の入力端子Ｉに接続されている。電流ミラー回路２６の一方の出力端子がインタフェイス回路の出力端子Ｏ１に接続され、他方の出力端子がワイヤードＯＲ６１ｃを介してインタフェイス回路の出力端子Ｏ３に接続されている。電流ミラー回路２７の一方の出力端子がインタフェイス回路の出力端子Ｏ２に接続され、他方の出力端子がワイヤードＯＲ６１ｃを介して出力端子Ｏ３に接続されている。
【０２２２】
図３０（ｄ）も、入力が流出電流のオン、オフである場合のインタフェイス回路を示し、各コモン端子ＣＯＭが電源Ｖ＋に共通接続された２個の二出力電流ミラー回路Ｍ２８，Ｍ２９と、コモン端子ＣＯＭが電源Ｖ−に接続された電流ミラー回路Ｍ３０とを備えている。入力端子ＩＮ１は電流ミラー回路２８の入力端子Ｉに接続され、入力端子ＩＮ２が電流ミラー回路２９の入力端子Ｉに接続されている。電流ミラー回路２８の一方の出力端子がインタフェイス回路の出力端子Ｏ１に接続され、他方の出力端子がワイヤードＯＲ６１ｄを介して電流ミラー回路Ｍ３０の入力端子Ｉに接続されている。電流ミラー回路２９の一方の出力端子はインタフェイス回路の出力端子Ｏ２に接続され、他方の出力端子がワイヤードＯＲ６１ｄを介して電流ミラー回路Ｍ３０の入力端子Ｉに接続されている。電流ミラー回路Ｍ３０の出力端子Ｏがインタフェイス回路の出力端子Ｏ３に接続されている。
【０２２３】
図３１（ａ）は、入力が流入／流出の両方の電流形式を持つ場合のインタフェイス回路を示し、カソードが共通に電源Ｖ−に接続された２個のダイオードｄ６１，ｄ６２を備えている。入力端子ＩＮ１の電流流入側がインタフェイス回路の出力端子Ｏ１に接続されると共に、ダイオードｄ６１のアノードに接続されている。入力端子ＩＮ２の電流流入側がインタフェイス回路の出力端子Ｏ２に接続されると共にダイオードｄ６２のアノードに接続されている。入力端子ＩＮ１，ＩＮ２の電流出力側がワイヤードＯＲ６１ｅで接続されると共にインタフェイス回路の出力端子Ｏ３に接続されている。
【０２２４】
図３１（ｂ）も、入力が、流入／流出の両方の電流形式を持つ場合のインタフェイス回路を示し、カソードが共通に電源Ｖ−に接続された２個のダイオードｄ６３，ｄ６４と、コモン端子ＣＯＭが電源Ｖ＋に接続された電流ミラー回路Ｍ３１とを、備えている。入力端子ＩＮ１の電流流入側が、インタフェイス回路の出力端子Ｏ１に接続されると共に、ダイオードｄ６３のアノードに接続されている。入力端子ＩＮ２の電流流入側が、インタフェイス回路の出力端子Ｏ２に接続されると共にダイオードｄ６４のアノードに接続されている。入力端子ＩＮ１，ＩＮ２の電流出力側が、ワイヤードＯＲ６１ｆで接続されている。ワイヤードＯＲ６１ｆの出力側が、電流ミラー回路Ｍ３１の入力端子Ｉに接続され、該電流ミラー回路Ｍ３１の出力端子Ｏが、インタフェイス回路の出力端子Ｏ３に接続されている。
【０２２５】
図３０（ａ），（ｃ）及び図３１（ａ）は、後段の定電流ON/OFF形スイッチ６２が、流出電流トリガでオンとなる回路（図１６，１８，２０，２１，２２等）に用いるインタフェイス回路であり、図３０（ｂ），（ｄ）及び図３１（ｂ）は、流入電流トリガでオンとなる回路（図１７，１９等）に用いるインタフェイス回路である。
【０２２６】
［IV］（３）定電流ON/OFF＆切替形保持回路６０の機能
【０２２７】
待機の状態では、トリガ電流Ｉta，Ｉtbと外部からリセット信号の各入力電流がゼロであり、定電流ON/OFF形スイッチ６２もオフである。定電流ON/OFF形スイッチ６２がオフであると、電源Ｖ＋と電源Ｖ−との間に定電流ON/OFF形スイッチ６２と直列に接続されている電流切替形スイッチ６３と電流ミラー回路Ｍ２０とに電流が流れず、電流ミラー回路Ｍ２０の出力電流がゼロである。また、フォトカプラ６４，６５に流れる電流もゼロ（フォトカプラ出力オープン）である。
【０２２８】
今、入力端子ＩＮ１からトリガ電流Ｉtaを入力すると、インタフェイス回路６１により、電流切替形スイッチ６３と定電流ON/OFF形スイッチ６２の、それぞれのセット入力端子Ｓにトリガ電流Ｉtaが供給される。結果、定電流ON/OFF形スイッチ６２がオンとなり、電流切替形スイッチ６３と電流ミラー回路Ｍ２０に電流が流れ、同電流ミラー回路の出力端子Ｏから定電流が出力される。
【０２２９】
この時、電流切替形スイッチ６３はセット入力に対応し、電流出力端子Ｑから電流を出力する。よって、フォトカプラ６４に電流が流れる。一方、電流出力端子Ｑ／からは電流を出力せず、フォトカプラ６５には電流が流れない。
【０２３０】
待機の状態から、入力端ＩＮ２を介してトリガ電流Ｉtbが入力されると、インタフェイス回路６１により、電流切替形スイッチ６３のリセット入力端子Ｒと定電流ON/OFF形電流スイッチ６２のセット入力端子Ｓとに、そのトリガ電流電流Ｉtbが供給される。結果、定電流ON/OFF形スイッチ６２がオンとなり、電流切替形スイッチ６２と電流ミラー回路Ｍ２０に電流が流れ、その電流ミラー回路Ｍ２０の出力端子Ｏから定電流が出力される。
【０２３１】
この時、電流切替形スイッチ６３はリセット入力に対応し、電流出力端子Ｑ／から電流を出力する。よって、フォトカプラ６５に電流が流れる。一方、電流出力端子Ｑからは電流を出力せず、フォトカプラ６４には電流が流れない。
【０２３２】
定電流ON/OFF形スイッチ６２がオン（出力端子Ｑ又はＱ／が電流を出力）した状態で、定電流ON/OFF形スイッチ６２のリセット入力端子Ｒにトリガ電流を入力すると、この定電流ON/OFF形スイッチ６２がオフとなり、待機の状態に戻る。
【０２３３】
定電流ON/OFF形スイッチ６２がオン、電流切替形スイッチ６３の出力端子Ｑが電流を出力してフォトカプラ６４がオン、フォトカプラ６５がオフ、電流ミラー回路Ｍ２０が定電流を出力している状態で、入力端子ＩＮ２よりトリガ電流Ｉtbを入力した場合、電流切替形スイッチ６３のリセット入力端子Ｒと定電流ON/OFF形電流スイッテ６２のセット入力端子Ｓにトリガ電流が入力されることになり、出力端子Ｑ／が電流を送出してフォトカプラ６５に電流が流れ、出力端子Ｑは電流の送出を停止する。つまり、フォトカプラ６４には電流がない。電流ミラー回路Ｍ２０は定電流出力を維持する。
【０２３４】
定電流ON/OFF形スイッチ６２がオン、電流切替形スイッチ６３の出力端子Ｑ／が電流を出力してフォトカプラ６５がオン、出力端子Ｑが電流を供給せずにフォトカプラ６４がオフ、電流ミラー回路Ｍ２０が定電流出力を行っている状態で、入力端子ＩＮ１からトリガ電流Ｉtaを入力した場合は、電流切替形スイッチ６３と定電流ON/OFF形スイッチ６２のセット入力端子Ｓにトリガ電流が入力され、出力端子Ｑが電流を出力してフォトカプラ６４に電流が流れる。出力端子Ｑ／は電流の供給を停止してフォトカプラ６５には電流が流れなくなる。電流ミラー回路Ｍ２０は定電流出力を維持する。
【０２３５】
以上を整理すると、定電流ON/OFF形スイッチ６２ヘのリセット信号が入力されると、全ての出力がオフの待機の状態に戻る。入力端子ＩＮ１からのトリガ電流Ｉtaが入力されることにより、フォトカプラ６４がオン、フォトカプラ６５がオフとなる。入力端子ＩＮ２からのトリガ電流Ｉtbが入力されると、フォトカプラ６５がオンとなり、フォトカプラ６４がオフとなる。電流ミラー回路Ｍ２０は、入力端子ＩＮ１，ＩＮ２のいずれのトリガ電流の入力の場合もオンして、電流を出力する。即ち、極性反転検出結果を保持して示すことになる。定電流ON/OFF形スイッチ６２と、電流切替形スイッチ６３と、電流ミラー回路Ｍ２０との位置関係は、電源間に直列接続されていればよいので、挿入順序を替え（インターフェイス回路での調整は必要になるが）ても同じ機能を果たす。
【０２３６】
［Ｖ］ 図２７の極性反転検出回路の動作
【０２３７】
図３２は、図２７の極性反転検出回路の動作を示すタイムチャートであり、この図３２を参照しつつ、第２の実施形態の極性反転検出回路の動作を説明する。
【０２３８】
通信回線Ｌ１，Ｌ２の起動か復旧かにより、該通信回線Ｌ１，Ｌ２の極性反転の向きは逆となる。まず、通信回線ＬＩが低電位で通信回線Ｌ２が高電位の状態から、通信回線Ｌ１が高電位で通信回線Ｌ２が低電位の状態となる極性反転が生じた場合について説明する。
【０２３９】
極性反転が開始されると、通信回線Ｌ１に対する通信回線Ｌ２の電位が次第に下がり、これら通信回線Ｌ１と通信回線Ｌ２間の電位差がゼロの状態となる。電位差ゼロでは、全ての回路の電流がゼロとなり全回路がクリアされる。
【０２４０】
さらに、極性反転が進むと、通信回線Ｌ２に対する通信回線Ｌ１の電位が上昇し、定電流ON/OFF＆切替形保持回路６０は、通信回線Ｌ１，Ｌ２の電位差に応じた電源電圧を整流回路２０から供給され、正常動作可能な状態に達する。
【０２４１】
各エッジ検出回路３０Ａ，３０Ｂのグランド端子Ｇは、整流回路２０の負極性出力端子（−）側に接続されているので、通信回線Ｌ１，Ｌ２の低電位側（現時点ではＬ２が低電位側）から整流ダイオードの順方向電圧分だけ高い電位に、それぞれクランプされる。
【０２４２】
エッジ検出回路３０Ａの入力端子は通信回線Ｌ１に接続されており、エッジ検出回路３０Ａの入力端子とグランド端子Ｇ間には、通信回線Ｌ１−Ｌ２間の電位差よりも整流ダイオードの順方向電圧分だけ低い電圧が印加される。極性反転がさらに進むと、やがて電流が流れ始める電圧値Ｖonを超え、エッジ検出回路３０Ａに電流Ｉｔｒｉが流れ始める。さらに電圧が高くなり、電流が流れなくなる電圧値Ｖoff を超えると、流れていた電流Ｉｔｒｉはゼロとなり、以後、電圧が高くなっても電流は流れない。以上、エッジ検出回路３０Ａは、極性反転過渡時電圧の、ＶonからＶoff となる短時間だけ、電流Ｉｔｒｉに比例するトリガ電流Ｉtaを出力する。つまり、疑似微分が実現される。一方、エッジ検出回路３０Ｂの入力端子は、低電位側となっている通信回線Ｌ２に接続されており、入力端子とグランド端子Ｇ間には整流ダイオードの順方向電圧分だけ低い電圧が加わるだけなので電流は流れない。従って、エッジ検出回路３０Ｂからは、トリガ電流は出力されない。
【０２４３】
エッジ検出回路３０Ａ，３０Ｂの出力するトリガ電流は、エッジ検出トリガ信号として、定電流ON/OFF＆切替形保持回路６０のインタフェイス回路６１に入力する。インタフェイス回路６１は、エッジ検出回路３０Ａ，３０Ｂからのエッジ検出トリガ電流の信号レベルを加工して電流切替形スイッチ６３の切替動作を誘起するトリガ電流と、信号レベルを加工すると共にＯＲ機能で合成して定電流ON/OFF形スイッチ６２をオンさせるトリガ電流とを作る。
【０２４４】
定電流ON/OFF＆切替形保持回路６０は、待機の状態では電流は流れていない。定電流ON/OFF＆切替形保持回路６０は、エッジ検出回路３０Ａからのトリガ電流を得ると、定電流ON/OFF形スイッチ６２をオンさせて電流切替形スイッチ６３のコモン電流となる定電流を流し、あわせて電流切替形スイッチ６２の出力端子Ｑから電流を出力する（フォトカプラ６４がオンする）。
【０２４５】
同様に、エッジ検出回路３０Ｂからのトリガ電流Ｉtbを得ると、定電流ON/OFF＆切替形保持回路６０は、定電流ON/OFF形スイッチ６２をオンさせて、電流切替形スイッチ６３のコモン定電流を流すと共に、電流切替形スイッチ６３の出力端子Ｑ／から電流を出力する（フォトカプラ６５がオンする）。
【０２４６】
外部機器からのリセット信号は、定電流ON/OFF形スイッチ６２をオフさせるので、電流切替形スイッチ６３のコモン電流がゼロとなり、各出力端子Ｑ，Ｑ／からは電流が出力されず、フォトカプラ６４，６５が共にオフする。
【０２４７】
以上、極性反転の方向によって、エッジ検出回路３０Ａまたはエッジ検出回路３０Ｂが、極性反転エッジを検出してトリガパルス電流Ｉta，Ｉtbをそれぞれ出力し、定電流ON/OFF＆切替形保持回路６０の出力端子Ｑまたは出力端子Ｑ／から電流を出力する。通信終了など、極性反転情報の保持の必要が無くなった時点で、外部回路から出力されるリセット信号でリセットされ、定電流ON/OFF＆切替形保持回路６０は、待機の状態（Ｑ１＝Ｑ２＝０、電流ゼロ）に戻る。
【０２４８】
例えば、ベル信号入力時のように、外部機器からのリセット信号がないまま極性反転が生ずる場合も、エッジ検出回路３０Ａ，３０Ｂからは、極性反転に応じて交互にトリガ電流Ｉta，Ｉtbが出力され、それに応じて、定電流ON/OFF＆切替形保持回路６０の出力端子Ｑ，Ｑ／からは、交互に電流が出力される。そして、最後に残った極性状態に応じて出力端子Ｑまたは出力端子Ｑ／が電流を出力する。
この場合も、通信終了など極性反転情報の保持の必要が無くなった時点で、外部回路からのリセット信号によってリセットされ、待機の状態に戻る。
【０２４９】
［VI］ 図２７の極性反転検出回路の効果
【０２５０】
以上のように、この第２の実施形態の極性反転検出回路は、第１の実施形態と同様のエッジ検出回路３０Ａ，３０Ｂを用いて、通信回線Ｌ１，Ｌ２の極性反転の検出を行う構成であり、第１の実施形態の（１−１）から（１−７）の利点を持つ。その上、第２の実施形態の極性反転検出回路は、定電流ON/OFF＆切替形保持回路６０を備えている。
【０２５１】
定電流ON/OFF＆切替形保持回路６０では、第１の実施形態と同様の定電流ON/OFF形スイッチ６２の定電流値によって、２つのフォトカプラ６４，６５に流れる電流の大きさを決定できるため、１本の抵抗値で双方の電流値をばらつき無く決定できる。従来、起動と復旧に対応する２つのフォトカプラ６４，６５の出力を得ようとすると、それぞれのフォトカプラに対応する２つの保持回路が必要であり、双方が同時オンの誤動作をする可能性があったが、これを１つの回路で３つの出力状態（フォトカプラ６４のみがオン、フォトカプラ６５のみがオン、両方がオフ）が得られるようにしているので、部品点数の少ない回路を実現し、双方同時オンの誤動作を皆無にできる。
【０２５２】
従って、図２７の極性反転検出回路は、次の（２−１）〜（２−７）等の利点を有することになる。
（２−１） 従来、微分動作に不可欠とされていた大容量のキャパシタを不要とすることと、待機時ゼロパワーの両立を可能にしている。
（２−２） 待機時の誤動作を防止できる。
（２−３） 極性反転時に、その電位変化速度ｄＶ／ｄｔに関係しない、一定レベルのトリガ電流Ｉta，Ｉtbが得られるので、雑音耐力のある極性反転検出回路を実現できる。
（２−４） エッジ検出回路３０Ａ，３０Ｂの電流値Ｉｔｒｉと、定電流ON/OFF＆切替形保持回路６０のオン時の定電流値ｉ_onと、定電流ON/OFF＆切替形保持回路６０がオン、オフのどちらに移行するかを分ける入力トリガ電流スレッショルド電流ｉ_thとの、３つの電流値を、回路内トランジスタのサイズ比で決まるバンドギャップ電圧と回路内抵抗値のみで決定される構成としたので、温度が変化しても、（ｉ_on／ｉ_th）と（Ｉｔｒｉ／ｉ_th）の比を一定値に保てるので、各電流値を下げ、かつ、各電流値間のマージンを小さく（電流比を小さく）しても安定動作が可能となる。結果、省電力化、或は本回路を用いて構成する通信端末装置の高並列回路数化が可能となる。
【０２５３】
（２−５） 極性反転エッジ検出回路部分にキャパシタを用いていないので、ベル信号入力時のように、極性反転が短時間内に複数発生し、かつ、±の電位状態でライン間電圧が異なる場合も、極性反転の周期数履歴にも関係なく、流れる電流値を一定に保つので、局線の平衡性を崩さない。
（２−６） 回路数の削減と、外付け部品（キャパシタやフォトカプラ等）の削減ができる。
（２−７） ベル信号のように、短時間に複数の極性反転が現れる場合も、出力端子Ｑ，Ｑ／からの安定した交互の電流出力が得られるので、図示しない外部回路で、「短時間に、リセットの入らない複数の交互出力保持出力がある」こと、または周波数を検出することで、ベル信号の検出も可能になる。
【０２５４】
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。例えば、エッジ検出回路３０Ａ，３０Ｂ等で用いられた図３の回路に、発光素子やアイソレータを直列に接続し、又は電流ミラー回路の入力端子を接続して該電流ミラー回路の出力端子に発光素子やアイソレータを接続し、電圧Ｖonを正常電圧の下限値に設定し、Ｖoff を正常電源電圧の上限値に設定することで、直流電源を監視する直流電源監視回路を構成することができる。つまり、正常電圧を出力している時、発光素子やアイソレータが動作する。
【０２５５】
又、以上の発明回路は、全波整流回路出力の負側をグランドとして、正側を電源とする回路であるが、トランジスタのＰＮ極性を反転しダイオードのアノードとカソードを逆向きに変更することにより、全波整流回路出力の正側をグランドに負側を電源とする回路として、同機能を実現できる。
【０２５６】
【発明の効果】
【０２５７】
以上詳細に説明したように、請求項１、４に係る発明によれば、保持回路を１つにすることができ、回路数と外付け部品を削減できると共に、誤った極性反転検出情報を出力することがなくなる。第１のエッジ検出回路は、極性反転に伴い第１の通信回線の電位が上 昇して第１の閾値電位Ｖｏｎを超えると一定の第１のエッジ検出トリガ電流を出力し、第１の通信回線の電位がさらに上昇して第２の閾値電位Ｖｏｆｆを超えると一定の第１のエッジ検出トリガ電流の出力を停止する構成にし、第２のエッジ検出回路は、極性反転に伴い第２の通信回線の電位が上昇して第１の閾値電位Ｖｏｎを超えると一定の第２のエッジ検出トリガ電流を出力し、第２の通信回線の電位がさらに上昇して第２の閾値電位Ｖｏｆｆを超えると一定の第２のエッジ検出トリガ電流の出力を停止する構成にしたので、キャパシタを用いない疑似微分回路が実現し、転極速度の影響を受けず安定したエッジ検出トリガ電流が得られる。
【０２５８】
特に、この請求項１に係る発明では、第１、第２のエッジ検出回路において、第１の定電圧素子のブレークダウンにより定電流ループを動作させることで定電流が流れることを開始し、その後に第２の定電圧素子のブレークダウンにより帰還ループを動作して、定電流の流れを止めるようにすることで、エッジ検出トリガ電流を得ることができる構成にしているので、第１及び第２の定電圧素子におけるブレークダウン電圧の設定にてエッジ検出トリガ電流の流れる時間を調整することが容易にできる。
【０２５９】
請求項２、４に係る発明によれば、請求項１に係る発明と同様に、保持回路を１つにすることができ、回路数と外付け部品を削減できると共に、誤った極性反転検出情報を出力することがなくなり、さらに、キャパシタを用いない疑似微分回路が実現し、転極速度の影響を受けず安定したエッジ検出トリガ電流が得られる。その上、請求項１に係る発明と同様に、第１、第２のエッジ検出回路において、第１及び第２の定電圧素子におけるブレークダウン電圧の設定にてエッジ検出トリガ電流の流れる時間を調整することが容易にできる。しかも、保持回路が３つの出力状態をとるので、起動と復旧の両方の信号に対する情報を出力することが可能になる。
【０２６０】
請求項３に係る発明によれば、（Ｖｐ−Ｖｏｆｆ）＞Ｖｎとなるように第２の閾値電位Ｖｏｆｆを設定したので、転極速度の影響を受けず安定したエッジ検出トリガ電流が得られ、さらに、その電圧範囲の設定により、雑音耐力に優れた極性反転検出回路を実現できる。
【０２６１】
請求項５に係る発明によれば、保持回路が、定電流 ON/OFF 形スイッチ、及び第１、第２の出力用電流ミラー回路を備えているので、低消費電力の極性反転検出回路を実現できる。
【０２６２】
請求項６、７、８に係る発明によれば、定電流 ON/OFF 形スイッチを定電流ループ及びスイッチループにより構成したので、容易に集積化できる。
請求項９に係る発明によれば、保持回路が、インタフェイス回路、定電流 ON/OFF 形スイッチ、電流切替形スイッチ回路、及び出力部を備えているので、低消費電力の極性反転検出回路を実現できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す極性反転検出回路の回路図である。
【図２】 従来の極性反転検出回路の回路図である。
【図３】 図１中のエッジ検出回路の要素を示すブロック図である。
【図４】 図４は、線形電流ミラー回路を説明する図である。
【図５】 図５は、非線形電流アンプ（定電流源形電流アンプ）を説明する図である。
【図６】 図６は、非線形電流アンプ（スイッチ形電流アンプ）を説明する図である。
【図７】 図３のエッジ検出回路の構成例を示す回路図である。
【図８】 エッジ検出回路の印加電圧と流れる電流の関係を示す図である。
【図９】 エッジ検出過渡時の印加電圧と流れる電流の波形を示す図である。
【図１０】 図３中の定電圧素３２，３４の挿入位置を示すブロック図である。
【図１１】 複数の電流ミラー回路を１つの電流ミラー回路で置換えた図７の変形例を示すブロック図である。
【図１２】 帰還ループ３３にＭＯＳトランジスタを用いた図７の回路例を示す回路図である。
【図１３】 図１３は、図７の他の構成例を示す回路図である。
【図１４】 図１中の定電流ON/OFF形保持回路５０の構成例を示すブロック図である。
【図１５】 図１４中の定電流ON/OFF形スイッチの構成要素を説明する図である。
【図１６】 図１４の定電流ON/OFF形スイッチの第１の具体例（その１）を示す図である。
【図１７】 図１４の定電流ON/OFF形スイッチの第１の具体例（その２）を示す図である。
【図１８】 図１６を用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図である。
【図１９】 図１７を用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図である。
【図２０】 図１４の定電流ON/OFF形スイッチの第２の具体例を示す図である。
【図２１】 図２０の定電流ON/OFF形スイッチの変形例を説明する回路図である。
【図２２】 図２１を用いた図１４の定電流ON/OFF形保持回路の回路図である。
【図２３】 定電流ON/OFF形スイッチの第３の具体例を示すブロック図である。
【図２４】 図２３の変形例を示す図である。
【図２５】 図２４の定電流ON/OFF形スイッチを用いた図１４の定電流ON/OFF形保持回路の回路例を示す回路図である。
【図２６】 図１の動作を説明するタイムチャートである。
【図２７】 本発明の第２の実施形態を示す極性反転検出回路の構成ブロック図である。
【図２８】 図２７中の定電流ON/OFF＆切替形保持回路６０を示す構成ブロック図である。
【図２９】 図２８中の電流切替形スイッチ６３の具体的回路例を示す回路図である。
【図３０】 図２８中のインタフェイス回路６１の構成例を示す図である。
【図３１】 図２８中のインタフェイス回路６１の構成例を示す図である。
【図３２】 図２７の極性反転検出回路の動作を示すタイムチャートである。
【符号の説明】
２０ 整流回路
３０Ａ，３ＯＢ エッジ検出回路
３１ 定電流ループ
３２，３４ 定電圧素子
３３ 帰還ループ
３５，３６ 電流ミラー回路
４０ ＯＲ回路
５０ 定電流ＯＮ／ＯＦＦ形保持回路
５１，６２ 定電流ＯＮ／ＯＦＦ形スイッチ
５２，６４，６５ フォトカプラ
６０ 定電流ＯＮ／ＯＦＦ＆切替形保持回路
６３ 電流切替形スイッチ
Ｍ１〜Ｍ２０ 電流ミラー回路
Ｃ１ 定電流源形電流アンプ
Ｓ１ スイッチ形電流アンプ
ＩＬＰ 定電流ループ
ＳＷＰ スイッチループ

Claims (9)

1. 起動信号及び復旧信号である極性反転の情報が送られてくる一対の第１及び第２の通信回線に接続され、前記第１及び第２の通信回線に流れる電流を整流して正極性出力端子及び負極性出力端子から一定の極性の電位差を出力する整流回路と、
   前記第１の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第１の通信回線の電位に対して設定された第１の閾値電位Ｖｏｎ（但し、Ｖｐ＞Ｖｏｎ＞０、Ｖｐ；第１、第２の通信回線の待機時における負極性出力端子と第１、第２の通信回線との間の電位差）及び第２の閾値電位Ｖｏｆｆ（但し、Ｖｐ＞Ｖｏｆｆ＞Ｖｏｎ＞０）を有し、前記極性反転に伴い前記第１の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第１のエッジ検出トリガ電流を出力し、前記第１の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第１のエッジ検出トリガ電流の出力を停止する第１のエッジ検出回路と、
   前記第２の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第２の通信回線の電位に対して設定された前記第１の閾値電位Ｖｏｎ及び前記第２の閾値電位Ｖｏｆｆを有し、前記極性反転に伴い前記第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第２のエッジ検出トリガ電流を出力し、前記第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第２のエッジ検出トリガ電流の出力を停止する第２のエッジ検出回路と、
   前記第１及び第２のエッジ検出回路の出力端子に接続され、前記第１及び第２のエッジ検出トリガ電流の論理和を求めて論理和信号を出力する論理和回路と、
   前記論理和回路の出力端子に接続されると共に、前記正極性出力端子と前記負極性出力端子との間に接続されて前記整流回路の出力を電源として動作し、前記論理和信号により立ち上がり、前記極性反転後に与えられるリセット信号により立ち下がるパルス状の極性反転情報検出信号を出力する保持回路と、
   を備えた極性反転検出回路であって、
   前記各エッジ検出回路は、
   前記第１又は第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えるとブレークダウンする第１の定電圧素子と、
   前記第１又は第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えるとブレークダウンする第２の定電圧素子と、
   前記第２の定電圧素子のブレークダウンにより動作する帰還ループ回路と、
   前記第１の定電圧素子のブレークダウンにより動作して前記一定の第１又は第２のエッジ検出トリガ電流を流し、前記帰還ループ回路の動作により前記一定の第１又は第２のエッジ検出トリガ電流の流れを停止する定電流ループ回路と、
   を有することを特徴とする極性反転検出回路。
2. 起動信号及び復旧信号である極性反転の情報が送られてくる一対の第１及び第２の通信回線に接続され、前記第１及び第２の通信回線に流れる電流を整流して正極性出力端子及び負極性出力端子から一定の極性の電位差を出力する整流回路と、
   前記第１の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第１の通信回線の電位に対して設定された第１の閾値電位Ｖｏｎ（但し、Ｖｐ＞Ｖｏｎ＞０、Ｖｐ；第１、第２の通信回線の待機時における負極性出力端子と第１、第２の通信回線との間の電位差）及び第２の閾値電位Ｖｏｆｆ（但し、Ｖｐ＞Ｖｏｆｆ＞Ｖｏｎ＞０）を有し、前記極性反転に伴い前記第１の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第１のエッジ検出トリガ電流を出力し、前記第１の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第１のエッジ検出トリガ電流の出力を停止する第１のエッジ検出回路と、
   前記第２の通信回線と前記負極性出力端子との間に接続され、前記負極性出力端子の電位を基準にして前記第２の通信回線の電位に対して設定された前記第１の閾値電位Ｖｏｎ 及び前記第２の閾値電位Ｖｏｆｆを有し、前記極性反転に伴い前記第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えると一定の第２のエッジ検出トリガ電流を出力し、前記第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えると前記一定の第２のエッジ検出トリガ電流の出力を停止する第２のエッジ検出回路と、
   前記第１及び第２のエッジ検出回路の出力端子に接続されると共に、前記正極性出力端子と前記負極性出力端子との間に接続されて前記整流回路の出力を電源として動作し、前記第１及び第２のエッジ検出トリガ電流の論理和から求めた論理和信号に応答して立ち上がり、前記極性反転後に与えられるリセット信号により立ち下がるパルス状の第１の極性反転情報検出信号を出力し、かつ、前記第１のエッジ検出トリガ電流に応答して前記第１の極性反転情報検出信号中から該第１のエッジ検出トリガ電流に対応するパルス状の第２の極性反転情報検出信号を取り出すと共に、前記第２のエッジ検出トリガ電流に応答して前記第１の極性反転情報検出信号中から該第２のエッジ検出トリガ電流に対応するパルス状の第３の極性反転情報検出信号を取り出す保持回路と、
   を備えた極性反転検出回路であって、
   前記各エッジ検出回路は、
   前記第１又は第２の通信回線の電位が上昇して前記第１の閾値電位Ｖｏｎを超えるとブレークダウンする第１の定電圧素子と、
   前記第１又は第２の通信回線の電位がさらに上昇して前記第２の閾値電位Ｖｏｆｆを超えるとブレークダウンする第２の定電圧素子と、
   前記第２の定電圧素子のブレークダウンにより動作する帰還ループ回路と、
   前記第１の定電圧素子のブレークダウンにより動作して前記一定の第１又は第２のエッジ検出トリガ電流を流し、前記帰還ループ回路の動作により前記一定の第１又は第２のエッジ検出トリガ電流の流れを停止する定電流ループ回路と、
   を有することを特徴とする極性反転検出回路。
3. 請求項１又は２記載の極性反転検出回路において、
   前記第１、第２の通信回線の待機時における前記負極性出力端子と該第１、第２の通信回線との間の雑音電圧をＶｎとしたときに、（Ｖｐ−Ｖｏｆｆ）＞Ｖｎとなるように前記第２の閾値電位Ｖｏｆｆを設定したことを特徴とする極性反転検出回路。
4. 請求項１〜３のいずれか１項に記載の極性反転検出回路において、
   前記定電流ループ回路は、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第１の線形電流ミラー回路と、
   電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ第１の非線形電流アンプとを備え、
   前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された設定電流値以下ではループ電流利得が１以上で、該設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子との間を電流経路として、前記負極性出力端子と前記第１又は第２の通信回線との間の電圧の印加により前記設定電流に比例した定電流を流し、
   前記帰還ループ回路は、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第２の線形電流ミラー回路と、
   電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利 得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ第２の非線形電流アンプとを備え、
   前記第２の線形電流ミラー回路の入力端子が前記第１の線形電流ミラー回路のコモン端子に接続され、前記第２の線形電流ミラー回路の出力端子が前記第２の非線形電流アンプの入力端子に接続され、前記第２の非線形電流アンプの出力端子が前記第１の非線形電流アンプの入力端子又は前記第１の線形電流ミラー回路の出力端子に接続され、かつ前記第１の非線形電流アンプのコモン端子と前記第２の非線形電流アンプのコモン端子が接続され、前記定電流ループ回路を含む全体のループ電流増幅率を１未満として全回路に流れる電流を短時間内で減じてゼロにする構成になっていることを特徴とする極性反転検出回路。
5. 請求項１又は３記載の極性反転検出回路において、
   前記保持回路は、
   前記論理和信号をセット入力端子から入力することでオン状態となって電流経路流入端子と電流経路流出端子との間に定電流を流し、前記リセット信号をリセット入力端子から入力することでオフ状態となって前記電流経路流入端子と前記電流経路流出端子との間の前記定電流をオフする定電流オン、オフ形スイッチ回路と、
   前記定電流オン、オフ形スイッチ回路によってオン、オフして出力される前記定電流を出力用流出電流に変換して前記極性反転情報検出信号を出力する第１の出力用電流ミラー回路と、
   前記定電流を出力用流入電流に変換して前記極性反転情報検出信号を出力する第２の出力用電流ミラー回路とを備え、
   前記定電流オン、オフ形スイッチ回路、前記第１の出力用電流ミラー回路、及び前記第２の出力用電流ミラー回路は、前記整流回路の前記正極性出力端子と前記負極性出力端子との間に直列に接続されていることを特徴とする極性反転検出回路。
6. 請求項５記載の極性反転検出回路において、
   前記定電流オン、オフ形スイッチ回路は、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第１の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ第１の非線形電流アンプとを備え、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ電流利得が１以上で、該第１の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子とを電流経路として、前記正極性出力端子及び前記負極性出力端子間の電圧の印加で前記第１の設定電流に比例した定電流を流す定電流ループ回路と、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第２の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ第２の非線形電流アンプとを備え、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子が接続され、前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１未満で、該第２の設定電流値以上ではループ電流利得が１以上であるループ電流増幅を行い、前記第２の非線形電流アンプのコモン端子と前記第２の線形電流ミラー回路のコモン端子とをオン、オフするスイッチ端子間とし 、前記第２の非線形電流アンプと前記第２の線形電流ミラー回路の接続点の何れかをオン、オフ制御入力端子として、そこに流れる電流の前記第２の設定電流値をオン、オフ制御スレッショルド電流とするスイッチループ回路とを備え、
   前記第１の設定電流値は、前記第２の設定電流値よりも大きな値に設定され、
   前記スイッチループ回路は、前記定電流ループ回路内の前記第１の非線形電流アンプと前記第１の線形電流ミラー回路の互いの前記入力端子と前記出力端子との接続点の何れか一方に挿入され、前記定電流ループ回路のコモン端子間がオン、オフする定電流流路を構成し、
   前記スイッチループ回路のオン制御入力端子が全体のオン制御入力端子となり、前記第１及び第２の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのいずれかの入力端子が全体のオフ制御入力端子となる構成にしたことを特徴とする極性反転検出回路。
7. 請求項５記載の極性反転検出回路において、
   前記定電流オン、オフ形スイッチ回路は、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第１の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最小電流利得を持ちかつ入力電流増大に伴い電流利得が単調増加する特性を持つ第１の非線形電流アンプとを備え、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子が接続され、前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ電流利得が１未満で、該第１の設定電流値以上ではループ電流利得が１以上であるループ電流増幅を行い、前記第１の非線形電流アンプのコモン端子と前記第１の線形電流ミラー回路のコモン端子とをオン、オフするスイッチ端子間とし、前記第１の非線形電流アンプと前記第１の線形電流ミラー回路の接続点の何れかをオン、オフ制御入力端子として、そこに流れる電流の前記第１の設定電流値をオン、オフ制御スレッショルド電流値とするスイッチループ回路と、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第２の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ第２の非線形電流アンプとを備え、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子とが接続され、かつ前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１以上で、該第２の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第２の線形電流ミラー回路のコモン端子と前記第２の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第２の設定電流に比例した定電流を流す定電流ループ回路とを備え、
   前記第１の設定電流値は、前記第２の設定電流値よりも小さな値に設定され、
   前記定電流ループ回路は、前記スイッチループ回路内の前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子との接続点に挿入され、前記スイッチループ回路のコモン端子間がオン、オフする定電流流路を形成し、
   前記定電流ループ回路内の前記第２の非線形電流アンプと前記第２の線形ミラー回路の接続点のいずれかが、全体のオン制御入力端子となり、前記第１及び第２の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのいずれかの入力端子が全体のオフ制御入力端子となる構成にしたことを特徴とする極性反転検出回路。
8. 請求項５記載の極性反転検出回路において、
   前記定電流オン、オフ形スイッチ回路は、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第１の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ第１の非線形電流アンプとを備え、前記第１の非線形電流アンプの入力端子と前記第１の線形電流ミラー回路の出力端子とが接続され、かつ前記第１の非線形電流アンプの出力端子と前記第１の線形電流ミラー回路の入力端子とが接続され、任意に設定された第１の設定電流値以下ではループ電流利得が１以上で、該第１の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅を行い、前記第１の線形電流ミラー回路のコモン端子と前記第１の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第１の設定電流に比例した定電流を流す第１の定電流ループ回路と、
   電流流出又は電流流入する入力端子、電流流出又は電流流入する出力端子、及び前記入出力電流の和電流が流入又は流出するコモン端子を有し、前記入出力電流間の線形増幅を行う第２の線形電流ミラー回路と、電流流入又は電流流出する入力端子、電流流入又は電流流出する出力端子、及び前記入出力電流の和電流が流出又は流入するコモン端子を有し、入力電流ゼロ付近に最大電流利得を持ちかつ入力電流増大に伴い電流利得がゼロに向けて単調減少する特性を持つ第２の非線形電流アンプとを備え、前記第２の非線形電流アンプの入力端子と前記第２の線形電流ミラー回路の出力端子とが接続され、かつ前記第２の非線形電流アンプの出力端子と前記第２の線形電流ミラー回路の入力端子とが接続され、任意に設定された第２の設定電流値以下ではループ電流利得が１以上で、該第２の設定電流値以上ではループ電流利得がｌ未満のループ電流増幅をし、前記第２の線形電流ミラー回路のコモン端子と前記第２の非線形電流アンプのコモン端子とを電流経路として前記正極性出力端子及び前記負極性出力端子間の電圧の印加で、前記第２の設定電流に比例した定電流を流す第２の定電流ループ回路とを備え、
   前記第２の定電流ループ回路内の前記第２の線形電流ミラー回路のコモン端子は、前記第１の定電流ループ回路内の前記第１の線形電流ミラー回路の入力端子と前記第１の非線形電流アンプの出力端子との間を開いて前記第１の線形電流ミラー回路の入力端子に接続され、前記第１の非線形電流アンプの出力端子は、前記第２の定電流ループ回路内の前記第２の非線形電流アンプの入力端子及び前記第２の線形電流ミラー回路の出力端子に接続され、かつ、前記第１の非線形電流アンプのコモン端子は、前記第２の非線形電流アンプのコモン端子に接続された構成とし、
   前記第２の設定電流値は、前記第１の設定電流値よりも十分大きな値に設定され、
   前記第２の非線形電流アンプの入力端子又は前記第２の線形電流ミラー回路の入力端子が、全体のオン、オフ制御端子を構成し、
   前記第１の線形電流ミラー回路と前記第１及び第２の非線形電流アンプのコモン端子間が、オン、オフして流れる前記定電流の電流流路となる構成にしたことを特徴とする極性反転検出回路。
9. 請求項２又は３記載の極性反転検出回路において、
   前記保持回路は、
   前記第１及び第２のエッジ検出トリガ電流を入力し、前記第１及び第２のエッジ検出トリガ電流の論理和を求めて前記論理和信号を出力すると共に、前記第１及び第２のエッジ検出トリガ電流にそれぞれ対応する第１及び第２のエッジ検出トリガ電流パルスを出力するインタフェイス回路と、
   前記論理和信号によりオン状態となって定電流を流し、前記リセット信号によりオフ状態となって前記定電流をオフする定電流オン、オフ形スイッチ回路と、
   前記第１及び第２のエッジ検出トリガ電流パルスに基づき、前記定電流オン、オフ形スイッチ回路から供給される前記定電流の流路を第１の流路と第２の流路に切り替える電流切替形スイッチ回路と、
   前記定電流オン、オフ形スイッチ回路によりオン、オフされる前記定電流に基づいて前記第１の極性反転情報検出信号を出力し、前記第１の流路に流れる電流に基づいて前記第２の極性反転情報検出信号を出力し、前記第２の流路に流れる電流に基づいて前記第３の極性反転情報検出信号を出力する出力部とを備えたことを特徴する極性反転検出回路。

Images