JP3831277B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3831277B2 JP3831277B2 JP2002051882A JP2002051882A JP3831277B2 JP 3831277 B2 JP3831277 B2 JP 3831277B2 JP 2002051882 A JP2002051882 A JP 2002051882A JP 2002051882 A JP2002051882 A JP 2002051882A JP 3831277 B2 JP3831277 B2 JP 3831277B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- region
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
- H10D89/213—Design considerations for internal polarisation in field-effect devices
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＳＯＩ(Silicon on Insulator)若しくはＳＯＮ(Silicon on Nothing)技術を用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高速動作を実現するため例えばＳＯＩ技術の導入が図られている。ＳＯＩ基板の表面に形成されたＭＯＳトランジスタ（以下、ＳＯＩ素子と称す）は、電流駆動能力が大きく、ジャンクション容量が小さく、バックゲート効果が存在しないという特徴を有している。これらの特徴を活用することにより回路動作を高速化できる。
【０００３】
しかし、特に部分空乏化(partial depletion)状態で動作するＰＤ−ＳＯＩ素子は、直前の動作状態によりトランジスタの静特性が変化するというヒステリシス特性を有している。このため、ＳＯＩ素子を用いてメモリセルのトランスファーゲートを構成すると、カットオフ特性が劣化し、メモリセルの保持特性が低下する。また、ＳＯＩ素子は素子のペア性を保持することが困難である。このため、ＳＯＩ素子により相補型のラッチ回路や作動アンプなどを構成することが非常に困難である。
【０００４】
一方、近年注目される技術としてロジック回路とＤＲＡＭを１つのチップ上に構成する混載ＤＲＡＭ技術がある。混載ＤＲＡＭ技術によって大容量の記憶装置をロジック回路と同一チップ上に設けることができる。また、演算装置と記憶装置を太いバス幅のデータパスにより接続することができるため、システムの高速動作が可能となる。ところが、ＤＲＡＭは、前記ＳＯＩ素子で構成することが困難なトランスファーゲートや相補型回路を多用している。このため、ＳＯＩ技術を用いてＤＲＡＭを製造することが困難と考えられてきた。
【０００５】
【発明が解決しようとする課題】
最近、ＳＯＩウェハに対して部分的にバルク領域を形成し、そこに例えばＤＲＡＭ等の回路を構成するという部分ＳＯＩ技術が提案されている。部分ＳＯＩ技術は、ＳＯＩウェハの一部に開口を形成し、その後、開口内に単結晶シリコンを成長させることにより開口を塞ぎ、バルク領域を形成する半導体製造技術である。ところが、この技術を用いる場合、ＳＯＩ領域とバルク領域の境界に数μｍの緩衝領域を設ける必要を有している。また、良質な単結晶シリコンを成長させるため、バルク領域の形状や大きさをチップ内において統一しなければならないという制約が生じる。
【０００６】
部分ＳＯＩ技術を用いて例えばロジック混載ＤＲＡＭチップを製造する場合の安易な設計手法として、ＤＲＡＭマクロ全体を１つの大きなバルク領域に収めることが考えられる。しかし、この場合、次のような新たな問題が生じる。先ず、ＤＲＡＭマクロ自体の性能を向上させるために、ＳＯＩ素子の利点を活用することがきない。
【０００７】
また、バルク領域の形状や大きさを統一するため、ＤＲＡＭマクロの容量や構成が制限を受ける。システム・オン・チップ(System on Chip)と呼ばれる高性能で高集積度の半導体装置は、多様な機能を有する機能ブロックを多数寄せ集めて構成される。各機能ブロックにはそれぞれに最適な容量や構成又は動作特性を有するメモリマクロが要求される。その要求に答えるため、最近では、１Ｍｂｉｔから１２８Ｍｂｉｔまで幅広い記憶容量の混載ＤＲＡＭマクロが用意されている。また、データバス幅も６４ｂｉｔから２５６ｂｉｔというように用途に合わせて自由に選択できる。さらに、１４４ｂｉｔというようなパリティビットを有するＤＲＡＭマクロも利用可能である。また、アクセスタイムが５ｎｓに迫るような、高速ＤＲＡＭマクロも提案されている。容量や構成はもちろんのこと、動作速度が異なると、各ＤＲＡＭマクロの面積や形状はそれぞれ異なるものとなる。すなわち、形状や面積の異なるバルク領域を形成する必要が生じる。しかし、形状や面積が異なるバルク領域を形成するためには、バルク領域毎に製造工程を最適化しなければならずコスト増となる。同一チップ上に異なる面積や形状のバルク領域を形成することは困難であるため、最悪の場合、極端な歩留まり低下を招くこともある。
【０００８】
上記課題は、部分ＳＯＩ技術について述べた。しかし、部分ＳＯＮ技術も部分ＳＯＩ技術と同様の課題を有している。
【０００９】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、部分ＳＯＩ若しくはＳＯＮ技術を用いて所用の特性を有する回路を構成することが可能な半導体装置を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、前記容量は、ＮチャネルＭＯＳトランジスタからなるＭＯＳキャパシタであり、前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎの関係は｜Ｖｔｈｐ｜＞Ｖｔｈｎに設定されている。
【００１１】
本発明の半導体装置の第２の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記インバータ回路の論理閾値電圧Ｖｔ＿ｉｎｖの関係が、｜Ｖｔｈｐ｜＜Ｖｔｈ＿ｉｎｖに設定されている。
本発明の半導体装置の第３の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の出力端と電源との間に配置され、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＮチャネルＭＯＳトランジスタとを具備し、前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎと前記論理回路の論理閾値電圧Ｖｔ＿ｉｎｖ、及び電源電圧Ｖｄｄの関係が、Ｖｄｄ−Ｖｔｈｎ≧Ｖｔｈ＿ｉｎｖに設定されている。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。尚、各実施形態において、同一部分には同一符号を付している。
【００１３】
（第１の参考例）
図１は、本発明の第１の参考例を示している。図１において、バルク領域１とＳＯＩ領域６は、図示せぬ半導体基板内に形成されている。バルク領域１は、例えばほぼ矩形状とされ、ＳＯＩ領域６は、例えばバルク領域１の隣接する２つの辺に沿って配置されている。バルク領域１は、例えば複数のメモリセグメント２９、及び複数のサブデータ線センスアンプ５を含んでいる。各メモリセグメント２９は、例えば複数のＤＲＡＭセル２、ビット線の電位を増幅する複数のセンスアンプ３、及び複数のカラム選択ゲート４を含んでいる。複数のＤＲＡＭセル２は行、列に配置され、メモリセルアレイを構成している。
【００１４】
また、ＳＯＩ領域６は、例えば複数のワード線選択回路７、複数のセンスアンプ制御回路（ＳＡＣＣ）８、複数のカラム選択回路９、データ線アクセス制御回路（ＤＬＣＣ）１０、複数のデータラッチ回路１１、複数のメインデータ線駆動回路１２、及び複数のサブデータ線駆動回路１３を含んでいる。
【００１５】
メモリセグメント２９において、マトリクス状に配置されたＤＲＡＭセル２はワード線１４により選択され、選択されたＤＲＡＭセル２はビット線対１５、１６の一方に接続される。ビット線対１５、１６にはそれぞれセンスアンプ３が接続されている。このセンスアンプ３は、データの読み出し時にビット線対１５、１６の間に発生する微小電位差を増幅し、データのリストア時にビット線をフル電位に充電し、ＤＲＡＭセル２へデータを再書き込みする。その後、カラム選択回路９により選択されたカラム選択ゲート４が動作し、ビット線対１５、１６は、サブデータ線対１７に接続される。
【００１６】
ここで、ビット線対１５、１６は高集積度を実現するためにリソグラフィ技術が許す限りの狭ピッチで形成される。これに対して、サブデータ線対１７は高速動作を可能とするため、広い配線幅を設定することが可能なビット線より上層の配線領域に敷設される。例えば１０２４対のビット線に対して、１２８対のサブデータ線が敷設される。
【００１７】
サブデータ線対１７にはそれぞれサブデータ線センスアンプ５が接続されている。このサブデータ線センスアンプ５は、データの読み出し動作時に、サブデータ線対に生じた微小電位差を増幅する。このサブデータ線センスアンプ５の出力信号は、データラッチ回路１１に保持される。データラッチ回路１１に保持されたデータは、トライステートバッファにより構成されたメインデータ線駆動回路１２を経て読み出しメインデータ線１８へ伝達される。また、書き込み動作時において、サブデータ線駆動回路１３は、書き込みメインデータ線１９から書き込みデータを受け、サブデータ線１７をフル電位に充電する。サブデータ線１７の電位は、カラム選択ゲート４を介してセンスアンプ３の状態を強制的に反転させる。
【００１８】
ここで、ＤＲＡＭセル２及びカラム選択ゲート４は、トランスファーゲートである。このトランスファーゲートを構成するトランジスタをＳＯＩ領域６に形成した場合、基板浮遊効果の影響により、良好なカットオフ特性を得ることができない。したがって、ＤＲＡＭセル２及びカラム選択ゲート４はバルク領域１に形成する。また、センスアンプ３とサブデータ線センスアンプ５は相補型のラッチ回路により構成され、アナログ動作によって微小電位差を増幅している。このような相補型回路をＳＯＩ領域６に形成した場合、良好な増幅特性を得ることができない。この理由は、ＳＯＩ領域６に形成されたトランジスタは、基板浮遊効果により、直前の電位状態によって回路特性が変化する所謂「ヒステリシス特性」を有しているからである。したがって、センスアンプ３とサブデータ線センスアンプ５は、供にバルク領域１に形成されている。
【００１９】
上記以外の回路は、ＳＯＩ素子の利点、ウェル領域を必要としないことよる高密度性、基板浮遊効果による高電流駆動能力、チャネル領域以外にＰＮジャンクションを持たないことによる低ソースドレイン容量などを活用するため、ＳＯＩ領域６に形成される。
【００２０】
上記メモリセグメント２９以外の回路において、ＳＯＩ素子を利用する利点についてさらに説明する。
【００２１】
図２は、図１に示すワード線選択回路７の一例を示している。通常、ＤＲＡＭセルは高集積度を実現するため、１つのＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）と、１つのキャパシタとにより構成されている。ＤＲＡＭセルが選択状態のとき、ビット線とキャパシタのストレージノードとを良好な状態で接続する必要がある。このため、ワード線選択回路には、例えば電源電圧より高い昇圧電源２１が供給されることが普通である。このように、電源電圧及びこれ以外の電源を扱う回路において、ウェルを必要としないＳＯＩ素子は、レイアウトの高密度化に有利である。
【００２２】
また、通常、ワード線には多数のメモリセルが接続されている。例えば１Ｍｂｉｔのセルアレイの場合、１つのワード線には、２Ｋ個のメモリセルが接続されている。このため、配線容量などを含めると１つのワード線の容量はほぼ１ｐＦになる。高速動作を可能とするため、ワード線選択回路は高い電流駆動能力が要求され、ワード線選択回路に単位ゲート幅あたりの電流駆動能力が大きなＳＯＩ素子を用いることが有利である。
【００２３】
さらに、一般にワード線は高集積度化のためにリソグラフィ技術が許す限り狭いピッチで形成される。このため、ワード線を駆動する回路も狭ピッチで配置しなければならない。それを実現するため、ワード線駆動回路は図２に示すような、特殊な構成のＡＮＤ回路となる場合がある。この場合、選択ソースノード２０には多数のトランジスタのソースが接続されることになる。例えば１Ｍｂｉｔのセルアレイの場合、ワード線の本数は５１２本にもなり、図２に示すように、４本の選択ソースノード２０を設ける場合、各選択ソースノード２０に、１２８個のソース端子が接続されることになる。このワード線駆動回路をバルク素子を用いて構成した場合、選択ソースノード２０の寄生容量は５ｐＦにもなり、回路の高速化または低消費電力化の妨げになる。ＳＯＩ素子をワード線選択回路に用いることは、ジャンクション容量を抑えることができる。このため、回路の高速化又は低消費電力化において有利である。
【００２４】
図３は、図１に示すカラム選択回路９の一例を示している。図３は説明の便宜上、４個のカラム選択回路９のみを示している。実際のＤＲＡＭの場合、１６個乃至２５６個程度のカラム選択回路が存在することが普通である。例えば６４個のカラム選択回路が存在する場合、そのうち１つを選択するためには６ビットのカラムアドレスが必要である。図３に示すカラム選択回路９は、ドミノ回路により構成した例を示している。このドミノ回路は、６入力のＮＡＮＤ回路を構成する６個のＮＭＯＳトランジスタを具備している。６入力のＮＡＮＤ回路には、６ビットのカラムアドレスＣＡ＜０＞〜ＣＡ＜５＞、又はこれらの反転信号が供給されている。各ＮＡＮＤ回路の電流通路の一端には、遅延回路２６から出力されるパルス信号２７に応じて電位が供給される。すなわち、カラム選択タイミング信号ＣＳＬＥｐは、非選択時、低電位であり、遅延回路２６から出力されるパルス信号２７は高電位である。このため、各カラム選択回路９のソース電極２８ａは高電位に充電されている。
【００２５】
カラム選択タイミング信号ＣＳＬＥｐが高電位へ遷移すると、６入力のＮＡＮＤ回路のドレイン電極２８ｂが高電位から低電位へと遷移する。この時、カラムアドレスによって選択状態にあるカラム選択回路９は、６個のＮＭＯＳトランジスタが全て導通状態となる。このため、カラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞のいずれか１つが高電位へと変化する。その後、カラム選択タイミング信号ＣＳＬＥｐが高電位の期間において、選択されたカラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞は高電位を維持し、カラム選択タイミング信号ＣＳＬＥｐが低電位へ遷移するとカラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞も低電位へと遷移する。
【００２６】
一方、カラムアドレスにより選択されなかったカラム選択回路９の出力は常に低電位状態を保持する。また、遅延回路２６の出力信号２７は、カラム選択タイミング信号ＣＳＬＥｐが高電位になってから、カラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞が高電位になった後、低電位に遷移する。したがって、カラム選択タイミング信号ＣＳＬＥｐが高電位になってから、遅延回路の出力信号２７が低電位になるまでの僅かな期間だけ、カラムアドレスＣＡ＜０＞〜ＣＡ＜５＞がカラム選択回路９に取り込まれる。
【００２７】
カラム選択回路９を構成するドミノ回路は、素子数を少なく抑えることができ、高速な動作を実現できる回路方式である。しかし、通常のバルク素子を用いて６段もの多入力ＮＡＮＤ回路を構成した場合、上段に接続されたＮＭＯＳトランジスタのドレイン端子２８ａの電位が浮き上がる。このため、バックゲート効果が発生して、電流駆動能力が極端に低下する。また、多段に接続されたＮＭＯＳトランジスタの中間端子に寄生するジャンクション容量の充放電の終了を待たなければならない。したがって、回路動作が遅くなる。最悪の場合、ジャンクション容量の充電電流により、入力されたカラムアドレスの状態は非選択であるにも関わらず、カラム選択信号が出力されるという不具合が発生する。
【００２８】
一方、ＳＯＩ素子を用いて多入力のＮＡＮＤゲートを構成した場合、ＳＯＩ素子は基本的にバックゲート効果が発生しない。このため、電流駆動能力が極端に低下することはない。さらに、ＳＯＩ素子のジャンクション容量は小さいため、中間端子の充電電流による問題も発生しない。つまり、ＳＯＩ素子を用いることにより、誤動作が発生せず、高速動作が可能なカラム選択回路を少ない素子数で構成することができる。
【００２９】
図４は、図３に示す回路と比較するため、バルク素子を用いたＣＭＯＳ型のカラム選択回路を示している。詳しい説明は省略するが、図４に示すカラム選択回路９−１はＳＯＩ素子を用いたカラム選択回路と比べて、素子数及びゲート段数が多いことが分かる。
【００３０】
上記第１の参考例によれば、ＤＲＡＭセル２、センスアンプ３及びカラム選択ゲート４をバルク領域１に形成している。このため、ＤＲＡＭセル２及びカラム選択ゲート４を構成するトランスファーゲートは良好なカットオフ特性を得ることができる。また、センスアンプ３は良好な増幅特性を得ることができる。
【００３１】
さらに、複数のワード線選択回路７、複数のセンスアンプ制御回路８、複数のカラム選択回路９、データ線アクセス制御回路１０、複数のデータラッチ回路１１、複数のメインデータ線駆動回路１２、及び複数のサブデータ線駆動回路１３は、ＳＯＩ領域６に形成している。このため、これらの回路は、高電流駆動能力、低消費電力、及び高速動作が可能である。
【００３２】
上記第１の参考例において、ＤＲＡＭマクロ全てをバルク領域１内に形成しない理由は、ＤＲＡＭの容量に応じてバルク領域１の大きさが異なることを避け、バルク領域１のサイズをほぼ同一とするためである。さらに、ＤＲＡＭセルのみをバルク領域に形成するのではなく、センスアンプ３やカラム選択ゲート４を一緒に形成する理由は、バルク領域１が細分化することにより緩衝領域が増加することを避けるためである。緩衝領域はＳＯＩ素子もバルク素子も形成されていない領域であり、数μｍの幅を有している。このため、緩衝領域が増加するとチップサイズが大きくなるという問題が生じる。
【００３３】
さて、同一チップ中に複数の良質なバルク領域を形成するためには、バルク領域の形状と大きさをほぼ統一する必要がある。このため、次に、第２の参考例を用いて、バルク領域１のサイズをほぼ同一とする理由について説明する。
【００３４】
（第２の参考例）
図５は、本発明の第２の参考例を示すものであり、大容量のＤＲＡＭマクロを構成する場合を示している。
【００３５】
第２の参考例は、半導体基板内に４つのバルク領域１を、形成する場合を示している。矩形状の１つのバルク領域１内には、例えば４つのメモリセグメント２９が配置されている。各メモリセグメント２９は、メモリセルアレイを構成する１Ｍｂｉｔ程度のＤＲＡＭセル２と、複数のセンスアンプ３、複数のカラム選択ゲート４を含んでいる。この１Ｍｂｉｔのメモリセグメントはビット線１５、１６方向に配置されている。これらメモリセグメント２９の上層の配線領域には、例えば１２８個のデータ線対１７が配置されている。これらデータ線対１７に１２８個サブデータ線センスアンプ５が接続されている。
【００３６】
さらに、バルク領域１に隣接するＳＯＩ領域６は、ワード線選択回路７と、センスアンプ制御回路８と、カラム選択回路９と、データ線アクセス制御回路１０と、複数のデータラッチ回路１１と、複数のメインデータ線駆動回路１２と、サブデータ線駆動回路１３とを含んでいる。
【００３７】
上記４個のメモリセグメント２９を含むバルク領域１と、ＳＯＩ領域６とにより、メモリ領域としての４ＭｂｉｔのＤＲＡＭサブマクロ３０が構成される。このＤＲＡＭサブマクロ３０を４つ並べて１つの高集積度１６ＭｂｉｔＤＲＡＭマクロを構成している。
【００３８】
図６は、上記ＤＲＡＭサブマクロ３０を用いてシステム・オン・チップを構成した場合を示している。チップ３１には、４個のＤＲＡＭサブマクロ３０を用いた１６ＭｂｉｔＤＲＡＭマクロと、２個のＤＲＡＭサブマクロ３０を用いた８ＭｂｉｔＤＲＡＭマクロと、１個のＤＲＡＭサブマクロ３０を用いた４ＭｂｉｔＤＲＡＭマクロとが配置されている。これらＤＲＡＭマクロの相互間に例えばロジック回路が配置されている。
【００３９】
１６ＭｂｉｔＤＲＡＭマクロ、及び８ＭｂｉｔＤＲＡＭマクロは、各ＤＲＡＭサブマクロ３０が、図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９方向に配置されている。図６において、１６ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向は、８ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向と並行している。しかし、これに限定されるものではなく、破線の丸印内に示すように、例えば８ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向を、１６ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向と直交させてもよい。すなわち、この場合、８ＭｂｉｔＤＲＡＭマクロの図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９は、１６ＭｂｉｔＤＲＡＭマクロの図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９に対して直交方向に配置されている。
【００４０】
さらに、各ＤＲＡＭマクロ内のＤＲＡＭサブマクロの数は上記例に限定されるものではない。すなわち、各ＤＲＡＭマクロ内のＤＲＡＭサブマクロの数は、チップの仕様に応じて、１つ以上で、各ＤＲＡＭマクロ毎に異なる数であっても、同数であってもよい。
【００４１】
このように、多彩な記憶容量のＤＲＡＭマクロを１つのチップに搭載したシステム・オン・チップの場合においても、各ＤＲＡＭサブマクロ３０のバルク領域の大きさをほぼ統一することができる。
【００４２】
図７は、ＤＲＡＭサブマクロ３０をキャシュメモリに適用した例を示している。大容量ＤＲＡＭマクロが必要とされるキャシュメモリにおいて、チップ３１の大部分はバルク領域になってしまう。しかし、ＤＲＡＭサブマクロ３０を用いることにより、適切にＳＯＩ領域を設けることができる。したがって、ＳＯＩ素子の特徴を効果的に利用することにより、高速動作が可能となる。
【００４３】
図８は、ＤＲＡＭサブマクロ３０を画像処理専用ＬＳＩに適用した例を示している。４Ｍｂｉｔ程度の比較的小規模の画像用バッファメモリとしてＤＲＡＭサブマクロ３０と、ＳＯＩ素子を用いた高速な画像処理論理回路（graphic engin）３２とを１チップに搭載している。このような、画像処理専用ＬＳＩにも、ＤＲＡＭ混載が可能になる。その際、チップの一部に小面積のバルク領域を形成することになる。
【００４４】
上記３つの例において、ＤＲＡＭマクロの記憶容量は大きく異なっている。しかし、いずれの場合においても、各バルク領域の形状や面積をほぼ等しくすることができる。
【００４５】
上記第２の参考例によれば、各バルク領域１の面積と形状を統一している。形状や面積が異なるバルク領域を形成するためには、バルク領域毎に製造工程を最適化しなければならずコスト増となる。しかし、各バルク領域１の面積と形状を統一することにより、製造コストを低減できる。
【００４６】
しかも、各バルク領域１の面積と形状を統一することにより、エピタキシャル層からなるバルク領域１の膜質を均一化できる。このため、部分ＳＯＩ技術を用いた混載ＤＲＡＭチップの歩留まりを向上できる。
【００４７】
図９は、図５のＩＸ−ＩＸ線に沿った断面図を示している。図９において、図５と同一部分には同一符号を付す。図９は、簡単化するため、素子を摸式化して記載している。さらに、半導体基板の上層の配線層も一部省略しているため、図５に示す回路構成と完全に一致していない。
【００４８】
図９において、半導体基板（ｓｕｂ）は、例えば予め埋め込み絶縁膜が形成されたＳＯＩ基板である。しかし、これに限定されるものではない。このＳＯＩ基板に部分ＳＯＩ技術を用いてバルク領域１が形成される。すなわち、部分ＳＯＩ技術は、ＳＯＩ基板のバルク形成領域に埋め込み絶縁膜より深い開口を形成し、この開口内に単結晶シリコンを成長させて開口を塞ぐことによりバルク領域を形成する。
【００４９】
このようにしてバルク領域１と、ＳＯＩ領域６が形成される。バルク領域１内には、トレンチ型キャパシタ２−１を有するＤＲＡＭセル２と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５を構成するＭＯＳトランジスタが形成されている。
【００５０】
また、ＳＯＩ領域６において、基板内に形成された埋め込み絶縁膜６−１上の半導体層６−２内には、データラッチ回路１１とメインデータ線駆動回路１２を構成するＭＯＳトランジスタが形成されている。
【００５１】
（第３の参考例）
図１０は、本発明の第３の参考例を示している。第３の参考例は、ＳＯＩ素子をさらに活用して高速なデータパス構造を構築し、高速な半導体記憶装置を低コストで提供する。
【００５２】
第３の参考例において、バルク領域１に形成されるメモリセルとしてのＤＲＡＭセル２と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５は、第１、第２の実施形態と同一である。このため、バルク領域１のみを示し、詳細な回路構成は省略している。
【００５３】
一方、各ＳＯＩ領域６には、複数のデータラッチ回路１１と、複数のメインデータ線駆動回路１２及びサブデータ線駆動回路１３が配置され、さらに、不良救済回路を構成するスイッチ回路３３が配置されている。このスイッチ回路３３は、不良のメモリセル又はビット線又はサブデータ線が存在する場合、不良サブデータ線をスペアのサブデータ線に切り替え、スペアのサブデータ線をメインデータ線に接続する。図１０に示す回路は、不良サブデータ線に対してアクセスする場合、スイッチ回路３３によりサブデータ線が図示右側又は左側にシフトされる。このため、不良サブデータ線とメインデータ線との接続が解除され、正常なサブデータ線とメインデータ線とが接続される。
【００５４】
図１１は、第３の参考例に適用されるスイッチ回路３３の一例を示している。スイッチ回路３３は１ビットのシフトレジスタ３４と、キャリー制御回路３５と、読み出しデータ線スイッチ３６と、書き込みデータ線スイッチ３７とから構成されている。シフトレジスタ３４にはそのサブデータ線が不良であることを示す情報が蓄えられる。シフトレジスタ３４の出力端はキャリー制御回路３５に接続されている。キャリー制御回路３５は、隣接するスイッチ回路３３から供給される信号を論理演算し、この演算結果に基づき読み出しデータ線スイッチ３６と書き込みデータ線スイッチ３７を制御する。
【００５５】
図１２は、図１０に示すサブデータ線駆動回路１３の一例を示している。サブデータ線駆動回路１３のデータ入力端子には、図１１に示す書き込みデータ線スイッチ３７の出力信号ＷＤＯと、書き込み動作のタイミングを制御するクロック信号ＤＳＥｐと、読み出し動作のタイミングを制御するクロック信号ＤＱＨＺｐが供給される。
【００５６】
上記構成において、データの書き込み動作時、クロック信号ＤＳＥｐが低電位から高電位に遷移すると、入力データラッチ回路４０は、書き込みデータ線スイッチ３７の出力信号ＷＤＯを取り込む。これに応じて、駆動回路４２が動作し、一対のサブデータ線１７の一方が低電位へ遷移する。その後、クロック信号ＤＳＥｐが高電位である期間、入力データラッチ回路４０は受けた信号を保持し続ける。この後、クロック信号ＤＳＥｐが低電位になると、一対のサブデータ線１７が両方とも高電位状態にプリチャージされる。
【００５７】
上記サブデータ線１７は、ほぼ１ｍｍ程度の長さである。このサブデータ線１７には、１６個から１２８個程度の図示せぬカラム選択ゲートが接続されている。このため、サブデータ線１７の負荷容量は、例えば０．５ｐＦ程度の大きな値になる。サブデータ線１７を駆動するトランジスタ４１は、この負荷容量を高速に充放電できるような高い電流駆動能力が要求される。
【００５８】
ＳＯＩ素子は基板浮遊効果によりバルク素子に比べて電流駆動能力が高い。したがって、サブデータ線駆動回路１３をＳＯＩ素子で構成することにより、データパスの高速化とレイアウトの縮小を実現できる。なお、クロック信号ＤＱＨＺｐは読み出し動作時に動作する信号であり、書き込み動作時は低電位に固定されている。
【００５９】
図１３は、前記メイン読み出しデータ線駆動回路１２の一例を示している。メイン読み出しデータ線駆動回路１２のデータ入力端子には、図１１に示す読み出しデータ線スイッチ３６の出力信号ＲＤＯと、読み出し動作のタイミングを制御するクロック信号ＲＤＥｐが供給される。
【００６０】
読み出し動作時において、信号ＲＤＥｐが低電位から高電位へ遷移すると、読み出しデータラッチ回路４４はデータ入力端子の状態を取り込む。これと同時にメイン読み出しデータ線駆動トランジスタ４５はメイン読み出しデータ線１８を駆動する。その後、クロック信号ＲＤＥｐが高電位である期間、入力データラッチ４４は状態を保持し続け、クロック信号ＲＤＥｐが低電位になるとメイン読み出しデータ線駆動トランジスタ４５はハイインピーダンス状態となる。
【００６１】
メイン読み出しデータ線１８は、ほぼ４ｍｍ程度の長さになる。さらに、図１０に示す例では、４つのバルク領域にそれぞれ配置された４つのデータ線駆動トランジスタがメイン読み出しデータ線１８に並列接続される。このため、メイン読み出しデータ線１８の負荷容量は、例えば１ｐＦ以上となる。
【００６２】
したがって、図１３に示す読み出しデータ線駆動トランジスタ４５は、この負荷容量を高速に充放電できるような高い電流駆動能力が要求される。ＳＯＩ素子は基板浮遊効果によりバルク素子に比べて電流駆動能力が高い。メイン読み出しデータ線駆動回路１２をＳＯＩ素子で構成することにより、データパスを高速化できるとともに、レイアウトの縮小を実現できる。
【００６３】
上記第３の参考例によれば、データパスを構成するサブデータ線駆動回路１３、メイン読み出しデータ線駆動回路１２、及び不良救済回路としてのスイッチ回路３３をＳＯＩ素子により構成している。これらデータパスを構成する回路は、多くのトランジスタを含んでいる。このため、これらトランジスタをＳＯＩ素子により構成することにより、ＳＩＯ素子の小面積、高駆動能力という利点を活用することができ、半導体装置の低コスト化と高速化を実現することができる。
【００６４】
しかも、不良救済回路としてのスイッチ回路３３を設けることにより、高い歩留まりを期待できる。
【００６５】
（第４の参考例）
図１４は、本発明の第４の参考例を示すものであり、高速動作が可能なＤＲＡＭマクロを構成する場合の例を示している。一般に高速動作が可能なＤＲＡＭマクロを構成する場合、ビット線とワード線の長さを短くし、寄生容量や配線抵抗の影響を抑える必要がある。このため、高速動作が可能なＤＲＡＭマクロのメモリセルは、同じ容量を有する通常のＤＲＡＭマクロと比べて細かく分割されている。
【００６６】
したがって、仮にＤＲＡＭセルだけをバルク領域に形成すると、メモリセルを細かく分割するに従いバルク領域の形状が小さくなる。すると、ＳＯＩ領域とバルク領域間の緩衝領域の数が多くなり、緩衝領域の面積が大きくなる。したがって、チップサイズが増大し、コスト高となる。
【００６７】
そこで、第４の参考例は、例えば１２８Ｋｂｉｔ程度のＤＲＡＭセル２と、１Ｋ個程度のセンスアンプ３と、カラム選択ゲート４とにより１つの１２８Ｋセグメント２９を構成している。
【００６８】
図１４に示すように、ほぼ矩形状の各バルク領域１内には、例えば３２個の１２８Ｋｂｉｔセグメント２９と、１２８個のサブデータ線センスアンプ５が配置されている。各バルク領域１の隣接する３つの辺に対応してＳＯＩ領域６が配置されている。すなわち、このＳＯＩ領域６はバルク領域１の並行する２つの辺の一方に対応する第１の半導体領域部６−ａと、他方の辺に対応する第２の半導体領域部６−ｂと、前記第１、第２の半導体領域部６−ａ、６−ｂの間に位置する第３の半導体領域部６−ｃとを有している。
【００６９】
第１の半導体領域部６−ａには、例えばワード線選択回路（ＷＳＣ）７と、センスアンプ制御回路８と、カラム選択回路９と、サブデータ線センス制御回路（ＳＳＣ）１０とが配置される。図１４には、そのうちのワード線選択回路（ＷＳＣ）７、サブデータ線センス制御回路１０のみを示している。第２の半導体領域部６−ａには、同様に例えばワード線選択回路（ＷＳＣ）７と、センスアンプ制御回路８と、カラム選択回路９とが配置されるが、そのうちのワード線選択回路（ＷＳＣ）７のみを示している。第３の半導体領域部６−ｃには、データラッチ回路（ＤＬＴ）１１と、メインデータ線駆動回路１２と、サブデータ線駆動回路１３とが配置されている。
【００７０】
上記バルク領域１と、ＳＯＩ領域６とにより、１つの４ＭｂｉｔＤＲＡＭサブマクロ３０−１が形成される。この４ＭｂｉｔＤＲＡＭサブマクロ３０−１を必要とされるだけ配置することにより、所望の高速大容量のＤＲＡＭマクロを構成できる。
【００７１】
上記第４の参考例によれば、バルク領域１内のメモリセグメント２９を細かく分割し、ビット線とワード線の長さを短くすることにより、寄生容量や配線抵抗の影響を抑えている。さらに、バルク領域１の隣接する３つの辺に対応して形成されたＳＯＩ領域６のうち、第１、第２の半導体領域６−ａ、６−ｂにワード線選択回路７等を配置している。このため、高速動作が可能なＤＲＡＭマクロを構成することができる。
【００７２】
第４の参考例により構成された高速１６ＭｂｉｔＤＲＡＭマクロは、第２の参考例に示す１６ＭｂｉｔＤＲＡＭマクロに比べて、面積が大きくなる。しかし、第２の参考例に示すＤＲＡＭマクロに比べて高速動作が可能であるという特徴がある。したがって、用途によって最適なＤＲＡＭマクロを選択するにより、性能とコストの最適化を図ることができる。ところで、同一チップ上に特性の異なる２つのＤＲＡＭマクロを実装する必要が生じる場合がある。
【００７３】
図１５は、同一チップに、例えば第２の参考例におけるＤＲＡＭサブマクロ３０を用いた３２Ｍｂｉｔの高集積度ＤＲＡＭマクロと、第４の参考例におけるＤＲＡＭサブマクロ３０−１を用いた２つの高速８ｂｉｔＤＲＡＭマクロを搭載した例を示している。
【００７４】
このような場合においても、バルク領域の面積をほぼ均等に保つことができる。このため、安定して部分ＳＯＩ技術を用いることが可能となる。したがって、低コストで高速なシステムＬＳＩチップを構成することができる。
【００７５】
（第５の参考例）
図１６は、本発明の第５の参考例を示すものであり、部分ＳＯＩ技術を活用して低電圧化及び低消費電力化を実現した半導体記憶装置を示している。
【００７６】
図１６において、バルク領域１の構成は、図５と同様である。すなわち、バルク領域１内には、例えば４つのメモリセグメント２９が形成されている。各メモリセグメント２９は、メモリセルアレイを構成する複数のＤＲＡＭセル２と、これらＤＲＡＭセル２に接続されるワード線１４と、ビット線１５、１６と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５とを含んでいる。
【００７７】
ＳＯＩ領域６は、ワード線選択回路（ＷＳＣ）７とセンスアンプ制御回路（ＳＡＣＣ）８と、カラム選択回路（ＣＳＣ）９と、データ線アクセス制御回路（ＤＬＣＣ）１０と、データラッチ回路（ＤＬＴ）１１と、メインデータ線駆動回路１２と、サブデータ線駆動回路１３を含んでいる。
【００７８】
さらに、ＳＯＩ領域６内には、後述する降圧回路４７の最終段ドライバ４６が配置されている。この最終段ドライバ４６は、例えばＮＭＯＳトランジスタにより構成され、電源電圧ＶＤＤを降圧して降圧電源ＶＡＡを生成する。この降圧電源ＶＡＡは、前記センスアンプ３の電源である。
【００７９】
また、前記複数のバルク領域１のうち、例えば図示最上部に位置するバルク領域１は拡張されたバルク領域４９を有し、このバルク領域４９内に降圧制御回路４８が形成される。最終段ドライバ４６は、降圧制御回路４８の出力電圧により制御される。
【００８０】
図１７は、図１６に示す降圧回路４７の一例を示している。前述したように、降圧回路４７は、降圧制御回路４８と最終段ドライバ４６により構成され、最終段ドライバ４６の出力端は、センスアンプ３の電源端子に接続されている。降圧制御回路４８は、検出部４８−１と、比較器４８−２と、電圧発生部４８−３とにより構成されている。検出部４８−１は、最終段ドライバ４６のゲート電極に供給されるゲート電圧を検出する。比較器４８−２は、検出部４８−１により検出されたゲート電圧と基準電圧ＶＲＥＦとを比較する。電圧発生部４８−３は、比較器４８−２の出力信号に応じてゲート電圧を発生する。このゲート電圧は最終段ドライバ４６のゲート電極に供給される。
【００８１】
ここで、特徴的なことは、降圧降圧制御回路４８とセンスアンプ３はアナログ的な動作をするため、バルク素子により構成され、最終段ドライバ４６のみがＳＯＩ素子により構成されていることである。
【００８２】
最終段ドライバ４６としてのＮＭＯＳトランジスタは、ソースフォロアのバイアス条件にて動作している。また、ＮＭＯＳトランジスタはサブスレッショルド領域で動作するよう総チャネル幅が、例えば２０ｍｍに及ぶような巨大なトランジスタである。
【００８３】
図１８は、上記ＮＭＯＳトランジスタのＶｇｓ−Ｉｄｓ特性を示している。通常、Ｖｇ−Ｉｄ特性は横軸をゲート電圧（Ｖｇｓ）、縦軸をドレイン電流（Ｉｄｓ）として示される。しかし、図１７は、縦軸が負のゲート電圧（−Ｖｇｓ）、横軸がドレイン電流の対数（ｌｏｇ（Ｉｄｓ））となっている。
【００８４】
このＮＭＯＳトランジスタの静特性は、降圧回路７４の負荷特性と考えることができ、横軸は降圧電源の負荷電流、縦軸はその条件における出力電圧となる。このため、ＮＭＯＳトランジスタのゲート電圧をＶｇとした場合、降圧電圧ＶＡＡは、
ＶＡＡ＝Ｖｇ−Ｖｇｓ
を表すことができる。
【００８５】
ＤＲＡＭの読み出し書き込み動作において、複数のセンスアンプ３が同時に動作する。このため、読み出し書き込み電流は、大きなピークを示す。例えば１００ｆＦの寄生容量を持つ２Ｋ本のビット線対を電圧１Ｖまで、１ｎｓ以内の時間で駆動するためには、例えば２００ｍＡのピーク電流が必要とされる。このような負荷電流が流れた場合においても、図１７に示す回路によれば、総チャネル幅２０ｍｍの最終段ドライバ４６はサブスレッショルド特性領域で動作していると見なすことができる。したがって、ゲート電圧Ｖｇで一定とした場合、電流２００ｍＡにおける最終段ドライバ４６の出力電圧ＶＡＡ(200mA)は、
ＶＡＡ(200mA)＝Ｖｇ−０．７Ｖ
となる。
【００８６】
一方、センスアンプ３が動作していないとき、又はビット線がフル振幅して安定状態になった時、負荷電流は殆んど流れず、例えば１０μＡ程度となる。図１８から、この時の出力電圧ＶＡＡ(10 μ A)は、
ＶＡＡ(10 μ A)＝Ｖｇ−０．４５Ｖ
となる。
【００８７】
図１８に示すようなソースフォロア型の最終段ドライバ４６を有する降圧回路４７は、広い範囲の負荷電流を許容するという利点がある。しかし、その一方、最終段ドライバ４６の出力電圧を降圧制御回路４８が参照していないため、負荷電流によって出力電圧が変化するという弱点がある。その変動量は最終段ドライバ４６のサブスレッショルド特性に依存する。このため、出力電位の変動量を抑えるためには、最終段ドライバ４６にサブスレッショルド特性の小さいトランジスタを用いる必要がある。
【００８８】
ここで、ＳＯＩ素子のサブスレッショルド特性は６０ｍＶ／ｄｅｃであり、バルク素子の１００ｍＶ／ｄｅｃに比べて小さい。つまり、最終段ドライバ４６にＳＯＩ素子を用いることは半導体記憶装置に適した降圧回路を構成するために有効である。
【００８９】
第５の参考例によれば、降圧回路７４を構成する降圧制御回路４８をバルク領域１に配置し、最終段ドライバ４６をＳＯＩ領域６内に配置している。すなわち、最終段ドライバ４６は、隣接する２つのバルク領域１を分離するＳＯＩ領域６に形成されている。しかも、最終段ドライバ４６を分散し、降圧電圧が必要な回路、例えばセンスアンプ３に近傍に配置している。このため、最終段ドライバ４６からセンスアンプ３までの電源配線の寄生抵抗の影響による電源電位の電圧降下を最小限に抑えることができる。
【００９０】
また、電位制御回路４８は最上部の拡張したバルク領域４９に１つだけ配置されている。一般に、半導体記憶装置にはアナログ動作する電源制御回路が必要とされる。この面積はメモリセルアレイの面積に比べて非常に小さい。したがって、この例のように最上部のバルク領域１を部分ＳＯＩ工程の安定性に問題が発生しない程度に若干拡張することにより、必要なアナログ回路用のバルク領域を確保することができる。
【００９１】
（第１の実施形態）
次に、本発明の第１の実施形態について説明する。半導体装置は、その動作に種々の内部パルス信号を必要とする。この内部パルス信号は、クロック信号ＣＬＫに基づきパルス発生器により生成される。このパルス発生器は、一般に、容量Ｃと抵抗Ｒとから構成されるＣＲ遅延回路と、ＣＲ遅延回路の出力信号が供給される論理回路とにより構成されている。このようなパルス発生器は、発生されるパルス信号が電源電圧に依存して変化せず、さらに、近時、高周波化されているクロック信号ＣＬＫから正確な内部パルス信号を発生できる特性が必要である。
【００９２】
図１９は、本発明の第１の実施形態を示しており、図１、図３と同一部分には同一符号を付している。図１９は、例えば図３に示すカラム選択タイミング信号ＣＳＬＥｐを発生するパルス発生器５１を示している。パルス発生器５１は、ワード線選択回路７、カラム選択回路９、ロウデコーダ５２、カラムデコーダ５３とともに、ＳＯＩ領域６内に形成されている。メモリセグメント２９、複数のセンスアンプ３、複数のカラム選択ゲート４はバルク領域１に形成されている。
【００９３】
パルス発生器５１は、クロック信号ＣＬＫに基づいて、カラム選択タイミング信号ＣＳＬＥｐを発生する。このカラム選択タイミング信号ＣＳＬＥｐはカラムデコーダ５３の出力信号とともに、カラム選択回路９に供給される。カラム選択回路９から出力されるカラム選択信号ＣＳＬ（０）〜ＣＳＬ（ｎ−１）は、複数のカラム選択ゲート４に供給される。パルス発生回路５１から幅の狭い高精度のパルス信号を出力し、カラムデコーダの出力信号に応じてカラム選択信号ＣＳＬ（０）〜ＣＳＬ（ｎ−１）を順次出力することにより、メモリセグメント２９から読み出されたデータをバースト転送することができる。尚、図１９において、ロウ系の具体的な回路は省略している。
【００９４】
図２０は、上記パルス発生器５１の実施形態を示している。
【００９５】
図２０に示すパルス発生器５１は、クロック信号ＣＬＫが供給される遅延回路６１、ナンド回路６２、インバータ回路６３とにより構成されている。クロック信号ＣＬＫはナンド回路６２の第１の入力端に供給されるとともに、遅延回路６１に供給される。この遅延回路６１から出力される遅延信号ＤＬＳは前記ナンド回路６２の第２の入力端に供給される。このナンド回路６２の出力端にはインバータ回路６３の入力端が接続される。このインバータ回路６３の出力端からカラム選択タイミング信号ＣＳＬＥｐが出力される。尚、以下の説明において、カラム選択タイミング信号ＣＳＬＥｐを単にパルス信号ＣＳＬＥｐと称す。
【００９６】
前記遅延回路６１は、ＰチャネルＭＯＳトランジスタＰＴ１、ＰＴ２、抵抗Ｒ、ＮチャネルＭＯＳトランジスタＮＴ１及び容量Ｃとにより構成されている。トランジスタＰＴ１、抵抗Ｒ、トランジスタＮＴ１は電源と接地間に直列接続され、インバータ回路ＩＮＶを構成する。トランジスタＰＴ１、ＮＴ１のゲートにはクロック信号ＣＬＫが供給される。遅延回路６１の出力端としてのトランジスタＰＴ１と抵抗Ｒの接続ノードＣＮは、ナンド回路６２の第２の入力端に接続される。さらに接続ノードＣＮと接地間には、トランジスタＰＴ２及び容量Ｃが直列接続される。このトランジスタＰＴ２のゲートは接地され、基板には電源が供給されている。
【００９７】
図２１を参照して、上記パルス発生器５１の動作について説明する。
【００９８】
クロック信号ＣＬＫがローレベルの時、遅延回路６１内のインバータ回路ＩＮＶにローレベルが入力され、トランジスタＰＴ１がオン状態、トランジスタＮＴ１がオフ状態となる。このため、トランジスタＰＴ１及びトランジスタＰＴ２を介して容量Ｃが充電される。このとき、ナンド回路６２の第１の入力端はローレベル、第２の入力端はハイレベルである。このため、ナンド回路６２の出力信号はハイレベルであり、インバータ回路６３から出力されるパルス信号ＣＳＬＥｐはローレベルとなる。
【００９９】
その後、クロック信号ＣＬＫがハイレベルになると、ナンド回路６２の出力信号がローレベルとなり、パルス信号ＣＳＬＥｐはハイレベルとなる。
【０１００】
さらに、クロック信号ＣＬＫがハイレベルになると、遅延回路６１内のインバータ回路にハイレベルが供給される。このため、トランジスタＰＴ１がオフ状態、トランジスタＮＴ１がオン状態となり容量Ｃの放電が開始される。放電開始当初において、遅延信号ＤＬＳはハイレベルのままである。このため、トランジスタＰＴ２は、線形領域のオン状態にある。その後、容量Ｃの放電が進むに従い遅延信号ＤＬＳの電位が下がり、ナンド回路６２により遅延信号ＤＬＳがローレベルと判定される。さらに、インバータ回路６３によってローレベルと判定される閾値電圧Ｖｔｈ＿ｉｎｖ以下にまで、遅延信号ＤＬＳの電位が下がると、パルス信号ＣＳＬＥｐはローレベルとなる。
【０１０１】
さらに、遅延信号ＤＬＳの電位が低下し、トランジスタＰＴ２の閾値電圧の絶対値｜Ｖｔｈｐ｜（＜Ｖｔｈ＿ｉｎｖ）にまで下がると、トランジスタＰＴ２はオフ状態となる。トランジスタＰＴ２がオフ状態となると、容量Ｃは接続ノードＣＮから切り離される。したがって、インバータ回路ＩＮＶにより接続ノードＣＮの電位は急速に接地電位へと近づく。つまり、遅延信号ＤＬＳの電位がインバータ回路ＩＮＶの閾値電圧Ｖｔｈ＿ｉｎｖより低下すると、遅延信号ＤＬＳの電位が急速に低下し、パルス信号ＣＳＬＥｐのエッジ（図２０に破線で囲った部分の実線で示す部分）をより急峻にする。
【０１０２】
ナンド回路６２、及びインバータ回路６３により構成された論理回路の動作は電源電圧依存性が大きい。論理回路は、遅延信号ＤＬＳの急峻なエッジ（図２０に実線で示す）が入力された場合、遅延信号ＤＬＳのなだらかなエッジ（図２０に破線で示す）が入力された場合に比べて、パルス信号ＣＳＬＥｐのパルス幅を高精度に設定できる。つまり、パルス幅の電源電圧依存性を小さくできる。
【０１０３】
上記第１の実施形態によれば、遅延回路６１を構成するインバータ回路ＩＮＶの接続ノードＣＮと接地間にゲート電極が接地されたＰチャネルＭＯＳトランジスタＰＴ２を介して容量Ｃを接続している。このため、容量Ｃを放電する場合、遅延信号ＤＬＳの電位がトランジスタＰＴ２の閾値電圧より低下するとトランジスタＰＴ２がオフし、接続ノードＣＮから容量Ｃが切り離される。このため、インバータ回路ＩＮＶにより、遅延信号ＤＬＳの電位を高速に低下できる。したがって、ナンド回路６２及びインバータ回路６３により構成された電源電圧依存性を有する論理回路の影響を低減して、パルス信号ＣＳＬＥｐの下端を急峻なエッジとすることができる。
【０１０４】
しかも、このパルス発生器５１は、遅延信号ＤＬＳのレベルを高速に低下できる。このため、クロック信号ＣＬＫの周波数が高くなった場合においても、応答特性が低下することを防止でき、高速な動作が可能である。
【０１０５】
さらに、パルス発生器５１はＳＯＩ領域６内に形成されているため、高電流駆動能力、低消費電力、及び高速動作が可能である。
【０１０６】
（第２の実施形態）
図２２、図２３は、本発明の第２の実施形態を示すものであり、第１の実施形態と同一部分には同一符号を付す。
【０１０７】
図２０に示すパルス発生器５１は、容量Ｃの充電電位が電源電圧であった。これに対して、図２２に示すパルス発生器５１は、容量Ｃの充電電位が接地電位である。
【０１０８】
図２２において、クロック信号ＣＬＫはインバータ回路７１を介してノア回路７２の第１の入力端及び遅延回路６１に供給される。遅延回路６１から出力される遅延信号ＤＬＳはノア回路７２の第２の入力端に供給される。
【０１０９】
前記遅延回路６１において、抵抗ＲとトランジスタＮＴ１との接続ノードＣＮと電源間には、ＮチャネルＭＯＳトランジスタＮＴ２及び容量Ｃが接続されている。このトランジスタＮＴ２のゲート電極には電源電圧が供給され、基板は接地されている。
【０１１０】
図２３に示すように、上記パルス発生器５１は、クロック信号ＣＬＫがローレベルのとき、容量Ｃが接地電位に充電される。上記パルス発生器５１の動作は、第１の実施形態とほぼ同様である。クロック信号ＣＬＫがハイレベルとなると、トランジスタＰＴ１がオン状態となり、容量Ｃの放電が開始される。放電開始直後において、トランジスタＮＴ２は、線形領域でオン状態である。トランジスタＮＴ２は、遅延信号ＤＬＳの電位がノア回路７２によってハイレベルと判定される閾値電圧Ｖｔｈ＿ｉｎｖ以上の、Ｖｄｄ−Ｖｔｈｎ電位にまで上昇すると、オフ状態となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｎはトランジスタＮＴ２の閾値電圧である。トランジスタＮＴ２がオフ状態となると、遅延信号ＤＬＳの電位は急峻に上昇する。このため、パルス信号ＣＳＬＥｐの下端のエッジが急峻となる。
【０１１１】
上記第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。
【０１１２】
（第３の実施形態）
図２４は、本発明の第３の実施形態を示すものであり、図２０と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【０１１３】
図２４において、容量ＣはＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタにより構成されている。ＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタの容量値は、ｎＭＯＳトランジスタの閾値電圧Ｖｔｈｎ以上の電圧がゲート電極に印加された場合一定値を保つ。しかし、ゲート電極に印加される電圧が閾値電圧Ｖｔｈｎ以下である場合、急速に容量値が小さくなる。ＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタは、このような電源依存性を有している。しかし、ＰチャネルＭＯＳトランジスタＰＴ２がオフとなるタイミングを、ＭＯＳキャパシタの容量値が急速に小さくなるタイミングより速くすることにより、容量値が一定値である領域のみを使用できる。このようなタイミングを設定するには、ＰチャネルＭＯＳトランジスタＰＴ２とＭＯＳキャパシタの閾値電圧の関係を｜Ｖｔｈｐ｜＞Ｖｔｈｎと設定すればよい。閾値電圧の関係をこのように設定することにより、ＰチャネルＭＯＳトランジスタＰＴ２がオフするタイミングをＭＯＳキャパシタの容量値が急速に小さくなるタイミングより速くできる。
【０１１４】
図２４に示すパルス発生器５１の動作は、図２０に示す第１の実施形態と同様であるため、説明を省略する。
【０１１５】
上記第３の実施形態によっても、第１の実施形態と同様の効果を得ることができる。しかも、ＭＯＳキャパシタを用いることにより、キャパシタの製造工程を削減できる利点を有している。
【０１１６】
（第４の実施形態）
図２５は、本発明の第４の実施形態を示すものであり、第１の実施形態と同一部分には同一符号を付す。
【０１１７】
図２５に示すパルス発生器５１において、クロック信号ＣＬＫは第１、第２のフリップフロップ回路ＦＦ１、ＦＦ２の第１の入力端に供給される。第１のフリップフロップ回路ＦＦ１はナンド回路７１、７２により構成され、第２のフリップフロップ回路ＦＦ２はノア回路７３、７４により構成されている。第１のフリップフロップ回路ＦＦ１の第２の入力端は遅延回路６１の出力端としての接続ノードＣＮに接続されている。第１のフリップフロップ回路ＦＦ１の出力端は、第２のフリップフロップ回路ＦＦ２の第２の入力端に接続されている。第２のフリップフロップ回路ＦＦ２の出力端は遅延回路６１の入力端に接続されている。遅延回路６１において、接続ノードＣＮと接地間には容量Ｃが接続されている。
【０１１８】
図２５に示すパルス発生器５１において、容量Ｃは第２のフリップフロップ回路ＦＦ２から出力されるパルス信号ＣＳＬＥｐを利用して充電される。すなわち、第２のフリップフロップ回路ＦＦ２において、クロック信号ＣＬＫと逆極性の出力ノードであるノア回路７３の出力信号が遅延回路６１に供給される。遅延回路６１と第２のフリップフロップ回路ＦＦ２の間に接続された第１のフリップフロップ回路ＦＦ１は、ネガティブフィードバックによる出力パルス信号の発振を防止している。
【０１１９】
図２６（ａ）を参照して上記パルス発振器５１の動作について説明する。先ず、クロック信号ＣＬＫがローレベルの時、ナンド回路７２の出力信号は必ずハイレベルとなる。このため、ナンド回路７１は遅延信号ＤＬＳの反転信号を出力するインバータ回路になる。同様に、ノア回路７４はパルス信号ＣＳＬＥｐの反転信号を出力するインバータ回路になる。この状態において、ノア回路７３の２つの入力端のうち、一方の入力端にはノア回路７４からの反転されたパルス信号ＣＳＬＥｐが供給され、他方の入力端には遅延回路６１内のインバータ回路ＩＮＶとナンド回路７１を通ったパルス信号ＣＳＬＥｐがそのまま供給される。ノア回路７３の両入力端に互いに反転した信号が供給されるため、ノア回路７３から出力されるパルス信号ＣＳＬＥｐはローレベルに初期化される。このとき、遅延回路６１内の容量Ｃが充電され遅延信号ＤＬＳはハイレベルとなる。
【０１２０】
その後、クロック信号ＣＬＫがハイレベルになると、第１のフリップフロップ回路ＦＦ１は、クロック信号ＣＬＫがローレベルの時、ナンド回路７１の出力信号をローレベルに保持する。
【０１２１】
一方、クロック信号ＣＬＫがハイレベルになると、ノア回路７４の出力信号はローレベルに反転する。このため、ノア回路７３の両入力端がともにローレベルとなり、パルス信号ＣＳＬＥｐがハイレベルとなる。パルス信号ＣＳＬＥｐがハイレベルになると、遅延回路６１のインバータ回路ＩＮＶを構成するトランジスタＮＴ１がオンし、容量Ｃの放電が開始される。
【０１２２】
容量Ｃの放電開始当初、遅延信号ＤＬＳはハイレベルを維持する。このため、クロック信号ＣＬＫの状態に関わらずナンド回路７１の出力信号はローレベルを維持し、パルス信号ＣＳＬＥｐをハイレベルに保持する。容量Ｃの放電が進み、ナンド回路７１により遅延信号ＤＬＳがローレベルと判定されると、ナンド回路７１の出力信号はハイレベルになる。ナンド回路７１の出力信号がハイレベルになるとノア回路７３出力信号であるパルス信号ＣＳＬＥｐはローレベルとなる。パルス信号ＣＳＬＥｐがローレベルとなると、遅延回路６１内の容量Ｃの充電が開始される。容量Ｃの充電が進み、ナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがハイレベルである場合、ナンド回路７２の出力信号は現在の状態、ローレベルを保持する。このため、ナンド回路７１の出力信号はハイレベルを保持し、パルス信号ＣＳＬＥｐはローレベルを維持する。
【０１２３】
また、容量Ｃの充電が進み、ナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがローレベルである場合、前述した回路の初期化が行われる。これとともにパルス信号ＣＳＬＥｐをローレベルに保持し、容量Ｃの充電を行う。
【０１２４】
図２６（ｂ）は、ＭＯＳキャパシタの特性を示している。ＭＯＳキャパシタは放電が進んでＭＯＳキャパシタにかかる電圧がＭＯＳキャパシタの閾値電圧Ｖth_capnに近づくと、容量値が減少する。このため、ＭＯＳキャパシタの放電に伴い、放電出力電圧が低下する。したがって、放電出力電圧がなだらかに減少することを防止できる。
【０１２５】
図２６（ｂ）において、破線はＭＯＳキャパシタをバルク領域内に形成した場合を示し、実線はＭＯＳキャパシタをＳＯＩ領域内に形成した場合を示している。このように、ＭＯＳキャパシタをＳＯＩ領域内に形成することにより、一層急峻に容量値を小さくすることができる。したがって、遅延回路６１内の容量ＣをＭＯＳキャパシタにより構成し、さらに、このＭＯＳキャパシタをＳＯＩ領域内に形成することにより、図２４に示す回路のように、ＰチャネルＭＯＳトランジスタＰＴ２を用いることなく、高速に遅延信号を立ち下げることができる。
【０１２６】
上記第４の実施形態によれば、容量Ｃの充電にパルス発振器の出力パルス信号を利用している。このため、十分な充電時間を確保でき、容量Ｃを高速に充電できる。したがって、高い周波数のクロック信号ＣＬＫを用いて高速動作する半導体集積回路において、高精度のパルス信号を発生することができる。
【０１２７】
（第５の実施形態）
図２７は、本発明の第５の実施形態を示しており、図２５と同一部分には同一符号を付し異なる部分についてのみ説明する。図２７に示すパルス発生器５１は、パルス信号ＣＳＬＥｐを生成する論理回路において、ノア回路による第２のフリップフロップ回路ＦＦ２に代えて、ナンド回路８１、８２により構成された第３のフリップフロップ回路ＦＦ３を使用している。第３のフリップフロップ回路ＦＦ３の第１の入力端には、インバータ回路８４を介してクロック信号ＣＬＫが供給され、第２の入力端には、インバータ回路８３を介して第１のフリップフロップ回路ＦＦ１の出力信号が供給されている。第３のフリップフロップ回路ＦＦ３の出力端にはインバータ回路８５が接続され、このインバータ回路８５の出力端からパルス信号ＣＳＬＥｐが出力される。このパルス信号ＣＳＬＥｐは遅延回路６１に供給される。
【０１２８】
図２７に示すパルス発生器５１の動作波形は、図２６に示す波形と同様である。先ず、クロック信号ＣＬＫがローレベルの時、ナンド回路７２の出力信号は必ずハイレベルとなり、ナンド回路７１は遅延信号ＤＬＳの反転信号を出力するインバータ回路となる。また、ナンド回路８２はナンド回路８１の出力信号を反転した信号を出力するインバータ回路になる。この状態において、ナンド回路８１の２つの入力端のうち、一方入力端にはナンド回路８２により反転されたナンド回路８１の出力信号が供給され、他方入力端には３つのインバータ回路８５、ＩＮＶ、８３とナンド回路７１を通ったナンド回路８１の出力信号が供給される。ナンド回路８１の両入力端には、互いに反転された信号が供給される。このため、ナンド回路８１の出力信号はハイレベルとなる。したがって、インバータ回路８５から出力されるパルス信号ＣＳＬＥｐはローレベルに初期化される。
【０１２９】
このパルス信号ＣＳＬＥｐに応じて、遅延回路６１内のインバータ回路ＩＮＶを構成するトランジスタＰＴ１がオンとなり、容量Ｃが充電される。このため、遅延信号ＤＬＳがハイレベルになる。
【０１３０】
その後、クロック信号ＣＬＫがハイレベルになると、第１のフリップフロップ回路ＦＦ１を構成するナンド回路７１の出力信号は、クロック信号ＣＬＫがローレベルの時、ローレベルに保持される。
【０１３１】
一方、クロック信号ＣＬＫがハイレベルになると、ナンド回路８２の出力信号はハイレベルに反転する。このため、ナンド回路８１の両入力信号がともにハイレベルとなり、出力パルス信号ＣＬＳＥｐがハイレベルになる。パルス信号ＣＬＳＥｐがハイレベルになると、遅延回路６１内のインバータ回路ＩＮＶを構成するトランジスタＮＴ１がオンとなる。このため、容量Ｃの放電が開始される。
【０１３２】
放電開始当初、遅延信号ＤＬＳは、ハイレベルを維持する。このため、クロック信号ＣＬＫの状態に関わらずにナンド回路７１の出力信号はローレベルを維持する。したがって、出力パルス信号ＣＬＳＥｐはハイレベルに維持される。
【０１３３】
容量Ｃの放電が進み、ナンド回路７１によって遅延信号ＤＬＳがローレベルと判定されると、ナンド回路７１の出力信号はハイレベルになる。ナンド回路７１の出力信号がハイレベルになると、ナンド回路８１の出力信号もハイレベルとなる。このため、出力パルス信号ＣＬＳＥｐはローレベルとなる。出力パルス信号ＣＬＳＥｐがローレベルとなると、遅延回路６１において、容量Ｃの充電が開始される。容量Ｃの充電が進み、ナンド回路７１によって遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがハイレベルである場合、ナンド回路７２の出力信号は現在の状態ローレベルを維持する。このため、ナンド回路７１の出力信号はハイレベルを維持し、出力パルス信号ＣＬＳＥｐはローレベルを維持する。
【０１３４】
また、容量Ｃの充電が進んでナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがローレベルである場合、前述したように、回路の初期化が行われる。すなわち、出力パルス信号ＣＬＳＥｐをローレベルに維持すると同時に容量Ｃが充電される。
【０１３５】
上記第５の実施形態によっても、第４の実施形態と同様の効果を得ることができる。
【０１３６】
（第６の実施形態）
図２８は、本発明の第６の実施形態を示している。第６の実施形態は第５の実施形態を変形したものであり、図２７と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【０１３７】
図２８において、第３のフリップフロップ回路ＦＦ３は、３入力のナンド回路８６を有している。このナンド回路８６の入力端には、ナンド回路８２の出力信号、インバータ回路８３の出力信号が供給されるとともに、遅延回路６１の出力信号が直接供給されている。
【０１３８】
第６の実施形態によれば、遅延回路６１から出力される遅延信号ＤＬＳが直接ナンド回路８６に供給されている。このため、第３のフリップフロップ回路ＦＦ３の出力信号を反転させるための信号はナンド回路７１、インバータ回路８３を通らない。したがって、出力パルス信号ＣＳＬＥｐを立ち下げる場合、立ち上げエッジからの遅延時間が電源電圧に大きく依存しない利点を有している。
【０１３９】
（第７の実施形態）
図２９は、本発明の第７の実施形態を示すものであり、遅延回路６１の出力端にリセット入力信号を有するマスタースレイブ型遅延フリップフロップ回路９１を接続している。このマスタースレイブ型遅延フリップフロップ回路９１の出力信号としてのパルス信号ＣＳＬＥｐは遅延回路６１に供給されている。前記マスタースレイブ型遅延フリップフロップ回路９１は、ナンド回路９１ａ、９１ｂ、インバータ回路９１ｃ、９１ｄ、９１ｅ、クロックドインバータ回路９１ｆ、９１ｇ、９１ｈ、トランスファーゲート９１ｉを有している。前記ナンド回路９１ａ及びクロックドインバータ回路９１ｆは、マスターセルを構成し、ナンド回路９１ｂ、クロックドインバータ回路９１ｈは、スレイブセルを構成する。また、遅延回路６１は遅延信号ＤＬＳを反転するインバータ回路９２を有している。
【０１４０】
図３０は、リセット入力信号を持つマスタースレイブ型遅延フリップフロップ回路の特性を示している。すなわち、図３０は、リセット入力信号Ｒ、入力信号Ｄ、出力信号Ｑとクロック信号ＣＬＫの関係を示している。
【０１４１】
図３０を参照して図２９の動作について説明する。マスタースレイブ型遅延フリップフロップ回路９１の入力信号Ｄはハイレベルに固定されている。このため、クロック信号ＣＬＫがローレベルからハイレベルとなる時、出力信号Ｑ（パルス信号ＣＳＬＥｐ）もハイレベルとなる。ハイレベルの出力信号Ｑは、遅延回路６１により予め設定されたパルス幅分だけ遅延されてリセット入力信号Ｒとなる。したがって、出力信号Ｑをパルス幅だけ遅延してローレベルに立ち下げる。ローレベルとなった出力信号Ｑは、再び遅延回路６１を通ってリセット入力信号Ｒとなる。その時、クロック信号ＣＬＫがハイレベルであってもマスタースレイブ型遅延フリップフロップ回路９１のマスターセルの出力信号は既に先程のリセット信号Ｒにより初期化されている。このため、出力信号Ｑはローレベルを維持する。また、クロック信号ＣＬＫがローレベルであっても、遅延フリップフロップ回路９１の出力信号をローレベルに維持すると同時に容量Ｃの充電を行う。
【０１４２】
上記第７の実施形態によれば、リセット入力信号を持つマスタースレイブ型遅延フリップフロップを用いて、高速にパルス信号ＣＳＬＥｐを発生することができる。
【０１４３】
（第８の実施形態）
図３１は、本発明の第８の実施形態を示している。第８の実施形態は、図２０に示す遅延回路６１と、図２５に示す第１、第２のフリップフロップ回路ＦＦ１、ＦＦ２を組み合わせたものであり、図３１において、図２０、図２５と同一部分には同一符号を付す。
【０１４４】
図３１の動作は、図２５に示す第４の実施形態とほぼ同様である。しかし、第８の実施形態は、第４の実施形態に比べて、さらに遅延信号ＤＬＳの立ち下がりエッジが急峻となる。
【０１４５】
すなわち、図３２に示すように、遅延回路６１において、容量Ｃを放電する場合、遅延信号ＤＬＳの電位がＰチャネルＭＯＳトランジスタＰＴ２の閾値電圧｜Ｖｔｈｐ｜より低下するとトランジスタＰＴ２がオフする。このため、接続ノードＣＮから容量Ｃが切り離され、インバータ回路ＩＮＶにより、遅延信号ＤＬＳの電位を高速に低下できる。したがって、遅延信号ＤＬＳの立ち下がりエッジが急峻となるため、出力パルス信号幅の電源電圧依存性を、立ち下がりエッジなだらかな場合に比べて小さくできる。
【０１４６】
上記第８の実施形態によれば、第１、第４の実施形態の利点を組み合わせることにより、一層高速で電源電圧の依存性が少ないパルス発生器を構成できる。
【０１４７】
（第９の実施形態）
図３３は、本発明の第９の実施形態を示している。第１乃至第５の参考例及び第１乃至第８の実施形態において、ワード線選択回路７、カラム選択回路９、ロウデコーダ５２、カラムデコーダ５３、パルス発生器５１等は、ＳＯＩ領域６内に形成されている。しかし、ＳＯＩに限定されるものではない。
【０１４８】
図３３は、本発明をＳＯＮ（Silicon On Nothing）に適用した場合を示している。図３３において、図９と同一部分には同一符号を付している。図３３において、基板１００内には、ＳＯＮ領域１０１が設けられている。このＳＯＮ領域１０１において、基板１００内の半導体層６−２内には、データラッチ回路１１とメインデータ線駆動回路１２を構成するＭＯＳトランジスタが形成されている。これらＭＯＳトランジスタはＳＴＩにより分離されている。これらＳＴＩにより分離された半導体層６−２の下方には、空洞領域１０２がそれぞれ形成されている。
【０１４９】
上記ＳＯＮ構造によっても、前述したＳＯＩ構造と同様の効果を得ることができる。
【０１５０】
尚、第１乃至第７の実施形態に示すパルス発生器５１は、カラム系パルス信号の発生に適用した場合について説明した。しかし、これに限らず、半導体装置の他の部分に使用されるパルス信号の発生に適用できることは言うまでもない。
【０１５１】
また、バルク領域１及びＳＯＩ領域６、ＳＯＮ領域１０１に配置する回路は、好ましくは上記各実施形態で述べた構成である。しかし、最小限の構成として、メモリの読み出し系回路をバルク領域１に形成し、メモリの書き込み系回路をＳＯＩ領域６、ＳＯＮ領域１０１に形成してもよい。このような構成によっても、上記各実施形態とほぼ同様の効果を得ることが可能である。
【０１５２】
さらに、上記各実施形態は、部分ＳＯＩ技術、部分ＳＯＮ技術を用いてＤＲＡＭマクロを形成する場合について説明した。しかし、これに限定されるものではなく、本発明をＤＲＡＭ以外のメモリ、例えばＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、強誘電体メモリ等に適用することも可能である。
【０１５３】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【０１５４】
【発明の効果】
以上、詳述したように本発明によれば、部分ＳＯＩ若しくはＳＯＮ技術を用いて所用の特性を有する回路を構成することが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１の参考例を示す回路図。
【図２】 図１に示すワード線選択回路７の一例を示す回路図。
【図３】 図１に示すカラム選択回路９の一例を示す回路図。
【図４】 バルク素子を用いたＣＭＯＳ回路型のカラム選択回路の一例を示す回路図。
【図５】 本発明の第２の参考例を示す回路図。
【図６】 図５に示すＤＲＡＭサブマクロを用いてシステム・オン・チップを構成した例を示す平面図。
【図７】 図５に示すＤＲＡＭサブマクロをキャシュメモリに適用した例を示す平面図。
【図８】 図５に示すＤＲＡＭサブマクロを画像処理専用ＬＳＩに適用した例を示す平面図。
【図９】 図５のＩＸ−ＩＸ線に沿った断面図。
【図１０】 本発明の第３の参考例を示す回路図。
【図１１】 図１０に示すスイッチ回路の一例を示す回路図。
【図１２】 図１０に示すサブデータ線駆動回路の一例を示す回路図。
【図１３】 図１０に示すメイン読み出しデータ線駆動回路の一例を示す回路図。
【図１４】 本発明の第４の参考例を示す回路図。
【図１５】 第４の参考例と第２の参考例のＤＲＡＭサブマクロを用いたチップの一例を示す平面図。
【図１６】 本発明の第５の参考例を示す回路図。
【図１７】 図１６に示す降圧回路の一例を示す回路図。
【図１８】 図１７に示す降圧回路の最終段ドライバの特性を示す図。
【図１９】 本発明の第１の実施形態を示す構成図。
【図２０】 図１９に示すパルス発生器の実施形態を示す回路図。
【図２１】 図２０に示す回路の動作を示す波形図。
【図２２】 本発明の第２の実施形態を示すものであり、パルス発生器を示す回路図。
【図２３】 図２２に示す回路の動作を示す波形図。
【図２４】 本発明の第３の実施形態を示すものであり、パルス発生器を示す回路図。
【図２５】 本発明の第４の実施形態を示すものであり、パルス発生器を示す回路図。
【図２６】 図２６（ａ）は図２５に示す回路の動作を示す波形図、図２６（ｂ）はＭＯＳキャパシタの特性を示す図。
【図２７】 本発明の第５の実施形態を示すものであり、パルス発生器を示す回路図。
【図２８】 本発明の第６の実施形態を示すものであり、パルス発生器を示す回路図。
【図２９】 本発明の第７の実施形態を示すものであり、パルス発生器を示す回路図。
【図３０】 図２９に示す回路の動作を示す図。
【図３１】 本発明の第８の実施形態を示すものであり、パルス発生器を示す回路図。
【図３２】 図３１に示す回路の動作を示す波形図。
【図３３】 本発明の第９の実施形態を示すものであり、ＤＲＡＭマクロの一部を示す断面図。
【符号の説明】
１…バルク領域、
２…ＤＲＡＭセル、
３…センスアンプ、
４…カラム選択ゲート、
５…サブデータ線センスアンプ、
６…ＳＯＩ領域、
６−１…埋め込み絶縁膜、
６−２…半導体層、
６−ａ、６−ｂ、６−ｃ…ＳＯＩ領域、
７…ワード線選択回路（ＷＳＣ）、
８…センスアンプ制御回路（ＳＡＣＣ）、
９…カラム選択回路（ＣＳＣ）、
１０…データ線アクセス制御回路（ＤＬＣＣ）、
１１…データラッチ回路（ＤＬＴ）、
１２…メインデータ線駆動回路、
１３…サブデータ線駆動回路、
１４…ワード線、
１５…ビット線、
１６…補ビット線、
１７…サブデータ線対、
１８…読み出しメインデータ線、
１９…書き込みメインデータ線、
２０…選択ソースノード、
２１…昇圧電源、
２３…カラムアドレス、
２４…カラム選択タイミング信号、
２５…カラム選択信号、
２６…遅延回路、
２９…セグメント、
３０…４ＭｂｉｔＤＲＡＭサブマクロ、
３０−１…４ＭｂｉｔＤＲＡＭサブマクロ、
２−１…トレンチ型キャパシタ
３３…スイッチ回路、
４０…入力データラッチ回路、
４１…サブデータ線駆動トランジスタ、
４４…読み出しデータラッチ回路、
４５…メイン読み出しデータ線駆動トランジスタ、
４６…最終段ドライバ、
４７…降圧回路、
４８…降圧制御回路、
４９…バルク領域
５１…パルス発生器、
６１…遅延回路、
１０１…ＳＯＮ領域、
１０２…空洞領域、
ＰＴ１、ＰＴ２…ＰチャネルＭＯＳトランジスタ、
Ｒ…抵抗、
Ｃ…容量、
ＦＦ１〜ＦＦ３…第１乃至第３のフリップフロップ回路。
【発明の属する技術分野】
本発明は、例えばＳＯＩ(Silicon on Insulator)若しくはＳＯＮ(Silicon on Nothing)技術を用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置は、高速動作を実現するため例えばＳＯＩ技術の導入が図られている。ＳＯＩ基板の表面に形成されたＭＯＳトランジスタ（以下、ＳＯＩ素子と称す）は、電流駆動能力が大きく、ジャンクション容量が小さく、バックゲート効果が存在しないという特徴を有している。これらの特徴を活用することにより回路動作を高速化できる。
【０００３】
しかし、特に部分空乏化(partial depletion)状態で動作するＰＤ−ＳＯＩ素子は、直前の動作状態によりトランジスタの静特性が変化するというヒステリシス特性を有している。このため、ＳＯＩ素子を用いてメモリセルのトランスファーゲートを構成すると、カットオフ特性が劣化し、メモリセルの保持特性が低下する。また、ＳＯＩ素子は素子のペア性を保持することが困難である。このため、ＳＯＩ素子により相補型のラッチ回路や作動アンプなどを構成することが非常に困難である。
【０００４】
一方、近年注目される技術としてロジック回路とＤＲＡＭを１つのチップ上に構成する混載ＤＲＡＭ技術がある。混載ＤＲＡＭ技術によって大容量の記憶装置をロジック回路と同一チップ上に設けることができる。また、演算装置と記憶装置を太いバス幅のデータパスにより接続することができるため、システムの高速動作が可能となる。ところが、ＤＲＡＭは、前記ＳＯＩ素子で構成することが困難なトランスファーゲートや相補型回路を多用している。このため、ＳＯＩ技術を用いてＤＲＡＭを製造することが困難と考えられてきた。
【０００５】
【発明が解決しようとする課題】
最近、ＳＯＩウェハに対して部分的にバルク領域を形成し、そこに例えばＤＲＡＭ等の回路を構成するという部分ＳＯＩ技術が提案されている。部分ＳＯＩ技術は、ＳＯＩウェハの一部に開口を形成し、その後、開口内に単結晶シリコンを成長させることにより開口を塞ぎ、バルク領域を形成する半導体製造技術である。ところが、この技術を用いる場合、ＳＯＩ領域とバルク領域の境界に数μｍの緩衝領域を設ける必要を有している。また、良質な単結晶シリコンを成長させるため、バルク領域の形状や大きさをチップ内において統一しなければならないという制約が生じる。
【０００６】
部分ＳＯＩ技術を用いて例えばロジック混載ＤＲＡＭチップを製造する場合の安易な設計手法として、ＤＲＡＭマクロ全体を１つの大きなバルク領域に収めることが考えられる。しかし、この場合、次のような新たな問題が生じる。先ず、ＤＲＡＭマクロ自体の性能を向上させるために、ＳＯＩ素子の利点を活用することがきない。
【０００７】
また、バルク領域の形状や大きさを統一するため、ＤＲＡＭマクロの容量や構成が制限を受ける。システム・オン・チップ(System on Chip)と呼ばれる高性能で高集積度の半導体装置は、多様な機能を有する機能ブロックを多数寄せ集めて構成される。各機能ブロックにはそれぞれに最適な容量や構成又は動作特性を有するメモリマクロが要求される。その要求に答えるため、最近では、１Ｍｂｉｔから１２８Ｍｂｉｔまで幅広い記憶容量の混載ＤＲＡＭマクロが用意されている。また、データバス幅も６４ｂｉｔから２５６ｂｉｔというように用途に合わせて自由に選択できる。さらに、１４４ｂｉｔというようなパリティビットを有するＤＲＡＭマクロも利用可能である。また、アクセスタイムが５ｎｓに迫るような、高速ＤＲＡＭマクロも提案されている。容量や構成はもちろんのこと、動作速度が異なると、各ＤＲＡＭマクロの面積や形状はそれぞれ異なるものとなる。すなわち、形状や面積の異なるバルク領域を形成する必要が生じる。しかし、形状や面積が異なるバルク領域を形成するためには、バルク領域毎に製造工程を最適化しなければならずコスト増となる。同一チップ上に異なる面積や形状のバルク領域を形成することは困難であるため、最悪の場合、極端な歩留まり低下を招くこともある。
【０００８】
上記課題は、部分ＳＯＩ技術について述べた。しかし、部分ＳＯＮ技術も部分ＳＯＩ技術と同様の課題を有している。
【０００９】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、部分ＳＯＩ若しくはＳＯＮ技術を用いて所用の特性を有する回路を構成することが可能な半導体装置を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、前記容量は、ＮチャネルＭＯＳトランジスタからなるＭＯＳキャパシタであり、前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎの関係は｜Ｖｔｈｐ｜＞Ｖｔｈｎに設定されている。
【００１１】
本発明の半導体装置の第２の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記インバータ回路の論理閾値電圧Ｖｔ＿ｉｎｖの関係が、｜Ｖｔｈｐ｜＜Ｖｔｈ＿ｉｎｖに設定されている。
本発明の半導体装置の第３の態様は、クロック信号が供給され、このクロック信号を遅延する遅延回路と、前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、前記インバータ回路の出力端と電源との間に配置され、前記インバータ回路の動作に応じて充放電される容量と、前記容量と前記インバータ回路の出力端間に接続されたＮチャネルＭＯＳトランジスタとを具備し、前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎと前記論理回路の論理閾値電圧Ｖｔ＿ｉｎｖ、及び電源電圧Ｖｄｄの関係が、Ｖｄｄ−Ｖｔｈｎ≧Ｖｔｈ＿ｉｎｖに設定されている。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。尚、各実施形態において、同一部分には同一符号を付している。
【００１３】
（第１の参考例）
図１は、本発明の第１の参考例を示している。図１において、バルク領域１とＳＯＩ領域６は、図示せぬ半導体基板内に形成されている。バルク領域１は、例えばほぼ矩形状とされ、ＳＯＩ領域６は、例えばバルク領域１の隣接する２つの辺に沿って配置されている。バルク領域１は、例えば複数のメモリセグメント２９、及び複数のサブデータ線センスアンプ５を含んでいる。各メモリセグメント２９は、例えば複数のＤＲＡＭセル２、ビット線の電位を増幅する複数のセンスアンプ３、及び複数のカラム選択ゲート４を含んでいる。複数のＤＲＡＭセル２は行、列に配置され、メモリセルアレイを構成している。
【００１４】
また、ＳＯＩ領域６は、例えば複数のワード線選択回路７、複数のセンスアンプ制御回路（ＳＡＣＣ）８、複数のカラム選択回路９、データ線アクセス制御回路（ＤＬＣＣ）１０、複数のデータラッチ回路１１、複数のメインデータ線駆動回路１２、及び複数のサブデータ線駆動回路１３を含んでいる。
【００１５】
メモリセグメント２９において、マトリクス状に配置されたＤＲＡＭセル２はワード線１４により選択され、選択されたＤＲＡＭセル２はビット線対１５、１６の一方に接続される。ビット線対１５、１６にはそれぞれセンスアンプ３が接続されている。このセンスアンプ３は、データの読み出し時にビット線対１５、１６の間に発生する微小電位差を増幅し、データのリストア時にビット線をフル電位に充電し、ＤＲＡＭセル２へデータを再書き込みする。その後、カラム選択回路９により選択されたカラム選択ゲート４が動作し、ビット線対１５、１６は、サブデータ線対１７に接続される。
【００１６】
ここで、ビット線対１５、１６は高集積度を実現するためにリソグラフィ技術が許す限りの狭ピッチで形成される。これに対して、サブデータ線対１７は高速動作を可能とするため、広い配線幅を設定することが可能なビット線より上層の配線領域に敷設される。例えば１０２４対のビット線に対して、１２８対のサブデータ線が敷設される。
【００１７】
サブデータ線対１７にはそれぞれサブデータ線センスアンプ５が接続されている。このサブデータ線センスアンプ５は、データの読み出し動作時に、サブデータ線対に生じた微小電位差を増幅する。このサブデータ線センスアンプ５の出力信号は、データラッチ回路１１に保持される。データラッチ回路１１に保持されたデータは、トライステートバッファにより構成されたメインデータ線駆動回路１２を経て読み出しメインデータ線１８へ伝達される。また、書き込み動作時において、サブデータ線駆動回路１３は、書き込みメインデータ線１９から書き込みデータを受け、サブデータ線１７をフル電位に充電する。サブデータ線１７の電位は、カラム選択ゲート４を介してセンスアンプ３の状態を強制的に反転させる。
【００１８】
ここで、ＤＲＡＭセル２及びカラム選択ゲート４は、トランスファーゲートである。このトランスファーゲートを構成するトランジスタをＳＯＩ領域６に形成した場合、基板浮遊効果の影響により、良好なカットオフ特性を得ることができない。したがって、ＤＲＡＭセル２及びカラム選択ゲート４はバルク領域１に形成する。また、センスアンプ３とサブデータ線センスアンプ５は相補型のラッチ回路により構成され、アナログ動作によって微小電位差を増幅している。このような相補型回路をＳＯＩ領域６に形成した場合、良好な増幅特性を得ることができない。この理由は、ＳＯＩ領域６に形成されたトランジスタは、基板浮遊効果により、直前の電位状態によって回路特性が変化する所謂「ヒステリシス特性」を有しているからである。したがって、センスアンプ３とサブデータ線センスアンプ５は、供にバルク領域１に形成されている。
【００１９】
上記以外の回路は、ＳＯＩ素子の利点、ウェル領域を必要としないことよる高密度性、基板浮遊効果による高電流駆動能力、チャネル領域以外にＰＮジャンクションを持たないことによる低ソースドレイン容量などを活用するため、ＳＯＩ領域６に形成される。
【００２０】
上記メモリセグメント２９以外の回路において、ＳＯＩ素子を利用する利点についてさらに説明する。
【００２１】
図２は、図１に示すワード線選択回路７の一例を示している。通常、ＤＲＡＭセルは高集積度を実現するため、１つのＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）と、１つのキャパシタとにより構成されている。ＤＲＡＭセルが選択状態のとき、ビット線とキャパシタのストレージノードとを良好な状態で接続する必要がある。このため、ワード線選択回路には、例えば電源電圧より高い昇圧電源２１が供給されることが普通である。このように、電源電圧及びこれ以外の電源を扱う回路において、ウェルを必要としないＳＯＩ素子は、レイアウトの高密度化に有利である。
【００２２】
また、通常、ワード線には多数のメモリセルが接続されている。例えば１Ｍｂｉｔのセルアレイの場合、１つのワード線には、２Ｋ個のメモリセルが接続されている。このため、配線容量などを含めると１つのワード線の容量はほぼ１ｐＦになる。高速動作を可能とするため、ワード線選択回路は高い電流駆動能力が要求され、ワード線選択回路に単位ゲート幅あたりの電流駆動能力が大きなＳＯＩ素子を用いることが有利である。
【００２３】
さらに、一般にワード線は高集積度化のためにリソグラフィ技術が許す限り狭いピッチで形成される。このため、ワード線を駆動する回路も狭ピッチで配置しなければならない。それを実現するため、ワード線駆動回路は図２に示すような、特殊な構成のＡＮＤ回路となる場合がある。この場合、選択ソースノード２０には多数のトランジスタのソースが接続されることになる。例えば１Ｍｂｉｔのセルアレイの場合、ワード線の本数は５１２本にもなり、図２に示すように、４本の選択ソースノード２０を設ける場合、各選択ソースノード２０に、１２８個のソース端子が接続されることになる。このワード線駆動回路をバルク素子を用いて構成した場合、選択ソースノード２０の寄生容量は５ｐＦにもなり、回路の高速化または低消費電力化の妨げになる。ＳＯＩ素子をワード線選択回路に用いることは、ジャンクション容量を抑えることができる。このため、回路の高速化又は低消費電力化において有利である。
【００２４】
図３は、図１に示すカラム選択回路９の一例を示している。図３は説明の便宜上、４個のカラム選択回路９のみを示している。実際のＤＲＡＭの場合、１６個乃至２５６個程度のカラム選択回路が存在することが普通である。例えば６４個のカラム選択回路が存在する場合、そのうち１つを選択するためには６ビットのカラムアドレスが必要である。図３に示すカラム選択回路９は、ドミノ回路により構成した例を示している。このドミノ回路は、６入力のＮＡＮＤ回路を構成する６個のＮＭＯＳトランジスタを具備している。６入力のＮＡＮＤ回路には、６ビットのカラムアドレスＣＡ＜０＞〜ＣＡ＜５＞、又はこれらの反転信号が供給されている。各ＮＡＮＤ回路の電流通路の一端には、遅延回路２６から出力されるパルス信号２７に応じて電位が供給される。すなわち、カラム選択タイミング信号ＣＳＬＥｐは、非選択時、低電位であり、遅延回路２６から出力されるパルス信号２７は高電位である。このため、各カラム選択回路９のソース電極２８ａは高電位に充電されている。
【００２５】
カラム選択タイミング信号ＣＳＬＥｐが高電位へ遷移すると、６入力のＮＡＮＤ回路のドレイン電極２８ｂが高電位から低電位へと遷移する。この時、カラムアドレスによって選択状態にあるカラム選択回路９は、６個のＮＭＯＳトランジスタが全て導通状態となる。このため、カラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞のいずれか１つが高電位へと変化する。その後、カラム選択タイミング信号ＣＳＬＥｐが高電位の期間において、選択されたカラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞は高電位を維持し、カラム選択タイミング信号ＣＳＬＥｐが低電位へ遷移するとカラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞も低電位へと遷移する。
【００２６】
一方、カラムアドレスにより選択されなかったカラム選択回路９の出力は常に低電位状態を保持する。また、遅延回路２６の出力信号２７は、カラム選択タイミング信号ＣＳＬＥｐが高電位になってから、カラム選択信号ＣＳＬ＜０＞〜ＣＳＬ＜６３＞が高電位になった後、低電位に遷移する。したがって、カラム選択タイミング信号ＣＳＬＥｐが高電位になってから、遅延回路の出力信号２７が低電位になるまでの僅かな期間だけ、カラムアドレスＣＡ＜０＞〜ＣＡ＜５＞がカラム選択回路９に取り込まれる。
【００２７】
カラム選択回路９を構成するドミノ回路は、素子数を少なく抑えることができ、高速な動作を実現できる回路方式である。しかし、通常のバルク素子を用いて６段もの多入力ＮＡＮＤ回路を構成した場合、上段に接続されたＮＭＯＳトランジスタのドレイン端子２８ａの電位が浮き上がる。このため、バックゲート効果が発生して、電流駆動能力が極端に低下する。また、多段に接続されたＮＭＯＳトランジスタの中間端子に寄生するジャンクション容量の充放電の終了を待たなければならない。したがって、回路動作が遅くなる。最悪の場合、ジャンクション容量の充電電流により、入力されたカラムアドレスの状態は非選択であるにも関わらず、カラム選択信号が出力されるという不具合が発生する。
【００２８】
一方、ＳＯＩ素子を用いて多入力のＮＡＮＤゲートを構成した場合、ＳＯＩ素子は基本的にバックゲート効果が発生しない。このため、電流駆動能力が極端に低下することはない。さらに、ＳＯＩ素子のジャンクション容量は小さいため、中間端子の充電電流による問題も発生しない。つまり、ＳＯＩ素子を用いることにより、誤動作が発生せず、高速動作が可能なカラム選択回路を少ない素子数で構成することができる。
【００２９】
図４は、図３に示す回路と比較するため、バルク素子を用いたＣＭＯＳ型のカラム選択回路を示している。詳しい説明は省略するが、図４に示すカラム選択回路９−１はＳＯＩ素子を用いたカラム選択回路と比べて、素子数及びゲート段数が多いことが分かる。
【００３０】
上記第１の参考例によれば、ＤＲＡＭセル２、センスアンプ３及びカラム選択ゲート４をバルク領域１に形成している。このため、ＤＲＡＭセル２及びカラム選択ゲート４を構成するトランスファーゲートは良好なカットオフ特性を得ることができる。また、センスアンプ３は良好な増幅特性を得ることができる。
【００３１】
さらに、複数のワード線選択回路７、複数のセンスアンプ制御回路８、複数のカラム選択回路９、データ線アクセス制御回路１０、複数のデータラッチ回路１１、複数のメインデータ線駆動回路１２、及び複数のサブデータ線駆動回路１３は、ＳＯＩ領域６に形成している。このため、これらの回路は、高電流駆動能力、低消費電力、及び高速動作が可能である。
【００３２】
上記第１の参考例において、ＤＲＡＭマクロ全てをバルク領域１内に形成しない理由は、ＤＲＡＭの容量に応じてバルク領域１の大きさが異なることを避け、バルク領域１のサイズをほぼ同一とするためである。さらに、ＤＲＡＭセルのみをバルク領域に形成するのではなく、センスアンプ３やカラム選択ゲート４を一緒に形成する理由は、バルク領域１が細分化することにより緩衝領域が増加することを避けるためである。緩衝領域はＳＯＩ素子もバルク素子も形成されていない領域であり、数μｍの幅を有している。このため、緩衝領域が増加するとチップサイズが大きくなるという問題が生じる。
【００３３】
さて、同一チップ中に複数の良質なバルク領域を形成するためには、バルク領域の形状と大きさをほぼ統一する必要がある。このため、次に、第２の参考例を用いて、バルク領域１のサイズをほぼ同一とする理由について説明する。
【００３４】
（第２の参考例）
図５は、本発明の第２の参考例を示すものであり、大容量のＤＲＡＭマクロを構成する場合を示している。
【００３５】
第２の参考例は、半導体基板内に４つのバルク領域１を、形成する場合を示している。矩形状の１つのバルク領域１内には、例えば４つのメモリセグメント２９が配置されている。各メモリセグメント２９は、メモリセルアレイを構成する１Ｍｂｉｔ程度のＤＲＡＭセル２と、複数のセンスアンプ３、複数のカラム選択ゲート４を含んでいる。この１Ｍｂｉｔのメモリセグメントはビット線１５、１６方向に配置されている。これらメモリセグメント２９の上層の配線領域には、例えば１２８個のデータ線対１７が配置されている。これらデータ線対１７に１２８個サブデータ線センスアンプ５が接続されている。
【００３６】
さらに、バルク領域１に隣接するＳＯＩ領域６は、ワード線選択回路７と、センスアンプ制御回路８と、カラム選択回路９と、データ線アクセス制御回路１０と、複数のデータラッチ回路１１と、複数のメインデータ線駆動回路１２と、サブデータ線駆動回路１３とを含んでいる。
【００３７】
上記４個のメモリセグメント２９を含むバルク領域１と、ＳＯＩ領域６とにより、メモリ領域としての４ＭｂｉｔのＤＲＡＭサブマクロ３０が構成される。このＤＲＡＭサブマクロ３０を４つ並べて１つの高集積度１６ＭｂｉｔＤＲＡＭマクロを構成している。
【００３８】
図６は、上記ＤＲＡＭサブマクロ３０を用いてシステム・オン・チップを構成した場合を示している。チップ３１には、４個のＤＲＡＭサブマクロ３０を用いた１６ＭｂｉｔＤＲＡＭマクロと、２個のＤＲＡＭサブマクロ３０を用いた８ＭｂｉｔＤＲＡＭマクロと、１個のＤＲＡＭサブマクロ３０を用いた４ＭｂｉｔＤＲＡＭマクロとが配置されている。これらＤＲＡＭマクロの相互間に例えばロジック回路が配置されている。
【００３９】
１６ＭｂｉｔＤＲＡＭマクロ、及び８ＭｂｉｔＤＲＡＭマクロは、各ＤＲＡＭサブマクロ３０が、図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９方向に配置されている。図６において、１６ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向は、８ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向と並行している。しかし、これに限定されるものではなく、破線の丸印内に示すように、例えば８ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向を、１６ＭｂｉｔＤＲＡＭマクロ内におけるＤＲＡＭサブマクロ３０の配置方向と直交させてもよい。すなわち、この場合、８ＭｂｉｔＤＲＡＭマクロの図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９は、１６ＭｂｉｔＤＲＡＭマクロの図示せぬ読み出しメインデータ線１８、及び書き込みメインデータ線１９に対して直交方向に配置されている。
【００４０】
さらに、各ＤＲＡＭマクロ内のＤＲＡＭサブマクロの数は上記例に限定されるものではない。すなわち、各ＤＲＡＭマクロ内のＤＲＡＭサブマクロの数は、チップの仕様に応じて、１つ以上で、各ＤＲＡＭマクロ毎に異なる数であっても、同数であってもよい。
【００４１】
このように、多彩な記憶容量のＤＲＡＭマクロを１つのチップに搭載したシステム・オン・チップの場合においても、各ＤＲＡＭサブマクロ３０のバルク領域の大きさをほぼ統一することができる。
【００４２】
図７は、ＤＲＡＭサブマクロ３０をキャシュメモリに適用した例を示している。大容量ＤＲＡＭマクロが必要とされるキャシュメモリにおいて、チップ３１の大部分はバルク領域になってしまう。しかし、ＤＲＡＭサブマクロ３０を用いることにより、適切にＳＯＩ領域を設けることができる。したがって、ＳＯＩ素子の特徴を効果的に利用することにより、高速動作が可能となる。
【００４３】
図８は、ＤＲＡＭサブマクロ３０を画像処理専用ＬＳＩに適用した例を示している。４Ｍｂｉｔ程度の比較的小規模の画像用バッファメモリとしてＤＲＡＭサブマクロ３０と、ＳＯＩ素子を用いた高速な画像処理論理回路（graphic engin）３２とを１チップに搭載している。このような、画像処理専用ＬＳＩにも、ＤＲＡＭ混載が可能になる。その際、チップの一部に小面積のバルク領域を形成することになる。
【００４４】
上記３つの例において、ＤＲＡＭマクロの記憶容量は大きく異なっている。しかし、いずれの場合においても、各バルク領域の形状や面積をほぼ等しくすることができる。
【００４５】
上記第２の参考例によれば、各バルク領域１の面積と形状を統一している。形状や面積が異なるバルク領域を形成するためには、バルク領域毎に製造工程を最適化しなければならずコスト増となる。しかし、各バルク領域１の面積と形状を統一することにより、製造コストを低減できる。
【００４６】
しかも、各バルク領域１の面積と形状を統一することにより、エピタキシャル層からなるバルク領域１の膜質を均一化できる。このため、部分ＳＯＩ技術を用いた混載ＤＲＡＭチップの歩留まりを向上できる。
【００４７】
図９は、図５のＩＸ−ＩＸ線に沿った断面図を示している。図９において、図５と同一部分には同一符号を付す。図９は、簡単化するため、素子を摸式化して記載している。さらに、半導体基板の上層の配線層も一部省略しているため、図５に示す回路構成と完全に一致していない。
【００４８】
図９において、半導体基板（ｓｕｂ）は、例えば予め埋め込み絶縁膜が形成されたＳＯＩ基板である。しかし、これに限定されるものではない。このＳＯＩ基板に部分ＳＯＩ技術を用いてバルク領域１が形成される。すなわち、部分ＳＯＩ技術は、ＳＯＩ基板のバルク形成領域に埋め込み絶縁膜より深い開口を形成し、この開口内に単結晶シリコンを成長させて開口を塞ぐことによりバルク領域を形成する。
【００４９】
このようにしてバルク領域１と、ＳＯＩ領域６が形成される。バルク領域１内には、トレンチ型キャパシタ２−１を有するＤＲＡＭセル２と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５を構成するＭＯＳトランジスタが形成されている。
【００５０】
また、ＳＯＩ領域６において、基板内に形成された埋め込み絶縁膜６−１上の半導体層６−２内には、データラッチ回路１１とメインデータ線駆動回路１２を構成するＭＯＳトランジスタが形成されている。
【００５１】
（第３の参考例）
図１０は、本発明の第３の参考例を示している。第３の参考例は、ＳＯＩ素子をさらに活用して高速なデータパス構造を構築し、高速な半導体記憶装置を低コストで提供する。
【００５２】
第３の参考例において、バルク領域１に形成されるメモリセルとしてのＤＲＡＭセル２と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５は、第１、第２の実施形態と同一である。このため、バルク領域１のみを示し、詳細な回路構成は省略している。
【００５３】
一方、各ＳＯＩ領域６には、複数のデータラッチ回路１１と、複数のメインデータ線駆動回路１２及びサブデータ線駆動回路１３が配置され、さらに、不良救済回路を構成するスイッチ回路３３が配置されている。このスイッチ回路３３は、不良のメモリセル又はビット線又はサブデータ線が存在する場合、不良サブデータ線をスペアのサブデータ線に切り替え、スペアのサブデータ線をメインデータ線に接続する。図１０に示す回路は、不良サブデータ線に対してアクセスする場合、スイッチ回路３３によりサブデータ線が図示右側又は左側にシフトされる。このため、不良サブデータ線とメインデータ線との接続が解除され、正常なサブデータ線とメインデータ線とが接続される。
【００５４】
図１１は、第３の参考例に適用されるスイッチ回路３３の一例を示している。スイッチ回路３３は１ビットのシフトレジスタ３４と、キャリー制御回路３５と、読み出しデータ線スイッチ３６と、書き込みデータ線スイッチ３７とから構成されている。シフトレジスタ３４にはそのサブデータ線が不良であることを示す情報が蓄えられる。シフトレジスタ３４の出力端はキャリー制御回路３５に接続されている。キャリー制御回路３５は、隣接するスイッチ回路３３から供給される信号を論理演算し、この演算結果に基づき読み出しデータ線スイッチ３６と書き込みデータ線スイッチ３７を制御する。
【００５５】
図１２は、図１０に示すサブデータ線駆動回路１３の一例を示している。サブデータ線駆動回路１３のデータ入力端子には、図１１に示す書き込みデータ線スイッチ３７の出力信号ＷＤＯと、書き込み動作のタイミングを制御するクロック信号ＤＳＥｐと、読み出し動作のタイミングを制御するクロック信号ＤＱＨＺｐが供給される。
【００５６】
上記構成において、データの書き込み動作時、クロック信号ＤＳＥｐが低電位から高電位に遷移すると、入力データラッチ回路４０は、書き込みデータ線スイッチ３７の出力信号ＷＤＯを取り込む。これに応じて、駆動回路４２が動作し、一対のサブデータ線１７の一方が低電位へ遷移する。その後、クロック信号ＤＳＥｐが高電位である期間、入力データラッチ回路４０は受けた信号を保持し続ける。この後、クロック信号ＤＳＥｐが低電位になると、一対のサブデータ線１７が両方とも高電位状態にプリチャージされる。
【００５７】
上記サブデータ線１７は、ほぼ１ｍｍ程度の長さである。このサブデータ線１７には、１６個から１２８個程度の図示せぬカラム選択ゲートが接続されている。このため、サブデータ線１７の負荷容量は、例えば０．５ｐＦ程度の大きな値になる。サブデータ線１７を駆動するトランジスタ４１は、この負荷容量を高速に充放電できるような高い電流駆動能力が要求される。
【００５８】
ＳＯＩ素子は基板浮遊効果によりバルク素子に比べて電流駆動能力が高い。したがって、サブデータ線駆動回路１３をＳＯＩ素子で構成することにより、データパスの高速化とレイアウトの縮小を実現できる。なお、クロック信号ＤＱＨＺｐは読み出し動作時に動作する信号であり、書き込み動作時は低電位に固定されている。
【００５９】
図１３は、前記メイン読み出しデータ線駆動回路１２の一例を示している。メイン読み出しデータ線駆動回路１２のデータ入力端子には、図１１に示す読み出しデータ線スイッチ３６の出力信号ＲＤＯと、読み出し動作のタイミングを制御するクロック信号ＲＤＥｐが供給される。
【００６０】
読み出し動作時において、信号ＲＤＥｐが低電位から高電位へ遷移すると、読み出しデータラッチ回路４４はデータ入力端子の状態を取り込む。これと同時にメイン読み出しデータ線駆動トランジスタ４５はメイン読み出しデータ線１８を駆動する。その後、クロック信号ＲＤＥｐが高電位である期間、入力データラッチ４４は状態を保持し続け、クロック信号ＲＤＥｐが低電位になるとメイン読み出しデータ線駆動トランジスタ４５はハイインピーダンス状態となる。
【００６１】
メイン読み出しデータ線１８は、ほぼ４ｍｍ程度の長さになる。さらに、図１０に示す例では、４つのバルク領域にそれぞれ配置された４つのデータ線駆動トランジスタがメイン読み出しデータ線１８に並列接続される。このため、メイン読み出しデータ線１８の負荷容量は、例えば１ｐＦ以上となる。
【００６２】
したがって、図１３に示す読み出しデータ線駆動トランジスタ４５は、この負荷容量を高速に充放電できるような高い電流駆動能力が要求される。ＳＯＩ素子は基板浮遊効果によりバルク素子に比べて電流駆動能力が高い。メイン読み出しデータ線駆動回路１２をＳＯＩ素子で構成することにより、データパスを高速化できるとともに、レイアウトの縮小を実現できる。
【００６３】
上記第３の参考例によれば、データパスを構成するサブデータ線駆動回路１３、メイン読み出しデータ線駆動回路１２、及び不良救済回路としてのスイッチ回路３３をＳＯＩ素子により構成している。これらデータパスを構成する回路は、多くのトランジスタを含んでいる。このため、これらトランジスタをＳＯＩ素子により構成することにより、ＳＩＯ素子の小面積、高駆動能力という利点を活用することができ、半導体装置の低コスト化と高速化を実現することができる。
【００６４】
しかも、不良救済回路としてのスイッチ回路３３を設けることにより、高い歩留まりを期待できる。
【００６５】
（第４の参考例）
図１４は、本発明の第４の参考例を示すものであり、高速動作が可能なＤＲＡＭマクロを構成する場合の例を示している。一般に高速動作が可能なＤＲＡＭマクロを構成する場合、ビット線とワード線の長さを短くし、寄生容量や配線抵抗の影響を抑える必要がある。このため、高速動作が可能なＤＲＡＭマクロのメモリセルは、同じ容量を有する通常のＤＲＡＭマクロと比べて細かく分割されている。
【００６６】
したがって、仮にＤＲＡＭセルだけをバルク領域に形成すると、メモリセルを細かく分割するに従いバルク領域の形状が小さくなる。すると、ＳＯＩ領域とバルク領域間の緩衝領域の数が多くなり、緩衝領域の面積が大きくなる。したがって、チップサイズが増大し、コスト高となる。
【００６７】
そこで、第４の参考例は、例えば１２８Ｋｂｉｔ程度のＤＲＡＭセル２と、１Ｋ個程度のセンスアンプ３と、カラム選択ゲート４とにより１つの１２８Ｋセグメント２９を構成している。
【００６８】
図１４に示すように、ほぼ矩形状の各バルク領域１内には、例えば３２個の１２８Ｋｂｉｔセグメント２９と、１２８個のサブデータ線センスアンプ５が配置されている。各バルク領域１の隣接する３つの辺に対応してＳＯＩ領域６が配置されている。すなわち、このＳＯＩ領域６はバルク領域１の並行する２つの辺の一方に対応する第１の半導体領域部６−ａと、他方の辺に対応する第２の半導体領域部６−ｂと、前記第１、第２の半導体領域部６−ａ、６−ｂの間に位置する第３の半導体領域部６−ｃとを有している。
【００６９】
第１の半導体領域部６−ａには、例えばワード線選択回路（ＷＳＣ）７と、センスアンプ制御回路８と、カラム選択回路９と、サブデータ線センス制御回路（ＳＳＣ）１０とが配置される。図１４には、そのうちのワード線選択回路（ＷＳＣ）７、サブデータ線センス制御回路１０のみを示している。第２の半導体領域部６−ａには、同様に例えばワード線選択回路（ＷＳＣ）７と、センスアンプ制御回路８と、カラム選択回路９とが配置されるが、そのうちのワード線選択回路（ＷＳＣ）７のみを示している。第３の半導体領域部６−ｃには、データラッチ回路（ＤＬＴ）１１と、メインデータ線駆動回路１２と、サブデータ線駆動回路１３とが配置されている。
【００７０】
上記バルク領域１と、ＳＯＩ領域６とにより、１つの４ＭｂｉｔＤＲＡＭサブマクロ３０−１が形成される。この４ＭｂｉｔＤＲＡＭサブマクロ３０−１を必要とされるだけ配置することにより、所望の高速大容量のＤＲＡＭマクロを構成できる。
【００７１】
上記第４の参考例によれば、バルク領域１内のメモリセグメント２９を細かく分割し、ビット線とワード線の長さを短くすることにより、寄生容量や配線抵抗の影響を抑えている。さらに、バルク領域１の隣接する３つの辺に対応して形成されたＳＯＩ領域６のうち、第１、第２の半導体領域６−ａ、６−ｂにワード線選択回路７等を配置している。このため、高速動作が可能なＤＲＡＭマクロを構成することができる。
【００７２】
第４の参考例により構成された高速１６ＭｂｉｔＤＲＡＭマクロは、第２の参考例に示す１６ＭｂｉｔＤＲＡＭマクロに比べて、面積が大きくなる。しかし、第２の参考例に示すＤＲＡＭマクロに比べて高速動作が可能であるという特徴がある。したがって、用途によって最適なＤＲＡＭマクロを選択するにより、性能とコストの最適化を図ることができる。ところで、同一チップ上に特性の異なる２つのＤＲＡＭマクロを実装する必要が生じる場合がある。
【００７３】
図１５は、同一チップに、例えば第２の参考例におけるＤＲＡＭサブマクロ３０を用いた３２Ｍｂｉｔの高集積度ＤＲＡＭマクロと、第４の参考例におけるＤＲＡＭサブマクロ３０−１を用いた２つの高速８ｂｉｔＤＲＡＭマクロを搭載した例を示している。
【００７４】
このような場合においても、バルク領域の面積をほぼ均等に保つことができる。このため、安定して部分ＳＯＩ技術を用いることが可能となる。したがって、低コストで高速なシステムＬＳＩチップを構成することができる。
【００７５】
（第５の参考例）
図１６は、本発明の第５の参考例を示すものであり、部分ＳＯＩ技術を活用して低電圧化及び低消費電力化を実現した半導体記憶装置を示している。
【００７６】
図１６において、バルク領域１の構成は、図５と同様である。すなわち、バルク領域１内には、例えば４つのメモリセグメント２９が形成されている。各メモリセグメント２９は、メモリセルアレイを構成する複数のＤＲＡＭセル２と、これらＤＲＡＭセル２に接続されるワード線１４と、ビット線１５、１６と、センスアンプ３と、カラム選択ゲート４と、サブデータ線センスアンプ５とを含んでいる。
【００７７】
ＳＯＩ領域６は、ワード線選択回路（ＷＳＣ）７とセンスアンプ制御回路（ＳＡＣＣ）８と、カラム選択回路（ＣＳＣ）９と、データ線アクセス制御回路（ＤＬＣＣ）１０と、データラッチ回路（ＤＬＴ）１１と、メインデータ線駆動回路１２と、サブデータ線駆動回路１３を含んでいる。
【００７８】
さらに、ＳＯＩ領域６内には、後述する降圧回路４７の最終段ドライバ４６が配置されている。この最終段ドライバ４６は、例えばＮＭＯＳトランジスタにより構成され、電源電圧ＶＤＤを降圧して降圧電源ＶＡＡを生成する。この降圧電源ＶＡＡは、前記センスアンプ３の電源である。
【００７９】
また、前記複数のバルク領域１のうち、例えば図示最上部に位置するバルク領域１は拡張されたバルク領域４９を有し、このバルク領域４９内に降圧制御回路４８が形成される。最終段ドライバ４６は、降圧制御回路４８の出力電圧により制御される。
【００８０】
図１７は、図１６に示す降圧回路４７の一例を示している。前述したように、降圧回路４７は、降圧制御回路４８と最終段ドライバ４６により構成され、最終段ドライバ４６の出力端は、センスアンプ３の電源端子に接続されている。降圧制御回路４８は、検出部４８−１と、比較器４８−２と、電圧発生部４８−３とにより構成されている。検出部４８−１は、最終段ドライバ４６のゲート電極に供給されるゲート電圧を検出する。比較器４８−２は、検出部４８−１により検出されたゲート電圧と基準電圧ＶＲＥＦとを比較する。電圧発生部４８−３は、比較器４８−２の出力信号に応じてゲート電圧を発生する。このゲート電圧は最終段ドライバ４６のゲート電極に供給される。
【００８１】
ここで、特徴的なことは、降圧降圧制御回路４８とセンスアンプ３はアナログ的な動作をするため、バルク素子により構成され、最終段ドライバ４６のみがＳＯＩ素子により構成されていることである。
【００８２】
最終段ドライバ４６としてのＮＭＯＳトランジスタは、ソースフォロアのバイアス条件にて動作している。また、ＮＭＯＳトランジスタはサブスレッショルド領域で動作するよう総チャネル幅が、例えば２０ｍｍに及ぶような巨大なトランジスタである。
【００８３】
図１８は、上記ＮＭＯＳトランジスタのＶｇｓ−Ｉｄｓ特性を示している。通常、Ｖｇ−Ｉｄ特性は横軸をゲート電圧（Ｖｇｓ）、縦軸をドレイン電流（Ｉｄｓ）として示される。しかし、図１７は、縦軸が負のゲート電圧（−Ｖｇｓ）、横軸がドレイン電流の対数（ｌｏｇ（Ｉｄｓ））となっている。
【００８４】
このＮＭＯＳトランジスタの静特性は、降圧回路７４の負荷特性と考えることができ、横軸は降圧電源の負荷電流、縦軸はその条件における出力電圧となる。このため、ＮＭＯＳトランジスタのゲート電圧をＶｇとした場合、降圧電圧ＶＡＡは、
ＶＡＡ＝Ｖｇ−Ｖｇｓ
を表すことができる。
【００８５】
ＤＲＡＭの読み出し書き込み動作において、複数のセンスアンプ３が同時に動作する。このため、読み出し書き込み電流は、大きなピークを示す。例えば１００ｆＦの寄生容量を持つ２Ｋ本のビット線対を電圧１Ｖまで、１ｎｓ以内の時間で駆動するためには、例えば２００ｍＡのピーク電流が必要とされる。このような負荷電流が流れた場合においても、図１７に示す回路によれば、総チャネル幅２０ｍｍの最終段ドライバ４６はサブスレッショルド特性領域で動作していると見なすことができる。したがって、ゲート電圧Ｖｇで一定とした場合、電流２００ｍＡにおける最終段ドライバ４６の出力電圧ＶＡＡ(200mA)は、
ＶＡＡ(200mA)＝Ｖｇ−０．７Ｖ
となる。
【００８６】
一方、センスアンプ３が動作していないとき、又はビット線がフル振幅して安定状態になった時、負荷電流は殆んど流れず、例えば１０μＡ程度となる。図１８から、この時の出力電圧ＶＡＡ(10 μ A)は、
ＶＡＡ(10 μ A)＝Ｖｇ−０．４５Ｖ
となる。
【００８７】
図１８に示すようなソースフォロア型の最終段ドライバ４６を有する降圧回路４７は、広い範囲の負荷電流を許容するという利点がある。しかし、その一方、最終段ドライバ４６の出力電圧を降圧制御回路４８が参照していないため、負荷電流によって出力電圧が変化するという弱点がある。その変動量は最終段ドライバ４６のサブスレッショルド特性に依存する。このため、出力電位の変動量を抑えるためには、最終段ドライバ４６にサブスレッショルド特性の小さいトランジスタを用いる必要がある。
【００８８】
ここで、ＳＯＩ素子のサブスレッショルド特性は６０ｍＶ／ｄｅｃであり、バルク素子の１００ｍＶ／ｄｅｃに比べて小さい。つまり、最終段ドライバ４６にＳＯＩ素子を用いることは半導体記憶装置に適した降圧回路を構成するために有効である。
【００８９】
第５の参考例によれば、降圧回路７４を構成する降圧制御回路４８をバルク領域１に配置し、最終段ドライバ４６をＳＯＩ領域６内に配置している。すなわち、最終段ドライバ４６は、隣接する２つのバルク領域１を分離するＳＯＩ領域６に形成されている。しかも、最終段ドライバ４６を分散し、降圧電圧が必要な回路、例えばセンスアンプ３に近傍に配置している。このため、最終段ドライバ４６からセンスアンプ３までの電源配線の寄生抵抗の影響による電源電位の電圧降下を最小限に抑えることができる。
【００９０】
また、電位制御回路４８は最上部の拡張したバルク領域４９に１つだけ配置されている。一般に、半導体記憶装置にはアナログ動作する電源制御回路が必要とされる。この面積はメモリセルアレイの面積に比べて非常に小さい。したがって、この例のように最上部のバルク領域１を部分ＳＯＩ工程の安定性に問題が発生しない程度に若干拡張することにより、必要なアナログ回路用のバルク領域を確保することができる。
【００９１】
（第１の実施形態）
次に、本発明の第１の実施形態について説明する。半導体装置は、その動作に種々の内部パルス信号を必要とする。この内部パルス信号は、クロック信号ＣＬＫに基づきパルス発生器により生成される。このパルス発生器は、一般に、容量Ｃと抵抗Ｒとから構成されるＣＲ遅延回路と、ＣＲ遅延回路の出力信号が供給される論理回路とにより構成されている。このようなパルス発生器は、発生されるパルス信号が電源電圧に依存して変化せず、さらに、近時、高周波化されているクロック信号ＣＬＫから正確な内部パルス信号を発生できる特性が必要である。
【００９２】
図１９は、本発明の第１の実施形態を示しており、図１、図３と同一部分には同一符号を付している。図１９は、例えば図３に示すカラム選択タイミング信号ＣＳＬＥｐを発生するパルス発生器５１を示している。パルス発生器５１は、ワード線選択回路７、カラム選択回路９、ロウデコーダ５２、カラムデコーダ５３とともに、ＳＯＩ領域６内に形成されている。メモリセグメント２９、複数のセンスアンプ３、複数のカラム選択ゲート４はバルク領域１に形成されている。
【００９３】
パルス発生器５１は、クロック信号ＣＬＫに基づいて、カラム選択タイミング信号ＣＳＬＥｐを発生する。このカラム選択タイミング信号ＣＳＬＥｐはカラムデコーダ５３の出力信号とともに、カラム選択回路９に供給される。カラム選択回路９から出力されるカラム選択信号ＣＳＬ（０）〜ＣＳＬ（ｎ−１）は、複数のカラム選択ゲート４に供給される。パルス発生回路５１から幅の狭い高精度のパルス信号を出力し、カラムデコーダの出力信号に応じてカラム選択信号ＣＳＬ（０）〜ＣＳＬ（ｎ−１）を順次出力することにより、メモリセグメント２９から読み出されたデータをバースト転送することができる。尚、図１９において、ロウ系の具体的な回路は省略している。
【００９４】
図２０は、上記パルス発生器５１の実施形態を示している。
【００９５】
図２０に示すパルス発生器５１は、クロック信号ＣＬＫが供給される遅延回路６１、ナンド回路６２、インバータ回路６３とにより構成されている。クロック信号ＣＬＫはナンド回路６２の第１の入力端に供給されるとともに、遅延回路６１に供給される。この遅延回路６１から出力される遅延信号ＤＬＳは前記ナンド回路６２の第２の入力端に供給される。このナンド回路６２の出力端にはインバータ回路６３の入力端が接続される。このインバータ回路６３の出力端からカラム選択タイミング信号ＣＳＬＥｐが出力される。尚、以下の説明において、カラム選択タイミング信号ＣＳＬＥｐを単にパルス信号ＣＳＬＥｐと称す。
【００９６】
前記遅延回路６１は、ＰチャネルＭＯＳトランジスタＰＴ１、ＰＴ２、抵抗Ｒ、ＮチャネルＭＯＳトランジスタＮＴ１及び容量Ｃとにより構成されている。トランジスタＰＴ１、抵抗Ｒ、トランジスタＮＴ１は電源と接地間に直列接続され、インバータ回路ＩＮＶを構成する。トランジスタＰＴ１、ＮＴ１のゲートにはクロック信号ＣＬＫが供給される。遅延回路６１の出力端としてのトランジスタＰＴ１と抵抗Ｒの接続ノードＣＮは、ナンド回路６２の第２の入力端に接続される。さらに接続ノードＣＮと接地間には、トランジスタＰＴ２及び容量Ｃが直列接続される。このトランジスタＰＴ２のゲートは接地され、基板には電源が供給されている。
【００９７】
図２１を参照して、上記パルス発生器５１の動作について説明する。
【００９８】
クロック信号ＣＬＫがローレベルの時、遅延回路６１内のインバータ回路ＩＮＶにローレベルが入力され、トランジスタＰＴ１がオン状態、トランジスタＮＴ１がオフ状態となる。このため、トランジスタＰＴ１及びトランジスタＰＴ２を介して容量Ｃが充電される。このとき、ナンド回路６２の第１の入力端はローレベル、第２の入力端はハイレベルである。このため、ナンド回路６２の出力信号はハイレベルであり、インバータ回路６３から出力されるパルス信号ＣＳＬＥｐはローレベルとなる。
【００９９】
その後、クロック信号ＣＬＫがハイレベルになると、ナンド回路６２の出力信号がローレベルとなり、パルス信号ＣＳＬＥｐはハイレベルとなる。
【０１００】
さらに、クロック信号ＣＬＫがハイレベルになると、遅延回路６１内のインバータ回路にハイレベルが供給される。このため、トランジスタＰＴ１がオフ状態、トランジスタＮＴ１がオン状態となり容量Ｃの放電が開始される。放電開始当初において、遅延信号ＤＬＳはハイレベルのままである。このため、トランジスタＰＴ２は、線形領域のオン状態にある。その後、容量Ｃの放電が進むに従い遅延信号ＤＬＳの電位が下がり、ナンド回路６２により遅延信号ＤＬＳがローレベルと判定される。さらに、インバータ回路６３によってローレベルと判定される閾値電圧Ｖｔｈ＿ｉｎｖ以下にまで、遅延信号ＤＬＳの電位が下がると、パルス信号ＣＳＬＥｐはローレベルとなる。
【０１０１】
さらに、遅延信号ＤＬＳの電位が低下し、トランジスタＰＴ２の閾値電圧の絶対値｜Ｖｔｈｐ｜（＜Ｖｔｈ＿ｉｎｖ）にまで下がると、トランジスタＰＴ２はオフ状態となる。トランジスタＰＴ２がオフ状態となると、容量Ｃは接続ノードＣＮから切り離される。したがって、インバータ回路ＩＮＶにより接続ノードＣＮの電位は急速に接地電位へと近づく。つまり、遅延信号ＤＬＳの電位がインバータ回路ＩＮＶの閾値電圧Ｖｔｈ＿ｉｎｖより低下すると、遅延信号ＤＬＳの電位が急速に低下し、パルス信号ＣＳＬＥｐのエッジ（図２０に破線で囲った部分の実線で示す部分）をより急峻にする。
【０１０２】
ナンド回路６２、及びインバータ回路６３により構成された論理回路の動作は電源電圧依存性が大きい。論理回路は、遅延信号ＤＬＳの急峻なエッジ（図２０に実線で示す）が入力された場合、遅延信号ＤＬＳのなだらかなエッジ（図２０に破線で示す）が入力された場合に比べて、パルス信号ＣＳＬＥｐのパルス幅を高精度に設定できる。つまり、パルス幅の電源電圧依存性を小さくできる。
【０１０３】
上記第１の実施形態によれば、遅延回路６１を構成するインバータ回路ＩＮＶの接続ノードＣＮと接地間にゲート電極が接地されたＰチャネルＭＯＳトランジスタＰＴ２を介して容量Ｃを接続している。このため、容量Ｃを放電する場合、遅延信号ＤＬＳの電位がトランジスタＰＴ２の閾値電圧より低下するとトランジスタＰＴ２がオフし、接続ノードＣＮから容量Ｃが切り離される。このため、インバータ回路ＩＮＶにより、遅延信号ＤＬＳの電位を高速に低下できる。したがって、ナンド回路６２及びインバータ回路６３により構成された電源電圧依存性を有する論理回路の影響を低減して、パルス信号ＣＳＬＥｐの下端を急峻なエッジとすることができる。
【０１０４】
しかも、このパルス発生器５１は、遅延信号ＤＬＳのレベルを高速に低下できる。このため、クロック信号ＣＬＫの周波数が高くなった場合においても、応答特性が低下することを防止でき、高速な動作が可能である。
【０１０５】
さらに、パルス発生器５１はＳＯＩ領域６内に形成されているため、高電流駆動能力、低消費電力、及び高速動作が可能である。
【０１０６】
（第２の実施形態）
図２２、図２３は、本発明の第２の実施形態を示すものであり、第１の実施形態と同一部分には同一符号を付す。
【０１０７】
図２０に示すパルス発生器５１は、容量Ｃの充電電位が電源電圧であった。これに対して、図２２に示すパルス発生器５１は、容量Ｃの充電電位が接地電位である。
【０１０８】
図２２において、クロック信号ＣＬＫはインバータ回路７１を介してノア回路７２の第１の入力端及び遅延回路６１に供給される。遅延回路６１から出力される遅延信号ＤＬＳはノア回路７２の第２の入力端に供給される。
【０１０９】
前記遅延回路６１において、抵抗ＲとトランジスタＮＴ１との接続ノードＣＮと電源間には、ＮチャネルＭＯＳトランジスタＮＴ２及び容量Ｃが接続されている。このトランジスタＮＴ２のゲート電極には電源電圧が供給され、基板は接地されている。
【０１１０】
図２３に示すように、上記パルス発生器５１は、クロック信号ＣＬＫがローレベルのとき、容量Ｃが接地電位に充電される。上記パルス発生器５１の動作は、第１の実施形態とほぼ同様である。クロック信号ＣＬＫがハイレベルとなると、トランジスタＰＴ１がオン状態となり、容量Ｃの放電が開始される。放電開始直後において、トランジスタＮＴ２は、線形領域でオン状態である。トランジスタＮＴ２は、遅延信号ＤＬＳの電位がノア回路７２によってハイレベルと判定される閾値電圧Ｖｔｈ＿ｉｎｖ以上の、Ｖｄｄ−Ｖｔｈｎ電位にまで上昇すると、オフ状態となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｎはトランジスタＮＴ２の閾値電圧である。トランジスタＮＴ２がオフ状態となると、遅延信号ＤＬＳの電位は急峻に上昇する。このため、パルス信号ＣＳＬＥｐの下端のエッジが急峻となる。
【０１１１】
上記第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。
【０１１２】
（第３の実施形態）
図２４は、本発明の第３の実施形態を示すものであり、図２０と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【０１１３】
図２４において、容量ＣはＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタにより構成されている。ＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタの容量値は、ｎＭＯＳトランジスタの閾値電圧Ｖｔｈｎ以上の電圧がゲート電極に印加された場合一定値を保つ。しかし、ゲート電極に印加される電圧が閾値電圧Ｖｔｈｎ以下である場合、急速に容量値が小さくなる。ＮチャネルＭＯＳトランジスタを利用したＭＯＳキャパシタは、このような電源依存性を有している。しかし、ＰチャネルＭＯＳトランジスタＰＴ２がオフとなるタイミングを、ＭＯＳキャパシタの容量値が急速に小さくなるタイミングより速くすることにより、容量値が一定値である領域のみを使用できる。このようなタイミングを設定するには、ＰチャネルＭＯＳトランジスタＰＴ２とＭＯＳキャパシタの閾値電圧の関係を｜Ｖｔｈｐ｜＞Ｖｔｈｎと設定すればよい。閾値電圧の関係をこのように設定することにより、ＰチャネルＭＯＳトランジスタＰＴ２がオフするタイミングをＭＯＳキャパシタの容量値が急速に小さくなるタイミングより速くできる。
【０１１４】
図２４に示すパルス発生器５１の動作は、図２０に示す第１の実施形態と同様であるため、説明を省略する。
【０１１５】
上記第３の実施形態によっても、第１の実施形態と同様の効果を得ることができる。しかも、ＭＯＳキャパシタを用いることにより、キャパシタの製造工程を削減できる利点を有している。
【０１１６】
（第４の実施形態）
図２５は、本発明の第４の実施形態を示すものであり、第１の実施形態と同一部分には同一符号を付す。
【０１１７】
図２５に示すパルス発生器５１において、クロック信号ＣＬＫは第１、第２のフリップフロップ回路ＦＦ１、ＦＦ２の第１の入力端に供給される。第１のフリップフロップ回路ＦＦ１はナンド回路７１、７２により構成され、第２のフリップフロップ回路ＦＦ２はノア回路７３、７４により構成されている。第１のフリップフロップ回路ＦＦ１の第２の入力端は遅延回路６１の出力端としての接続ノードＣＮに接続されている。第１のフリップフロップ回路ＦＦ１の出力端は、第２のフリップフロップ回路ＦＦ２の第２の入力端に接続されている。第２のフリップフロップ回路ＦＦ２の出力端は遅延回路６１の入力端に接続されている。遅延回路６１において、接続ノードＣＮと接地間には容量Ｃが接続されている。
【０１１８】
図２５に示すパルス発生器５１において、容量Ｃは第２のフリップフロップ回路ＦＦ２から出力されるパルス信号ＣＳＬＥｐを利用して充電される。すなわち、第２のフリップフロップ回路ＦＦ２において、クロック信号ＣＬＫと逆極性の出力ノードであるノア回路７３の出力信号が遅延回路６１に供給される。遅延回路６１と第２のフリップフロップ回路ＦＦ２の間に接続された第１のフリップフロップ回路ＦＦ１は、ネガティブフィードバックによる出力パルス信号の発振を防止している。
【０１１９】
図２６（ａ）を参照して上記パルス発振器５１の動作について説明する。先ず、クロック信号ＣＬＫがローレベルの時、ナンド回路７２の出力信号は必ずハイレベルとなる。このため、ナンド回路７１は遅延信号ＤＬＳの反転信号を出力するインバータ回路になる。同様に、ノア回路７４はパルス信号ＣＳＬＥｐの反転信号を出力するインバータ回路になる。この状態において、ノア回路７３の２つの入力端のうち、一方の入力端にはノア回路７４からの反転されたパルス信号ＣＳＬＥｐが供給され、他方の入力端には遅延回路６１内のインバータ回路ＩＮＶとナンド回路７１を通ったパルス信号ＣＳＬＥｐがそのまま供給される。ノア回路７３の両入力端に互いに反転した信号が供給されるため、ノア回路７３から出力されるパルス信号ＣＳＬＥｐはローレベルに初期化される。このとき、遅延回路６１内の容量Ｃが充電され遅延信号ＤＬＳはハイレベルとなる。
【０１２０】
その後、クロック信号ＣＬＫがハイレベルになると、第１のフリップフロップ回路ＦＦ１は、クロック信号ＣＬＫがローレベルの時、ナンド回路７１の出力信号をローレベルに保持する。
【０１２１】
一方、クロック信号ＣＬＫがハイレベルになると、ノア回路７４の出力信号はローレベルに反転する。このため、ノア回路７３の両入力端がともにローレベルとなり、パルス信号ＣＳＬＥｐがハイレベルとなる。パルス信号ＣＳＬＥｐがハイレベルになると、遅延回路６１のインバータ回路ＩＮＶを構成するトランジスタＮＴ１がオンし、容量Ｃの放電が開始される。
【０１２２】
容量Ｃの放電開始当初、遅延信号ＤＬＳはハイレベルを維持する。このため、クロック信号ＣＬＫの状態に関わらずナンド回路７１の出力信号はローレベルを維持し、パルス信号ＣＳＬＥｐをハイレベルに保持する。容量Ｃの放電が進み、ナンド回路７１により遅延信号ＤＬＳがローレベルと判定されると、ナンド回路７１の出力信号はハイレベルになる。ナンド回路７１の出力信号がハイレベルになるとノア回路７３出力信号であるパルス信号ＣＳＬＥｐはローレベルとなる。パルス信号ＣＳＬＥｐがローレベルとなると、遅延回路６１内の容量Ｃの充電が開始される。容量Ｃの充電が進み、ナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがハイレベルである場合、ナンド回路７２の出力信号は現在の状態、ローレベルを保持する。このため、ナンド回路７１の出力信号はハイレベルを保持し、パルス信号ＣＳＬＥｐはローレベルを維持する。
【０１２３】
また、容量Ｃの充電が進み、ナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがローレベルである場合、前述した回路の初期化が行われる。これとともにパルス信号ＣＳＬＥｐをローレベルに保持し、容量Ｃの充電を行う。
【０１２４】
図２６（ｂ）は、ＭＯＳキャパシタの特性を示している。ＭＯＳキャパシタは放電が進んでＭＯＳキャパシタにかかる電圧がＭＯＳキャパシタの閾値電圧Ｖth_capnに近づくと、容量値が減少する。このため、ＭＯＳキャパシタの放電に伴い、放電出力電圧が低下する。したがって、放電出力電圧がなだらかに減少することを防止できる。
【０１２５】
図２６（ｂ）において、破線はＭＯＳキャパシタをバルク領域内に形成した場合を示し、実線はＭＯＳキャパシタをＳＯＩ領域内に形成した場合を示している。このように、ＭＯＳキャパシタをＳＯＩ領域内に形成することにより、一層急峻に容量値を小さくすることができる。したがって、遅延回路６１内の容量ＣをＭＯＳキャパシタにより構成し、さらに、このＭＯＳキャパシタをＳＯＩ領域内に形成することにより、図２４に示す回路のように、ＰチャネルＭＯＳトランジスタＰＴ２を用いることなく、高速に遅延信号を立ち下げることができる。
【０１２６】
上記第４の実施形態によれば、容量Ｃの充電にパルス発振器の出力パルス信号を利用している。このため、十分な充電時間を確保でき、容量Ｃを高速に充電できる。したがって、高い周波数のクロック信号ＣＬＫを用いて高速動作する半導体集積回路において、高精度のパルス信号を発生することができる。
【０１２７】
（第５の実施形態）
図２７は、本発明の第５の実施形態を示しており、図２５と同一部分には同一符号を付し異なる部分についてのみ説明する。図２７に示すパルス発生器５１は、パルス信号ＣＳＬＥｐを生成する論理回路において、ノア回路による第２のフリップフロップ回路ＦＦ２に代えて、ナンド回路８１、８２により構成された第３のフリップフロップ回路ＦＦ３を使用している。第３のフリップフロップ回路ＦＦ３の第１の入力端には、インバータ回路８４を介してクロック信号ＣＬＫが供給され、第２の入力端には、インバータ回路８３を介して第１のフリップフロップ回路ＦＦ１の出力信号が供給されている。第３のフリップフロップ回路ＦＦ３の出力端にはインバータ回路８５が接続され、このインバータ回路８５の出力端からパルス信号ＣＳＬＥｐが出力される。このパルス信号ＣＳＬＥｐは遅延回路６１に供給される。
【０１２８】
図２７に示すパルス発生器５１の動作波形は、図２６に示す波形と同様である。先ず、クロック信号ＣＬＫがローレベルの時、ナンド回路７２の出力信号は必ずハイレベルとなり、ナンド回路７１は遅延信号ＤＬＳの反転信号を出力するインバータ回路となる。また、ナンド回路８２はナンド回路８１の出力信号を反転した信号を出力するインバータ回路になる。この状態において、ナンド回路８１の２つの入力端のうち、一方入力端にはナンド回路８２により反転されたナンド回路８１の出力信号が供給され、他方入力端には３つのインバータ回路８５、ＩＮＶ、８３とナンド回路７１を通ったナンド回路８１の出力信号が供給される。ナンド回路８１の両入力端には、互いに反転された信号が供給される。このため、ナンド回路８１の出力信号はハイレベルとなる。したがって、インバータ回路８５から出力されるパルス信号ＣＳＬＥｐはローレベルに初期化される。
【０１２９】
このパルス信号ＣＳＬＥｐに応じて、遅延回路６１内のインバータ回路ＩＮＶを構成するトランジスタＰＴ１がオンとなり、容量Ｃが充電される。このため、遅延信号ＤＬＳがハイレベルになる。
【０１３０】
その後、クロック信号ＣＬＫがハイレベルになると、第１のフリップフロップ回路ＦＦ１を構成するナンド回路７１の出力信号は、クロック信号ＣＬＫがローレベルの時、ローレベルに保持される。
【０１３１】
一方、クロック信号ＣＬＫがハイレベルになると、ナンド回路８２の出力信号はハイレベルに反転する。このため、ナンド回路８１の両入力信号がともにハイレベルとなり、出力パルス信号ＣＬＳＥｐがハイレベルになる。パルス信号ＣＬＳＥｐがハイレベルになると、遅延回路６１内のインバータ回路ＩＮＶを構成するトランジスタＮＴ１がオンとなる。このため、容量Ｃの放電が開始される。
【０１３２】
放電開始当初、遅延信号ＤＬＳは、ハイレベルを維持する。このため、クロック信号ＣＬＫの状態に関わらずにナンド回路７１の出力信号はローレベルを維持する。したがって、出力パルス信号ＣＬＳＥｐはハイレベルに維持される。
【０１３３】
容量Ｃの放電が進み、ナンド回路７１によって遅延信号ＤＬＳがローレベルと判定されると、ナンド回路７１の出力信号はハイレベルになる。ナンド回路７１の出力信号がハイレベルになると、ナンド回路８１の出力信号もハイレベルとなる。このため、出力パルス信号ＣＬＳＥｐはローレベルとなる。出力パルス信号ＣＬＳＥｐがローレベルとなると、遅延回路６１において、容量Ｃの充電が開始される。容量Ｃの充電が進み、ナンド回路７１によって遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがハイレベルである場合、ナンド回路７２の出力信号は現在の状態ローレベルを維持する。このため、ナンド回路７１の出力信号はハイレベルを維持し、出力パルス信号ＣＬＳＥｐはローレベルを維持する。
【０１３４】
また、容量Ｃの充電が進んでナンド回路７１により遅延信号ＤＬＳがハイレベルと判定され、クロック信号ＣＬＫがローレベルである場合、前述したように、回路の初期化が行われる。すなわち、出力パルス信号ＣＬＳＥｐをローレベルに維持すると同時に容量Ｃが充電される。
【０１３５】
上記第５の実施形態によっても、第４の実施形態と同様の効果を得ることができる。
【０１３６】
（第６の実施形態）
図２８は、本発明の第６の実施形態を示している。第６の実施形態は第５の実施形態を変形したものであり、図２７と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【０１３７】
図２８において、第３のフリップフロップ回路ＦＦ３は、３入力のナンド回路８６を有している。このナンド回路８６の入力端には、ナンド回路８２の出力信号、インバータ回路８３の出力信号が供給されるとともに、遅延回路６１の出力信号が直接供給されている。
【０１３８】
第６の実施形態によれば、遅延回路６１から出力される遅延信号ＤＬＳが直接ナンド回路８６に供給されている。このため、第３のフリップフロップ回路ＦＦ３の出力信号を反転させるための信号はナンド回路７１、インバータ回路８３を通らない。したがって、出力パルス信号ＣＳＬＥｐを立ち下げる場合、立ち上げエッジからの遅延時間が電源電圧に大きく依存しない利点を有している。
【０１３９】
（第７の実施形態）
図２９は、本発明の第７の実施形態を示すものであり、遅延回路６１の出力端にリセット入力信号を有するマスタースレイブ型遅延フリップフロップ回路９１を接続している。このマスタースレイブ型遅延フリップフロップ回路９１の出力信号としてのパルス信号ＣＳＬＥｐは遅延回路６１に供給されている。前記マスタースレイブ型遅延フリップフロップ回路９１は、ナンド回路９１ａ、９１ｂ、インバータ回路９１ｃ、９１ｄ、９１ｅ、クロックドインバータ回路９１ｆ、９１ｇ、９１ｈ、トランスファーゲート９１ｉを有している。前記ナンド回路９１ａ及びクロックドインバータ回路９１ｆは、マスターセルを構成し、ナンド回路９１ｂ、クロックドインバータ回路９１ｈは、スレイブセルを構成する。また、遅延回路６１は遅延信号ＤＬＳを反転するインバータ回路９２を有している。
【０１４０】
図３０は、リセット入力信号を持つマスタースレイブ型遅延フリップフロップ回路の特性を示している。すなわち、図３０は、リセット入力信号Ｒ、入力信号Ｄ、出力信号Ｑとクロック信号ＣＬＫの関係を示している。
【０１４１】
図３０を参照して図２９の動作について説明する。マスタースレイブ型遅延フリップフロップ回路９１の入力信号Ｄはハイレベルに固定されている。このため、クロック信号ＣＬＫがローレベルからハイレベルとなる時、出力信号Ｑ（パルス信号ＣＳＬＥｐ）もハイレベルとなる。ハイレベルの出力信号Ｑは、遅延回路６１により予め設定されたパルス幅分だけ遅延されてリセット入力信号Ｒとなる。したがって、出力信号Ｑをパルス幅だけ遅延してローレベルに立ち下げる。ローレベルとなった出力信号Ｑは、再び遅延回路６１を通ってリセット入力信号Ｒとなる。その時、クロック信号ＣＬＫがハイレベルであってもマスタースレイブ型遅延フリップフロップ回路９１のマスターセルの出力信号は既に先程のリセット信号Ｒにより初期化されている。このため、出力信号Ｑはローレベルを維持する。また、クロック信号ＣＬＫがローレベルであっても、遅延フリップフロップ回路９１の出力信号をローレベルに維持すると同時に容量Ｃの充電を行う。
【０１４２】
上記第７の実施形態によれば、リセット入力信号を持つマスタースレイブ型遅延フリップフロップを用いて、高速にパルス信号ＣＳＬＥｐを発生することができる。
【０１４３】
（第８の実施形態）
図３１は、本発明の第８の実施形態を示している。第８の実施形態は、図２０に示す遅延回路６１と、図２５に示す第１、第２のフリップフロップ回路ＦＦ１、ＦＦ２を組み合わせたものであり、図３１において、図２０、図２５と同一部分には同一符号を付す。
【０１４４】
図３１の動作は、図２５に示す第４の実施形態とほぼ同様である。しかし、第８の実施形態は、第４の実施形態に比べて、さらに遅延信号ＤＬＳの立ち下がりエッジが急峻となる。
【０１４５】
すなわち、図３２に示すように、遅延回路６１において、容量Ｃを放電する場合、遅延信号ＤＬＳの電位がＰチャネルＭＯＳトランジスタＰＴ２の閾値電圧｜Ｖｔｈｐ｜より低下するとトランジスタＰＴ２がオフする。このため、接続ノードＣＮから容量Ｃが切り離され、インバータ回路ＩＮＶにより、遅延信号ＤＬＳの電位を高速に低下できる。したがって、遅延信号ＤＬＳの立ち下がりエッジが急峻となるため、出力パルス信号幅の電源電圧依存性を、立ち下がりエッジなだらかな場合に比べて小さくできる。
【０１４６】
上記第８の実施形態によれば、第１、第４の実施形態の利点を組み合わせることにより、一層高速で電源電圧の依存性が少ないパルス発生器を構成できる。
【０１４７】
（第９の実施形態）
図３３は、本発明の第９の実施形態を示している。第１乃至第５の参考例及び第１乃至第８の実施形態において、ワード線選択回路７、カラム選択回路９、ロウデコーダ５２、カラムデコーダ５３、パルス発生器５１等は、ＳＯＩ領域６内に形成されている。しかし、ＳＯＩに限定されるものではない。
【０１４８】
図３３は、本発明をＳＯＮ（Silicon On Nothing）に適用した場合を示している。図３３において、図９と同一部分には同一符号を付している。図３３において、基板１００内には、ＳＯＮ領域１０１が設けられている。このＳＯＮ領域１０１において、基板１００内の半導体層６−２内には、データラッチ回路１１とメインデータ線駆動回路１２を構成するＭＯＳトランジスタが形成されている。これらＭＯＳトランジスタはＳＴＩにより分離されている。これらＳＴＩにより分離された半導体層６−２の下方には、空洞領域１０２がそれぞれ形成されている。
【０１４９】
上記ＳＯＮ構造によっても、前述したＳＯＩ構造と同様の効果を得ることができる。
【０１５０】
尚、第１乃至第７の実施形態に示すパルス発生器５１は、カラム系パルス信号の発生に適用した場合について説明した。しかし、これに限らず、半導体装置の他の部分に使用されるパルス信号の発生に適用できることは言うまでもない。
【０１５１】
また、バルク領域１及びＳＯＩ領域６、ＳＯＮ領域１０１に配置する回路は、好ましくは上記各実施形態で述べた構成である。しかし、最小限の構成として、メモリの読み出し系回路をバルク領域１に形成し、メモリの書き込み系回路をＳＯＩ領域６、ＳＯＮ領域１０１に形成してもよい。このような構成によっても、上記各実施形態とほぼ同様の効果を得ることが可能である。
【０１５２】
さらに、上記各実施形態は、部分ＳＯＩ技術、部分ＳＯＮ技術を用いてＤＲＡＭマクロを形成する場合について説明した。しかし、これに限定されるものではなく、本発明をＤＲＡＭ以外のメモリ、例えばＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、強誘電体メモリ等に適用することも可能である。
【０１５３】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【０１５４】
【発明の効果】
以上、詳述したように本発明によれば、部分ＳＯＩ若しくはＳＯＮ技術を用いて所用の特性を有する回路を構成することが可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】 本発明の第１の参考例を示す回路図。
【図２】 図１に示すワード線選択回路７の一例を示す回路図。
【図３】 図１に示すカラム選択回路９の一例を示す回路図。
【図４】 バルク素子を用いたＣＭＯＳ回路型のカラム選択回路の一例を示す回路図。
【図５】 本発明の第２の参考例を示す回路図。
【図６】 図５に示すＤＲＡＭサブマクロを用いてシステム・オン・チップを構成した例を示す平面図。
【図７】 図５に示すＤＲＡＭサブマクロをキャシュメモリに適用した例を示す平面図。
【図８】 図５に示すＤＲＡＭサブマクロを画像処理専用ＬＳＩに適用した例を示す平面図。
【図９】 図５のＩＸ−ＩＸ線に沿った断面図。
【図１０】 本発明の第３の参考例を示す回路図。
【図１１】 図１０に示すスイッチ回路の一例を示す回路図。
【図１２】 図１０に示すサブデータ線駆動回路の一例を示す回路図。
【図１３】 図１０に示すメイン読み出しデータ線駆動回路の一例を示す回路図。
【図１４】 本発明の第４の参考例を示す回路図。
【図１５】 第４の参考例と第２の参考例のＤＲＡＭサブマクロを用いたチップの一例を示す平面図。
【図１６】 本発明の第５の参考例を示す回路図。
【図１７】 図１６に示す降圧回路の一例を示す回路図。
【図１８】 図１７に示す降圧回路の最終段ドライバの特性を示す図。
【図１９】 本発明の第１の実施形態を示す構成図。
【図２０】 図１９に示すパルス発生器の実施形態を示す回路図。
【図２１】 図２０に示す回路の動作を示す波形図。
【図２２】 本発明の第２の実施形態を示すものであり、パルス発生器を示す回路図。
【図２３】 図２２に示す回路の動作を示す波形図。
【図２４】 本発明の第３の実施形態を示すものであり、パルス発生器を示す回路図。
【図２５】 本発明の第４の実施形態を示すものであり、パルス発生器を示す回路図。
【図２６】 図２６（ａ）は図２５に示す回路の動作を示す波形図、図２６（ｂ）はＭＯＳキャパシタの特性を示す図。
【図２７】 本発明の第５の実施形態を示すものであり、パルス発生器を示す回路図。
【図２８】 本発明の第６の実施形態を示すものであり、パルス発生器を示す回路図。
【図２９】 本発明の第７の実施形態を示すものであり、パルス発生器を示す回路図。
【図３０】 図２９に示す回路の動作を示す図。
【図３１】 本発明の第８の実施形態を示すものであり、パルス発生器を示す回路図。
【図３２】 図３１に示す回路の動作を示す波形図。
【図３３】 本発明の第９の実施形態を示すものであり、ＤＲＡＭマクロの一部を示す断面図。
【符号の説明】
１…バルク領域、
２…ＤＲＡＭセル、
３…センスアンプ、
４…カラム選択ゲート、
５…サブデータ線センスアンプ、
６…ＳＯＩ領域、
６−１…埋め込み絶縁膜、
６−２…半導体層、
６−ａ、６−ｂ、６−ｃ…ＳＯＩ領域、
７…ワード線選択回路（ＷＳＣ）、
８…センスアンプ制御回路（ＳＡＣＣ）、
９…カラム選択回路（ＣＳＣ）、
１０…データ線アクセス制御回路（ＤＬＣＣ）、
１１…データラッチ回路（ＤＬＴ）、
１２…メインデータ線駆動回路、
１３…サブデータ線駆動回路、
１４…ワード線、
１５…ビット線、
１６…補ビット線、
１７…サブデータ線対、
１８…読み出しメインデータ線、
１９…書き込みメインデータ線、
２０…選択ソースノード、
２１…昇圧電源、
２３…カラムアドレス、
２４…カラム選択タイミング信号、
２５…カラム選択信号、
２６…遅延回路、
２９…セグメント、
３０…４ＭｂｉｔＤＲＡＭサブマクロ、
３０−１…４ＭｂｉｔＤＲＡＭサブマクロ、
２−１…トレンチ型キャパシタ
３３…スイッチ回路、
４０…入力データラッチ回路、
４１…サブデータ線駆動トランジスタ、
４４…読み出しデータラッチ回路、
４５…メイン読み出しデータ線駆動トランジスタ、
４６…最終段ドライバ、
４７…降圧回路、
４８…降圧制御回路、
４９…バルク領域
５１…パルス発生器、
６１…遅延回路、
１０１…ＳＯＮ領域、
１０２…空洞領域、
ＰＴ１、ＰＴ２…ＰチャネルＭＯＳトランジスタ、
Ｒ…抵抗、
Ｃ…容量、
ＦＦ１〜ＦＦ３…第１乃至第３のフリップフロップ回路。
Claims (7)
- クロック信号が供給され、このクロック信号を遅延する遅延回路と、
前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、
前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、
前記インバータ回路の動作に応じて充放電される容量と、
前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、
前記容量は、ＮチャネルＭＯＳトランジスタからなるＭＯＳキャパシタであり、前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎの関係は｜Ｖｔｈｐ｜＞Ｖｔｈｎに設定されている
ことを特徴とする半導体装置。 - クロック信号が供給され、このクロック信号を遅延する遅延回路と、
前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、
前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、
前記インバータ回路の動作に応じて充放電される容量と、
前記容量と前記インバータ回路の出力端間に接続されたＰチャネルＭＯＳトランジスタとを具備し、
前記ＰチャネルＭＯＳトランジスタの閾値電圧｜Ｖｔｈｐ｜と前記インバータ回路の論理閾値電圧Ｖｔ＿ｉｎｖの関係が、｜Ｖｔｈｐ｜＜Ｖｔｈ＿ｉｎｖに設定されている
ことを特徴とする半導体装置。 - クロック信号が供給され、このクロック信号を遅延する遅延回路と、
前記遅延回路の出力信号及び前記クロック信号が供給される論理回路と、
前記遅延回路に設けられ、前記クロック信号に応じて反転されるインバータ回路と、
前記インバータ回路の出力端と電源との間に配置され、前記インバータ回路の動作に応じて充放電される容量と、
前記容量と前記インバータ回路の出力端間に接続されたＮチャネルＭＯＳトランジスタとを具備し、
前記ＮチャネルＭＯＳトランジスタの閾値電圧Ｖｔｈｎと前記論理回路の論理閾値電圧Ｖｔ＿ｉｎｖ、及び電源電圧Ｖｄｄの関係が、Ｖｄｄ−Ｖｔｈｎ≧Ｖｔｈ＿ｉｎｖに設定されている
ことを特徴とする半導体装置。 - 行及び列に配置され、ビット線及びワード線に接続された複数のメモリセルを含むメモリセルアレイと、
前記メモリセルアレイのビット線に接続され、前記ビット線の電位を増幅するセンスアンプと、
前記センスアンプを第１のデータ線に接続するカラム選択ゲートと、
前記ワード線を選択するワード線選択回路と、
前記論理回路の出力信号が供給され、前記カラム選択ゲートを選択するカラム選択回路と
をさらに具備することを特徴とする請求項１記載の半導体装置。 - 前記メモリセルアレイ、前記センスアンプ、及び前記カラム選択ゲートは半導体基板のバルク領域内に形成され、前記ワード線選択回路、前記カラム選択回路、及び前記論理回路は、半導体基板のバルク領域以外の領域に形成されることを特徴とする請求項４記載の半導体装置。
- 前記請求項１乃至３のいずれかに記載の半導体装置は、半導体基板内のバルク領域以外の領域に形成されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 前記バルク以外の領域は、前記半導体基板内の埋め込み絶縁膜若しくは空洞領域上に形成された半導体領域であることを特徴とする請求項５又は６に記載の半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051882A JP3831277B2 (ja) | 2001-12-28 | 2002-02-27 | 半導体装置 |
| US10/115,977 US6529399B1 (en) | 2001-12-28 | 2002-04-05 | Semiconductor device realized by using partial SOI technology |
| TW091108944A TW543184B (en) | 2001-12-28 | 2002-04-30 | Semiconductor device |
| KR10-2002-0030239A KR100502373B1 (ko) | 2001-12-28 | 2002-05-30 | 반도체 장치 |
| CNB021217823A CN1274023C (zh) | 2001-12-28 | 2002-05-31 | 半导体器件 |
| US10/342,248 US6744680B2 (en) | 2001-12-28 | 2003-01-15 | Semiconductor device realized by using partial SOI technology |
| US10/822,673 US7061814B2 (en) | 2001-12-28 | 2004-04-13 | Semiconductor device realized by using partial SOI technology |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-401302 | 2001-12-28 | ||
| JP2001401302 | 2001-12-28 | ||
| JP2002051882A JP3831277B2 (ja) | 2001-12-28 | 2002-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258125A JP2003258125A (ja) | 2003-09-12 |
| JP3831277B2 true JP3831277B2 (ja) | 2006-10-11 |
Family
ID=26625405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051882A Expired - Fee Related JP3831277B2 (ja) | 2001-12-28 | 2002-02-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6529399B1 (ja) |
| JP (1) | JP3831277B2 (ja) |
| KR (1) | KR100502373B1 (ja) |
| CN (1) | CN1274023C (ja) |
| TW (1) | TW543184B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499922B1 (en) * | 2001-04-26 | 2009-03-03 | Dakota Software Corp. | Information retrieval system and method |
| US7193609B2 (en) * | 2002-03-19 | 2007-03-20 | America Online, Inc. | Constraining display motion in display navigation |
| JP2005259267A (ja) * | 2004-03-11 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JP2005267821A (ja) * | 2004-03-22 | 2005-09-29 | Toshiba Corp | 不揮発性半導体メモリ |
| JP3857697B2 (ja) * | 2004-03-24 | 2006-12-13 | 株式会社東芝 | 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法 |
| US7208649B2 (en) * | 2004-11-01 | 2007-04-24 | Uop Llc | External second stage cyclones in olefin production process |
| JP2006216136A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 半導体記憶装置 |
| US7405988B2 (en) * | 2005-09-26 | 2008-07-29 | Silicon Storage Technology, Inc. | Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation |
| EP1793367A3 (en) * | 2005-12-02 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5174434B2 (ja) * | 2007-11-16 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20090305470A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Isolating back gates of fully depleted soi devices |
| US7772647B2 (en) * | 2008-06-10 | 2010-08-10 | International Business Machines Corporation | Structure and design structure having isolated back gates for fully depleted SOI devices |
| JP5381053B2 (ja) * | 2008-12-01 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2012033766A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP5852874B2 (ja) * | 2010-12-28 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8653596B2 (en) | 2012-01-06 | 2014-02-18 | International Business Machines Corporation | Integrated circuit including DRAM and SRAM/logic |
| US8994085B2 (en) | 2012-01-06 | 2015-03-31 | International Business Machines Corporation | Integrated circuit including DRAM and SRAM/logic |
| JP2021108307A (ja) | 2019-12-27 | 2021-07-29 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061839A (ja) | 1983-09-13 | 1985-04-09 | Nec Corp | 論理装置の故障診断処理方式 |
| JPS61280651A (ja) * | 1985-05-24 | 1986-12-11 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6359017A (ja) | 1986-08-27 | 1988-03-14 | Mitsubishi Electric Corp | パルス発生回路 |
| JPH02218159A (ja) * | 1989-02-17 | 1990-08-30 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH0430385A (ja) | 1990-05-25 | 1992-02-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US5345422A (en) * | 1990-07-31 | 1994-09-06 | Texas Instruments Incorporated | Power up detection circuit |
| JPH04172711A (ja) * | 1990-11-06 | 1992-06-19 | Mitsubishi Electric Corp | 半導体遅延回路 |
| JP2806286B2 (ja) * | 1995-02-07 | 1998-09-30 | 日本電気株式会社 | 半導体装置 |
| JPH09304484A (ja) * | 1996-05-13 | 1997-11-28 | Nec Corp | 半導体記憶装置 |
| US5748542A (en) * | 1996-12-13 | 1998-05-05 | Micron Technology, Inc. | Circuit and method for providing a substantially constant time delay over a range of supply voltages |
| JPH1174783A (ja) * | 1997-06-18 | 1999-03-16 | Mitsubishi Electric Corp | 内部クロック信号発生回路、および同期型半導体記憶装置 |
| JPH1127116A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ |
| JPH11238860A (ja) * | 1998-02-19 | 1999-08-31 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6214694B1 (en) * | 1998-11-17 | 2001-04-10 | International Business Machines Corporation | Process of making densely patterned silicon-on-insulator (SOI) region on a wafer |
| US6333532B1 (en) * | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| KR100304710B1 (ko) * | 1999-08-30 | 2001-11-01 | 윤종용 | 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자 |
| JP2001274236A (ja) | 2000-03-24 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置 |
-
2002
- 2002-02-27 JP JP2002051882A patent/JP3831277B2/ja not_active Expired - Fee Related
- 2002-04-05 US US10/115,977 patent/US6529399B1/en not_active Expired - Fee Related
- 2002-04-30 TW TW091108944A patent/TW543184B/zh not_active IP Right Cessation
- 2002-05-30 KR KR10-2002-0030239A patent/KR100502373B1/ko not_active Expired - Fee Related
- 2002-05-31 CN CNB021217823A patent/CN1274023C/zh not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/342,248 patent/US6744680B2/en not_active Expired - Fee Related
-
2004
- 2004-04-13 US US10/822,673 patent/US7061814B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274023C (zh) | 2006-09-06 |
| CN1428865A (zh) | 2003-07-09 |
| KR100502373B1 (ko) | 2005-07-20 |
| US20030123273A1 (en) | 2003-07-03 |
| TW543184B (en) | 2003-07-21 |
| JP2003258125A (ja) | 2003-09-12 |
| US20040190329A1 (en) | 2004-09-30 |
| US7061814B2 (en) | 2006-06-13 |
| US6744680B2 (en) | 2004-06-01 |
| US6529399B1 (en) | 2003-03-04 |
| KR20030057268A (ko) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831277B2 (ja) | 半導体装置 | |
| US6259623B1 (en) | Static random access memory (SRAM) circuit | |
| US6671201B2 (en) | Method for writing data into a semiconductor memory device and semiconductor memory therefor | |
| JP3732914B2 (ja) | 半導体装置 | |
| US4239993A (en) | High performance dynamic sense amplifier with active loads | |
| Sasaki et al. | A 9-ns 1-Mbit CMOS SRAM | |
| US20040105299A1 (en) | Storage array such as a SRAM with reduced power requirements | |
| US4533843A (en) | High performance dynamic sense amplifier with voltage boost for row address lines | |
| EP0027169A1 (en) | Sense amplifier for integrated memory array | |
| JPS5922316B2 (ja) | ダイナミツクメモリ装置 | |
| JPH0462437B2 (ja) | ||
| CA1226908A (en) | Highly sensitive high performance sense amplifiers | |
| US5982705A (en) | Semiconductor memory device permitting large output current from output buffer | |
| US6249462B1 (en) | Data output circuit that can drive output data speedily and semiconductor memory device including such a data output circuit | |
| JPH0414436B2 (ja) | ||
| US4370575A (en) | High performance dynamic sense amplifier with active loads | |
| US4543501A (en) | High performance dynamic sense amplifier with dual channel grounding transistor | |
| TWI314324B (en) | Power control circuit for integrated circuit modules and memory devices | |
| US6310795B1 (en) | Semiconductor memory device with data retention characteristic of improved stability | |
| GB2032211A (en) | High Performance Dynamic MOS Read/Write Memory | |
| JP2010267355A (ja) | スタティックランダムアクセスメモリ | |
| JPH0414435B2 (ja) | ||
| JP3718512B2 (ja) | 半導体装置 | |
| KR20010100863A (ko) | 단일 포트 메모리 셀 | |
| JP2783023B2 (ja) | 半導体スタティックメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |