JP3961707B2 - 露光方法 - Google Patents

露光方法 Download PDF

Info

Publication number
JP3961707B2
JP3961707B2 JP04273199A JP4273199A JP3961707B2 JP 3961707 B2 JP3961707 B2 JP 3961707B2 JP 04273199 A JP04273199 A JP 04273199A JP 4273199 A JP4273199 A JP 4273199A JP 3961707 B2 JP3961707 B2 JP 3961707B2
Authority
JP
Japan
Prior art keywords
pattern
exposure
mask
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04273199A
Other languages
English (en)
Other versions
JP2000243691A (ja
Inventor
英志 塩原
壮一 井上
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04273199A priority Critical patent/JP3961707B2/ja
Publication of JP2000243691A publication Critical patent/JP2000243691A/ja
Application granted granted Critical
Publication of JP3961707B2 publication Critical patent/JP3961707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、共通の周期性を有する複数のパターンが配置された領域の露光方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路の微細化が進み、レジストパターンに対する寸法制御性及び焦点深度に対する要求が厳しくなってきている。そのため、各種パターンに対する様々な超解像技術が提案されている。
【0003】
一例として、ライン&スペースのような1次元周期パターンでは、輪帯照明などの斜入射照明で露光することで、より大きな焦点深度が得られることがわかっている。斜入射照明法を用いた露光方法では、使用するマスクとしてハーフトーン型位相シフトマスクを用いることでより効果が上がる。
【0004】
また、1次元周期パターンの場合は、σ値0.3程度の比較的小さいσ値の照明条件でレベンソン型位相シフトマスクを用いて露光する事で、より広い焦点深度を得ることが出来る。最適となるσの値及び形状は、基板上に形成しようとするパターンサイズにより異なり、最大の焦点深度を得るためには、種々のパターンに対して、これを最適化する必要がある。
【0005】
一般的に、DRAMの様な半導体装置の場合、セルアレイ内には比較的周期性の高いパターンが形成されているが、その周辺回路部分では一定の周期性を持たない場合が多い。そのために、特開平10−64788号のように、セルアレイ部と周辺回路部分を異なるマスクを用い、それぞれに最適化された照明条件により多重露光する方法が提案されている。
【0006】
一方、コンタクトホールのような2次元パターンでは、1次元周期パターンとは異なり、ハーフトーン型位相シフトマスクと小σの照明条件で露光することで大きな焦点深度が得られることがわかっている。
【0007】
しかし、このように各半導体装置の部品に相当するパターンを作成する上で行う露光工程において、種々の異なる照明条件が混在した場合、個々の照明条件やパターンのピッチによって、ウェハ上に転写される位置にズレが生じ、オーバーレイ精度が劣化する問題が予想される。
【0008】
一般的に、半導体装置の合わせ露光は、パターンが転写されるべき基板上に予め形成されたアライメントマークを露光装置が検出し、その座標データをもとに、ウェハ上に転写すべき各チップの位置及び倍率などを計算し、これを転写する。転写されたパターンの合わせ精度は、同じく予め基板上に形成された合わせ精度測定用マークと、露光によりレジストなどで形成された合わせ精度測定用マークの相対位置のズレを測定することになる。実際の露光工程においては、この相対位置のズレが許容値をはずれた場合、ズレを補正して再度露光を行うことになる。
【0009】
ところが、光学系にコマ収差などのレンズ歪みが存在した場合、パターンピッチの違いなどによって位置ズレが発生する。従って、マスク内におけるパターン位置精度が十分な精度を持っていたとしても、光学系にコマ収差があった場合、セル内で位置ズレが起こる場合がある。
【0010】
【発明が解決しようとする課題】
上述したように、寸法制御性及び焦点深度に対する要求を満足させるために種々の異なる照明条件を用いて露光を行った場合、個々の照明条件やパターンのピッチによって、ウェハ上に転写される位置にずれが生じ、オーバーレイ精度が劣化するという問題があった。
【0011】
本発明の目的は、寸法制御性及び焦点深度に対する要求をを満足しつつ、オーバーレイ精度の劣化を抑制する露光方法を提供することにある。
【0012】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
(1)本発明(請求項1)の露光方法は、被露光基板の周期性パターン配置領域に対して、共通な周期性を有する複数の種類のパターンの露光を行う露光方法であって、前記共通な周期性を有する各パターンの露光は前記共通な周期性に対応したパターンが配置形成されたマスクを用いてほぼ同じ照明条件で行われ、且つ前記マスクと前記被露光基板とを相対的に移動させつつ該基板に対して露光を行うことによって少なくとも一のパターンの露光を行うことを特徴とする。
【0013】
本発明の好ましい実施態様を以下に示す。
前記被処理基板は複数の層から構成され、前記共通な周期性を有する各パターンの露光は前記被処理基板の周期性パターン配置領域中の複数の層に対して行われる。
前記共通な周期性を有する各パターンの露光は、前記被処理基板の周期性パターン配置領域中の同一層に対して行われる。
【0014】
(2)本発明(請求項4)の露光方法は、DRAMのセルアレイ領域に対して露光を行う露光方法であって、前記セルアレイ内の露光は、該セルアレイ内の複数の種類のパターンが有する共通な周期性に対応したパターンが形成された同一マスクを用いてほぼ同じ照明条件で行われ、且つ少なくとも一のパターンに対して前記マスクと前記被露光基板とを相対的に移動させつつ該基板に対して露光を行うことを特徴とする。
【0015】
本発明の好ましい実施態様を以下に示す。
前記マスクとしてホールパターンに対応したパターンが形成されたマスクを用いる。
前記マスクがハーフトーン型位相シフトマスクである。
小σの照明条件で露光を行う。
前記ホールパターンに対応したパターンの周囲には、サイドローブを消失させる補助パターンが配置形成されている。
また、前記マスクと異なるマスクで露光され、形成された基板上の合わせマークに対して、前記セルアレイの露光と周辺回路部との多重露光を行うことが好ましい。
【0016】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。
複数のパターンをマスク及び照明条件を変えることなく形成することができるため、マスク間の位置ズレや異種照明条件間でのレンズ歪みなどによるオーバーレイ精度の劣化を抑制したパターンの形成を行うことができる。
【0017】
特に、ダイナミック・ランダム・アクセス・メモリ内のセルアレイには、共通な周期性を有する複数のパターンを形成し、且つ合わせズレに対する要求が厳しいので本発明を用いることによって、合わせズレが少なくなり歩留まりを向上させることができる。
【0018】
また、前記セルアレイ内に共通な周期性を持つものとしてホールパターンがあるので、ホールパターンに対応したパターンが形成されたマスクを用いることによって、合わせズレを少なくすることができる。
【0019】
ホールパターンの形成には、ハーフトーン型位相シフトマスクを用いることによって大きな焦点深度を得ることができる。
【0020】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
以下に、本発明を用いたレジストパターン形成方法を示す。尚、発明の内容はこれに限定されない。
【0021】
[第1実施形態]
本発明を用いた、DRAM(ダイナミック・ランダム・アクセス・メモリ)のセルアレイ領域などの比較的周期性の高いパターンを有する半導体装置の製造における光リソグラフィー工程で、KrFエキシマレーザーを光源とするDUV露光装置を用いた場合の実施形態を示す。例として露光装置は縮小投影光学系による露光方法を示すが、本発明はこれに限定されない。深紫外露光装置としては反射光学系を用いても良い。また、光源はこれに限定しない。ちなみに、縮小率は1/4とする。
【0022】
本実施形態では、最小デザインルール0.175μmで設計されたDRAMのセルアレイ領域の比較的周期性の高いパターンを形成する場合を例として、水平方向(xy方向)と垂直方向(z方向)に移動可能なウェハステージを有する露光装置を用いた場合を示す。
【0023】
先ず、図1に示すように、セル構造を形成するための一連のパターンに共通の周期性に対応したパターンを配したマスクを用意する。図1では、2F×4F=8F2 のセル構造(F=0.175μmx2=0.35μm)に対応した場合のマスクを示してある。
【0024】
x方向に5.6μm(ウェハ上には5.6/4=1.4μmに転写される)、y方向に2.8μm(ウェハ上0.7μm)の矩形セルの中央に一辺0.72μm(ウェハ上0.18μm)の正方形の中央部の開口部(以下ホールとする)11と四隅に一辺0.36μmの四隅のホール12が配置形成されている。尚、実際のマスク上では四隅のホール12は隣接したセルの他の四隅のホール12とつながることで、中央部のホール11と同様に一辺0.72μmの一つのホールを形成する。従って、マスクとウェハを相対的に移動させないで露光を行った場合には、図2に示すように、1辺0.72μm(ウェハ上0.18μm)のホールパターンが転写される。
【0025】
また、マスク10はハーフトーン型位相シフトマスクで構成され、各ホール11,13の周辺にはサイドロープを抑制するための補助パターン13,14が形成されている。ホールパターンの形成にハーフトーン型位相シフトマスクを用い小σの照明条件で露光を行うと大きい焦点深度を得ることができる。
【0026】
また、図3に本実施形態の露光の際に用いた露光装置の概略構成を示す。マスク31が載置されたレチクルステージ32の位置がレチクルステージxy座標検出機構33によって検出され、ステージ32の位置がレチクルステージ制御ユニット34によって制御される。マスク31を透過した露光光は、縮小光学系35を介して、ウェハステージ37上に載置されたウェハ36の表面に照射される。ウェハステージ37の垂直方向の位置がウェハステージz座標検出機構38によって、また水平方向の位置がウェハステージxy座標検出機構39によってそれぞれ測定され、ステージ37の位置がウェハステージ制御ユニット40によって制御される。
【0027】
マスク31を介して、ネガ型レジストが塗布されたウェハにパターンを転写する。ウェハ上には、図4に示されるようなホールの光学像が形成される。図4では、シミュレーションより求めた露光装置のNAが0.6、σが0.3の場合の光学像を示してある。等高線は5%で切った等ドーズ線を示している。図4の縦方向には、中心をフォーカスセンターとして、0.2μmでフォーカス値を振った時の像を示してある。
【0028】
この時、マスクに対して、ウェハを相対的にx方向にスキャンしながら移動することで、図5に示すようなパターンがウェハ上に転写される。図5では、図4で求めた各像をx方向に1.0μm(ウェハ上)ずらした場合に、ウェハ上に転写される光学像のシミュレーション結果を示してある。本実施形態では、ネガレシストを用い、長さ1.0μmの幅0.175μmのラインが形成される。
【0029】
ステージの移動は以下の方法で行われる。まず、ウェハステージ37上のウェハ36をマスク31に対して所定の位置にセットする。ウェハステージxy位置検出機構39により、ステージ37の位置を検出し、ウェハステージ制御ユニット40により移動させることにより行われる。この様なウェハの移動機構は、半導体装置のリソグラフィ工程で用いられているウェハ・ステッパーやスキャナーのウェハステージの機構を用いることで可能である。
【0030】
実際に、図5に示したパターンの形成を図6を用いて説明する。ステージ上でパターンの中心(点A)から0.5μm右(もしくは左)にシフトした位置(点B)に露光せずに移動する(図6中の点線)。続いて、所定の寸法(直径0.175μmのピラー状パターン)を得るための露光量で露光する。その後、ステージを左(もしくは右)方向に10nm移動し、再度同一露光量で露光を行う。これを繰り返しながら点Cまで1μm移動する(図6中の実線)。
【0031】
この場合、横方向への移動距離は、ステージ精度が許す限り、小さくすることが望ましい。具体的には、レジストエッジ部分に発生するラフネスを低減するために、全移動距離の1/100以下とすることが望ましい。
【0032】
比較例として、マスク上に幅0.7μm(ウェハ上換算で0.175μm)のスリットをもうけた場合のシミュレーション結果を図7に示す。照明条件はNA=0.6,σ=0.75で輪帯遮蔽率は0.67としている。本発明を用いることで、パターンの像質が劣化していないことがわかる。更に、スリット開口のマスクで形成されたパターンでは最隣接したパターン間の明部の寸法と明部の中央部の寸法差が小さくなっている等の寸法精度の劣化が見られる。
【0033】
以上の図2に示したホールパターン及び図6に示したパターンは同一マスク、同一照明条件で形成する事が可能であり、周期性を有する領域に関しては複数マスクの位置精度に起因する合わせずれなく形成することが可能である。なお、これらの異なるパターンの露光は、同一層であっても良いし異なる層に形成しても良い。
【0034】
一般的に複数マスクを用いて、同一基板上にパターンを重ね焼きを行う場合、ウェハ内の各ショットにおける、座標値のオフセット、スケーリング、直行度、及びショット内のスケーリング、直行度の位置補正は行われるが、マスク描画時のショットつなぎなどの局所的な位置ズレに関しては補正を行っていない。従って、マスク内におけるパターンの位置ズレが起こるため、ウェハ上に焼き付けられたレジストパターンにおいても位置ズレを生じる。
【0035】
しかし、本発明では、同一マスクを用いて種々のパターン形成を行うため、マスクのショットつなぎに起因する位置ズレも回避される。
【0036】
尚、周辺回路に関しては、別レチクルにより多重露光を行いパターン形成するが、一般的に、周辺回路はセル内ほどの合わせ精度が必要ないため多重露光による合わせズレは問題にならない。
【0037】
次に、DRAM(ダイナミック・ランダム・アクセス・メモリ)セルアレイ領域内での異なる層(レイア)にパターンを形成する場合の位置合わせ方法について説明する。ウェハ上にはセルアレイパターンを転写する前に予め、図8に示すような第1の露光用マスク80を用いてウェハ上露光領域の所定の位置に、ウェハアライメント用マーク81、及び各レイアの合わせ精度測定用マーク82の一部もしくは全部を転写しておく。図8では両マークはダイシングライン領域に設けられている。
【0038】
この後に行われるセルアレイ領域の露光は第1の露光で転写されたウェハアライメント用マークを検出して位置合わせをして重ね合わせ露光を行う。図9に示したセルアレイ露光用のマスク90には、予め、第1の露光用マスク80のウェハアライメント用マーク81及び各レイアの合わせ精度測定用マーク82に対応した位置に、アライメント用マーク91及び合わせ精度測定用マーク92を形成しておく。
【0039】
一例として、バー・イン・バー方式と呼ばれる合わせ精度検出方法を用いた場合では、第1の露光により一連のレイアに対するアウターマークの一部もしくは全部を形成する。続いて行う各レイアのインナーマークの形成に於いては、セルアレイ部の露光時に、図10に示すように、特定の領域に開口部を設けたブラインド100を用い、これを形成しようとするセルアレイ部の合わせマークのみが露光されるように、所定の移動量だけ動かしこれを露光する。図10では図10(a)に示したa〜gの合わせ精度測定用マーク92の内dのみのマークを露光する場合に関して示してある。
【0040】
特定の開口部を持ったブラインド100をマスク上のx及びy方向に所定の量だけ動かし、図10(b)に示すように、合わせ精度検出用マークa〜gの内、合わせ精度検出用マークdのみが露光されるようにする。この場合、ブラインドにより遮光される領域のエッジ部分は、ウェハ上に形成される像のコントラストが劣化するため、各マーク間の距離lは50〜100μmに設定され、またマーク間は遮光されることが望ましい。
【0041】
合わせ精度測定用マークは、図11(a)に示したように、セルパターンの重ね合わせ露光の移動量に従って、位置のシフトが起こる(図に示した点線の領域内が露光される)。図11に示した合わせ精度測定用マークの移動は、図11(b)に示すような、セルアレイ内のホールパターンに対してx方向に移動させた場合である。移動は、基準となるホール位置(x=0)に対して±両方向に等距離移動した場合を示す。転写されるインナーマークの位置は、この移動量を加味された上でエッジ位置を計算より求め、合わせ精度が測定される。
【0042】
次に、セルアレイ部と周辺回路との位置合わせについて説明する。先ず、セルアレイから隣接する2本の配線がセンスアンプに接続される場合について説明する。
【0043】
図12に示すような、周辺回路(センスアンプ)に対し、隣接する2本の配線(131と132,13’と132’)を重ね合わせ露光する場合について記述する。
【0044】
先ず、基板上にネガ型レジストを塗布し、加熱処理を行いレジスト膜を形成する。次いで、以下のようにマスクに対してウェハを相対的に移動させながら露光を行う。先ず、図13の点aより露光を開始し、y方向に点bまで移動しながら露光を行う。この様にマスクに対してウェハが移動することで、図12に示す様なラインパターン131,133,131’及び133’が形成される。続いて、露光を行わないでx方向に点cまで移動し、再度露光を行いながらy方向に点cより点dに至る。点cから点dへの移動で図12に示すライン132,134,132’及び134’が形成される。点b及び点cでは、それぞれ図12のライン131及び132のパターンの重なる部分でセンスアンプ部と重なることになる。セルアレイ部の反対側では、図12のライン133及び134が同様にセンスアンプ部に接続されることになる。
【0045】
次に、セルアレイから1本おきに配線が周辺回路に接続される場合について説明する。図14に示すような、周辺回路に対し、1本おきに配線(151と153及び151’と152’)を重ね合わせ露光する場合について記述する。
【0046】
前述の様に、はじめに、基板上にネガ型レジストを塗布し、加熱処理を行いレジスト膜を形成する。続いて、以下のようにマスクに対してウェハを相対的に移動させながら露光を行う。まず、図15の点aより露光を開始し、y方向に点bまで移動しながら露光を行う。この様にマスクに対してウェハが移動することで、図14に示す様なラインパターン151,152,151’及び152’が形成される。続いて、露光を行わないでx方向に1ピッチ及びy方向に1ピッチの点cまで移動し、再度露光を行いながらy方向に点cより点dに至る。点cから点dへの移動で図14に示すライン153,154,153’、154’が形成される。点b及び点cでは、それぞれ図14の151及び153のラインのパターンの重なる部分でセンスアンプ部と重なることになる。セルアレイ部の反対側では、図14のライン152及び154が同様にセンスアンプ部に接続されることになる。
【0047】
[第2実施形態]
本実施形態では、第1実施形態と同様の露光方法で、図16に示すツインホールパターンを形成する場合を示す。
【0048】
ホールパターンを形成する場合には、第1実施形態と同一の照明条件で、ポジ型レジストを塗布したウェハに露光を行う。ウェハをスキャンさせない場合にウェハ上に転写される光学像は図2と同じである。ただし、本実施形態では、ポジレシストを使用するため、露光部のレジストが除去される。
【0049】
露光方法を図16を用いて説明する。まず、ステージを点Aから露光せずに点Dまで移動させる(図の点Aから点Dまでの点線)。続いて、所望寸法を形成するのに必要な露光量で露光する。この後、ウェハをY方向に4.5nm移動し、再度同一露光量で露光する。これを100回繰り返すことで点Eまで移動し、片側のホールパターンを形成する。この時の移動量は全部で0.45μmとなる(図の点Dから点Eまでの実線)。続いてX方向に露光ぜずに0.35μm移動する(図の点Eから点Fまでの点線)。さらに、Y方向に方向に、先の露光を行った方向と反対方向に先ほどと同様に全部で0.45μm移動しながら露光する(図の点Fから点Gまでの実線)。図9には、図8と同様に、この場合に得られる光学像のシミュレーション結果を示す。この場合でも形成されるパターンにおいて良好な像質が得られる。
【0050】
更に、本発明では、これら一連のレジストパターンを形成し、加工までを行うことで合わせ精度のよりよい半導体装置を提供することができる。
【0051】
[第3実施形態]
第1及び第2実施形態で形成したパターンを得るためには、ステージを連続移動させても良い。本実施形態では、第1実施形態示したパターンを形成するための他の方法を示す。
【0052】
使用するマスクは第1実施形態と同じである。露光方法は以下の通りである。まず、ステージを点Aの更に左方向の点Cまで移動する。次に点より右方向にステージを加速させ、点A通過以前に一定速度となるようにする。ステージが点Aを通過すると同時に、所定の一定露光量で露光を開始する。ステージが点Aの右方向1.0μmの点Bを通過した時点で露光を終了する。こうすることで、ウェハ上には第1実施形態と同等もしくはそれ以上の光学像を得ることができる。掲記露光中のウェハの移動は、必ずしも等速運動でなくても良い。その場合は、予め露光中の速度変化とそのときの露光量を制御する必要がある。
【0053】
更に、これらのパターンを形成するには、レチクルステージを移動させても良い。この場合には、移動量はウェハステージに比較して4倍となる(縮小倍率による)。移動方法は、ウェハステージと同じである。
【0054】
[第4実施形態]
本発明による等倍X線露光による露光方法を示す。基本的には第1実施形態と同様に周期性を有したホールパターンを形成した等倍X線マスクを準備する。
【0055】
等倍X線露光の場合にも、マスク(レチクル)及びウェハの移動はどちらのステージで行っても良い。この場合は、縮小光学系と異なり、レチクルステージの移動においても、その移動量はウェハステージと同じとなる。
【0056】
[第5実施形態]
本発明では、更に半導体装置のリソグラフィー工程で用いられるマスク(レチクル)のパターン描画にも適用することができる。特に、レーザー描画装置による描画と本発明による露光方法を用いることでより精度良く、一連のマスタパターンを描画することができる。特に、本発明をマスクアライナーのような縮小光学系と組み合わせることで、更に高精度のパターン描画が可能となる。
【0057】
本実施形態では、まず、元となる一連のパターンに対し、共通の周期性を有する原盤を準備する。これは、第1実施形態で示したマスクと基本的な構成は変わらない。唯一の違いは、そのサイズである。続いて、第1実施形態のウェハプロセスと同様に、レチクルステージを原盤のステージに対して相対的に移動させることでパターンを転写する。
更に、各パターンの周辺回路はレーザー描画装置で描画する事で、膨大なデータ量のセル内の描画をより速やかに行うことができる。
【0058】
なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明では、光露光やX線露光などの1cm2 以上の大きな螢光量域を一括で露光できる露光方法でより有効であるが、電子線露光等の描画方法に於いても基本的には有効である。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0059】
【発明の効果】
以上説明したように本発明によれば、共通の周期性を有する複数のパターンに対して、前記共通の周期性に対応するパターンが形成されたマスクと被処理基板とを相対的に移動させつつほぼ同じ照明条件で露光して各パターンを形成することによって、複数のパターンをマスク及び照明条件を変えることなく形成することができるため、マスク間の位置ズレや異種照明条件間でのレンズ歪みなどによるオーバーレイ精度の劣化を抑制したパターンの形成を行うことができる。
【図面の簡単な説明】
【図1】第1実施形態に係わる共通の周期性を有するパターンに対して露光を行うマスクの構成を示す図。
【図2】図1に示したマスクとホールを相対的に移動させないで露光を行った場合に形成されるホールのパターンを示す平面図。
【図3】第1実施形態に係わる露光装置の概略構成を示す図。
【図4】図1に示したマスクを用いて形成されるホールの光学像を示す平面図。
【図5】図4に示した光学像をx方向にずらした場合に、ウェハ上に転写される光学像のシミュレーション結果を示す図。
【図6】第1実施形態に係わる露光方法を説明するための図。
【図7】のスリットをもうけて露光を行った場合のシミュレーション結果を示す図。
【図8】第1実施形態に係わる、ウェハアライメント用マーク及び合わせ精度測定用マークを有するマスクの構成を示す平面図。
【図9】セルアレイの露光に用いられるマスクの概略構成を示す平面図。
【図10】図9及び10を用いた露光方法を説明するための図。
【図11】露光時の合わせ精度用マークを示す図。
【図12】セルアレイから隣接する周辺回路に対し、2本の配線が接続されている回路を示す平面図。
【図13】図12に示した配線パターンの周辺回路に接続する2本の配線を、図1に示したマスクを用いた重ね合わせ露光によって行う方法を説明するための図。
【図14】セルアレイから隣接する周辺回路に対し、1本おきに配線が接続されている回路を示す平面図。
【図15】図14に示した配線パターンの周辺回路に1本おきに接続する配線を、図1に示したマスクを用いた重ね合わせ露光によって行う方法を説明するための図。
【図16】第2実施形態に係わり、図1のマスクを用いて形成されるツインホールの構成を示す平面図。
【符号の説明】
10…マスク
11…ホール
13…ホール
31…レチクル
32…レチクルステージ
33…レチクルステージ座標検出機構
34…レチクルステージ制御ユニット
35…縮小光学系
36…ウェハ
37…ウェハステージ
38…ウェハステージz座標検出機構
39…ウェハステージxy座標検出機構
40…ウェハステージ制御ユニット
80…第1の露光用マスク
81…ウェハアライメント用マーク
82…合わせ精度測定用マーク
90…マスク
91…ウェハアライメント用マーク
92…合わせ精度測定用マーク

Claims (7)

  1. 被露光基板の周期性パターン配置領域に対して、共通な周期性を有する複数の種類のパターンの露光を行う露光方法であって、
    前記共通な周期性を有する各パターンの露光を前記共通な周期性に対応したパターンが配置形成された同一マスクを用いてほぼ同じ照明条件で行い、且つ少なくとも一のパターンに対して前記マスクと前記被露光基板とを相対的に移動させつつ該基板に対して露光を行うことを特徴とする露光方法。
  2. 前記被処理基板は複数の層から構成され、前記共通な周期性を有する各パターンの露光は前記被処理基板の周期性パターン配置領域中の複数の層に対して行われることを特徴とする請求項1に記載の露光方法。
  3. 前記共通な周期性を有する各パターンの露光は、前記被処理基板の周期性パターン配置領域中の同一層に対して行われることを特徴とする請求項1に記載の露光方法。
  4. DRAMのセルアレイ領域に対して露光を行う露光方法であって、
    前記セルアレイ内の露光は、該セルアレイ内の複数の種類のパターンが有する共通な周期性に対応したパターンが形成された同一マスクを用いてほぼ同じ照明条件で行われ、且つ少なくとも一のパターンに対して前記マスクと前記被露光基板とを相対的に移動させつつ該基板に対して露光を行うことを特徴とする露光方法。
  5. 前記マスクとしてホールパターンに対応したパターンが形成されたマスクを用いることを特徴とする請求項4に記載の露光方法。
  6. 前記マスクがハーフトーン型位相シフトマスクであることを特徴とする請求項5に記載の露光方法。
  7. 前記ホールパターンに対応したパターンの周囲には、サイドローブを消失させる補助パターンが配置形成されていることを特徴とする請求項5に記載の露光方法。
JP04273199A 1999-02-22 1999-02-22 露光方法 Expired - Fee Related JP3961707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04273199A JP3961707B2 (ja) 1999-02-22 1999-02-22 露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04273199A JP3961707B2 (ja) 1999-02-22 1999-02-22 露光方法

Publications (2)

Publication Number Publication Date
JP2000243691A JP2000243691A (ja) 2000-09-08
JP3961707B2 true JP3961707B2 (ja) 2007-08-22

Family

ID=12644200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04273199A Expired - Fee Related JP3961707B2 (ja) 1999-02-22 1999-02-22 露光方法

Country Status (1)

Country Link
JP (1) JP3961707B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502283B (zh) * 2009-04-03 2015-10-01 尼康股份有限公司 曝光裝置、曝光方法及元件製造方法
CN106707692B (zh) * 2015-07-27 2018-03-27 中国科学院理化技术研究所 一种跨尺度结构协同工作的无掩模光刻系统

Also Published As

Publication number Publication date
JP2000243691A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3371852B2 (ja) レチクル
JP3197484B2 (ja) フォトマスク及びその製造方法
CN1295563C (zh) 制造器件的光刻法
EP1039511A1 (en) Projection exposure method and projection aligner
US6541166B2 (en) Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures
JP2682523B2 (ja) 露光方法及びモニタパターン
JPH05206014A (ja) リソグラフィーマスク、リソグラフィックマスク設計、並びにアラインメント及びシーケンシャル露出システム
US20190057939A1 (en) Method of manufacturing semiconductor device
US5237393A (en) Reticle for a reduced projection exposure apparatus
JP3961707B2 (ja) 露光方法
US20030139054A1 (en) Pattern formation method
US6714302B2 (en) Aligning method, aligner, and device manufacturing method
US6777168B2 (en) Multiple photolithographic exposures with different clear patterns
US6753116B2 (en) Multiple photolithographic exposures with different non-clear patterns
JPH10275769A (ja) 露光方法
JP2004071978A (ja) 露光装置の管理方法、マスクの管理方法、露光方法、および半導体装置の製造方法
JP2000040649A (ja) 露光方法および位置合わせマーク
JP2904269B2 (ja) アライメントマークおよびアライメント方法
JP3214455B2 (ja) 投影露光方法
JP2004071650A (ja) 露光方法
US6190840B1 (en) Resist pattern forming method
JPH11283920A (ja) レジストパターン形成方法
JPH08250407A (ja) 半導体装置の製造方法
KR100573469B1 (ko) 전자빔을 이용하는 포토마스크의 다중 노광방법
JP5742388B2 (ja) マスクパターン描画方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees