JP4134004B2 - 高周波モジュール - Google Patents

Description

本発明は、例えば無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置に用いられる高周波モジュールに関する。

近年、簡単にネットワーク構築できる技術として、電波を用いてＬＡＮを構成する無線ＬＡＮが注目されている。この無線ＬＡＮには、周波数帯域として２．４ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ｂや、周波数帯域として５ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ａおよびＩＥＥＥ８０２．１１ｇのように、複数の規格が存在している。そのため、無線ＬＡＮ用の通信装置としては、複数の規格に対応できるものが望まれている。

ところで、無線ＬＡＮ用の通信装置において、アンテナに接続され、高周波信号を処理する回路部分（以下、高周波回路部という。）は、例えば、カード型のアダプタに内蔵される。また、無線ＬＡＮ用の通信装置は、携帯電話機等の移動体通信機器に搭載することも期待されている。これらのことから、高周波回路部の小型化が望まれている。

携帯電話機等の移動体通信機器では、複数の周波数帯域に対応可能な高周波回路部をモジュール化したものが知られている。例えば、特許文献１には、２つのダイプレクサと１つのスイッチ回路とを含むモジュールが記載されている。このモジュールにおいて、スイッチ回路は、１つのアンテナに対して、２つのダイプレクサのうちの一方を切り替えて接続する。各ダイプレクサは、異なる周波数帯域の２つの信号を分離する。

また、特許文献２ないし４には、モジュール化されたスイッチ回路が記載されている。

また、特許文献５および特許文献６には、送信信号と受信信号を分離するデュプレクサを含むモジュールが記載されている。このモジュールは、２つのバンドパスフィルタを有し、これらは、複数の絶縁層と複数のインダクタ導体と複数のコンデンサ導体とを積み重ねて構成した積層体におけるインダクタ導体とコンデンサ導体によって構成されている。また、特許文献５および特許文献６には、一方のバンドパスフィルタを構成するインダクタ導体の軸と他方のバンドパスフィルタを構成するインダクタ導体の軸とを直交させる技術が記載されている。また、特許文献５および特許文献６には、上記の技術が適用されるモジュールの他の例として、ダイプレクサが挙げられている。特許文献５および特許文献６には、ダイプレクサは、例えばローパスフィルタとハイパスフィルタを組み合わせて構成される旨が記載されている。

特開２００３−１５２５８８号公報 特開２００３−２９８３０５号公報 特開平９−３６６０４号公報 特開平９−２６１１１０号公報 特開２００１−１３６０４５号公報 特開２００１−１１９２０９号公報

特許文献１、特許文献５および特許文献６に記載された各モジュールでは、積層体の内部に、送信信号を処理する送信系回路と、受信信号を処理する受信系回路とが配置される。そのため、このようなモジュールでは、送信系回路と受信系回路との間で電磁気的な結合が生じる場合がある。このような結合が生じると、送信信号が送信系回路から受信系回路に漏れたり、受信信号が受信系回路から送信系回路に漏れたりして、送信系回路と受信系回路との間のアイソレーションが低下するという問題が生じる。

上記の問題は、モジュールを小型化するほど顕著になる。従って、この問題は、モジュールの小型化の妨げとなる。

なお、特許文献２には、２つのスイッチのグランド部を２つのスイッチの間に配置する技術が記載されている。また、特許文献３、４には、２系統のスイッチ回路を対称に配置する技術が記載されている。しかしながら、これらの技術では、スイッチ回路に接続される送信系回路と受信系回路との間の電磁気的な結合を防止してアイソレーションを向上させることはできない。

本発明はかかる問題点に鑑みてなされたもので、その目的は、送信信号および受信信号を処理できると共に、送信信号を処理する送信系回路と受信信号を処理する受信系回路との間のアイソレーションを向上させることができ、且つ小型化できるようにした高周波モジュールを提供することにある。

本発明の高周波モジュールは、
交互に積層された誘電体層と導体層とを含む積層基板と、
積層基板の内部に設けられ、送信信号を処理する送信系回路と、
積層基板の内部に設けられ、受信信号を処理する受信系回路とを備えている。

積層基板の内部において、送信系回路と受信系回路は互いに異なる領域に配置されている。本発明の高周波モジュールは、更に、積層基板の内部において送信系回路が配置された領域と受信系回路が配置された領域との間に配置されると共にグランドに接続され、送信系回路と受信系回路とを電磁気的に分離する導体部を備えている。

本発明の高周波モジュールでは、送信系回路が配置された領域と受信系回路が配置された領域との間に配置された導体部によって、送信系回路と受信系回路が電磁気的に分離される。

本発明の高周波モジュールにおいて、送信系回路と受信系回路は、積層基板の積層方向に直交する方向に互いに分離された領域に配置され、導体部は、送信系回路が配置された領域と受信系回路が配置された領域との間において複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されていてもよい。この場合、導体層は、送信系回路と受信系回路が配置された各領域よりも積層基板の積層方向の一方の面に近い位置に配置されると共にグランドに接続されるグランド用導体層を含み、複数のスルーホールはグランド用導体層に接続されていてもよい。

また、本発明の高周波モジュールにおいて、送信系回路と受信系回路は、積層基板の積層方向に互いに分離された領域に配置され、導体部は、送信系回路が配置された領域と受信系回路が配置された領域との間に配置されると共にグランドに接続される導体層によって構成されていてもよい。

また、本発明の高周波モジュールにおいて、送信系回路と受信系回路は、アンテナに対して送信系回路と受信系回路のいずれかを接続するためのスイッチ回路に接続され、送信系回路は、第１の周波数帯域における送信信号と第１の周波数帯域よりも高周波側の第２の周波数帯域における送信信号とを分離する送信系ダイプレクサであり、受信系回路は、第１の周波数帯域における受信信号と第２の周波数帯域における受信信号とを分離する受信系ダイプレクサであってもよい。

送信系ダイプレクサは、第１ないし第３のポートと、第１のポートと第２のポートとの間に設けられ、第１の周波数帯域における送信信号を通過させる第１の送信用バンドパスフィルタと、第１のポートと第３のポートとの間に設けられ、第２の周波数帯域における送信信号を通過させる第２の送信用バンドパスフィルタとを有し、第１のポートはスイッチ回路に接続されていてもよい。また、受信系ダイプレクサは、第１ないし第３のポートと、第１のポートと第２のポートとの間に設けられ、第１の周波数帯域における受信信号を通過させる第１の受信用バンドパスフィルタと、第１のポートと第３のポートとの間に設けられ、第２の周波数帯域における受信信号を通過させる第２の受信用バンドパスフィルタとを有し、第１のポートはスイッチ回路に接続されていてもよい。

各バンドパスフィルタは、共振回路を用いて構成されていてもよい。また、各共振回路は、導体層を用いて構成された分布定数線路を含んでいてもよい。

また、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含んでいてもよい。そして、第１の送信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向と第２の送信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向は直交していてもよい。また、第１の受信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向と第２の受信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向は直交していてもよい。

また、本発明の高周波モジュールにおいて、積層基板は、低温同時焼成セラミック多層基板であってもよい。この場合、積層基板には、送信系ダイプレクサおよび受信系ダイプレクサを構成する複数のインダクタンス素子およびキャパシタンス素子が内蔵されていてもよい。また、高周波モジュールは、更に、スイッチ回路を備え、このスイッチ回路は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されて、積層基板に搭載されていてもよい。また、高周波モジュールは、更に、スイッチ回路をアンテナに接続するためのアンテナ端子と、送信系ダイプレクサを外部回路に接続するための２つの送信信号端子と、受信系ダイプレクサを外部回路に接続するための２つの受信信号端子と、グランドに接続されるグランド端子とを備え、各端子は、積層基板の外周面に形成されていてもよい。

本発明の高周波モジュールでは、積層基板の内部において、送信系回路が配置された領域と受信系回路が配置された領域との間に配置された導体部によって、送信系回路と受信系回路が電磁気的に分離される。従って、本発明によれば、送信信号および受信信号を処理できると共に、送信信号を処理するための回路と受信信号を処理するための回路との間のアイソレーションを向上させることができ、且つ小型化が可能な高周波モジュールを実現することができるという効果を奏する。

本発明の高周波モジュールにおいて、送信系回路と受信系回路は、積層基板の積層方向に直交する方向に互いに分離された領域に配置され、導体部は、送信系回路が配置された領域と受信系回路が配置された領域との間において複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されていてもよい。この場合には、導体部に起因した浮遊容量を小さくすることができると共に、高周波モジュールをより小型化することが可能になるという効果を奏する。

本発明の高周波モジュールにおいて、送信系回路は送信系ダイプレクサであってもよく、受信系回路は受信系ダイプレクサであってもよい。この場合、送信系ダイプレクサは、第１の送信用バンドパスフィルタと第２の送信用バンドパスフィルタとを有していてもよく、受信系ダイプレクサは、第１の受信用バンドパスフィルタと第２の受信用バンドパスフィルタとを有していてもよい。この場合には、高周波モジュールに接続される回路に設けられるフィルタの数を少なくしたり、高周波モジュールに接続される回路に設けられるフィルタに要求される条件を緩和したりすることができるという効果を奏する。

また、本発明の高周波モジュールにおいて、各バンドパスフィルタは、共振回路を用いて構成されていてもよい。この場合には、バンドパスフィルタを構成する素子数が少なくなり、且つバンドパスフィルタの特性の調整が容易になるという効果を奏する。

また、本発明の高周波モジュールにおいて、各共振回路は、導体層を用いて構成された分布定数線路を含んでいてもよい。この場合には、バンドパスフィルタの通過帯域外の周波数領域において大きな減衰が必要で、且つ通過帯域と通過帯域外の周波数領域との境界近傍において挿入損失が急峻に変化する特性が必要なときに、バンドパスフィルタを集中定数素子のみによって構成する場合に比べて、高周波モジュールをより小型化することが可能になると共に、容易にバンドパスフィルタの所望の特性を実現することが可能になるという効果を奏する。

また、本発明の高周波モジュールにおいて、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含んでいてもよい。そして、第１の送信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向と第２の送信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向は直交していてもよい。また、第１の受信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向と第２の受信用バンドパスフィルタにおける共振回路に含まれる伝送線路の長手方向は直交していてもよい。この場合には、第１の送信用バンドパスフィルタと第２の送信用バンドパスフィルタとの間における電磁気的な干渉、および第１の受信用バンドパスフィルタと第２の受信用バンドパスフィルタとの間における電磁気的な干渉の発生を防止することができるという効果を奏する。

[第１の実施の形態]
以下、図面を参照して、本発明の実施の形態について説明する。始めに、本発明の第１の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールは、無線ＬＡＮ用の通信装置に用いられ、第１の周波数帯域における受信信号および送信信号と、第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号および送信信号とを処理するものである。第１の周波数帯域は、例えばＩＥＥＥ８０２．１１ｂにおいて使用される２．４ＧＨｚ帯である。第２の周波数帯域は、例えばＩＥＥＥ８０２．１１ａやＩＥＥＥ８０２．１１ｇにおいて使用される５ＧＨｚ帯である。また、本実施の形態に係る高周波モジュールは、ダイバシティに対応可能なものである。

図１は、本実施の形態に係る高周波モジュールを示す回路図である。本実施の形態に係る高周波モジュール１は、それぞれ異なるアンテナ１０１，１０２に接続される２つのアンテナ端子ＡＮＴ１，ＡＮＴ２と、第１の周波数帯域における受信信号（以下、第１の受信信号という。）を出力する第１の受信信号端子ＲＸ１と、第２の周波数帯域における受信信号（以下、第２の受信信号という。）を出力する第２の受信信号端子ＲＸ２と、第１の周波数帯域における送信信号（以下、第１の送信信号という。）が入力される第１の送信信号端子ＴＸ１と、第２の周波数帯域における送信信号（以下、第２の送信信号という。）が入力される第２の送信信号端子ＴＸ２と、それぞれ制御信号ＶＣ１，ＶＣ２が入力される制御端子ＣＴ１，ＣＴ２とを備えている。制御端子ＣＴ１，ＣＴ２は、それぞれ、高周波モジュール１の外部に設けられるキャパシタ１０３，１０４を介して接地されるようになっている。受信信号端子ＲＸ１，ＲＸ２、送信信号端子ＴＸ２，ＴＸ２および制御端子ＣＴ１，ＣＴ２は、外部回路に接続される。

高周波モジュール１は、更に、アンテナ端子ＡＮＴ１，ＡＮＴ２に接続されたスイッチ回路１０と、受信信号端子ＲＸ１，ＲＸ２およびスイッチ回路１０に接続された第１のダイプレクサ１１と、送信信号端子ＴＸ１，ＴＸ２およびスイッチ回路１０に接続された第２のダイプレクサ１２とを備えている。

高周波モジュール１は、更に、キャパシタ１３，１４，１５，１６を備えている。キャパシタ１３は、スイッチ回路１０とアンテナ端子ＡＮＴ１との間の信号経路に直列に挿入されている。キャパシタ１４は、スイッチ回路１０とアンテナ端子ＡＮＴ２との間の信号経路に直列に挿入されている。キャパシタ１５は、スイッチ回路１０とダイプレクサ１１との間の信号経路に直列に挿入されている。キャパシタ１６は、スイッチ回路１０とダイプレクサ１２との間の信号経路に直列に挿入されている。キャパシタ１３，１４，１５，１６は、いずれも、制御信号ＶＣ１，ＶＣ２に起因する直流の通過を阻止するものである。

スイッチ回路１０は、６つのポートＰ１〜Ｐ６を有している。ポートＰ１は、キャパシタ１３を介してアンテナ端子ＡＮＴ１に接続されている。ポートＰ２は、キャパシタ１４を介してアンテナ端子ＡＮＴ２に接続されている。ポートＰ３は、キャパシタ１５を介してダイプレクサ１１に接続されている。ポートＰ４は、キャパシタ１６を介してダイプレクサ１２に接続されている。ポートＰ５，Ｐ６は、それぞれ、制御端子ＣＴ１，ＣＴ２に接続されている。

スイッチ回路１０は、更に、それぞれ導通状態と非導通状態が選択される４つのスイッチＳＷ１〜ＳＷ４を有している。各スイッチＳＷ１〜ＳＷ４は、それぞれ、例えばＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されている。スイッチＳＷ１の一端はポートＰ１に接続され、スイッチＳＷ１の他端はポートＰ３に接続されている。スイッチＳＷ２の一端はポートＰ２に接続され、スイッチＳＷ２の他端はポートＰ３に接続されている。スイッチＳＷ３の一端はポートＰ２に接続され、スイッチＳＷ３の他端はポートＰ４に接続されている。スイッチＳＷ４の一端はポートＰ１に接続され、スイッチＳＷ４の他端はポートＰ４に接続されている。

スイッチＳＷ１とスイッチＳＷ３は、ポートＰ５に入力される制御信号ＶＣ１がハイレベルのときに導通状態となり、制御信号ＶＣ１がローレベルのときに非導通状態となる。スイッチＳＷ２とスイッチＳＷ４は、ポートＰ６に入力される制御信号ＶＣ２がハイレベルのときに導通状態となり、制御信号ＶＣ２がローレベルのときに非導通状態となる。従って、制御信号ＶＣ１がハイレベルで、制御信号ＶＣ２がローレベルのときには、ポートＰ１とポートＰ３が接続され、ポートＰ２とポートＰ４が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ１に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ２に接続される。一方、制御信号ＶＣ１がローレベルで、制御信号ＶＣ２がハイレベルのときには、ポートＰ１とポートＰ４が接続され、ポートＰ２とポートＰ３が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ２に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ１に接続される。このように、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。

ダイプレクサ１１は、３つのポートＰ１１〜Ｐ１３を有している。ポートＰ１１は、キャパシタ１５を介してスイッチ回路１０のポートＰ３に接続されている。ポートＰ１２は、受信信号端子ＲＸ１に接続されている。ポートＰ１３は、受信信号端子ＲＸ２に接続されている。

ダイプレクサ１１は、更に、２つのバンドパスフィルタ（以下、ＢＰＦと記す。）２０，３０と、ローパスフィルタ（以下、ＬＰＦとも記す。）４０と、インダクタ８１と、キャパシタ８２，８３，８４とを有している。ＢＰＦ２０の一端は、インダクタ８１を介してポートＰ１１に接続されている。ＢＰＦ２０の他端は、キャパシタ８２を介してポートＰ１２に接続されている。ＢＰＦ３０の一端は、キャパシタ８３を介してポートＰ１１に接続されている。ＢＰＦ３０の他端は、キャパシタ８４を介してＬＰＦ４０の一端に接続されている。ＬＰＦ４０の他端は、ポートＰ１３に接続されている。ＢＰＦ２０は、本発明における第１の受信用バンドパスフィルタに対応し、ＢＰＦ３０は、本発明における第２の受信用バンドパスフィルタに対応する。

ＢＰＦ２０は、インダクタンスを有する伝送線路２１，２４と、キャパシタ２２，２３，２５とを有している。伝送線路２１およびキャパシタ２２，２３の各一端は、インダクタ８１を介してポートＰ１１に接続されている。伝送線路２１およびキャパシタ２２の各他端は接地されている。伝送線路２４およびキャパシタ２５の各一端は、キャパシタ２３の他端に接続されていると共に、キャパシタ８２を介してポートＰ１２に接続されている。伝送線路２４およびキャパシタ２５の各他端は接地されている。伝送線路２１とキャパシタ２２は、並列共振回路を構成している。伝送線路２４とキャパシタ２５は、他の並列共振回路を構成している。このように、ＢＰＦ２０は、２つの並列共振回路を用いて構成されている。

ＢＰＦ３０は、インダクタンスを有する伝送線路３１，３４と、キャパシタ３２，３３，３５とを有している。伝送線路３１およびキャパシタ３２，３３の各一端は、キャパシタ８３を介してポートＰ１１に接続されている。伝送線路３１およびキャパシタ３２の各他端は接地されている。伝送線路３４およびキャパシタ３５の各一端は、キャパシタ３３の他端に接続されていると共に、キャパシタ８４を介してＬＰＦ４０に接続されている。伝送線路３４およびキャパシタ３５の各他端は接地されている。伝送線路３１とキャパシタ３２は、並列共振回路を構成している。伝送線路３４とキャパシタ３５は、他の並列共振回路を構成している。このように、ＢＰＦ３０は、２つの並列共振回路を用いて構成されている。

ＬＰＦ４０は、インダクタ４１と、キャパシタ４２，４３，４４とを有している。インダクタ４１およびキャパシタ４２，４３の各一端は、キャパシタ８４を介してＢＰＦ３０に接続されている。インダクタ４１およびキャパシタ４３の各他端は、ポートＰ１３に接続されている。キャパシタ４２の他端は接地されている。キャパシタ４４の一端はポートＰ１３に接続され、キャパシタ４４の他端は接地されている。

ＢＰＦ２０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ２０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第１の受信信号を通過させて受信信号端子ＲＸ１に送る。インダクタ８１およびキャパシタ８２は、ＢＰＦ２０を含む、第１の受信信号の経路における通過特性を改善する。

ＢＰＦ３０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ４０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ３０およびＬＰＦ４０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第２の受信信号を通過させて受信信号端子ＲＸ２に送る。キャパシタ８３，８４は、ＢＰＦ３０およびＬＰＦ４０を含む、第２の受信信号の経路における通過特性を改善する。

ダイプレクサ１２は、３つのポートＰ２１〜Ｐ２３を有している。ポートＰ２１は、キャパシタ１６を介してスイッチ回路１０のポートＰ４に接続されている。ポートＰ２２は、送信信号端子ＴＸ１に接続されている。ポートＰ２３は、送信信号端子ＴＸ２に接続されている。

ダイプレクサ１２は、更に、２つのＢＰＦ５０，６０と、ＬＰＦ７０と、インダクタ９１と、キャパシタ９２，９３，９４とを有している。ＢＰＦ５０の一端は、インダクタ９１を介してポートＰ２１に接続されている。ＢＰＦ５０の他端は、キャパシタ９２を介してポートＰ２２に接続されている。ＢＰＦ６０の一端は、キャパシタ９３を介してポートＰ２１に接続されている。ＢＰＦ６０の他端は、キャパシタ９４を介してＬＰＦ７０の一端に接続されている。ＬＰＦ７０の他端は、ポートＰ２３に接続されている。ＢＰＦ５０は、本発明における第１の送信用バンドパスフィルタに対応し、ＢＰＦ６０は、本発明における第２の送信用バンドパスフィルタに対応する。

ＢＰＦ５０は、インダクタンスを有する伝送線路５１，５４と、キャパシタ５２，５３，５５とを有している。伝送線路５１およびキャパシタ５２，５３の各一端は、インダクタ９１を介してポートＰ２１に接続されている。伝送線路５１およびキャパシタ５２の各他端は接地されている。伝送線路５４およびキャパシタ５５の各一端は、キャパシタ５３の他端に接続されていると共に、キャパシタ９２を介してポートＰ２２に接続されている。伝送線路５４およびキャパシタ５５の各他端は接地されている。伝送線路５１とキャパシタ５２は、並列共振回路を構成している。伝送線路５４とキャパシタ５５は、他の並列共振回路を構成している。このように、ＢＰＦ５０は、２つの並列共振回路を用いて構成されている。

ＢＰＦ６０は、インダクタンスを有する伝送線路６１，６４と、キャパシタ６２，６３，６５とを有している。伝送線路６１およびキャパシタ６２，６３の各一端は、キャパシタ９３を介してポートＰ２１に接続されている。伝送線路６１およびキャパシタ６２の各他端は接地されている。伝送線路６４およびキャパシタ６５の各一端は、キャパシタ６３の他端に接続されていると共に、キャパシタ９４を介してＬＰＦ７０に接続されている。伝送線路６４およびキャパシタ６５の各他端は接地されている。伝送線路６１とキャパシタ６２は、並列共振回路を構成している。伝送線路６４とキャパシタ６５は、他の並列共振回路を構成している。このように、ＢＰＦ６０は、２つの並列共振回路を用いて構成されている。

ＬＰＦ７０は、インダクタ７１と、キャパシタ７２，７３，７４とを有している。インダクタ７１およびキャパシタ７２，７３の各一端は、キャパシタ９４を介してＢＰＦ６０に接続されている。インダクタ７１およびキャパシタ７３の各他端は、ポートＰ２３に接続されている。キャパシタ７２の他端は接地されている。キャパシタ７４の一端はポートＰ２３に接続され、キャパシタ７４の他端は接地されている。

ＢＰＦ５０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ５０は、送信信号端子ＴＸ１に入力された第１の送信信号を通過させてスイッチ回路１０に送る。インダクタ９１およびキャパシタ９２は、ＢＰＦ５０を含む、第１の送信信号の経路における通過特性を改善する。

ＢＰＦ６０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ７０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ６０およびＬＰＦ７０は、送信信号端子ＴＸ２に入力された第２の送信信号を通過させてスイッチ回路１０に送る。キャパシタ９３，９４は、ＢＰＦ６０およびＬＰＦ７０を含む、第２の送信信号の経路における通過特性を改善する。

高周波モジュール１では、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第１の受信信号は、スイッチ回路１０およびＢＰＦ２０を通過して受信信号端子ＲＸ１に送られる。また、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第２の受信信号は、スイッチ回路１０、ＢＰＦ３０およびＬＰＦ４０を通過して受信信号端子ＲＸ２に送られる。また、送信信号端子ＴＸ１に入力された第１の送信信号は、ＢＰＦ５０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。また、送信信号端子ＴＸ２に入力された第２の送信信号は、ＬＰＦ７０、ＢＰＦ６０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。

次に、図２および図３を参照して、高周波モジュール１の構造について説明する。図２は、高周波モジュール１の外観を示す斜視図である。図３は、高周波モジュール１の平面図である。図２および図３に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化する積層基板２００を備えている。積層基板２００は、交互に積層された誘電体層と導体層とを有している。高周波モジュール１における回路は、積層基板２００の内部または表面上の導体層と、積層基板２００の上面に搭載された素子とを用いて構成されている。ここでは、一例として、図１におけるスイッチ回路１０およびキャパシタ１３〜１６が、積層基板２００に搭載されているものとする。スイッチ回路１０は、１個の部品の形態を有している。積層基板２００は、例えば低温同時焼成セラミック多層基板になっている。

積層基板２００の上面、下面および側面には、前述の各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２と、６つのグランド端子Ｇ１〜Ｇ６と、端子ＮＣ１，ＮＣ２が設けられている。グランド端子Ｇ１〜Ｇ６は、グランドに接続されるようになっている。端子ＮＣ１，ＮＣ２は、積層基板２００の内部の導体層にも外部回路にも接続されない。

ダイプレクサ１１，１２は、積層基板２００の内部に設けられている。ダイプレクサ１１は、第１の受信信号と第２の受信信号とを分離する処理を行う回路であり、本発明における受信系ダイプレクサおよび受信系回路に対応する。ダイプレクサ１２は、第１の送信信号と第２の送信信号とを分離する処理を行う回路であり、本発明における送信系ダイプレクサおよび送信系回路に対応する。

次に、図４を参照して、本実施の形態に係る高周波モジュール１が利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例について説明する。図４に示した高周波回路部は、高周波モジュール１と、この高周波モジュール１に接続された２つのアンテナ１０１，１０２とを備えている。

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ１に接続されたローノイズアンプ１１１と、一端がローノイズアンプ１１１の出力端に接続されたＢＰＦ１１２と、不平衡端子がＢＰＦ１１２の他端に接続されたバラン１１３とを備えている。受信信号端子ＲＸ１より出力された第１の受信信号は、ローノイズアンプ１１１によって増幅された後、ＢＰＦ１１２を通過し、バラン１１３によって、平衡信号に変換されて、バラン１１３の２つの平衡端子より出力される。

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ２に接続されたローノイズアンプ１１４と、一端がローノイズアンプ１１４の出力端に接続されたＢＰＦ１１５と、不平衡端子がＢＰＦ１１５の他端に接続されたバラン１１６とを備えている。受信信号端子ＲＸ２より出力された第２の受信信号は、ローノイズアンプ１１４によって増幅された後、ＢＰＦ１１５を通過し、バラン１１６によって、平衡信号に変換されて、バラン１１６の２つの平衡端子より出力される。

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ１に接続されたパワーアンプ１２１と、一端がパワーアンプ１２１の入力端に接続されたＢＰＦ１２２と、不平衡端子がＢＰＦ１２２の他端に接続されたバラン１２３とを備えている。第１の送信信号に対応する平衡信号は、バラン１２３の２つの平衡端子に入力され、バラン１２３によって不平衡信号に変換され、ＢＰＦ１２２を通過し、パワーアンプ１２１によって増幅された後、第１の送信信号として送信信号端子ＴＸ１に与えられる。

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ２に接続されたパワーアンプ１２４と、一端がパワーアンプ１２４の入力端に接続されたＢＰＦ１２５と、不平衡端子がＢＰＦ１２５の他端に接続されたバラン１２６とを備えている。第２の送信信号に対応する平衡信号は、バラン１２６の２つの平衡端子に入力され、バラン１２６によって不平衡信号に変換され、ＢＰＦ１２５を通過し、パワーアンプ１２４によって増幅された後、第２の送信信号として送信信号端子ＴＸ２に与えられる。

なお、高周波回路部の構成は、図４に示した構成に限定されず、種々変更が可能である。例えば、高周波回路部は、バラン１１３，１１６を含まず、ＢＰＦ１１２，１１５を通過した信号を、不平衡信号のまま出力するものであってもよい。また、ローノイズアンプ１１１とＢＰＦ１１２の位置関係、およびローノイズアンプ１１４とＢＰＦ１１５の位置関係は、それぞれ、図４に示した位置関係とは逆であってもよい。また、ＢＰＦ１１２，１１５，１２２，１２５の代わりに、ローパスフィルタまたはハイパスフィルタが設けられていてもよい。

次に、図５ないし図２４を参照して、積層基板２００の構成の一例について説明する。図５ないし図２３は、それぞれ、上から１層目ないし１９層目（最下層）の誘電体層の上面を示している。図２４は、上から１９層目の誘電体層およびその下の導体層を示している。図５ないし図２３において、丸印はスルーホールを表している。

図５に示した１層目の誘電体層２０１の上面には、各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層が形成されている。誘電体層２０１の上面には、更に、キャパシタ１３が接続される導体層３０１，３０２と、キャパシタ１４が接続される導体層４０１，４０２と、キャパシタ１５が接続される導体層３０３，３０４と、キャパシタ１６が接続される導体層４０３，４０４とが形成されている。誘電体層２０１の上面には、更に、スイッチ回路１０の各ポートＰ１〜Ｐ６が接続される６つの導体層２２１〜２２６と、グランドに接続される導体層２３０とが形成されている。

図６に示した２層目の誘電体層２０２の上面には、導体層２３１，２３２，３１１〜３１４，４１１〜４１４が形成されている。導体層２３１は端子Ｇ１に接続されている。導体層２３２は端子Ｇ４に接続されている。

導体層３１１は端子ＡＮＴ１に接続されている。導体層３１１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層３０１が接続されている。導体層３１２には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２１，３０２が接続されている。導体層３１３は端子ＣＴ１に接続されている。導体層３１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２５が接続されている。導体層３１４には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２３，３０４が接続されている。

導体層４１１は端子ＡＮＴ２に接続されている。導体層４１１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４０１が接続されている。導体層４１２には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２２，４０２が接続されている。導体層４１３は端子ＣＴ２に接続されている。導体層４１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２６が接続されている。導体層４１４には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２４，４０４が接続されている。

図７に示した３層目の誘電体層２０３の上面には、グランド用導体層２３３，２３４が形成されている。導体層２３３は端子Ｇ１に接続されている。導体層２３３には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３１が接続されている。導体層２３４は端子Ｇ２〜Ｇ６に接続されている。導体層２３４には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３２が接続されている。また、導体層２３４には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層２３０が接続されている。

図８に示した４層目の誘電体層２０４の上面には、グランド用導体層２３５、導体層３１６，４１６およびインダクタ用導体層３１７，４１７が形成されている。導体層２３５は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３５には、誘電体層２０３に形成された複数のスルーホールを介して、図７に示した導体層２３３，２３４が接続されている。

導体層３１６には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層３０３が接続されている。導体層３１７の一端部は、端子ＲＸ２に接続されている。導体層３１７は、図１におけるインダクタ４１を構成する。

導体層４１６には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層４０３が接続されている。導体層４１７の一端部は、端子ＴＸ２に接続されている。導体層４１７は、図１におけるインダクタ７１を構成する。

図９に示した５層目の誘電体層２０５の上面には、キャパシタ用導体層３１９，４１９が形成されている。導体層３１９は端子Ｇ２に接続されている。導体層３１９は、図１におけるキャパシタ３２，３５，４２の各一部を構成する。導体層４１９は端子Ｇ６に接続されている。導体層４１９は、図１におけるキャパシタ６２，６５，７２の各一部を構成する。

図１０に示した６層目の誘電体層２０６の上面には、キャパシタ用導体層３２１，３２２，３２３，４２１，４２２，４２３が形成されている。

導体層３２１は、図９に示した導体層３１９と共に、図１におけるキャパシタ３２を構成する。導体層３２２は、図９に示した導体層３１９と共に、図１におけるキャパシタ３５を構成する。導体層３２３は、図９に示した導体層３１９と共に、図１におけるキャパシタ４２を構成すると共に、図１におけるキャパシタ４３の一部を構成する。導体層３２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層３１７が接続されている。

導体層４２１は、図９に示した導体層４１９と共に、図１におけるキャパシタ６２を構成する。導体層４２２は、図９に示した導体層４１９と共に、図１におけるキャパシタ６５を構成する。導体層４２３は、図９に示した導体層４１９と共に、図１におけるキャパシタ７２を構成すると共に、図１におけるキャパシタ７３の一部を構成する。導体層４２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層４１７が接続されている。

図１１に示した７層目の誘電体層２０７の上面には、グランド用導体層２３６およびキャパシタ用導体層３２４，３２５，３２６，４２４，４２５，４２６が形成されている。導体層２３６は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３６には、誘電体層２０４〜２０６に形成されたスルーホールを介して、図８に示した導体層２３５が接続されている。

導体層３２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層３０３が接続されている。導体層３２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３２３が接続されている。導体層３２６は端子ＲＸ２に接続されている。導体層３２４，３２５は、それぞれ、図１におけるキャパシタ８３，８４の各一部を構成する。導体層３２６は、図１０に示した導電層３２３と共に、図１におけるキャパシタ４３を構成する。

導体層４２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層４０３が接続されている。導体層４２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４２３が接続されている。導体層４２６は端子ＴＸ２に接続されている。導体層４２４，４２５は、それぞれ、図１におけるキャパシタ９３，９４の各一部を構成する。導体層４２６は、図１０に示した導電層４２３と共に、図１におけるキャパシタ７３を構成する。

図１２に示した８層目の誘電体層２０８の上面には、キャパシタ用導体層３２８，３２９，４２８，４２９が形成されている。

導体層３２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２１が接続されている。導体層３２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２２が接続されている。導体層３２８は、図１１に示した導体層３２４と共に、図１におけるキャパシタ８３を構成する。導体層３２９は、図１１に示した導体層３２５と共に、図１におけるキャパシタ８４を構成する。

導体層４２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２１が接続されている。導体層４２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２２が接続されている。導体層４２８は、図１１に示した導体層４２４と共に、図１におけるキャパシタ９３を構成する。導体層４２９は、図１１に示した導体層４２５と共に、図１におけるキャパシタ９４を構成する。

図１３に示した９層目の誘電体層２０９の上面には、グランド用導体層２３７〜２４１と、キャパシタ用導体層３３１，３３２，４３１，４３２が形成されている。導体層２３７〜２４１には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層２３６が接続されている。

導体層３３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。導体層３３１，３３２は、図１におけるキャパシタ３３を構成する。

導体層４３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。導体層４３１，４３２は、図１におけるキャパシタ６３を構成する。

図１４に示した１０層目の誘電体層２１０の上面には、導体層３３４，３３５，３３６，３３７，４３４，４３５，４３６，４３７が形成されている。

導体層３３４には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。また、導体層３３５には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層３３６には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層３３７は、端子Ｇ３に接続されている。導体層３３４，３３５，３３６，３３７は、それぞれ、図１における伝送線路３１，３４，２１，２４を構成する。また、導体層３３４，３３５，３３６，３３７を用いて構成された伝送線路３１，３４，２１，２４は、分布定数線路になっている。本実施の形態では、ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。

導体層４３４には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。また、導体層４３５には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層４３６には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層４３７は、端子Ｇ５に接続されている。導体層４３４，４３５，４３６，４３７は、それぞれ、図１における伝送線路６１，６４，５１，５４を構成する。また、導体層４３４，４３５，４３６，４３７を用いて構成された伝送線路６１，６４，５１，５４は、分布定数線路になっている。本実施の形態では、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。

図１５に示した１１層目の誘電体層２１１の上面には、グランド用導体層２４２と、インダクタ用導体層３３９，４３９が形成されている。導体層２４２には、誘電体層２０９，２１０に形成されたスルーホールを介して、図１３に示した導体層２３７〜２４１が接続されている。

導体層３３９には、誘電体層２０４〜２１０に形成されたスルーホールを介して、図８に示した導体層３１６が接続されている。導体層３３９は、図１におけるインダクタ８１の一部を構成する。導体層４３９には、誘電体層２０４〜２１０に形成されたスルーホールを介して、図８に示した導体層４１６が接続されている。導体層４３９は、図１におけるインダクタ９１の一部を構成する。

図１６に示した１２層目の誘電体層２１２の上面には、インダクタ用導体層３４０，４４０が形成されている。導体層３４０には、誘電体層２１１に形成されたスルーホールを介して、図１５に示した導体層３３９が接続されている。導体層３４０は、図１におけるインダクタ８１の一部を構成する。導体層４４０には、誘電体層２１１に形成されたスルーホールを介して、図１５に示した導体層４３９が接続されている。導体層４４０は、図１におけるインダクタ９１の一部を構成する。

図１７に示した１３層目の誘電体層２１３の上面には、インダクタ用導体層３４１，４４１が形成されている。導体層３４１には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層３４０が接続されている。図１におけるインダクタ８１は、導体層３３９〜３４１によって構成される。導体層４４１には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層４４０が接続されている。図１におけるインダクタ９１は、導体層４３９〜４４１によって構成される。

図１８に示した１４層目の誘電体層２１４の上面には、キャパシタ用導体層３４３，３４４，４４３，４４４が形成されている。導体層３４３は端子ＲＸ２に接続されている。導体層３４３は、図１におけるキャパシタ４４の一部を構成する。導体層３４４は端子ＲＸ１に接続されている。導体層３４４は、図１におけるキャパシタ８２の一部を構成する。導体層４４３は端子ＴＸ２に接続されている。導体層４４３は、図１におけるキャパシタ７４の一部を構成する。導体層４４４は端子ＴＸ１に接続されている。導体層４４４は、図１におけるキャパシタ９２の一部を構成する。

図１９に示した１５層目の誘電体層２１５の上面には、グランド用導体層２４３、導体層３４６，４４６およびキャパシタ用導体層３４７，４４７が形成されている。導体層２４３には、誘電体層２１１〜２１４に形成されたスルーホールを介して、図１５に示した導体層２４２が接続されている。

導体層３４６には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層３３６が接続されている。また、導体層３４６には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層３４１が接続されている。導体層３４７には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層３３７が接続されている。導体層３４７は、図１８に示した導体層３４４と共に、キャパシタ８２を構成する。

導体層４４６には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層４３６が接続されている。また、導体層４４６には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層４４１が接続されている。導体層４４７には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層４３７が接続されている。導体層４４７は、図１８に示した導体層４４４と共に、キャパシタ９２を構成する。

図２０に示した１６層目の誘電体層２１６の上面には、キャパシタ用導体層３４９，３５０，３５１，４４９，４５０，４５１が形成されている。

導体層３４９は端子Ｇ２，Ｇ３に接続されている。導体層３４９は、図１８に示した導体層３４３と共に、図１におけるキャパシタ４４を構成する。導体層３５０には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層３４６が接続されている。導体層３５１には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層３４７が接続されている。導体層３５０，３５１は、図１におけるキャパシタ２３を構成する。

導体層４４９は端子Ｇ５，Ｇ６に接続されている。導体層４４９は、図１８に示した導体層４４３と共に、図１におけるキャパシタ７４を構成する。導体層４５０には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層４４６が接続されている。導体層４５１には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層４４７が接続されている。導体層４５０，４５１は、図１におけるキャパシタ５３を構成する。

図２１に示した１７層目の誘電体層２１７の上面には、キャパシタ用導体層３５３，３５４，４５３，４５４が形成されている。

導体層３５３には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３５０が接続されている。導体層３５３は、図１におけるキャパシタ２２の一部を構成する。導体層３５４には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３５１が接続されている。導体層３５４は、図１におけるキャパシタ２５の一部を構成する。

導体層４５３には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４５０が接続されている。導体層４５３は、図１におけるキャパシタ５２の一部を構成する。導体層４５４には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４５１が接続されている。導体層４５４は、図１におけるキャパシタ５５の一部を構成する。

図２２に示した１８層目の誘電体層２１８の上面にはグランド用導体層２４４が形成されている。導体層２４４は、端子Ｇ１〜Ｇ６に接続されている。導体層２４４は、図２１に示した導体層３５３と共に、図１におけるキャパシタ２２を構成する。また、導体層２４４は、図２１に示した導体層３５４と共に、図１におけるキャパシタ２５を構成する。

導体層２４４には、誘電体層２１５〜２１７に形成されたスルーホールを介して、図１９に示した導体層２４３が接続されている。また、導体層２４４には、誘電体層２１０〜２１７に形成されたスルーホールを介して、図１４に示した導体層３３４，４３４が接続されている。誘電体層２１８には、導体層２４４に接続された８つのスルーホールが形成されている。

図２３に示した１９層目の誘電体層２１９には、誘電体層２１８に形成された８つのスルーホールに接続された８つのスルーホールが形成されている。

図２４に示したように、誘電体層２１９の下面には、各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層と、グランド用導体層２４５とが形成されている。導体層２４５には、誘電体層２１８，２１９に形成されたスルーホールを介して、図２２に示した導体層２４４が接続されている。

図２５は、積層基板２００の内部において、第１の受信信号、第２の受信信号、第１の送信信号および第２の送信信号の各経路を形成する要素が配置される領域を表している。図２５において、符号２５１は、第１の受信信号の経路を形成する要素が配置される領域を示している。符号２５２は、第２の受信信号の経路を形成する要素が配置される領域を示している。符号２６１は、第１の送信信号の経路を形成する要素が配置される領域を示している。符号２６２は、第２の送信信号の経路を形成する要素が配置される領域を示している。

図２５に示したように、本実施の形態では、積層基板２００の内部において、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２は互いに分離され、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は互いに分離されている。

また、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２と、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は、互いに分離されている。更に、領域２５１，２５２と、領域２６１，２６２の間には、グランドに接続される導体部２７０が設けられている。導体部２７０は、グランド用導体層２３５〜２４３と、これらに接続されたスルーホールとによって構成されている。

また、積層基板２００の内部において、受信系回路としてのダイプレクサ１１は、領域２５１，２５２を合わせた領域２５０に配置され、送信系回路としてのダイプレクサ１２は、領域２６１，２６２を合わせた領域２６０に配置されている。このように、本実施の形態では、積層基板２００の内部において、ダイプレクサ１１，１２は、互いに異なる領域２５０，２６０に配置されている。そして、積層基板２００の内部において、領域２５０，２６０の間に導体部２７０が配置されている。この導体部２７０は、グランド端子Ｇ１〜Ｇ６を介してグランドに接続され、ダイプレクサ１１，１２を電磁気的に分離する。

また、本実施の形態では、ダイプレクサ１１，１２は、積層基板２００の積層方向に直交する方向に互いに分離された領域２５０，２６０に配置されている。そして、導体部２７０は、領域２５０，２６０の間において複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されている。

図２６は、導体部２７０を示すための高周波モジュール１の断面図である。なお、図２６は、図５におけるＡ−Ａ線の位置における断面を表わしている。また、図２６に示した積層基板２００の内部において、塗り潰された矩形の部分はスルーホールを表わし、水平方向に延びる直線は、導体層を表わしている。

また、積層基板２００は、ダイプレクサ１１，１２が配置された各領域２５０，２６０よりも積層基板２００の積層方向の一方の面（下面）に近い位置に配置されると共にグランドに接続されるグランド用導体層２４４を含んでいる。導体部２７０を構成する複数のスルーホールはグランド用導体層２４４に接続されている。

次に、本実施の形態に係る高周波モジュール１の効果について説明する。本実施の形態では、積層基板２００の内部において、ダイプレクサ１１が配置された領域２５０とダイプレクサ１２が配置された領域２６０との間に配置された導体部２７０によって、ダイプレクサ１１，１２が電磁気的に分離される。そのため、本実施の形態によれば、積層基板２００内において、受信信号がダイプレクサ１１からダイプレクサ１２に漏れたり、送信信号がダイプレクサ１２からダイプレクサ１１に漏れたりすることを防止することができる。従って、本実施の形態によれば、ダイプレクサ１１とダイプレクサ１２との間のアイソレーションを向上させることができる。また、これにより、本実施の形態によれば、積層基板２００の内部において、ダイプレクサ１１，１２を高密度に構成することが可能になり、その結果、高周波モジュール１をより小型化することが可能になる。

また、本実施の形態では、ダイプレクサ１１，１２は、積層基板２００の積層方向に直交する方向に互いに分離された領域２５０，２６０に配置され、導体部２７０は、領域２５０，２６０の間において複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されている。このように複数のスルーホールを用いて構成された導体部２７０は、図２６に示したように、縞状である。そのため、本実施の形態によれば、領域２５０，２６０を、面積の大きな板状の導体部によって電磁気的に分離する場合に比べて、導体部２７０に起因した浮遊容量を小さくすることができる。また、これにより、本実施の形態によれば、積層基板２００の内部において、ダイプレクサ１１，１２を高密度に構成することが可能になり、その結果、高周波モジュール１をより小型化することが可能になる。

また、本実施の形態に係る高周波モジュール１では、ダイプレクサ１１はＢＰＦ２０，３０を有し、ダイプレクサ１２はＢＰＦ５０，６０を有している。ＢＰＦを用いずに、ハイパスフィルタおよびローパスフィルタを用いてダイプレクサ１１，１２を構成することも可能である。しかし、この場合には、高周波モジュール１に接続される回路において多くのフィルタが必要になったり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件が厳しくなったりする。これに対し、本実施の形態によれば、ＢＰＦを用いてダイプレクサ１１，１２を構成することにより、高周波モジュール１に接続される回路に設けられるフィルタの数を少なくしたり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件を緩和したりすることができる。

また、各ＢＰＦ２０，３０，５０，６０は共振回路を用いて構成されている。ＢＰＦは、ハイパスフィルタとローパスフィルタとを組み合わせて構成することも可能である。しかし、この場合には、ＢＰＦを構成する素子数が多くなったり、ＢＰＦの特性の調整が難しくなったりする。これに対し、本実施の形態によれば、各ＢＰＦ２０，３０，５０，６０が共振回路を用いて構成されているので、ＢＰＦ２０，３０，５０，６０を構成する素子数が少なくなり、且つＢＰＦ２０，３０，５０，６０の特性の調整が容易になる。

また、スイッチ回路１０とダイプレクサ１１，１２は、積層基板２００によって一体化されている。これにより、高周波モジュール１の実装面積を小さくすることができる。例えば、縦３．２ｍｍ、横１．６ｍｍの大きさの単体のダイプレクサを２個と、縦３．０ｍｍ、横３．０ｍｍの大きさの単体のスイッチとを、基板に実装して高周波モジュールを構成した場合には、ランドも含めた高周波モジュールの実装面積は、約２３ｍｍ^２となる。これに対し、本実施の形態によれば、ランドも含めた高周波モジュール１の実装面積は、約１６ｍｍ^２となる。従って、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成した場合に比べて、実装面積を約３０％減らすことができる。

また、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成する場合に比べて、部品の実装のための工程数が少なくなり、実装に要するコストを低減することができる。

以上のことから、本実施の形態によれば、無線ＬＡＮ用の通信装置に用いられ、複数の周波数帯域の送信信号および受信信号を処理でき、且つ小型化が可能な高周波モジュール１を実現することができる。

また、本実施の形態に係る無線ＬＡＮ用の高周波モジュール１は、主に、ノート型パーソナルコンピュータ等、小型化または低背化が必要な機器に搭載される。そのため、高周波モジュール１の大きさは、縦５ｍｍ以下、横４ｍｍ以下、高さ２ｍｍ以下であることが好ましい。

また、高周波モジュール１は、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２を備え、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。従って、本実施の形態によれば、ダイバシティに対応した高周波モジュール１を実現することができる。

また、高周波モジュール１において、構成要素を一体化する基板は、交互に積層された誘電体層と導体層とを含む積層基板２００であり、ＢＰＦ２０，３０，５０，６０を構成する共振回路は、誘電体層と導体層を用いて構成されている。これにより、本実施の形態によれば、高周波モジュール１をより小型化することができる。

また、本実施の形態では、各共振回路は、導体層を用いて構成された分布定数線路を含んでいる。これにより、本実施の形態によれば、以下の効果を奏する。無線ＬＡＮ用の高周波回路部には、各信号の経路における通過特性として、通過帯域外の周波数領域における減衰が大きいことが要求される傾向にある。この要求を満足するためには、ＢＰＦ２０，３０，５０，６０の挿入損失の周波数特性は、通過帯域と通過帯域外の周波数領域との境界近傍において、挿入損失が急峻に変化する特性であることが望まれる。このような特性を、集中定数素子のみによって構成されたＢＰＦによって実現しようとすると、フィルタの次数を多くしなければならない。そのすると、ＢＰＦを構成する素子の数が多くなる。その結果、高周波モジュールの小型化が困難になったり、調整する素子の数が多いことからＢＰＦの所望の特性を実現することが難しくなったりする。これに対し、本実施の形態のように、ＢＰＦ２０，３０，５０，６０を構成する共振回路が分布定数線路を含んでいる場合には、ＢＰＦを集中定数素子のみによって構成する場合に比べて、素子の数を少なくすることができると共に、所望の特性を実現するための調整が容易になる。従って、本実施の形態によれば、高周波モジュール１をより小型化することが可能になると共に、容易にＢＰＦ２０，３０，５０，６０の所望の特性を実現することが可能になる。

また、本実施の形態では、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含んでいる。ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。これにより、伝送線路２１，２４（導体層３３６，３３７）と伝送線路３１，３４（導体層３３４，３３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ２０とＢＰＦ３０との間における電磁気的な干渉の発生を防止することができる。

同様に、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。これにより、伝送線路５１，５４（導体層４３６，４３７）と伝送線路６１，６４（導体層４３４，４３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ５０とＢＰＦ６０との間における電磁気的な干渉の発生を防止することができる。

また、図２５に示したように、本実施の形態では、積層基板２００の内部において、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２は互いに分離されている。これにより、本実施の形態によれば、第１の受信信号の経路と第２の受信信号の経路との間における電磁気的な干渉の発生を防止することができる。

同様に、積層基板２００の内部において、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は互いに分離されている。これにより、本実施の形態によれば、第１の送信信号の経路と第２の送信信号の経路との間における電磁気的な干渉の発生を防止することができる。

また、本実施の形態では、スイッチ回路１０は積層基板２００に搭載され、積層基板２００の導体層は、スイッチ回路１０と全ての共振回路との間に配置されると共にグランドに接続されるグランド用導体層２３３，２３４（図７参照。）を含んでいる。これにより、本実施の形態によれば、スイッチ回路１０とダイプレクサ１１，１２との間における電磁気的な干渉の発生を防止することができる。

また、本実施の形態では、ダイプレクサ１１は、ＢＰＦ３０に直列に接続され、第２の周波数帯域における受信信号を通過させるＬＰＦ４０を有している。また、ダイプレクサ１２は、ＢＰＦ６０に直列に接続され、第２の周波数帯域における送信信号を通過させるＬＰＦ７０を有している。ＢＰＦ３０，６０において、共振回路の段数を多くすれば、第２の周波数帯域外における挿入損失を増加させることができるが、第２の周波数帯域における挿入損失も増加してしまう。これに対し、本実施の形態によれば、第２の周波数帯域における受信信号および送信信号の各経路において、第２の周波数帯域における挿入損失の増加を抑制しながら、第２の周波数帯域よりも高周波側における挿入損失を増加させることができる。

なお、本実施の形態において、積層基板２００としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２００としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。そして、この低温同時焼成セラミック多層基板を用いた積層基板２００には、図５ないし図２４を用いて説明したように、少なくとも、ダイプレクサ１１，１２を構成する複数のインダンタクス素子（インダクタンスを有する伝送線路およびインダクタ）およびキャパシタンス素子（キャパシタ）が内蔵されていることが好ましい。更に、スイッチ回路１０は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されて、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００に搭載されていることが好ましい。また、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００の外周面には、スイッチ回路１０をアンテナに接続するためのアンテナ端子ＡＮＴ１，ＡＮＴ２と、ダイプレクサ１１，１２を外部回路に接続するための受信信号端子ＲＸ１，ＲＸ２および送信信号端子ＴＸ１，ＴＸ２と、制御端子ＣＴ１，ＣＴ２と、グランドに接続されるグランド端子Ｇ１〜Ｇ６とを含む複数の端子が設けられていることが好ましい。

[第２の実施の形態]
次に、図２７ないし図２９を参照して、本発明の第２の実施の形態に係る高周波モジュールについて説明する。図２７は、本実施の形態に係る高周波モジュール１における積層基板の上面を示す平面図である。図２８は、本実施の形態に係る高周波モジュール１の断面図である。なお、図２８は、図２７におけるＢ−Ｂ線の位置における断面を表わしている。図２９は、本実施の形態における導体部を示す平面図である。

図２８において、符号５０１で示す領域は、積層基板２００の内部において受信系回路としてのダイプレクサ１１が配置された領域を表わしている。また、符号５０２で示す領域は、積層基板２００の内部において送信系回路としてのダイプレクサ１２が配置された領域を表わしている。図２８に示したように、本実施の形態では、ダイプレクサ１１，１２は、積層基板２００の積層方向に互いに分離された領域に配置されている。なお、図２８では、ダイプレクサ１１が配置された領域５０１が、ダイプレクサ１２が配置された領域５０２の上側に配置されているが、この逆でもよい。

また、積層基板２００は、ダイプレクサ１１が配置された領域５０１とダイプレクサ１２が配置された領域５０２との間に配置された導体層５０３を有している。図２９に示したように、導体層５０３は、グランド端子Ｇ１〜Ｇ６を介してグランドに接続され、ダイプレクサ１１，１２を電磁気的に分離するようになっている。このように、本実施の形態では、ダイプレクサ１１，１２を電磁気的に分離する導体部は、導体層５０３によって構成されている。

図２８に示したように、積層基板２００の上面に設けられた導体層３０３は、スルーホール５１１を介して、領域５０１内の導体層５１２に接続されている。また、積層基板２００の上面に設けられた導体層４０３は、スルーホール５１３を介して、領域５０２内の導体層５１４に接続されている。

本実施の形態における積層基板２００の構成は、例えば、以下のようになっている。まず、１層目ないし３層目の誘電体層２０１〜２０３の各上面に配置された導体層および誘電体層２０１〜２０３に形成されたスルーホールの配置は、図５ないし図７と同様である。３層目の誘電体層２０３の下には、領域５０１が配置されている。この領域５０１に配置されたダイプレクサ１１を構成する複数の導体層および複数のスルーホールの配置は、例えば、図８ないし図２３における左側半分と同様である。また、領域５０２に配置されたダイプレクサ１２を構成する複数の導体層および複数のスルーホールの配置は、例えば、図８ないし図２３における右側半分と同様である。

本実施の形態におけるその他の構成は、第１の実施の形態と同様である。本実施の形態に係る高周波モジュール１の作用および効果は、第１の実施の形態における導体部２７０が縞状であることによる作用および効果を除いて、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２の代わりに１つのアンテナ端子を設け、スイッチ回路１０の代わりに、ダイプレクサ１１，１２のいずれかを１つのアンテナ端子に選択的に接続するスイッチ回路を設けてもよい。

本発明の第１の実施の形態に係る高周波モジュールを示す回路図である。 本発明の第１の実施の形態に係る高周波モジュールの外観を示す斜視図である。 本発明の第１の実施の形態に係る高周波モジュールの平面図である。 本発明の第１の実施の形態に係る高周波モジュールが利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例を示すブロック図である。 図３に示した積層基板における１層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における２層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における３層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における４層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における５層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における６層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における７層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における８層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における９層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１０層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１１層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１２層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１３層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１４層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１５層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１６層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１７層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１８層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１９層目の誘電体層の上面を示す平面図である。 図３に示した積層基板における１９層目の誘電体層およびその下の導体層を示す平面図である。 図３に示した積層基板の内部において、第１の受信信号、第２の受信信号、第１の送信信号および第２の送信信号の各経路を形成する要素が配置される領域を表す説明図である。 本発明の第１の実施の形態における導体部を示すための高周波モジュールの断面図である。 本発明の第２の実施の形態に係る高周波モジュールにおける積層基板の上面を示す平面図である。 本発明の第２の実施の形態に係る高周波モジュールの断面図である。 本発明の第２の実施の形態における導体部を示す平面図である。

符号の説明

１…高周波モジュール、１０…スイッチ回路、１１，１２…ダイプレクサ、２０，３０，５０，６０…ＢＰＦ、４０，７０…ＬＰＦ、２００…積層基板、２７０…導体部。

Claims (9)

1. 交互に積層された誘電体層と導体層とを含む積層基板と、
   前記積層基板の内部に設けられ、送信信号を処理する送信系回路と、
   前記積層基板の内部に設けられ、受信信号を処理する受信系回路とを備えた高周波モジュールであって、
   前記積層基板の内部において、前記送信系回路と受信系回路は、前記積層基板の積層方向に直交する方向に互いに分離された領域に配置され、
   高周波モジュールは、更に、前記積層基板の内部において前記送信系回路が配置された領域と受信系回路が配置された領域との間に配置されると共にグランドに接続され、前記送信系回路と受信系回路とを電磁気的に分離する導体部を備え、
   前記導体部は、前記送信系回路が配置された領域と受信系回路が配置された領域との間において複数の誘電体層の各々に複数個ずつ形成されたスルーホールと、それぞれ隣接する２つの誘電体層に形成された複数のスルーホールを接続するための複数のスルーホール接続用導体層とによって構成され、各誘電体層に形成された複数のスルーホールは、隣接する誘電体層に形成された複数のスルーホールと直接または前記スルーホール接続用導体層を介して接続され、
   高周波モジュールは、更に、前記送信系回路と受信系回路が配置された各領域よりも前記積層基板の積層方向の一方の面に近い位置に配置されると共にグランドに接続されるグランド用導体層を備え、前記導体部は前記グランド用導体層に接続されていることを特徴とする高周波モジュール。
2. 前記導体部を構成する複数のスルーホールが配置された領域は、前記積層基板の積層方向から見て線状であることを特徴とする請求項１記載の高周波モジュール。
3. 前記スルーホール接続用導体層を介して接続される一方の誘電体層に形成された複数のスルーホールと他方の誘電体層に形成された複数のスルーホールは、前記積層基板の積層方向から見て、互いに異なる位置に配置されていることを特徴とする請求項１または２記載の高周波モジュール。
4. 前記送信系回路と受信系回路は、アンテナに対して前記送信系回路と受信系回路のいずれかを接続するためのスイッチ回路に接続され、
   前記送信系回路は、第１の周波数帯域における送信信号と前記第１の周波数帯域よりも高周波側の第２の周波数帯域における送信信号とを分離する送信系ダイプレクサであり、
   前記受信系回路は、第１の周波数帯域における受信信号と前記第２の周波数帯域における受信信号とを分離する受信系ダイプレクサであることを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
5. 前記送信系ダイプレクサは、第１ないし第３のポートと、第１のポートと第２のポートとの間に設けられ、第１の周波数帯域における送信信号を通過させる第１の送信用バンドパスフィルタと、第１のポートと第３のポートとの間に設けられ、第２の周波数帯域における送信信号を通過させる第２の送信用バンドパスフィルタとを有し、第１のポートは前記スイッチ回路に接続され、
   前記受信系ダイプレクサは、第１ないし第３のポートと、第１のポートと第２のポートとの間に設けられ、第１の周波数帯域における受信信号を通過させる第１の受信用バンドパスフィルタと、第１のポートと第３のポートとの間に設けられ、第２の周波数帯域における受信信号を通過させる第２の受信用バンドパスフィルタとを有し、第１のポートは前記スイッチ回路に接続されることを特徴とする請求項４記載の高周波モジュール。
6. 前記各バンドパスフィルタは、共振回路を用いて構成されていることを特徴とする請求項５記載の高周波モジュール。
7. 前記各共振回路は、前記導体層を用いて構成された分布定数線路を含むことを特徴とする請求項６記載の高周波モジュール。
8. 前記各共振回路は、前記導体層を用いて構成されインダクタンスを有する伝送線路を含み、
   前記第１の送信用バンドパスフィルタにおける共振回路に含まれる前記伝送線路の長手方向と前記第２の送信用バンドパスフィルタにおける共振回路に含まれる前記伝送線路の長手方向は直交し、
   前記第１の受信用バンドパスフィルタにおける共振回路に含まれる前記伝送線路の長手方向と前記第２の受信用バンドパスフィルタにおける共振回路に含まれる前記伝送線路の長手方向は直交していることを特徴とする請求項６または７記載の高周波モジュール。
9. 前記積層基板は、低温同時焼成セラミック多層基板であり、
   前記積層基板には、前記送信系ダイプレクサおよび受信系ダイプレクサを構成する複数のインダクタンス素子およびキャパシタンス素子が内蔵され、
   高周波モジュールは、更に、前記スイッチ回路を備え、前記スイッチ回路は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されて、前記積層基板に搭載され、
   高周波モジュールは、更に、前記スイッチ回路をアンテナに接続するためのアンテナ端子と、前記送信系ダイプレクサを外部回路に接続するための２つの送信信号端子と、前記受信系ダイプレクサを外部回路に接続するための２つの受信信号端子と、グランドに接続されるグランド端子とを備え、前記各端子は、前記積層基板の外周面に形成されていることを特徴とする請求項４ないし８のいずれかに記載の高周波モジュール。

Images