JP4167732B2 - マンチェスター符号化復号化装置 - Google Patents
マンチェスター符号化復号化装置 Download PDFInfo
- Publication number
- JP4167732B2 JP4167732B2 JP16346496A JP16346496A JP4167732B2 JP 4167732 B2 JP4167732 B2 JP 4167732B2 JP 16346496 A JP16346496 A JP 16346496A JP 16346496 A JP16346496 A JP 16346496A JP 4167732 B2 JP4167732 B2 JP 4167732B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- decoding
- encoding
- manchester
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000005070 sampling Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 230000000630 rising effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マンチェスター符号化復号化装置に関するものである。
【０００２】
【従来の技術】
本発明の分野は、全ての種類の非接触カードの分野である。すなわち、遠隔駆動又は電池駆動の、近接カード、中長距離カード、単周波数カード、多周波遠隔駆動カードである。本発明の分野もまた電子ラベルの分野である。交換プロトコルは、伝送情報の符号化とともに非接触カードとその読取器との間の伝送に使用されている。符号化の本質的な目的は、一連の“０”ビットの伝送を回避することにある。この場合、マンチェスター符号が最も使用される符号である。
【０００３】
【発明が解決しようとする課題】
しかしこの符号は、カード側であろうが読取器側であろうがデータの復号化に関して特別の実際的な困難性を導入する。もしマンチェスター符号化の形成がありふれたものであるならば、それは“排他的ＯＲ”タイプの操作によって容易に実行されることができる。復号化操作は、非常に複雑で、復号化チェーンに遅延線の導入を必要とする。両方の伝送方向でカード側及び読取器側の伝送クロックの同期化に特別の注意をしなければならない。
本発明の目的は、マンチェスター様式の符号化／復号化を実行する装置を提案することにあり、大きな特徴は復号化部分にあり、この装置は、伝送クロックの生成及びその同期化の両方を確実にし、伝送クロックはアナログヘッドで再生されたＨＦ周波数から生成されている。
【０００４】
【課題を解決するための手段】
本発明のマンチェスター符号化復号化装置は、下記のモジュールを含んでいる。
‐同期信号生成モジュール： このモジュールは主に重要である。このモジュールは、クロック、特に復号器がＴ0 として知られている基準時間に対してそれ自体を整列させることを可能にするクロックに対して開始信号を生じさせる。
‐クロックの同期・生成のためのモジュール： このモジュールは、伝送／符号化クロック及び復号化クロック並びに低周波クロックを生成する。これらのクロックは符号化復号化装置の内部で使用される。これらのクロックはまた、他の回路と符号化復号化装置とを同期化するために外部への出力を有する(受信、伝送等)。
‐復号化モジュール： マンチェスター復号化は、正確な復号化クロックを生成している前述のモジュールによって実行される。このクロックのエッジは、常に受信ビット上で同一の場所に位置決めされている。この結果、復号化クロックによって駆動されるフリップフロップに減少される非常に簡単な復号器になる。要するに、復号化は、クロックの前縁で(間接符号のための後縁で)実行される受信フェーズ中、復号化されるべきマンチェスター符号化データの入力信号の簡単なサンプリングである。
‐符号化モジュール： このモジュールは、伝送フェーズ中にマンチェスター符号に符号化されるべきであるデータの入力信号と伝送クロックとの間の“排他的OR”機能を実行する。
【０００５】
復号化されるべきデータだけで復号化には十分であることを特徴とし、符号化クロックに関するいかなる情報も復号化には必要でない。
本発明の符号化復号化装置は、所定の伝送周波数、例えば、９６００ボーで２つのクロック、すなわち１つの符号化クロックと１つの復号化クロックによって作動する。
第１の符号化クロック(伝送中)は、分周器を使用してＨＦ(高周波)信号から生成される。このクロックは、受信中符号化信号上で再同期化される。整相は、第２のクロックの形成のための時間ゼロ(Ｔ0) とみなされる受信信号の第１の後縁で実行される。
第２の復号化クロックはまた、符号化クロックを生成する同一分周器を使用してHF信号から生成され、このクロックは符号化クロックに対して、例えば1/4ビットの特定された遅延を有している。復号化は、復号化クロックの前縁で入力ラインをサンプリングすることによって生じる。間接マンチェスター符号の場合、遅延は３Ｔ／４であることが有り得る。
【０００６】
本発明の符号化復号化装置は、ＡＳＩＣ(“特定用途向けIC”)に統合されるマクロセルの形式で作成されている。本発明の目的であるモジュールとは別に、ＡＳＩＣは、アナログヘッドと、例えば、ＥＥＰＲＯＭ(“電気的消去プログラマブルＲＯＭ)型式のメモリと、伝送／受信プロトコル及びメモリでの読み出し／書き込みを管理する論理部とを統合する。このＡＳＩＣは２つのアプリケーション、すなわち電子ラベル及び非接触カードで使用されている。
本発明のモジュールはまた、プログラマブル回路（ＦＰＧＡ：“フィールドプログラマブルゲートアレイ”又はプログラマブル構成要素）の形式で作成されている。この形式では、それは読取器側で使用されることができる。
確かに、本発明の符号化復号化装置は、データの２つのフェーズ符号化を使用するいかなる非接触システムに対しても関わりがある。その顕著な点は、下記である。
‐それは完全にディジタルである。その形成は非常に簡単である。伝送クロックの生成及び復号化は同一の資源を使用する。この結果、低電力消費を有する非常にコンパクトなモジュールを生じる。
‐非接触カード（又は電子ラベル）は常に読取器と同期化される。原理は復号化システムと同一である。
‐使用することが簡単である。システムの両側(読取器及びカード)のためのマイクロプロセッサ及びケーブル接続されたロジックによって同様に広範囲に使用されることができる。
【０００７】
【発明の実施の形態】
図１は、本発明の符号化復号化装置の概略図を示す。図１は、８つの入出力を有する装置１０を有する。すなわち、
‐読取器によって伝送される無線周波数信号の周波数すなわちＲＦでのクロックＣＬＫ。この信号は、アナログインタフェースによるＲＦ信号の回復／再生の結果である。クロックＣＬＫの周波数は例として示される場合では４．９ＭＨｚである。この周波数は非常により高いが、より低いこともまたあり得る。周波数制限は本発明の符号化復号化装置の形成のせいではない。このクロックＣＬＫは、本発明の符号化復号化装置で使用される全ての他のクロックを生成するために使用される。すなわち、
‐受信フェーズ中及び復号化されることを予定されているマンチェスター符号化データの入力ＳＩ。
- 伝送フェーズ中にマンチェスター符号に符号化されることを予定されているデータの入力ＳＯ ＮＲＺ
【０００８】
‐入力ＳＩで受信され、本発明の符号化復号化装置によって復号化されたデータの出力ＳＩ ＮＲＺ。
‐入力ＳＯ ＮＲＺで受信されたデータ及び本発明の符号化復号化装置によってマンチェスター符号化されたデータの出力ＳＯ。
‐クロックＣＬＫから生成され、論理の残りを作動するために使用されるクロックＨ ＳＹＳＴＥＭ。このクロックの周波数は、クロックＣＬＫの周波数に対して低い。このクロックＣＬＫの周波数は、回路(その電力消費が周波数とともに増加するＣＭＯＳ技術で製造された回路)のエネルギーバランスを改善する。考察の場合では周波数は１５０ＫＨｚである。
‐クロックＨ ＳＹＳＴＥＭから生成された伝送クロックＨ ＴＲＡＮＳ。それは、伝送速度(考察された場合では９６００ボー)並びにマンチェスター符号化をクロックするために使用される。
‐クロックＨ ＳＹＳＴＥＭから生成されたマンチェスター復号化クロックＨ ＤＥＣＯＲＤＩＮＧ(考察される場合では９６００Ｈｚ)。
【０００９】
本発明の符号化復号化装置の伝送速度は９６００ボーに制限されない。符号化復号化装置は、最も使用される伝送速度(９６００、１９２００又はいかなる他の速度も)の範囲によって使用されることができる。
図１で示されるように、本発明のマンチェスター符号化復号化装置は、下記のモジュールを含んでいる。
・同期信号生成モジュール１１：このモジュールは、最も重要性を有する。それは、クロック、特に、復号器がＴ0として既知の基準時間に対してそれ自体を整列させる復号化クロックＨ ＤＥＣＯＲＤＩＮＧのための開始信号を与える。
同期信号(ＲＡＺ Ｈ ９６００)を生成するために、このユニットはラインＳＩを連続的に監視する。それは“１”から“０”への遷移を検出する瞬間から、それはタイマをトリガし、例えば、１ｍｓの間、スタンバイにそれ自体をリセットする。１ｍｓ後に到達する“１”から“０”への第１の遷移は、基準時間Ｔ0に対してそれを与える。
この１ｍｓの待機時間は、寄生遷移で同期化することを回避することを可能にする。：この時間遅延は調整可能であり、安定信号を確定する面からの復調システム性能に応じて、それはより大きくも、又はより小さくもあり得る。
【００１０】
・クロックの同期化及び生成のためのモジュール１２：このモジュールは、伝送／符号化クロック及び復号化クロック並びに低周波クロックを生成する。これらのクロックは、符号化復号化装置の内部で使用される。これらのクロックはまた、符号化復号化装置とともに作動する他の回路を同期化するために外部への出力（受信、伝送等）を有する。すなわち、
【００１１】
‐簡単なカウンタ割算器(この場合では３２による割算)によってクロクＣＬＫから得られたクロックＨ ＳＹＳＴＥＭ：それは信号ＲＥＳＥＴによる初期設定直後に開始する固定クロックである。
‐伝送クロックＨ ＴＲＡＮＳ：それは、伝送速度を固定し、マンチェスター符号化で使用される。それは、第１のモジュール１１によって生成された同期信号によってゼロにリセットされるカウンタ割算器(１６で割算)によってクロックＨ ＳＹＳＴＥＭから生成される(ＲＡＺ Ｈ９６００=“１”は、カウンタを強いて０にする。ＲＡＺ Ｈ９６００が“０”になるや否やカウンタは解放される）。次に、クロックＨ ＴＲＡＮＳは、開始時間Ｔ0から作動し、信号ＲＡＺ Ｈ９６００の各パルスで再同期化される。
‐復号化クロックＨ ＤＥＣＯＲＤＩＮＧ：それはマンチェスター復号化のためだけに使用される。それは、Ｈ ＴＲＡＮＳと同様に及び同一カウンタとともに生成される。パルスＲＡＺ Ｈ９６００＝“１"であるとき、それはクロックH TRANSと同時に使用不可能にされるが、信号ＲＡＺ Ｈ９６００が“０"になるとき、Ｈ ＴＲＡＮＳに対してある遅延で開始する。この遅延は、直接マンチェスター符号の場合では１ビットの持続期間の１／４である。それは、間接マンチェスター符号の場合では１ビットの持続期間の３／４である(９６００ボーでの１ビットの持続期間は１０４μｓである)。２つの前(後)縁を分離する遅延は常に同一である。クロックＨ ＴＲＡＮＳの周波数シフトもまた同一比率でクロックＨ ＤＥＣＯＲＤＩＮＧ に影響を与える。
‐クロックＣＬＫは、読取器の中及びカードの中の両方で使用可能である。符号化復号化装置が両方の側で使用されるならば、信号ＣＬＫから同様に生成されている伝送クロックＨ ＴＲＡＮＳは２つの装置では同期している。符号化復号化装置がカード側で使用されるだけである場合、カードクロックＨ ＴＲＡＮＳは読取器クロックによって制御される。両方の場合、符号化復号化装置側の同期は常に保証される。
【００１２】
・復号化モジュール１３：マンチェスター復号化は、正確な復号化クロックＨ ＤＥＣＯＲＤＩＮＧを生成する前述のモジュールによって広大な範囲まで実行される。このクロックのエッジは常に受信ビットの同一桁に位置決めされる。この結果、復号化クロックによって駆動されるフリッププロップに減少される非常に簡単な復号器となる。実際は、復号化は、クロックの前縁で(間接コードのための後縁で)実行される受信フェーズ中、復号化される予定のマンチェスター符号化データの入力信号ＳＩの簡単なサンプリングである。
・符号化モジュール１４：このモジュールは、伝送フェーズ中、マンチェスター符号に符号化されるべきであるデータの入力信号ＳＯ ＮＲＺと伝送クロックＨ ＴＲＡＮＳとの間の“排他的ＯＲ”機能を実行する。
【００１３】
本発明の符号化復号化装置１０は、所定の伝送周波数、例えば、９６００ボーで２つのクロック、１つの符号化クロックと１つの復号化クロックとで作動する。
第１のクロックは、符号化のために使用される(伝送中)。それは、分周器を使用してＨＦ信号から生成される。このクロックは、受信中、符号化信号上に再同期化される。整相は、第２のクロックの形成のための時間ゼロ(Ｔ0)とみなされる受信信号の第１の後縁で実行される。
復号化クロックもまた、符号化クロックを生成する同一の分周器を使用してＨＦ信号から生成され、このクロックは、例えば、符号化クロックに対して１／４ビットの特定遅延を有する。このクロックの整相は、時間Ｔ0＋Ｔ／４で実行される。復号化は、図２に示されるような復号化クロックの前縁上で入力ラインをサンプリングすることによって生じる。
【００１４】
本発明の符号化復号化装置の作成は非常に簡単である。そのことは、その独創性及びその重要性を符号化復号化装置に与えている。
本発明の符号化復号化装置は、ハードウェア記述言語ＶＨＤＬ（ＶＥＲＹ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ“超高速集積回路ハードウェア記述言語”）で作成されている。その働きはシミュレートされ、その動作は確認されている。ハードウェアレベルでの実現は“標準セル”のライブラリ内の合成によって実行されている。図１のモジュールへの分割は、ＶＨＤＬで記述された操作上の分割に正確に相当する。ＶＨＤＬ言語での記述は下記の付表に示されている。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
本発明の符号化復号化装置は、ＡＳＩＣに統合されるマクロセルの形式で作成されている。本発明の目的であるモジュールとは別に、ＡＳＩＣは、アナログヘッドと、例えば、ＥＥＰＲＯＭＰ型式のメモリと、伝送／受信プロトコル及びメモリでの読み出し／書き込みを管理する論理部とを統合する。このＡＳＩＣは２つのアプリケーション、すなわち電子ラベル及び非接触カードで使用されている。
本発明のモジュールはまた、プログラマブル回路(ＦＰＧＡ)の形式で作成されている。この形式では、それは読取器側で使用されることができる。
作成された本発明の符号化復号化装置を作成する例では下記のパラメータを有する。
‐１．８７ＭＨｚでのＨＦクロック。
‐９６００Ｈｚでの伝送クロック。
‐直接マンチェスター符号：“１”ビットは、２ビット“１０”で符号化される。“０"ビットは２ビット“０１"で符号化される。符号化マンチェスタービットの持続時間は、非符号化ビットの持続時間の半分に等しい。したがって、伝送の実際の速度は１９２００ボーである（他方では、間接マンチェスターは“１"ビットを“０１"として符号化し、“０"を“１０"として符号化する）。
【図面の簡単な説明】
【図１】本発明の符号化復号化装置を示す。
【図２】符号化クロック及び復号化クロックのタイミング図を示す。
【符号の説明】
１１ 同期信号生成モジュール
１２ クロックの同期及び生成のためのモジュール
１３ 復号化モジュール
１４ 符号化モジュール
【発明の属する技術分野】
本発明は、マンチェスター符号化復号化装置に関するものである。
【０００２】
【従来の技術】
本発明の分野は、全ての種類の非接触カードの分野である。すなわち、遠隔駆動又は電池駆動の、近接カード、中長距離カード、単周波数カード、多周波遠隔駆動カードである。本発明の分野もまた電子ラベルの分野である。交換プロトコルは、伝送情報の符号化とともに非接触カードとその読取器との間の伝送に使用されている。符号化の本質的な目的は、一連の“０”ビットの伝送を回避することにある。この場合、マンチェスター符号が最も使用される符号である。
【０００３】
【発明が解決しようとする課題】
しかしこの符号は、カード側であろうが読取器側であろうがデータの復号化に関して特別の実際的な困難性を導入する。もしマンチェスター符号化の形成がありふれたものであるならば、それは“排他的ＯＲ”タイプの操作によって容易に実行されることができる。復号化操作は、非常に複雑で、復号化チェーンに遅延線の導入を必要とする。両方の伝送方向でカード側及び読取器側の伝送クロックの同期化に特別の注意をしなければならない。
本発明の目的は、マンチェスター様式の符号化／復号化を実行する装置を提案することにあり、大きな特徴は復号化部分にあり、この装置は、伝送クロックの生成及びその同期化の両方を確実にし、伝送クロックはアナログヘッドで再生されたＨＦ周波数から生成されている。
【０００４】
【課題を解決するための手段】
本発明のマンチェスター符号化復号化装置は、下記のモジュールを含んでいる。
‐同期信号生成モジュール： このモジュールは主に重要である。このモジュールは、クロック、特に復号器がＴ0 として知られている基準時間に対してそれ自体を整列させることを可能にするクロックに対して開始信号を生じさせる。
‐クロックの同期・生成のためのモジュール： このモジュールは、伝送／符号化クロック及び復号化クロック並びに低周波クロックを生成する。これらのクロックは符号化復号化装置の内部で使用される。これらのクロックはまた、他の回路と符号化復号化装置とを同期化するために外部への出力を有する(受信、伝送等)。
‐復号化モジュール： マンチェスター復号化は、正確な復号化クロックを生成している前述のモジュールによって実行される。このクロックのエッジは、常に受信ビット上で同一の場所に位置決めされている。この結果、復号化クロックによって駆動されるフリップフロップに減少される非常に簡単な復号器になる。要するに、復号化は、クロックの前縁で(間接符号のための後縁で)実行される受信フェーズ中、復号化されるべきマンチェスター符号化データの入力信号の簡単なサンプリングである。
‐符号化モジュール： このモジュールは、伝送フェーズ中にマンチェスター符号に符号化されるべきであるデータの入力信号と伝送クロックとの間の“排他的OR”機能を実行する。
【０００５】
復号化されるべきデータだけで復号化には十分であることを特徴とし、符号化クロックに関するいかなる情報も復号化には必要でない。
本発明の符号化復号化装置は、所定の伝送周波数、例えば、９６００ボーで２つのクロック、すなわち１つの符号化クロックと１つの復号化クロックによって作動する。
第１の符号化クロック(伝送中)は、分周器を使用してＨＦ(高周波)信号から生成される。このクロックは、受信中符号化信号上で再同期化される。整相は、第２のクロックの形成のための時間ゼロ(Ｔ0) とみなされる受信信号の第１の後縁で実行される。
第２の復号化クロックはまた、符号化クロックを生成する同一分周器を使用してHF信号から生成され、このクロックは符号化クロックに対して、例えば1/4ビットの特定された遅延を有している。復号化は、復号化クロックの前縁で入力ラインをサンプリングすることによって生じる。間接マンチェスター符号の場合、遅延は３Ｔ／４であることが有り得る。
【０００６】
本発明の符号化復号化装置は、ＡＳＩＣ(“特定用途向けIC”)に統合されるマクロセルの形式で作成されている。本発明の目的であるモジュールとは別に、ＡＳＩＣは、アナログヘッドと、例えば、ＥＥＰＲＯＭ(“電気的消去プログラマブルＲＯＭ)型式のメモリと、伝送／受信プロトコル及びメモリでの読み出し／書き込みを管理する論理部とを統合する。このＡＳＩＣは２つのアプリケーション、すなわち電子ラベル及び非接触カードで使用されている。
本発明のモジュールはまた、プログラマブル回路（ＦＰＧＡ：“フィールドプログラマブルゲートアレイ”又はプログラマブル構成要素）の形式で作成されている。この形式では、それは読取器側で使用されることができる。
確かに、本発明の符号化復号化装置は、データの２つのフェーズ符号化を使用するいかなる非接触システムに対しても関わりがある。その顕著な点は、下記である。
‐それは完全にディジタルである。その形成は非常に簡単である。伝送クロックの生成及び復号化は同一の資源を使用する。この結果、低電力消費を有する非常にコンパクトなモジュールを生じる。
‐非接触カード（又は電子ラベル）は常に読取器と同期化される。原理は復号化システムと同一である。
‐使用することが簡単である。システムの両側(読取器及びカード)のためのマイクロプロセッサ及びケーブル接続されたロジックによって同様に広範囲に使用されることができる。
【０００７】
【発明の実施の形態】
図１は、本発明の符号化復号化装置の概略図を示す。図１は、８つの入出力を有する装置１０を有する。すなわち、
‐読取器によって伝送される無線周波数信号の周波数すなわちＲＦでのクロックＣＬＫ。この信号は、アナログインタフェースによるＲＦ信号の回復／再生の結果である。クロックＣＬＫの周波数は例として示される場合では４．９ＭＨｚである。この周波数は非常により高いが、より低いこともまたあり得る。周波数制限は本発明の符号化復号化装置の形成のせいではない。このクロックＣＬＫは、本発明の符号化復号化装置で使用される全ての他のクロックを生成するために使用される。すなわち、
‐受信フェーズ中及び復号化されることを予定されているマンチェスター符号化データの入力ＳＩ。
- 伝送フェーズ中にマンチェスター符号に符号化されることを予定されているデータの入力ＳＯ ＮＲＺ
【０００８】
‐入力ＳＩで受信され、本発明の符号化復号化装置によって復号化されたデータの出力ＳＩ ＮＲＺ。
‐入力ＳＯ ＮＲＺで受信されたデータ及び本発明の符号化復号化装置によってマンチェスター符号化されたデータの出力ＳＯ。
‐クロックＣＬＫから生成され、論理の残りを作動するために使用されるクロックＨ ＳＹＳＴＥＭ。このクロックの周波数は、クロックＣＬＫの周波数に対して低い。このクロックＣＬＫの周波数は、回路(その電力消費が周波数とともに増加するＣＭＯＳ技術で製造された回路)のエネルギーバランスを改善する。考察の場合では周波数は１５０ＫＨｚである。
‐クロックＨ ＳＹＳＴＥＭから生成された伝送クロックＨ ＴＲＡＮＳ。それは、伝送速度(考察された場合では９６００ボー)並びにマンチェスター符号化をクロックするために使用される。
‐クロックＨ ＳＹＳＴＥＭから生成されたマンチェスター復号化クロックＨ ＤＥＣＯＲＤＩＮＧ(考察される場合では９６００Ｈｚ)。
【０００９】
本発明の符号化復号化装置の伝送速度は９６００ボーに制限されない。符号化復号化装置は、最も使用される伝送速度(９６００、１９２００又はいかなる他の速度も)の範囲によって使用されることができる。
図１で示されるように、本発明のマンチェスター符号化復号化装置は、下記のモジュールを含んでいる。
・同期信号生成モジュール１１：このモジュールは、最も重要性を有する。それは、クロック、特に、復号器がＴ0として既知の基準時間に対してそれ自体を整列させる復号化クロックＨ ＤＥＣＯＲＤＩＮＧのための開始信号を与える。
同期信号(ＲＡＺ Ｈ ９６００)を生成するために、このユニットはラインＳＩを連続的に監視する。それは“１”から“０”への遷移を検出する瞬間から、それはタイマをトリガし、例えば、１ｍｓの間、スタンバイにそれ自体をリセットする。１ｍｓ後に到達する“１”から“０”への第１の遷移は、基準時間Ｔ0に対してそれを与える。
この１ｍｓの待機時間は、寄生遷移で同期化することを回避することを可能にする。：この時間遅延は調整可能であり、安定信号を確定する面からの復調システム性能に応じて、それはより大きくも、又はより小さくもあり得る。
【００１０】
・クロックの同期化及び生成のためのモジュール１２：このモジュールは、伝送／符号化クロック及び復号化クロック並びに低周波クロックを生成する。これらのクロックは、符号化復号化装置の内部で使用される。これらのクロックはまた、符号化復号化装置とともに作動する他の回路を同期化するために外部への出力（受信、伝送等）を有する。すなわち、
【００１１】
‐簡単なカウンタ割算器(この場合では３２による割算)によってクロクＣＬＫから得られたクロックＨ ＳＹＳＴＥＭ：それは信号ＲＥＳＥＴによる初期設定直後に開始する固定クロックである。
‐伝送クロックＨ ＴＲＡＮＳ：それは、伝送速度を固定し、マンチェスター符号化で使用される。それは、第１のモジュール１１によって生成された同期信号によってゼロにリセットされるカウンタ割算器(１６で割算)によってクロックＨ ＳＹＳＴＥＭから生成される(ＲＡＺ Ｈ９６００=“１”は、カウンタを強いて０にする。ＲＡＺ Ｈ９６００が“０”になるや否やカウンタは解放される）。次に、クロックＨ ＴＲＡＮＳは、開始時間Ｔ0から作動し、信号ＲＡＺ Ｈ９６００の各パルスで再同期化される。
‐復号化クロックＨ ＤＥＣＯＲＤＩＮＧ：それはマンチェスター復号化のためだけに使用される。それは、Ｈ ＴＲＡＮＳと同様に及び同一カウンタとともに生成される。パルスＲＡＺ Ｈ９６００＝“１"であるとき、それはクロックH TRANSと同時に使用不可能にされるが、信号ＲＡＺ Ｈ９６００が“０"になるとき、Ｈ ＴＲＡＮＳに対してある遅延で開始する。この遅延は、直接マンチェスター符号の場合では１ビットの持続期間の１／４である。それは、間接マンチェスター符号の場合では１ビットの持続期間の３／４である(９６００ボーでの１ビットの持続期間は１０４μｓである)。２つの前(後)縁を分離する遅延は常に同一である。クロックＨ ＴＲＡＮＳの周波数シフトもまた同一比率でクロックＨ ＤＥＣＯＲＤＩＮＧ に影響を与える。
‐クロックＣＬＫは、読取器の中及びカードの中の両方で使用可能である。符号化復号化装置が両方の側で使用されるならば、信号ＣＬＫから同様に生成されている伝送クロックＨ ＴＲＡＮＳは２つの装置では同期している。符号化復号化装置がカード側で使用されるだけである場合、カードクロックＨ ＴＲＡＮＳは読取器クロックによって制御される。両方の場合、符号化復号化装置側の同期は常に保証される。
【００１２】
・復号化モジュール１３：マンチェスター復号化は、正確な復号化クロックＨ ＤＥＣＯＲＤＩＮＧを生成する前述のモジュールによって広大な範囲まで実行される。このクロックのエッジは常に受信ビットの同一桁に位置決めされる。この結果、復号化クロックによって駆動されるフリッププロップに減少される非常に簡単な復号器となる。実際は、復号化は、クロックの前縁で(間接コードのための後縁で)実行される受信フェーズ中、復号化される予定のマンチェスター符号化データの入力信号ＳＩの簡単なサンプリングである。
・符号化モジュール１４：このモジュールは、伝送フェーズ中、マンチェスター符号に符号化されるべきであるデータの入力信号ＳＯ ＮＲＺと伝送クロックＨ ＴＲＡＮＳとの間の“排他的ＯＲ”機能を実行する。
【００１３】
本発明の符号化復号化装置１０は、所定の伝送周波数、例えば、９６００ボーで２つのクロック、１つの符号化クロックと１つの復号化クロックとで作動する。
第１のクロックは、符号化のために使用される(伝送中)。それは、分周器を使用してＨＦ信号から生成される。このクロックは、受信中、符号化信号上に再同期化される。整相は、第２のクロックの形成のための時間ゼロ(Ｔ0)とみなされる受信信号の第１の後縁で実行される。
復号化クロックもまた、符号化クロックを生成する同一の分周器を使用してＨＦ信号から生成され、このクロックは、例えば、符号化クロックに対して１／４ビットの特定遅延を有する。このクロックの整相は、時間Ｔ0＋Ｔ／４で実行される。復号化は、図２に示されるような復号化クロックの前縁上で入力ラインをサンプリングすることによって生じる。
【００１４】
本発明の符号化復号化装置の作成は非常に簡単である。そのことは、その独創性及びその重要性を符号化復号化装置に与えている。
本発明の符号化復号化装置は、ハードウェア記述言語ＶＨＤＬ（ＶＥＲＹ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ“超高速集積回路ハードウェア記述言語”）で作成されている。その働きはシミュレートされ、その動作は確認されている。ハードウェアレベルでの実現は“標準セル”のライブラリ内の合成によって実行されている。図１のモジュールへの分割は、ＶＨＤＬで記述された操作上の分割に正確に相当する。ＶＨＤＬ言語での記述は下記の付表に示されている。
【００１５】
本発明の符号化復号化装置は、ＡＳＩＣに統合されるマクロセルの形式で作成されている。本発明の目的であるモジュールとは別に、ＡＳＩＣは、アナログヘッドと、例えば、ＥＥＰＲＯＭＰ型式のメモリと、伝送／受信プロトコル及びメモリでの読み出し／書き込みを管理する論理部とを統合する。このＡＳＩＣは２つのアプリケーション、すなわち電子ラベル及び非接触カードで使用されている。
本発明のモジュールはまた、プログラマブル回路(ＦＰＧＡ)の形式で作成されている。この形式では、それは読取器側で使用されることができる。
作成された本発明の符号化復号化装置を作成する例では下記のパラメータを有する。
‐１．８７ＭＨｚでのＨＦクロック。
‐９６００Ｈｚでの伝送クロック。
‐直接マンチェスター符号：“１”ビットは、２ビット“１０”で符号化される。“０"ビットは２ビット“０１"で符号化される。符号化マンチェスタービットの持続時間は、非符号化ビットの持続時間の半分に等しい。したがって、伝送の実際の速度は１９２００ボーである（他方では、間接マンチェスターは“１"ビットを“０１"として符号化し、“０"を“１０"として符号化する）。
【図面の簡単な説明】
【図１】本発明の符号化復号化装置を示す。
【図２】符号化クロック及び復号化クロックのタイミング図を示す。
【符号の説明】
１１ 同期信号生成モジュール
１２ クロックの同期及び生成のためのモジュール
１３ 復号化モジュール
１４ 符号化モジュール
Claims (13)
- 受信されたマンチェスター符号化入力信号のタイミングを変更することなく動作するマンチェスター符号化復号化装置において、
前記符号化復号化装置は、
前記符号化入力信号によって動作し、かつ、符号化復号化装置のクロックに対する開始信号を提供する同期信号生成モジュールと、
伝送／符号化クロックと復号化クロックと低周波クロックとを生成するクロックの同期化および生成のためのモジュールと
を含み、
前記復号化クロックは、受信された符号化入力信号と同期化され、
前記符号化復号化装置は、
復号化クロックによって駆動されるフリップフロップを含む復号化モジュール
を含み、
復号化は、受信フェイズの間における、復号化されるべきマンチェスター符号化データの入力信号の簡単なサンプリングであり、
前記符号化復号化装置は、
マンチェスター符号内に符号化されるべきＮＲＺ入力信号と伝送／符号化クロックとの間における“排他的ＯＲ”機能を実行する符号化モジュール
を含み、
同期信号生成モジュールは、マンチェスター符号化入力信号の第１の後縁の遷移に応答し、かつ、寄生パルスによるクロックの開始を回避するためにタイマを具備し、
前記低周波クロックは、読取器によって伝送される無線周波数信号の周波数でのクロックから得られ、
前記伝送／符号化クロックは、伝送速度を固定し、かつ、マンチェスター符号化で使用される
ことを特徴とするマンチェスター符号化復号化装置。 - 伝送／符号化クロックおよび復号化クロックを所定の伝送周波数で作動させる
ことを特徴とする請求項１に記載のマンチェスター符号化復号化装置。 - 符号化クロックは、周波数分周器を使用して、高周波クロック信号から生成され、
符号化クロックは、受信の間、符号化信号に再同期化され、
符号化クロックの位相調整が、受信信号の第１の後縁において実行され、
前記第１の後縁は、符号化クロックの生成のための時間ゼロとして取得され、
復号化クロックは、符号化クロックを生成する同じ周波数分周器を使用して、高周波信号から生成され、
復号化クロックは、特定の遅延を有し、
復号化は、復号化クロックの前縁において入力信号をサンプリングすることによって生じる
ことを特徴とする請求項２に記載のマンチェスター符号化復号化装置。 - 前記伝送／符号化クロックおよび前記復号化クロックが9600ボーで作動することを特徴とする請求項２に記載のマンチェスター符号化復号化装置。
- アナログヘッドと、メモリと、伝送／受信プロトコル及びメモリでの読取／書込を管理する論理部とを統合するASICにまた統合されるマクロセルの形式で作成されていることを特徴とする請求項１に記載のマンチェスター符号化復号化装置。
- プログラマブル回路の形式で作成されていることを特徴とする請求項１に記載のマンチェスター符号化復号化装置。
- 非接触カードの分野で使用されていることを特徴とする請求項１に記載のマンチェスター符号化復号化装置。
- 電子ラベルの分野で使用されていることを特徴とする請求項１に記載のマンチェスター符号化復号化装置。
- 同期信号生成器は、マンチェスター符号化信号の第１の後縁の遷移に応答し、かつ、寄生パルスにおける開始クロックを回避するためにタイマを具備し、
同期信号は、タイマによって定義される時間の後に生じる第１の後縁の遷移において生成される
ことを特徴とする請求項１に記載のマンチェスター符号化復号化装置。 - 同一周波数を伴う２つのクロックが、周波数分周器を使用して、ＣＬＫ信号から生成され、
第１のクロックは、符号化処理によって使用されている同期信号によって、受信されたマンチェスター符号化信号と再同期化され、
第２のクロックは、復号化処理において使用されている第１のクロックに対して特定の遅延を有し、
復号化は、復号化クロックの立ち上がりエッジにおいてマンチェスター符号化信号をサンプリングすることによって発生する
ことを特徴とする請求項９に記載のマンチェスター符号化復号化装置。 - アナログフロントエンドと、メモリと、伝送／受信プロトコル及びメモリでの読取／書込動作を管理する論理部とを統合するASICに統合されるマクロセルの形式で作成されている
ことを特徴とする請求項１０に記載のマンチェスター符号化復号化装置。 - ＶＨＤＬ高レベル記述言語を用いて設計され、かつ、標準セルライブラリにおいて合成されている
ことを特徴とする請求項１１に記載のマンチェスター符号化復号化装置。 - 非接触カードおよび電子ラベルの分野で使用されていることを特徴とする請求項１２に記載のマンチェスター符号化復号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9507491A FR2735928B1 (fr) | 1995-06-22 | 1995-06-22 | Codeur/decodeur manchester |
| FR9507491 | 1995-06-22 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006102014A Division JP3987556B2 (ja) | 1995-06-22 | 2006-04-03 | 符号化装置、復号化装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918344A JPH0918344A (ja) | 1997-01-17 |
| JP4167732B2 true JP4167732B2 (ja) | 2008-10-22 |
Family
ID=9480276
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16346496A Expired - Fee Related JP4167732B2 (ja) | 1995-06-22 | 1996-06-24 | マンチェスター符号化復号化装置 |
| JP2006102014A Expired - Lifetime JP3987556B2 (ja) | 1995-06-22 | 2006-04-03 | 符号化装置、復号化装置および方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006102014A Expired - Lifetime JP3987556B2 (ja) | 1995-06-22 | 2006-04-03 | 符号化装置、復号化装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5687193A (ja) |
| EP (1) | EP0750398B1 (ja) |
| JP (2) | JP4167732B2 (ja) |
| DE (1) | DE69618391T2 (ja) |
| FR (1) | FR2735928B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470405B2 (en) * | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
| EP0930713B1 (en) * | 1997-12-04 | 2003-09-03 | STMicroelectronics S.r.l. | Decoding of a biphase modulated bitstream and relative selfsynchronizing frequency divider with noninteger ratio |
| US7840887B2 (en) | 2006-08-25 | 2010-11-23 | Freescale Semiconductor, Inc. | Data stream processing method and system |
| US8798175B2 (en) * | 2009-05-08 | 2014-08-05 | Intersil Americas LLC | Communicating with a self-clocking amplitude modulated signal |
| TWI514828B (zh) * | 2011-06-20 | 2015-12-21 | Intersil Americas LLC | 用於傳輸振幅調變信號的方法，傳輸器，菊鏈通信系統以及積體電路 |
| WO2013153922A1 (ja) * | 2012-04-09 | 2013-10-17 | 三菱電機株式会社 | 信号伝送装置 |
| CN103647558A (zh) * | 2013-12-03 | 2014-03-19 | 北京中电华大电子设计有限责任公司 | 一种曼彻斯特编码器电路 |
| CN106911334B (zh) * | 2017-02-28 | 2021-08-10 | 光和电科技(广东)有限公司 | 一种消防工业总线编码方法 |
| FR3087975B1 (fr) * | 2018-10-31 | 2021-12-03 | Thales Sa | Procede et systeme pour la transmission de donnees de maniere fiable |
| CN113014480A (zh) * | 2019-12-20 | 2021-06-22 | 中国科学院沈阳自动化研究所 | 一种基于fpga技术的工业边缘智能网关 |
| CN111769835B (zh) * | 2020-07-03 | 2024-11-26 | 北京电力自动化设备有限公司 | 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法 |
| CN114966553B (zh) * | 2022-05-20 | 2025-03-18 | 中国科学院空天信息创新研究院 | 一种超宽带伪随机编码雷达信号产生方法 |
| CN116486587B (zh) * | 2023-04-23 | 2024-06-25 | 东方电子股份有限公司 | 一种配电终端遥信处理系统及方法 |
| CN116506097B (zh) * | 2023-06-26 | 2023-09-19 | 深圳锐盟半导体有限公司 | 数据处理方法、电子设备及存储介质 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450572A (en) * | 1982-05-07 | 1984-05-22 | Digital Equipment Corporation | Interface for serial data communications link |
| JP2508502B2 (ja) * | 1984-11-07 | 1996-06-19 | ソニー株式会社 | 復調回路 |
| GB8506100D0 (en) * | 1985-03-08 | 1985-04-11 | Int Computers Ltd | Decoder |
| GB2191068A (en) * | 1986-05-28 | 1987-12-02 | Marconi Instruments Ltd | Electrical apparatus for extracting clock signals |
| JPS63139428A (ja) * | 1986-12-02 | 1988-06-11 | Fujitsu Ltd | マンチエスタ符号デコ−ダ回路 |
| US4918296A (en) * | 1987-03-06 | 1990-04-17 | Omron Tateisi Electronics Company | Article identifying system |
| FR2644952A1 (fr) * | 1989-03-21 | 1990-09-28 | Duranton Rene | Modulateur-demodulateur de phase utilisant des portes " ou exclusif " |
| JPH03267821A (ja) * | 1990-03-16 | 1991-11-28 | Fujitsu Ltd | マンチェスタ符号デコーダ回路 |
| US5127023A (en) * | 1990-07-18 | 1992-06-30 | The United States Of America As Represented By The Secretary Of The Navy | Retiming decoder/encoder |
| JP2971150B2 (ja) * | 1991-02-14 | 1999-11-02 | 株式会社東芝 | ビット同期方式 |
| DE4214966C2 (de) * | 1991-07-10 | 1998-04-09 | Man Technologie Gmbh | Verfahren und Bauteil zur Codeumsetzung von Daten |
| JP2906767B2 (ja) * | 1991-09-25 | 1999-06-21 | 日本電気株式会社 | 伝送路クロック抽出装置 |
| JPH05122203A (ja) * | 1991-10-23 | 1993-05-18 | Kokusai Electric Co Ltd | マンチエスタコード受信回路 |
| JP2974479B2 (ja) * | 1991-12-25 | 1999-11-10 | 積水化学工業株式会社 | スペクトル拡散通信における相関信号のピーク検出装置 |
| DE4319878A1 (de) * | 1992-06-17 | 1993-12-23 | Micron Technology Inc | Hochfrequenz-Identifikationseinrichtung (HFID) und Verfahren zu ihrer Herstellung |
| JP3186838B2 (ja) * | 1992-06-24 | 2001-07-11 | 三菱プレシジョン株式会社 | 近接信管装置 |
| JPH0621979A (ja) * | 1992-06-30 | 1994-01-28 | Matsushita Electric Works Ltd | 受信処理方式 |
| JPH0669932A (ja) * | 1992-08-19 | 1994-03-11 | Nec Corp | Ｌａｎ用リピータ装置のプリアンブル復元再生方式 |
| JPH0696300A (ja) * | 1992-09-14 | 1994-04-08 | Masuo Ikeuchi | 電磁誘導結合による非接触型ｉｃカードおよびリーダライタ |
| JP3095558B2 (ja) * | 1992-12-04 | 2000-10-03 | 株式会社リコー | 可変長符号化データの復号化回路装置及び復号化方法 |
-
1995
- 1995-06-22 FR FR9507491A patent/FR2735928B1/fr not_active Expired - Fee Related
-
1996
- 1996-06-17 US US08/665,799 patent/US5687193A/en not_active Expired - Fee Related
- 1996-06-20 EP EP96401349A patent/EP0750398B1/fr not_active Expired - Lifetime
- 1996-06-20 DE DE69618391T patent/DE69618391T2/de not_active Expired - Fee Related
- 1996-06-24 JP JP16346496A patent/JP4167732B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-03 JP JP2006102014A patent/JP3987556B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5687193A (en) | 1997-11-11 |
| JPH0918344A (ja) | 1997-01-17 |
| EP0750398A1 (fr) | 1996-12-27 |
| FR2735928B1 (fr) | 1997-07-18 |
| DE69618391T2 (de) | 2002-08-22 |
| EP0750398B1 (fr) | 2002-01-09 |
| FR2735928A1 (fr) | 1996-12-27 |
| JP2006203942A (ja) | 2006-08-03 |
| DE69618391D1 (de) | 2002-02-14 |
| JP3987556B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4167732B2 (ja) | マンチェスター符号化復号化装置 | |
| TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
| US20100142665A1 (en) | Methods of Processing A Wireless Communication Signal, Wireless Communication Synchronization Methods, and A Radio Frequency Ideentification Device Communication Method | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| CN103763090B (zh) | 一种数据传输装置及方法 | |
| US4661965A (en) | Timing recovery circuit for manchester coded data | |
| US4694196A (en) | Clock recovery circuit | |
| US4862482A (en) | Receiver for Manchester encoded data | |
| US4740998A (en) | Clock recovery circuit and method | |
| CN113850098B (zh) | 数据编码装置 | |
| EP0326614B1 (en) | Synchronous signal decoder | |
| JPS63146534A (ja) | 信号処理装置 | |
| WO1990007242A1 (en) | Apparatus and method for binary data transmission | |
| JPH02274139A (ja) | データ伝送システム | |
| JP3255861B2 (ja) | 符号化率可変誤り訂正送信装置 | |
| AU2001225168B2 (en) | Method and system for data and timing recovery in a bi-phase coded data signal | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JP2533102B2 (ja) | ロ−ドパルス生成回路 | |
| JP2008306317A (ja) | ビットクロック生成回路、ビットクロック位相補正方法および非接触ｉｃカード | |
| GB2359223A (en) | Clock recovery where the clock is synchronised to its own output transitions when there are no input data transitions | |
| JP3440666B2 (ja) | クロック抽出回路及び復号化回路 | |
| KR930007721B1 (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| CA2173773A1 (en) | Method and apparatus for regenerating the symbol clock of a cellular telephone following a sleep cycle | |
| SU1506575A1 (ru) | Устройство дл приема дискретной информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050708 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060414 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060502 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |