JPH0669932A - Lan用リピータ装置のプリアンブル復元再生方式 - Google Patents
Lan用リピータ装置のプリアンブル復元再生方式Info
- Publication number
- JPH0669932A JPH0669932A JP4219870A JP21987092A JPH0669932A JP H0669932 A JPH0669932 A JP H0669932A JP 4219870 A JP4219870 A JP 4219870A JP 21987092 A JP21987092 A JP 21987092A JP H0669932 A JPH0669932 A JP H0669932A
- Authority
- JP
- Japan
- Prior art keywords
- preamble
- pattern
- buffer memory
- repeater device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003139 buffering effect Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000000605 extraction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】リピータ装置で失われるプリアンブル数を見込
んでプリアンブル長をあらかじめ長く設定しておく必要
をなくし、しかもネットワーク構成の拡張や縮小に対し
ても特に設定変更を必要としない効率的なプリアンブル
長で通信を行うことのできるリピータ装置のプリアンブ
ル復元再生方式を提供することにある。 【構成】媒体1aからの受信データを一時的にバッファ
するバッファメモリ8aを有する。このバッファメモリ
8aはあらかじめプリアンブルをパタン発生部6aから
セレクタ7aを介して書き込んでおく。一方、フレーム
5aが受信されたフレームからプリアンブルパタンの境
界を検出すると、フレーム検出部5aは検出された境界
以降の受信データをバッファメモリ8a上のあらかじめ
書き込まれたプリアンブルパタンの直後に連続的に書き
込むための制御を行う選択信号を生成し、セレクタ7a
を制御する。これにより、媒体1bにはプリアンブルが
自動的に付加された復元フレームを出力することができ
る。
んでプリアンブル長をあらかじめ長く設定しておく必要
をなくし、しかもネットワーク構成の拡張や縮小に対し
ても特に設定変更を必要としない効率的なプリアンブル
長で通信を行うことのできるリピータ装置のプリアンブ
ル復元再生方式を提供することにある。 【構成】媒体1aからの受信データを一時的にバッファ
するバッファメモリ8aを有する。このバッファメモリ
8aはあらかじめプリアンブルをパタン発生部6aから
セレクタ7aを介して書き込んでおく。一方、フレーム
5aが受信されたフレームからプリアンブルパタンの境
界を検出すると、フレーム検出部5aは検出された境界
以降の受信データをバッファメモリ8a上のあらかじめ
書き込まれたプリアンブルパタンの直後に連続的に書き
込むための制御を行う選択信号を生成し、セレクタ7a
を制御する。これにより、媒体1bにはプリアンブルが
自動的に付加された復元フレームを出力することができ
る。
Description
【0001】
【産業上の利用分野】本発明はバス型ローカルエリアネ
ットワークのリピータ装置のプリアンブル復元再生方式
に関し、特にリタイミング機能を有するリピータ装置の
プリアンブル復元再生方式に関する。
ットワークのリピータ装置のプリアンブル復元再生方式
に関し、特にリタイミング機能を有するリピータ装置の
プリアンブル復元再生方式に関する。
【0002】
【従来の技術】従来、この種のバス型ローカルエリアネ
ットワーク(以下、LANと称す)は、リピータ装置が
リタイミング機能を有するときにリピータ装置のなかで
ビット損失を起こすことを見込み、リピータ装置段数分
だけプリアンブルの先頭が欠落しても十分残る長さのプ
リアンブル長を付加するのが一般的である。例えば、I
EEE802.3に規定されるようなCSMA/CD方
式、いわゆるEthernet系統のLANシステムで
は、衝突検出範囲の規定と関連してネットワークの構成
についてリピータ装置の段数や幹線の伝送路長などネッ
トワークの構成ルールが明確に規定されており、その制
限内で上述した設定が比較的容易に決定できる。
ットワーク(以下、LANと称す)は、リピータ装置が
リタイミング機能を有するときにリピータ装置のなかで
ビット損失を起こすことを見込み、リピータ装置段数分
だけプリアンブルの先頭が欠落しても十分残る長さのプ
リアンブル長を付加するのが一般的である。例えば、I
EEE802.3に規定されるようなCSMA/CD方
式、いわゆるEthernet系統のLANシステムで
は、衝突検出範囲の規定と関連してネットワークの構成
についてリピータ装置の段数や幹線の伝送路長などネッ
トワークの構成ルールが明確に規定されており、その制
限内で上述した設定が比較的容易に決定できる。
【0003】また、同じバス型LANでも、IEEE8
02.4に規定されているトークンパッシングバス方式
の場合、ネットワークの規模はトークンを巡回させるの
に要する時間とのトレードオフで決まり、伝送路長やリ
ピータの段数が増加してもネットワークを巡回するトー
クンの巡回周期が増加し且つ伝送遅延時間が増えるだけ
で、システムの論理的動作に矛盾を与えることはない。
つまり、運用においてはトークン巡回の目標時間やトー
クン制御のためのスロット時間を適応させれば良いが、
この方式でリピータ装置を使用する場合、リピータ装置
の段数制限等は、上述した理由で得策でない。従って、
全経路において各リピータ装置で失われるプリアンブル
長を計算し、その最大値を考慮して全端末の受信機で最
小限必要なプリアンブル長を確保できるように、送信側
でつけるプリアンブル長を調整している。
02.4に規定されているトークンパッシングバス方式
の場合、ネットワークの規模はトークンを巡回させるの
に要する時間とのトレードオフで決まり、伝送路長やリ
ピータの段数が増加してもネットワークを巡回するトー
クンの巡回周期が増加し且つ伝送遅延時間が増えるだけ
で、システムの論理的動作に矛盾を与えることはない。
つまり、運用においてはトークン巡回の目標時間やトー
クン制御のためのスロット時間を適応させれば良いが、
この方式でリピータ装置を使用する場合、リピータ装置
の段数制限等は、上述した理由で得策でない。従って、
全経路において各リピータ装置で失われるプリアンブル
長を計算し、その最大値を考慮して全端末の受信機で最
小限必要なプリアンブル長を確保できるように、送信側
でつけるプリアンブル長を調整している。
【0004】
【発明が解決しようとする課題】上述したトークンパッ
シングバス方式においてプリアンブル長を設定するため
には、使用される各リピータ装置の失うプリアンブル数
を把握する必要がある。これは、マルチベンダで運用す
る際には各ベンダ間で異なる可能性が高いことや、ネッ
トワークの構成上の全ての経路において最大のものを捜
すといった必要があることから、システム構築上は煩わ
しい作業といえる。
シングバス方式においてプリアンブル長を設定するため
には、使用される各リピータ装置の失うプリアンブル数
を把握する必要がある。これは、マルチベンダで運用す
る際には各ベンダ間で異なる可能性が高いことや、ネッ
トワークの構成上の全ての経路において最大のものを捜
すといった必要があることから、システム構築上は煩わ
しい作業といえる。
【0005】また、ネットワークはその性格上システム
の拡張の可能性が比較的多いと考えなければならず、拡
張時にネットワーク経路のリピータ装置段数が増えた場
合、全端末についてプリアンブル長の再設定を必要とす
ることになり、運用上影響が大きい。もし、その拡張を
見込んで十分長いプリアンブル長をあらかじめ設定して
おけば、システム構成上の煩雑さからは解放される。し
かしながら、トークンのデータ部分がわずか20バイト
足らずであることを考慮すれば、各パケットの必要以上
のプリアンブル増加によるオーバーヘッドが性能を悪化
させる要因となる。すなわち、常時高速にトークンを巡
回している方式においては、性能悪化が著しい。
の拡張の可能性が比較的多いと考えなければならず、拡
張時にネットワーク経路のリピータ装置段数が増えた場
合、全端末についてプリアンブル長の再設定を必要とす
ることになり、運用上影響が大きい。もし、その拡張を
見込んで十分長いプリアンブル長をあらかじめ設定して
おけば、システム構成上の煩雑さからは解放される。し
かしながら、トークンのデータ部分がわずか20バイト
足らずであることを考慮すれば、各パケットの必要以上
のプリアンブル増加によるオーバーヘッドが性能を悪化
させる要因となる。すなわち、常時高速にトークンを巡
回している方式においては、性能悪化が著しい。
【0006】本発明の目的は、かかるリピータ装置で失
われるプリアンブル数を考慮することなく、しかもネッ
トワークの拡張や縮小に対しても効率的なプリアンブル
長を実現できるLAN用リピータ装置のプリアンブル復
元再生方式を提供することにある。
われるプリアンブル数を考慮することなく、しかもネッ
トワークの拡張や縮小に対しても効率的なプリアンブル
長を実現できるLAN用リピータ装置のプリアンブル復
元再生方式を提供することにある。
【0007】
【課題を解決するための手段】本発明のLAN用リピー
タ装置のプリアンブル復元再生方式は、バス型ローカル
エリアネットワークに使用されるリタイミング機能を有
するリピータ装置のプリアンブル復元再生方式におい
て、受信データを一時的にバッファするFIFO型のバ
ッファメモリと、あらかじめ適応すべきネットワークで
規定されたプリアンブルパタンを前記バッファメモリ内
にデータとして書き込んでおく手段と、実際に受信され
たデータフレームから前記プリアンブルパタンのビット
パタンの境界を検出する手段と、検出された境界以降の
データフレームを前記バッファメモリにあらかじめ書き
込まれた前記プリアンブルパタンの直後に書き込む手段
とを有して構成される。
タ装置のプリアンブル復元再生方式は、バス型ローカル
エリアネットワークに使用されるリタイミング機能を有
するリピータ装置のプリアンブル復元再生方式におい
て、受信データを一時的にバッファするFIFO型のバ
ッファメモリと、あらかじめ適応すべきネットワークで
規定されたプリアンブルパタンを前記バッファメモリ内
にデータとして書き込んでおく手段と、実際に受信され
たデータフレームから前記プリアンブルパタンのビット
パタンの境界を検出する手段と、検出された境界以降の
データフレームを前記バッファメモリにあらかじめ書き
込まれた前記プリアンブルパタンの直後に書き込む手段
とを有して構成される。
【0008】また、本発明のLAN用リピータ装置のプ
リアンブル復元再生方式は、バス型ローカルエリアネッ
トワークに使用されるリタイミング機能を有するリピー
タ装置のプリアンブル復元再生方式において、受信され
たデータフレームからプリアンブルパタンのビットパタ
ンの境界を検出する手段と、検出された境界以降のデー
タフレームを一時的にバッファするFIFO型のバッフ
ァメモリと、適応すべきネットワークにおいて規定され
た前記プリアンブルパタンを生成するプリアンブルパタ
ン生成手段とを有し、中継する際に前記プリアンブルパ
タン生成手段の発生した信号を送信してから前記バッフ
ァメモリ内の受信データをそれに連続して送信するよう
に構成される。
リアンブル復元再生方式は、バス型ローカルエリアネッ
トワークに使用されるリタイミング機能を有するリピー
タ装置のプリアンブル復元再生方式において、受信され
たデータフレームからプリアンブルパタンのビットパタ
ンの境界を検出する手段と、検出された境界以降のデー
タフレームを一時的にバッファするFIFO型のバッフ
ァメモリと、適応すべきネットワークにおいて規定され
た前記プリアンブルパタンを生成するプリアンブルパタ
ン生成手段とを有し、中継する際に前記プリアンブルパ
タン生成手段の発生した信号を送信してから前記バッフ
ァメモリ内の受信データをそれに連続して送信するよう
に構成される。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例を示すLAN用リ
ピータ装置のブロック図である。図1に示すように、本
実施例は片側のセグメントの媒体1aにレシーバ2aが
接続される。この媒体1a上に生起する信号はレシーバ
2aにより検出・増幅され、クロック抽出部3aでクロ
ック成分を抽出される。このクロック抽出部3aでは受
信信号に同期した受信クロックが生成され、デコーダ4
aに供給される。次に、デコーダ4aは受信信号をNR
Z信号に復号変換し、フレーム検出部5aおよびセレク
タ7aに供給する。一方、フレーム検出部5aはこれを
監視するために、受信データ入力を検出してセレクタ7
aを制御する選択信号を発生する。また、セレクタ7a
のもう一方の入力にはパタン発生部6aからのパタン出
力と送信クロック発生部11の発生する送信クロックを
入力する。前述したフレーム検出部5aからの選択信号
により、セレクタ7aは受信信号か、パタン発生部6a
の出力かあるいはOFF信号かのいずれかの信号を選択
出力し、FIFO機能を有するバッファメモリ8aに一
時蓄積する。しかる後、バッファメモリ8aの出力は送
出クロック発生部11からの送信クロックに同期してエ
ンコーダ9aで符号化され、ドライバ10aによって物
理信号に変換されてから逆側のセグメントの媒体1b上
へ出力される。
て説明する。図1は本発明の一実施例を示すLAN用リ
ピータ装置のブロック図である。図1に示すように、本
実施例は片側のセグメントの媒体1aにレシーバ2aが
接続される。この媒体1a上に生起する信号はレシーバ
2aにより検出・増幅され、クロック抽出部3aでクロ
ック成分を抽出される。このクロック抽出部3aでは受
信信号に同期した受信クロックが生成され、デコーダ4
aに供給される。次に、デコーダ4aは受信信号をNR
Z信号に復号変換し、フレーム検出部5aおよびセレク
タ7aに供給する。一方、フレーム検出部5aはこれを
監視するために、受信データ入力を検出してセレクタ7
aを制御する選択信号を発生する。また、セレクタ7a
のもう一方の入力にはパタン発生部6aからのパタン出
力と送信クロック発生部11の発生する送信クロックを
入力する。前述したフレーム検出部5aからの選択信号
により、セレクタ7aは受信信号か、パタン発生部6a
の出力かあるいはOFF信号かのいずれかの信号を選択
出力し、FIFO機能を有するバッファメモリ8aに一
時蓄積する。しかる後、バッファメモリ8aの出力は送
出クロック発生部11からの送信クロックに同期してエ
ンコーダ9aで符号化され、ドライバ10aによって物
理信号に変換されてから逆側のセグメントの媒体1b上
へ出力される。
【0010】次に、セグメント媒体1bから媒体1aへ
の中継も同様に行われる。すなわち、レシーバ2bから
ドライバ10bまでの各回路は前述したレシーバ2aか
らドライバ10aまでの回路と同様に動作する。このた
め、説明は省略する。
の中継も同様に行われる。すなわち、レシーバ2bから
ドライバ10bまでの各回路は前述したレシーバ2aか
らドライバ10aまでの回路と同様に動作する。このた
め、説明は省略する。
【0011】尚、本実施例ではIEEE802.4のフ
レームフォーマットで使用されるリピータ装置を想定し
て説明するが、他のフレームフォーマットでも原理的に
同様に実施することが可能である。以下、受信信号のフ
レームフォーマットを説明する。
レームフォーマットで使用されるリピータ装置を想定し
て説明するが、他のフレームフォーマットでも原理的に
同様に実施することが可能である。以下、受信信号のフ
レームフォーマットを説明する。
【0012】図2(a)〜(c)はそれぞれ図1におけ
るプリアンブルの付加状態を説明するためのフレーム図
である。まず、図2(a)に示すように、このフォーマ
ットは受信信号のフレームを表わし、L1の部分がプリ
アンブルの部分である。通常、この方式では初期状態で
パタン発生部6aの出力が一定ビット数バッファメモリ
8aに書き込まれると、アイドル状態に移行する。この
パタン発生部6aは“101010…”パタン、つまり
プリアンブルパタンを発生している。また、アイドル状
態で媒体1a上からの物理信号がレシーバ2aに検出さ
れると、中継状態に移行する。この中継状態では、レベ
ル変換された受信信号に基づき、クロック抽出部3aは
受信信号に同期した受信クロックを生成し、各部に供給
する。この時点の受信信号はクロック成分を含んだ符
号、例えばマンチェスタ符号やCMI符号が使用されて
いるので、デコーダ4aは復号変換を行い、NRZ信号
にしてセレクタ7aに出力する。同時に、この受信信号
はフレーム検出部5aにも供給され、フレームの頭につ
いているプリアンブルのビットパタンとマッチングを行
い、プリアンブルデータの境界点を捜す。かかるプリア
ンブルは、“10101010…”の羅列であるが、最
初の数ビットが欠落した場合でも“10”の繰り返しパ
タンが認識されたところでフレームと認識する。このと
き、ビットパタン“10”をペアと考え、ここを境界と
決める。このフレーム検出部5aからの選択信号はビッ
トパタンの“1”に同期させて発生させることにする。
つまり、それ以前のパタンはセレクタ7aの入力切り換
えで捨てられるようにする。これによって、初期状態で
あらかじめ書き込むプリアンブルパタンが“1010…
…1010”としておけば、バッファメモリ8a上で連
結した場合、正しいプリアンブルパタンを復元再生する
ことができる。
るプリアンブルの付加状態を説明するためのフレーム図
である。まず、図2(a)に示すように、このフォーマ
ットは受信信号のフレームを表わし、L1の部分がプリ
アンブルの部分である。通常、この方式では初期状態で
パタン発生部6aの出力が一定ビット数バッファメモリ
8aに書き込まれると、アイドル状態に移行する。この
パタン発生部6aは“101010…”パタン、つまり
プリアンブルパタンを発生している。また、アイドル状
態で媒体1a上からの物理信号がレシーバ2aに検出さ
れると、中継状態に移行する。この中継状態では、レベ
ル変換された受信信号に基づき、クロック抽出部3aは
受信信号に同期した受信クロックを生成し、各部に供給
する。この時点の受信信号はクロック成分を含んだ符
号、例えばマンチェスタ符号やCMI符号が使用されて
いるので、デコーダ4aは復号変換を行い、NRZ信号
にしてセレクタ7aに出力する。同時に、この受信信号
はフレーム検出部5aにも供給され、フレームの頭につ
いているプリアンブルのビットパタンとマッチングを行
い、プリアンブルデータの境界点を捜す。かかるプリア
ンブルは、“10101010…”の羅列であるが、最
初の数ビットが欠落した場合でも“10”の繰り返しパ
タンが認識されたところでフレームと認識する。このと
き、ビットパタン“10”をペアと考え、ここを境界と
決める。このフレーム検出部5aからの選択信号はビッ
トパタンの“1”に同期させて発生させることにする。
つまり、それ以前のパタンはセレクタ7aの入力切り換
えで捨てられるようにする。これによって、初期状態で
あらかじめ書き込むプリアンブルパタンが“1010…
…1010”としておけば、バッファメモリ8a上で連
結した場合、正しいプリアンブルパタンを復元再生する
ことができる。
【0013】次に、図2(b)に示すように、前述した
図2(a)の受信フレームはクロック抽出やフレーム検
出でプリアンブルの一部をロス(L3)し、プリアンブ
ル長L2となる。
図2(a)の受信フレームはクロック抽出やフレーム検
出でプリアンブルの一部をロス(L3)し、プリアンブ
ル長L2となる。
【0014】更に、図2(c)に示すように、ロスによ
りプリアンブル長が短かくなるが、あらかじめバッファ
メモリ8a内には長さL4の付加プリアンブルパタンを
入れてある。従って、エンコーダ9aが読みだして送信
するフレームは、プリアンブル長L5のフレームフォー
マットになる。このバッファメモリ8aにあらかじめ書
き込む付加プリアンブル長L4は、このリピータ装置が
ロスする最大のプリアンブルビット数に等しいかそれ以
上である。尚、選択信号は受信データがなくなるまで保
持される。それ故、受信データがなくなると、セレクタ
7aの出力はOFFとなり、バッファメモリ8aへの入
力は無くなる。
りプリアンブル長が短かくなるが、あらかじめバッファ
メモリ8a内には長さL4の付加プリアンブルパタンを
入れてある。従って、エンコーダ9aが読みだして送信
するフレームは、プリアンブル長L5のフレームフォー
マットになる。このバッファメモリ8aにあらかじめ書
き込む付加プリアンブル長L4は、このリピータ装置が
ロスする最大のプリアンブルビット数に等しいかそれ以
上である。尚、選択信号は受信データがなくなるまで保
持される。それ故、受信データがなくなると、セレクタ
7aの出力はOFFとなり、バッファメモリ8aへの入
力は無くなる。
【0015】しかるに、エンコーダ9aによってバッフ
ァメモリ8aの読みだしが終了してデータが空になる
と、読みだしたデータをドライバ10aから送信終了し
た後、リピータ装置は中継状態から初期状態に移行し、
バッファメモリ8a上への付加プリアンブルパタンのロ
ードを実行する。もし、この間に受信信号が入ってきて
も、リピータ装置はアイドル状態ではないので無視す
る。尚、初期状態からアイドル状態への移行時には、入
力信号がOFFであることを条件とする。
ァメモリ8aの読みだしが終了してデータが空になる
と、読みだしたデータをドライバ10aから送信終了し
た後、リピータ装置は中継状態から初期状態に移行し、
バッファメモリ8a上への付加プリアンブルパタンのロ
ードを実行する。もし、この間に受信信号が入ってきて
も、リピータ装置はアイドル状態ではないので無視す
る。尚、初期状態からアイドル状態への移行時には、入
力信号がOFFであることを条件とする。
【0016】更に、本実施例におけるリピータ装置の媒
体1aから1bへの系統の回路と媒体1bから1aへの
系統の回路とは独立に動作することが可能であり、初期
状態やアイドル状態への移行も独立に行われることを前
提にしているが、全2重動作が必要ない場合には回路を
共通化しても本方式を容易に実現することができる。
体1aから1bへの系統の回路と媒体1bから1aへの
系統の回路とは独立に動作することが可能であり、初期
状態やアイドル状態への移行も独立に行われることを前
提にしているが、全2重動作が必要ない場合には回路を
共通化しても本方式を容易に実現することができる。
【0017】図3は本発明の他の実施例を示すLAN用
リピータ装置のブロック図である。図3に示すように、
本実施例は片側のセグメントの媒体1aにレシーバ2a
が接続される。この媒体1a上に生起する信号はレシー
バ2aにより検出・増幅され、クロック抽出部3aでク
ロック成分を抽出される。このクロック抽出部3aでは
受信信号に同期した受信クロックが生成され、デコーダ
4aに供給される。次に、デコーダ4aは受信信号をN
ARZ信号に復号変換し、プリアンブル検出部12aに
供給する。このプリアンブル検出部12aはこれを監視
するために、受信データ入力を検出してパタン発生部6
aをスタートさせ、セレクタ7aを制御する選択信号を
発生させる。これにより、パタン発生部6aの出力はエ
ンコーダ9aに供給される。一方、プリアンブル検出部
12aを通過した受信データはFIFO機能を有するバ
ッファメモリ8aに一時蓄積され、パタン発生部6aが
付加プリアンブル長のパタン発生終了まで待たされる。
しかる後、規定量のパタンがセレクタ7aを介しエンコ
ーダ9aに送り込まれると、セレクタ7aのもう一方の
入力からバッファメモリ8aに蓄積されていたデータ、
つまり受信データを入力し、選択出力する。このセレク
タ7aから出力された受信データは送信クロック発生部
11からの送信クロックに同期しエンコーダ9aで符号
化され、ドライバ10aによって物理信号に変換されて
から逆側のセグメントの媒体1b上へ出力される。ま
た、本実施例も前述した一実施例と同様、セグメント媒
体1bから媒体1aへの中継も同様に行われる。
リピータ装置のブロック図である。図3に示すように、
本実施例は片側のセグメントの媒体1aにレシーバ2a
が接続される。この媒体1a上に生起する信号はレシー
バ2aにより検出・増幅され、クロック抽出部3aでク
ロック成分を抽出される。このクロック抽出部3aでは
受信信号に同期した受信クロックが生成され、デコーダ
4aに供給される。次に、デコーダ4aは受信信号をN
ARZ信号に復号変換し、プリアンブル検出部12aに
供給する。このプリアンブル検出部12aはこれを監視
するために、受信データ入力を検出してパタン発生部6
aをスタートさせ、セレクタ7aを制御する選択信号を
発生させる。これにより、パタン発生部6aの出力はエ
ンコーダ9aに供給される。一方、プリアンブル検出部
12aを通過した受信データはFIFO機能を有するバ
ッファメモリ8aに一時蓄積され、パタン発生部6aが
付加プリアンブル長のパタン発生終了まで待たされる。
しかる後、規定量のパタンがセレクタ7aを介しエンコ
ーダ9aに送り込まれると、セレクタ7aのもう一方の
入力からバッファメモリ8aに蓄積されていたデータ、
つまり受信データを入力し、選択出力する。このセレク
タ7aから出力された受信データは送信クロック発生部
11からの送信クロックに同期しエンコーダ9aで符号
化され、ドライバ10aによって物理信号に変換されて
から逆側のセグメントの媒体1b上へ出力される。ま
た、本実施例も前述した一実施例と同様、セグメント媒
体1bから媒体1aへの中継も同様に行われる。
【0018】尚、本実施例も前述した一実施例と同様の
フレームフォーマットで使用されるリピータ装置を想定
して説明するが、他のフレームフォーマットでも原理的
に同様に実施することが可能である。以下、受信信号の
フレームフォーマットを説明する。また、この場合も、
図2(a)〜(c)を参照する。
フレームフォーマットで使用されるリピータ装置を想定
して説明するが、他のフレームフォーマットでも原理的
に同様に実施することが可能である。以下、受信信号の
フレームフォーマットを説明する。また、この場合も、
図2(a)〜(c)を参照する。
【0019】通常、この方式の場合、レシーバ2aに信
号を検出するまでの何の動作もせず、レシーバ2aに受
信信号が検出されると、中継状態に移行する。この中継
状態では、レベル変換された受信信号に基づきクロック
抽出部3aは受信信号に同期した受信クロックを生成
し、各部に供給する。この時点の受信信号はクロック成
分を含んだ符号、例えばマンチェスタ符号やCMI符号
が使用されているので、デコーダ4aで復号変換を行
い、NRZ信号にしてプリアンブル検出部12aに入力
する。このプリアンブル検出部12aはフレームの頭に
ついているプリアンブルのビットパタンとパタンマッチ
ングを行い、プリアンブルデータの境界点を捜す。かか
るプリアンブルは、“10101010…”の羅列であ
るが、最初の数ビットが欠落した場合でも“10”の繰
り返しパタンが認識されたところでフレームと認識す
る。このとき、ビットパタン“10”をペアと考え、こ
こを境界を決める。このフレームとして認識したデータ
の最初のビットパタンが“10”で始まるところから後
段のバッファメモリ8aに蓄積する。これにより、パタ
ン発生部6aの生成する付加プリアンブルを“1010
10…10”としておけば、セレクタ7aで切り換えた
とき、エンコーダ9aには正しいプリアンブルパタンが
復元再生される。
号を検出するまでの何の動作もせず、レシーバ2aに受
信信号が検出されると、中継状態に移行する。この中継
状態では、レベル変換された受信信号に基づきクロック
抽出部3aは受信信号に同期した受信クロックを生成
し、各部に供給する。この時点の受信信号はクロック成
分を含んだ符号、例えばマンチェスタ符号やCMI符号
が使用されているので、デコーダ4aで復号変換を行
い、NRZ信号にしてプリアンブル検出部12aに入力
する。このプリアンブル検出部12aはフレームの頭に
ついているプリアンブルのビットパタンとパタンマッチ
ングを行い、プリアンブルデータの境界点を捜す。かか
るプリアンブルは、“10101010…”の羅列であ
るが、最初の数ビットが欠落した場合でも“10”の繰
り返しパタンが認識されたところでフレームと認識す
る。このとき、ビットパタン“10”をペアと考え、こ
こを境界を決める。このフレームとして認識したデータ
の最初のビットパタンが“10”で始まるところから後
段のバッファメモリ8aに蓄積する。これにより、パタ
ン発生部6aの生成する付加プリアンブルを“1010
10…10”としておけば、セレクタ7aで切り換えた
とき、エンコーダ9aには正しいプリアンブルパタンが
復元再生される。
【0020】図2(a)に示す受信フレームは、クロッ
ク抽出やプリアンブル検出でプリアンブルの一部(L
3)をロスして図2(b)に示すようにプリアンブル長
がL1からL2となるが、受信データを一時待たせ、パ
タン発生部6aから図2(c)に示すような長さL4の
プリアンブルパタンを挿入するので、エンコーダ9aが
送信するフレームは図2(c)に示すプリアンブル長L
5のフレームフォーマットになる。このパタン発生部6
aから挿入する付加プリアンブル長L4はこのリピータ
装置がロスする最大のプリアンブルビット数に等しいか
それ以上である。また、バッファメモリ8aの大きさ
(蓄積ビット数)は付加プリアンブル長L4と受信/送
信のクロック偏差を吸収するための必要量とから決ま
る。
ク抽出やプリアンブル検出でプリアンブルの一部(L
3)をロスして図2(b)に示すようにプリアンブル長
がL1からL2となるが、受信データを一時待たせ、パ
タン発生部6aから図2(c)に示すような長さL4の
プリアンブルパタンを挿入するので、エンコーダ9aが
送信するフレームは図2(c)に示すプリアンブル長L
5のフレームフォーマットになる。このパタン発生部6
aから挿入する付加プリアンブル長L4はこのリピータ
装置がロスする最大のプリアンブルビット数に等しいか
それ以上である。また、バッファメモリ8aの大きさ
(蓄積ビット数)は付加プリアンブル長L4と受信/送
信のクロック偏差を吸収するための必要量とから決ま
る。
【0021】更に、このリピータ装置における媒体1a
から1bへの系統の回路と媒体1bから1aへの系統の
回路とは独立に動作することが可能であるが、全2重動
作が必要ない場合には、回路を共通化しても本方式を容
易に実現することができる。
から1bへの系統の回路と媒体1bから1aへの系統の
回路とは独立に動作することが可能であるが、全2重動
作が必要ない場合には、回路を共通化しても本方式を容
易に実現することができる。
【0022】
【発明の効果】以上説明したように、本発明のLAN用
リピータ装置のプリアンブル復元再生方式は、リピータ
装置を通過することによって失うプリアンブルを自動的
に復元再生するので、リピータ装置を何段通してもプリ
アンブル長は減少せず、ネットワーク設計に当たっても
経路で失われるプリアンブル長を考慮する必要がないと
いう効果がある。また、本発明は導入時には容易に最適
なプリアンブル長を決定でき、拡張時にも何の変更もし
なくとも最適なプリアンブル長を維持でき、システムの
性能を効率的に使用できるという効果がある。
リピータ装置のプリアンブル復元再生方式は、リピータ
装置を通過することによって失うプリアンブルを自動的
に復元再生するので、リピータ装置を何段通してもプリ
アンブル長は減少せず、ネットワーク設計に当たっても
経路で失われるプリアンブル長を考慮する必要がないと
いう効果がある。また、本発明は導入時には容易に最適
なプリアンブル長を決定でき、拡張時にも何の変更もし
なくとも最適なプリアンブル長を維持でき、システムの
性能を効率的に使用できるという効果がある。
【図1】本発明の一実施例を示すLAN用リピータ装置
のブロック図である。
のブロック図である。
【図2】図1におけるプリアンブルの付加状態を説明す
るためのフレーム図である。
るためのフレーム図である。
【図3】本発明の他の実施例を示すLAN用リピータ装
置のブロック図である。
置のブロック図である。
1a,1b 媒体 2a,2b レシーバ 3a,3b クロック抽出部 4a,4b デコーダ 5a,5b フレーム検出部 6a,6b パタン発生部 7a,7b セレクタ 8a,8b バッファメモリ 9a,9b エンコーダ 10a,10b ドライバ 11 送信クロック発生部 12a,12b プリアンブル検出部
Claims (2)
- 【請求項1】 バス型ローカルエリアネットワークに使
用されるリタイミング機能を有するリピータ装置のプリ
アンブル復元再生方式において、受信データを一時的に
バッファするFIFO型のバッファメモリと、あらかじ
め適応すべきネットワークで規定されたプリアンブルパ
タンを前記バッファメモリ内にデータとして書き込んで
おく手段と、実際に受信されたデータフレームから前記
プリアンブルパタンのビットパタンの境界を検出する手
段と、検出された境界以降のデータフレームを前記バッ
ファメモリにあらかじめ書き込まれた前記プリアンブル
パタンの直後に書き込む手段とを有することを特徴とす
るLAN用リピータ装置のプリアンブル復元再生方式。 - 【請求項2】 バス型ローカルエリアネットワークに使
用されるリタイミング機能を有するリピータ装置のプリ
アンブル復元再生方式において、受信されたデータフレ
ームからプリアンブルパタンのビットパタンの境界を検
出する手段と、検出された境界以降のデータフレームを
一時的にバッファするFIFO型のバッファメモリと、
適応すべきネットワークにおいて規定された前記プリア
ンブルパタンを生成するプリアンブルパタン生成手段と
を有し、中継する際に前記プリアンブルパタン生成手段
の発生した信号を送信してから前記バッファメモリ内の
受信データをそれに連続して送信することを特徴とする
LAN用リピータ装置のプリアンブル復元再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219870A JPH0669932A (ja) | 1992-08-19 | 1992-08-19 | Lan用リピータ装置のプリアンブル復元再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219870A JPH0669932A (ja) | 1992-08-19 | 1992-08-19 | Lan用リピータ装置のプリアンブル復元再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669932A true JPH0669932A (ja) | 1994-03-11 |
Family
ID=16742351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4219870A Pending JPH0669932A (ja) | 1992-08-19 | 1992-08-19 | Lan用リピータ装置のプリアンブル復元再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669932A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808841A (en) * | 1986-11-12 | 1989-02-28 | Hitachi, Ltd. | Centralized control system for home electric appliances |
| JPH0918344A (ja) * | 1995-06-22 | 1997-01-17 | Fr Telecom | マンチェスター符号化復号化装置 |
| JP2007221688A (ja) * | 2006-02-20 | 2007-08-30 | Sumitomo Electric Ind Ltd | 光信号中継装置及び中継方法 |
| JP2018182375A (ja) * | 2017-04-03 | 2018-11-15 | パナソニックIpマネジメント株式会社 | 通信装置および通信方法 |
| US11416438B2 (en) | 2017-05-19 | 2022-08-16 | Seiko Epson Corporation | Circuit device, electronic device, cable harness, and data transfer method |
-
1992
- 1992-08-19 JP JP4219870A patent/JPH0669932A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808841A (en) * | 1986-11-12 | 1989-02-28 | Hitachi, Ltd. | Centralized control system for home electric appliances |
| JPH0918344A (ja) * | 1995-06-22 | 1997-01-17 | Fr Telecom | マンチェスター符号化復号化装置 |
| JP2006203942A (ja) * | 1995-06-22 | 2006-08-03 | Fr Telecom | 符号化装置、復号化装置および方法 |
| JP2007221688A (ja) * | 2006-02-20 | 2007-08-30 | Sumitomo Electric Ind Ltd | 光信号中継装置及び中継方法 |
| JP2018182375A (ja) * | 2017-04-03 | 2018-11-15 | パナソニックIpマネジメント株式会社 | 通信装置および通信方法 |
| US11416438B2 (en) | 2017-05-19 | 2022-08-16 | Seiko Epson Corporation | Circuit device, electronic device, cable harness, and data transfer method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU216563B (hu) | Többprotokollos, infravörös kommunikációs vezérlő eljárás és -rendszer | |
| JPH04220829A (ja) | セル位相乗換回路 | |
| EP0217955B1 (en) | Transmitting data processing system | |
| US6163545A (en) | System and method for data transfer across multiple clock domains | |
| JPH0669932A (ja) | Lan用リピータ装置のプリアンブル復元再生方式 | |
| US5791993A (en) | Communication system and relay thereof | |
| JP2603608B2 (ja) | 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路 | |
| JP3728937B2 (ja) | リング状ネットワークのデータ伝送システム | |
| JP3268337B2 (ja) | 回線切替方式 | |
| JP3230308B2 (ja) | リング型lan | |
| JP3189571B2 (ja) | データ処理装置 | |
| JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
| JP2593118B2 (ja) | リピータ | |
| JPH104423A (ja) | アクセス方法 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JPH02233039A (ja) | データ伝送装置 | |
| JP2004254188A (ja) | 通信ネットワーク及び伝送制御方法 | |
| JP3371066B2 (ja) | ビット位相同期回路およびビット位相同期方法 | |
| JPH01185047A (ja) | 個別・共用回線交換方式 | |
| JPH05207045A (ja) | ループ型伝送路における遅延時間差補正方式 | |
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| JPH04286437A (ja) | Tdma方式リング型lanにおけるバーストデータ通信方法 | |
| JPH0669943A (ja) | ループ型ネットワークシステム | |
| JP2001186200A (ja) | デジタル信号中継伝送装置 | |
| JPH07135519A (ja) | 速度変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990216 |