JP4401036B2 - フォトダイオードの製造方法 - Google Patents
フォトダイオードの製造方法 Download PDFInfo
- Publication number
- JP4401036B2 JP4401036B2 JP2001102792A JP2001102792A JP4401036B2 JP 4401036 B2 JP4401036 B2 JP 4401036B2 JP 2001102792 A JP2001102792 A JP 2001102792A JP 2001102792 A JP2001102792 A JP 2001102792A JP 4401036 B2 JP4401036 B2 JP 4401036B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- diffusion
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 109
- 239000004065 semiconductor Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 21
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 230000031700 light absorption Effects 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 229910001423 beryllium ion Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 235000007688 Lycopersicon esculentum Nutrition 0.000 description 1
- 240000003768 Solanum lycopersicum Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に関し、さらに言えば、ガードリングを有するフォトダイオードの製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のアバランシェ・フォトダイオード１１０の構成を示す要部断面図である。
【０００３】
図８において、ｎ+型ＩｎＰ基板１１１の表面には、ｎ型ＩｎＰバッファ層１１２と、ｎ型ＩｎＧａＡｓ光吸収層１１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１１４と、ｎ+型ＩｎＰ増倍層１１５と、ｎ型ＩｎＰキャップ層１１６とがこの順に積層形成されている。ｎ型ＩｎＰキャップ層１１６の上には、これら積層体を保護するためのパッシベーション層１１７が形成されている。
【０００４】
ｎ型ＩｎＰキャップ層１１６の内部には、平面形状が円形のｐ型領域１２５が形成されている。外光は、パッシベーション層１１７を貫通してｐ型領域１２５に入射せしめられる。つまり、ｐ型領域１２５が「受光領域」となっている。
【０００５】
フォトダイオード１１０のｐｎ接合１２６は、ｐ型領域１２５とその直下のｎ+型ＩｎＰ増倍層１１５との界面に形成される。
【０００６】
ｎ型ＩｎＰキャップ層１１６の内部にはさらに、ｐ型領域１２１を囲むように、平面形状が円形リング状のｐ型領域１２２ａが形成されている。また、ｎ+型ＩｎＰ増倍層１１５の内部には、ｐ型領域１２１の外縁に沿って、平面形状が円形リング状のｐ型領域１２２ｂが形成されている。ｐ型領域１２２ｂの上端部は、ｐ型領域１２２ａの下端部と接続されている。二つのｐ型領域１２２ａと１２２ｂは互いに同心であり、領域１２２ｂが外側に、領域１２２ａが内側にそれぞれ位置している。これら二つのｐ型領域１２２ａと１２２ｂは、いわゆる「二重ガードリング」を形成している。
【０００７】
ｎ型ＩｎＰキャップ層１１６の上には、パッシベーション層１１７を貫通してリング状のｐ側電極１３１が形成されている。ｐ側電極１３１の下端は、受光領域であるｐ型領域１２１に接触している。
【０００８】
ｎ+型ＩｎＰ基板１１１の裏面には、ｎ側電極１３２が形成されている。ｎ側電極１３２は、基板１１１の裏面の全体を覆っている。
【０００９】
以上の構成を持つ従来のアバランシェ・フォトダイオードは、次のようにして製造される。
【００１０】
まず、ｎ+型ＩｎＰ基板１１１の表面に、ｎ+型ＩｎＰバッファ層１１２と、ｎ型ＩｎＧａＡｓ光吸収層１１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１１４と、ｎ+型ＩｎＰ増倍層１１５と、ｎ型ＩｎＰキャップ層１１６とを、この順に成長させ、図８に示す積層構造を得る。これらの層の形成には、公知の気相成長法あるいは液相成長法が使用される。
【００１１】
次に、ｎ型ＩｎＰキャップ層１１６の上に、選択注入用のマスク層（図示せず）を形成する。このマスク層は、例えばＳｉＮ層、ＳｉＯ2層、またはＰＳＧ（PhosphorSilicate Glass）層を形成した後、その層をフォトリソグラフィ法でパターン化して形成される。そして、そのマスク層を用いて、ｎ型ＩｎＰキャップ層１１６内にイオン注入法によりＢｅイオンを選択的に導入し、平面形状が円形リング状のｐ型領域１２２ａを形成する。この時、ｐ型領域１２２ａの底部がｎ+型ＩｎＰ増倍層１１５に達しないように注入条件を設定する。
【００１２】
続いて、選択注入用の上記マスク層を除去してから、ｎ型ＩｎＰキャップ層１１６の上に選択注入用のマスク層（図示せず）を形成する。そして、そのマスク層を用いて、ｐ型領域１２２ａの内部にイオン注入法によりＢｅイオンを選択的に導入し、円形リング状のｐ型領域１２２ｂを形成する。その結果、Ｂｅイオンを二回注入された部分がｐ型領域１２２ｂとなる。この時、Ｂｅイオンがｐ型領域１２２ａの内側部分にのみ注入されるように、また、ｐ型領域１２２ｂの底部がｎ+型ＩｎＰ増倍層１１５内に入り込むように注入条件を設定する。
【００１３】
そして、所定の方法で熱処理を施すことにより、注入したＢｅイオンを活性化させる。こうして、二重ガードリングとなる二つのｐ型領域１２２ａと１２２ｂが形成される。
【００１４】
その後、上記マスク層を除去してから新たに、ｎ型ＩｎＰキャップ層１１６の上に選択拡散用のマスク層（図示せず）を形成する。このマスク層も、ＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層で形成される。そして、そのマスク層を用いて、真空にした拡散管内に拡散源を入れてから熱処理を施すことによって、二重ガードリングとなるｐ型領域１２２ａと１２２ｂの内側にＺｎを選択的に拡散させる。つまり、いわゆる「封管拡散」を行う。拡散源としては、例えばＺｎ3Ｐ2が使用される。こうして、受光領域として機能するｐ型領域１２５が形成される。
【００１５】
以後は、通常の方法によって、パッシベーション層１１７をｎ型ＩｎＰキャップ層１１６の上に形成し、そのパッシベーション層１１７にコンタクト孔をあける。そのパッシベーション層１１７上に金属膜を形成してからその不要部分を除去し、図８に示すようなｐ側電極１３１を形成する。ｎ+型ＩｎＰ基板１１１の裏面にも金属膜を形成し、ｎ側電極１３２とする。
【００１６】
以上のようにして、従来のアバランシェ・フォトダイオード１１０が製造される。
【００１７】
【発明が解決しようとする課題】
上述した従来のアバランシェ・フォトダイオード１１０では、次のような問題がある。
【００１８】
第一に、二重ガードリングを形成する二つのｐ型領域１２２ａと１２２ｂを形成するためにＢｅイオンの導入を「イオン注入法」で行い、受光領域を形成するｐ型領域１２５を形成するために「封管拡散」によってＺｎ原子を導入するので、製造工程が複雑となる。
【００１９】
第二に、フォトダイオードの高速応答を確保するためには、ｐｎ接合１２６の近傍のドナーとアクセプタの濃度分布が急峻な傾斜を持つことが望まれるが、上記従来の製造方法では、「封管拡散」によってＺｎ原子を気相で導入しているため、実現が困難である。
【００２０】
第三に、フォトダイオードを大口径の半導体基板（ウェハ）を用いて製造するには、「封管拡散」工程において使用する管を大径にすることが望まれるが、上記従来の製造方法ではいわゆる「封管拡散」を行っているため、実現が困難である。
【００２１】
本発明は、これらの問題を解消するためになされたもので、その目的とするところは、イオン注入法の使用が不要であって、製造工程が簡易になるフォトダイオードの製造方法を提供することにある。
【００２２】
本発明の他の目的は、ｐｎ接合近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにして高速応答を確保できるフォトダイオードの製造方法を提供することにある。
【００２３】
本発明のさらに他の目的は、大口径の半導体基板（ウェハ）の使用に容易に対応できるフォトダイオードの製造方法を提供することにある。
【００２４】
本発明のさらに他の目的は、ガードリングと受光領域の形成プロセスで生じる半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）を回避できるフォトダイオードの製造方法を提供することにある。
【００２５】
本発明の他の目的は、以下の説明から明らかになる。
【００２６】
【課題を解決するための手段】
（１） 本発明のフォトダイオードの製造方法は、
（ａ） 第１導電型の半導体基板上に、前記第１導電型の第１および第２の半導体層を積層形成する工程と、
（ｂ） 前記第２半導体層の上にダメージ緩衝層を形成する工程と、
（ｃ） 前記ダメージ緩衝層の上に、第１マスク層を介して、前記第１導電型とは反対の極性を持つ第２導電型のドーパントを含む第１拡散源層を形成する工程と、
（ｄ） 前記第１拡散源層に含まれる前記第２導電型のドーパントを、前記第１マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もってガードリングとなる前記第２導電型の第１拡散領域を形成する工程と、
（ｅ） 前記第１拡散源層と前記第１マスク層を除去する工程と、
（ｆ） 前記ダメージ緩衝層の上に、第２マスク層を介して、前記第２導電型のドーパントを含む第２拡散源層を形成する工程と、
（ｇ） 前記第２拡散源層に含まれる前記第２導電型のドーパントを、前記第２マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もって受光領域となる前記第２導電型の第２拡散領域を形成する工程と、
（ｈ） 前記第２拡散源層と前記第２マスク層を除去する工程と、
（ｉ） 前記ダメージ緩衝層を除去する工程と
を備えている。
【００２７】
（２） 本発明のフォトダイオードの製造方法では、第１導電型の第２半導体層の上にダメージ緩衝層を形成してから、その上に選択拡散用の第１マスク層を介して第２導電型のドーパントを含む第１拡散源層を形成し、その後、その第１拡散源層に含まれるドーパントを第１マスク層を介して第２半導体層の内部に選択的に拡散させる。こうして、ガードリングとなる第２導電型の第１拡散領域を第２半導体層の内部に形成する。
【００２８】
続いて、第１拡散源層と第１マスク層を除去した後、ダメージ緩衝層の上に、選択拡散用の第２マスク層を介して第２導電型のドーパントを含む第２拡散源層を形成する。その後、その第２拡散源層に含まれるドーパントを第２マスク層を介して第２半導体層の内部に選択的に拡散させる。こうして、受光領域となる第２導電型の第２拡散領域を形成する。最後に、第２拡散源層と第２マスク層とダメージ緩衝層とを除去する。このため、ガードリングと受光領域の形成の際にイオン注入工程が不要となるから、製造工程が簡易になる。
【００２９】
また、ｐｎ接合は、第２半導体層の中に形成された受光領域となる第２導電型の第２拡散領域と、それに隣接する第１導電型の第１半導体層との界面に形成される。また、ガードリングとなる第２導電型の第１拡散領域の形成と、受光領域となる第２導電型の第２拡散領域の形成とを、第１および第２の拡散源層の中に含まれる第２導電型のドーパントを拡散させることによって行っている。このため、拡散条件を調整することにより、ｐｎ接合の近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにすることができ、よってフォトダイオードの高速応答を確保できる。
【００３０】
さらに、ガードリングとなる第２導電型の第１拡散領域の形成と、受光領域となる第２導電型の第２拡散領域の形成とを、第１および第２の拡散源層の中に含まれる第２導電型のドーパントを拡散させることによって行っているため、いわゆる「開管拡散」が実行できる。よって、大口径の半導体基板（ウェハ）の使用に容易に対応することができる。
【００３１】
加えて、上記の（ｃ）〜（ｈ）の工程の間は、第２半導体層の表面がダメージ緩衝層で覆われているので、それらの工程で第２半導体層の損傷が生じる恐れがなくなる。このため、第２半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）を回避することができる。
【００３２】
（３） 本発明のフォトダイオードの製造方法の好ましい例では、前記第１半導体層が増倍層とされ、前記第２半導体層がキャップ層とされる。あるいは、前記第１半導体層がｎ型ＩｎＰ増倍層とされ、前記第２半導体層がｎ型ＩｎＰキャップ層とされる。
【００３３】
本発明のフォトダイオードの製造方法の他の好ましい例では、ガードリングとなる前記第１拡散領域が、前記工程（ｄ）の終了時には全体が前記第２半導体層の内部にあるが、受光領域となる前記第２拡散領域を形成するための前記工程（ｇ）において拡大し、前記第１拡散領域の底部が前記第１半導体層の内部に位置する。
【００３４】
本発明のフォトダイオードの製造方法のさらに他の好ましい例では、前記第１拡散源層に含まれる前記第２導電型のドーパントと、前記第２拡散源層に含まれる前記第２導電型のドーパントが、いずれもＺｎとされる。
【００３５】
本発明のフォトダイオードの製造方法のさらに他の好ましい例では、前記ダメージ緩衝層として化合物半導体層が使用される。
【００３６】
（４） なお、特開平３−２９７１７３号公報には、フォトダイオードなどの半導体受光素子が開示されている。同公報の半導体受光素子は、光吸収層またはアバランシェ増倍層が３元以上の化合物半導体で形成されている半導体受光素子において、（００１）面から［−１１０］方向にわずかに傾いた半導体基板上に少なくともストイキオメトリーが整合され、且つ混晶散乱および金属散乱の少ない光吸収層またはアバランシェ増倍層を備えることを特徴とするものである。したがって、本発明の「ダメージ緩衝層を利用して２度の拡散工程でガードリングと受光領域を形成する」点については何ら開示されていなく、本発明とは異なっていることが明らかである。
【００３７】
また、特開平９−１８６３５７号公報には、アバランシェ・フォトダイオードとその製造方法が開示されている。同公報のアバランシェ・フォトダイオードは、不純物イオンが高濃度のｎ型ＩｎＰ増倍（領域）層と、不純物イオンが低濃度のｎ型ＩｎＰ増倍（領域）層との積層体を備えており、ｎ型ＩｎＰ増倍（領域）層の内部に不純物イオンの濃度勾配を設けたものに相当する。そして、こうすることにより、ｎ型ＩｎＰ増倍（領域）層において所望の増倍特性が得られるようにしている。したがって、同公報においても、本発明の「ダメージ緩衝層を利用して２度の拡散工程でガードリングと受光領域を形成する」点については何ら開示されていなく、本発明とは異なっていることが明らかである。
【００３８】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
【００３９】
図１は、本発明の一実施形態のアバランシェ・フォトダイオード１０の概略構成を示す要部断面図である。
【００４０】
この実施形態のアバランシェ・フォトダイオード１０は、図１に示すように、ｎ+型ＩｎＰ基板１１と、その基板１１の表面に積層形成されたｎ型ＩｎＰバッファ層１２、ｎ型ＩｎＧａＡｓ光吸収層１３、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１４、ｎ+型ＩｎＰ増倍層１５、およびｎ型ＩｎＰキャップ層１６とを備えている。ｎ型ＩｎＰキャップ層１６の上には、これら積層体を保護するためのパッシベーション層１７が形成されている。
【００４１】
ｎ型ＩｎＰキャップ層１６とその下のｎ+型ＩｎＰ増倍層１５の内部には、平面形状が円形のｐ型拡散領域２５が形成されている。外光は、パッシベーション層１７の円形の窓を貫通してｐ型拡散領域２５に入射せしめられる。つまり、ｐ型拡散領域２５が「受光領域」となる。
【００４２】
ダイオード１０のｐｎ接合２６は、ｐ型拡散領域２５と、その直下のｎ+型ＩｎＰ増倍層１５の界面に形成される。
【００４３】
ｎ型ＩｎＰキャップ層１６の内部にはさらに、ｐ型拡散領域２５を囲むように、平面形状が円形リング状のｐ型拡散領域２２が形成されている。このｐ型拡散領域２２は、「ガードリング」を形成しており、ｐｎ接合２６においてエッジブレークダウンが発生するのを抑制する働きをする。
【００４４】
ｎ型ＩｎＰキャップ層１６の上には、パッシベーション層１７の窓を貫通して円形リング状のｐ側電極３１が形成されている。ｐ側電極３１の下端は、受光領域であるｐ型拡散領域２５に接触している。外光は、パッシベーション層１７とｐ側電極３１の中央の円形窓を通ってｐ型拡散領域２５に照射される。
【００４５】
ｎ+型ＩｎＰ基板１１の裏面には、ｎ側電極３２が形成されている。ｎ側電極３２は、基板１１の裏面の全面を覆っている。
【００４６】
次に、以上の構成を持つアバランシェ・フォトダイオード１０の製造方法について、図２〜図７を参照しながら説明する。
【００４７】
まず、ｎ+型ＩｎＰ基板１１の表面に、ｎ型ＩｎＰバッファ層１２と、ｎ型ＩｎＧａＡｓ光吸収層１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１４と、ｎ+型ＩｎＰ増倍層１５と、ｎ型ＩｎＰキャップ層１６とをこの順に成長させ、図２に示すような積層構造を得る。これらの層の形成には、公知の気相成長法あるいは液相成長法が使用される。
【００４８】
次に、ｎ型ＩｎＰキャップ層１６の上に、ダメージ緩衝層１８を形成する。この時の状態は図２に示す通りである。
【００４９】
ダメージ緩衝層１８は、以後の工程でｎ型ＩｎＰキャップ層１６の上方に種々の層が形成され、またエッチング法等によって除去されることにより、ｎ型ＩｎＰキャップ層１６の表面がダメージ（損傷）を受けないようにすることを目的とする。したがって、このような機能を持つ任意の層をダメージ緩衝層１８として使用できる。例えば、ＩｎＧａＡｓ層が好適に使用できる。
【００５０】
次に、図３に示すように、ダメージ緩衝層１８の上に選択拡散用のマスク層１９を形成する。このマスク層１９は、略中央部に平面形状が円形リング状の開口１９ａを有している。このマスク層１９は、ダメージ緩衝層１８の上に、例えばＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層を形成した後、その層をフォトリソグラフィ法でパターン化して形成される。
【００５１】
次に、図４に示すように、選択拡散用のマスク層１９の上に、ＺｎＯ層２０とＳｉＯ2層２１を順に積層形成する。ＺｎＯ層２０とＳｉＯ2層２１の形成には、例えばスパッタ法を使用する。ＺｎＯ層２０は、ｎ型ＩｎＰキャップ層１６の内部にｐ型ドーパントとしてのＺｎ原子を選択的に拡散するための「Ｚｎ拡散源」として機能する。ＳｉＯ2層２１は、ＺｎＯ層２０の保護膜として機能する。この時の状態は図４に示す通りであり、ＺｎＯ層２０はマスク層１９の開口１９ａを介してｎ型ＩｎＰキャップ層１６に接触している。
【００５２】
次に、図４の状態を持つ構造体を所定の炉の中に入れ、所定温度で所定時間、加熱する。こうして、ＺｎＯ層２０中に含まれるＺｎ原子をｎ型ＩｎＰキャップ層１６に選択的に熱拡散させる。この時、ＺｎＯ層２０中のＺｎ原子は、マスク層１９の開口１９ａを通り、さらにダメージ緩衝層１７を貫通してからｎ型ＩｎＰキャップ層１６中に拡散する。その結果、図５に示すように、ｎ型ＩｎＰキャップ層１６の内部にガードリングとなるｐ型拡散領域２２が形成される。つまり、ガードリングとなるｐ型拡散領域２２を、イオン注入法ではなく熱拡散法を利用して形成するのである。ｐ型拡散領域２２の平面形状は、マスク層１９の開口１９ａとほぼ同じ円形リング状である。この時の加熱温度と加熱時間は、ｐ型拡散領域２２の底部がｎ型ＩｎＰ増倍層１１５の中に達しないように調整される。
【００５３】
続いて、弗酸（ＨＦ）や緩衝弗酸などを用いてウェットエッチングを行い、ＳｉＯ2層２１とＺｎＯ層２０をすべて除去する。この時、ダメージ緩衝層１７がｎ型ＩｎＰキャップ層１６の表面を覆っているので、エッチング作用がキャップ層１６に直接及ぶことはない。したがって、このエッチング工程でｎ型ＩｎＰキャップ層１６が損傷を受ける恐れがない、という利点がある。エッチング完了時の状態は図６のようになる。ダメージ緩衝層１７も少しエッチングされるので、図６の状態では、ダメージ緩衝層１７の厚さが少し減少している。
【００５４】
次に、図７に示すように、ダメージ緩衝層１８の上に選択拡散用のマスク層２３を形成する。このマスク層２３は、略中央部に平面形状が円形の開口２３ａを有している。このマスク層２３は、マスク層１９と同じようにして、つまり、ＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層などを形成した後、その層をフォトリソグラフィ法でパターン化して形成される。
【００５５】
次に、選択拡散用のマスク層２３の上に、ＺｎＯ層２４を形成する。ＺｎＯ層２４の形成には、例えばスパッタ法を使用する。ＺｎＯ層２４は、ｎ型ＩｎＰキャップ層１６の内部にＺｎ原子を選択的に拡散するための「Ｚｎ拡散源」として機能する。ＺｎＯ層２４は、マスク層２３の開口２３ａを介してｎ型ＩｎＰキャップ層１６に接触している。
【００５６】
なお、マスク層２３の開口２３ａは、受光領域となるｐ型拡散領域２５が、ガードリングとなるｐ型拡散領域２２の内側において所望の形状で形成されるように設定すればよい。この実施形態では、開口２３ａの外縁がガードリングとなるｐ型拡散領域２２の内端縁とほぼ合致するように設定する。
【００５７】
次に、図７の状態を持つ構造体を炉の中に入れ、所定温度で所定時間、加熱する。こうして、ＺｎＯ層２４中に含まれるＺｎ原子をｎ型ＩｎＰキャップ層１６中に選択的に拡散させる。この時、ＺｎＯ層２４中のＺｎ原子は、マスク層２３の開口２３ａを通り、さらにダメージ緩衝層１７を貫通してからｎ型ＩｎＰキャップ層１６中に拡散する。こうしてｎ型ＩｎＰキャップ層１６中に拡散してきたＺｎ原子は、ガードリングとなるｐ型拡散領域２２の内側だけでなく、ｐ型拡散領域２２の内端部にも少し入り込む。その結果、図７に示すように、ｎ型ＩｎＰキャップ層１６の内部に円形の平面形状を持つｐ型拡散領域２５が形成される。つまり、ガードリングとなるｐ型拡散領域２２の内側にそれと同心となるように、受光領域となるｐ型拡散領域２５が形成されるのである。
【００５８】
このように、受光領域となるｐ型拡散領域２５の形成方法は、ガードリングとなるｐ型拡散領域２２の場合と同じ熱拡散法である。この時の加熱温度と加熱時間は、ｐ型拡散領域２５の底部がｎ型ＩｎＰ増倍層１５の中に達しないように調整する。
【００５９】
この熱拡散工程において、ガードリングとなるｐ型拡散領域２２に含まれているＺｎ原子も拡散するので、ｐ型拡散領域２２は図６の状態よりも外側と内側に少し広がり、さらに下方にも少し広がる。よって、図７に示すように、ｐ型拡散領域２２の内端部は、ｐ型拡散領域２５の外端部と少し重複した形になり、またｐ型拡散領域２２の底部はｎ+型ＩｎＰ増倍層１５に入り込む。
【００６０】
続いて、弗酸や緩衝弗酸などを用いてウェットエッチングを行い、マスク層２３とＺｎＯ層２４を除去する。この時も、ダメージ緩衝層１７がｎ型ＩｎＰキャップ層１６の表面を覆っているので、エッチング作用はキャップ層１６に及ばない。したがって、ここでも、ｎ型ＩｎＰキャップ層１６が損傷を受ける恐れはない。
【００６１】
以後は、通常の方法によって、パッシベーション層１７をｎ型ＩｎＰキャップ層１６の上に形成してから、そのパッシベーション層１７に円形の窓をあける。この時、図１に示すように、パッシベーション層１７は、ガードリングとなるｐ型拡散領域２２と残りのｎ型ＩｎＰキャップ層１６の全面を覆っており、受光領域となるｐ型拡散領域２５のみがパッシベーション層１７の窓から露出している。
【００６２】
さらに、ｎ+型ＩｎＰ基板１１の裏面にも金属膜を形成し、ｎ側電極３２とする。ｎ側電極３２は、基板１１の裏面の全面を覆っている。
【００６３】
こうして、本発明の一実施形態のアバランシェ・フォトダイオード１０が製造される。
【００６４】
以上説明したところから明らかなように、本発明の一実施形態のアバランシェ・フォトダイオード１０の製造方法では、ｎ型ＩｎＰキャップ層１６の上にダメージ緩衝層１７を先に形成しておき、そのダメージ緩衝層１７の上に選択拡散用のマスク層１９、２３やＺｎＯ層２０、２４を形成してから、選択的にｐ型ドーパント（ここではＺｎ原子）をｎ型ＩｎＰキャップ層１６の中に熱拡散し、もってガードリングとなるｐ型拡散領域２２と受光領域となるｐ型拡散領域２５を形成している。その後、不要となったマスク層１９、２３やＺｎＯ層２０、２４をエッチングによって除去している。
【００６５】
このため、ダメージ緩衝層１７の上に直接、マスク層１９、２３やＺｎＯ層２０、２４を形成した場合と異なり、これらの工程の間にｎ型ＩｎＰキャップ層１６が損傷を受ける恐れがない。よって、ｎ型ＩｎＰキャップ層１６の合金化を抑制できると共に、ｎ型ＩｎＰキャップ層１６の損傷に起因する暗電流の増加や表面荒れといった問題を回避できる。
【００６６】
さらに、ｎ型ＩｎＰキャップ層１６の中にｐ型ドーパント（ここではＺｎ原子）を熱拡散法で選択的に導入することによって、ｐ型拡散領域２２と２５を形成しているので、従来のフォトダイオード１１０の製造方法で使用していたＢｅのイオン注入工程が不要となる。よって、製造工程が簡略化される。
【００６７】
加えて、ｎ型ＩｎＰキャップ層１６の中にｐ型ドーパント（ここではＺｎ原子）を熱拡散によって導入しているので、いわゆる「開管拡散」が可能となり、その結果、大径の半導体基板（ウェハ）にも容易に対応できる。
【００６８】
本発明は、上記の実施形態に限定されるものではない。例えば、上記実施形態では、ｎ型のＩｎＰ基板の上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓ光吸収層、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層、ｎ型ＩｎＰ増倍層、ｎ型ＩｎＰキャップ層を積層形成しているが、ＩｎＰ以外の半導体基板も使用可能であるし、半導体基板上に形成される積層構造も、ダイオード機能が得られる限りは任意に変更できる。また、トーパントとしてＺｎ以外の任意のものを使用できることも言うまでもない。
【００６９】
【発明の効果】
以上説明したように、本発明のフォトダイオードの製造方法によれば、イオン注入法の使用が不要で製造工程を簡易にすることができると共に、ｐｎ接合近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにして高速応答を確保できる。また、大口径の半導体基板（ウェハ）の使用に容易に対応できる。さらに、ガードリングと受光領域の形成プロセスで生じる半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）も回避できる。
【図面の簡単な説明】
【図１】本発明の一実施形態のアバランシェ・フォトダイオードの構成を示す要部概略断面図である。
【図２】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図である。
【図３】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図２の続きである。
【図４】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図３の続きである。
【図５】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図４の続きである。
【図６】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図５の続きである。
【図７】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図６の続きである。
【図８】従来のアバランシェ・フォトダイオードの構成を示す要部概略断図である。
【符号の説明】
１０ アバランシェ・フォトダイオード
１１ ｎ+型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ｎ型ＩｎＧａＡｓ光吸収層
１４ ｎ型ＩｎＧａＡｓＰパイルアップ抑制層
１５ ｎ+型ＩｎＰ増倍層
１６ ｎ型ＩｎＰキャップ層
１７ パッシベーション層
１８ ダメージ緩衝層
１９ 選択拡散用マスク層
２０ ＺｎＯ層
２１ ＳｉＯ2層
２２ ｐ型拡散領域（ガードリング）
２３ 選択拡散用マスク層
２４ ＺｎＯ層
２５ ｐ型拡散領域（受光領域）
３１ ｐ側電極
３２ ｎ側電極
【発明の属する技術分野】
本発明は、半導体受光素子に関し、さらに言えば、ガードリングを有するフォトダイオードの製造方法に関する。
【０００２】
【従来の技術】
図８は、従来のアバランシェ・フォトダイオード１１０の構成を示す要部断面図である。
【０００３】
図８において、ｎ+型ＩｎＰ基板１１１の表面には、ｎ型ＩｎＰバッファ層１１２と、ｎ型ＩｎＧａＡｓ光吸収層１１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１１４と、ｎ+型ＩｎＰ増倍層１１５と、ｎ型ＩｎＰキャップ層１１６とがこの順に積層形成されている。ｎ型ＩｎＰキャップ層１１６の上には、これら積層体を保護するためのパッシベーション層１１７が形成されている。
【０００４】
ｎ型ＩｎＰキャップ層１１６の内部には、平面形状が円形のｐ型領域１２５が形成されている。外光は、パッシベーション層１１７を貫通してｐ型領域１２５に入射せしめられる。つまり、ｐ型領域１２５が「受光領域」となっている。
【０００５】
フォトダイオード１１０のｐｎ接合１２６は、ｐ型領域１２５とその直下のｎ+型ＩｎＰ増倍層１１５との界面に形成される。
【０００６】
ｎ型ＩｎＰキャップ層１１６の内部にはさらに、ｐ型領域１２１を囲むように、平面形状が円形リング状のｐ型領域１２２ａが形成されている。また、ｎ+型ＩｎＰ増倍層１１５の内部には、ｐ型領域１２１の外縁に沿って、平面形状が円形リング状のｐ型領域１２２ｂが形成されている。ｐ型領域１２２ｂの上端部は、ｐ型領域１２２ａの下端部と接続されている。二つのｐ型領域１２２ａと１２２ｂは互いに同心であり、領域１２２ｂが外側に、領域１２２ａが内側にそれぞれ位置している。これら二つのｐ型領域１２２ａと１２２ｂは、いわゆる「二重ガードリング」を形成している。
【０００７】
ｎ型ＩｎＰキャップ層１１６の上には、パッシベーション層１１７を貫通してリング状のｐ側電極１３１が形成されている。ｐ側電極１３１の下端は、受光領域であるｐ型領域１２１に接触している。
【０００８】
ｎ+型ＩｎＰ基板１１１の裏面には、ｎ側電極１３２が形成されている。ｎ側電極１３２は、基板１１１の裏面の全体を覆っている。
【０００９】
以上の構成を持つ従来のアバランシェ・フォトダイオードは、次のようにして製造される。
【００１０】
まず、ｎ+型ＩｎＰ基板１１１の表面に、ｎ+型ＩｎＰバッファ層１１２と、ｎ型ＩｎＧａＡｓ光吸収層１１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１１４と、ｎ+型ＩｎＰ増倍層１１５と、ｎ型ＩｎＰキャップ層１１６とを、この順に成長させ、図８に示す積層構造を得る。これらの層の形成には、公知の気相成長法あるいは液相成長法が使用される。
【００１１】
次に、ｎ型ＩｎＰキャップ層１１６の上に、選択注入用のマスク層（図示せず）を形成する。このマスク層は、例えばＳｉＮ層、ＳｉＯ2層、またはＰＳＧ（PhosphorSilicate Glass）層を形成した後、その層をフォトリソグラフィ法でパターン化して形成される。そして、そのマスク層を用いて、ｎ型ＩｎＰキャップ層１１６内にイオン注入法によりＢｅイオンを選択的に導入し、平面形状が円形リング状のｐ型領域１２２ａを形成する。この時、ｐ型領域１２２ａの底部がｎ+型ＩｎＰ増倍層１１５に達しないように注入条件を設定する。
【００１２】
続いて、選択注入用の上記マスク層を除去してから、ｎ型ＩｎＰキャップ層１１６の上に選択注入用のマスク層（図示せず）を形成する。そして、そのマスク層を用いて、ｐ型領域１２２ａの内部にイオン注入法によりＢｅイオンを選択的に導入し、円形リング状のｐ型領域１２２ｂを形成する。その結果、Ｂｅイオンを二回注入された部分がｐ型領域１２２ｂとなる。この時、Ｂｅイオンがｐ型領域１２２ａの内側部分にのみ注入されるように、また、ｐ型領域１２２ｂの底部がｎ+型ＩｎＰ増倍層１１５内に入り込むように注入条件を設定する。
【００１３】
そして、所定の方法で熱処理を施すことにより、注入したＢｅイオンを活性化させる。こうして、二重ガードリングとなる二つのｐ型領域１２２ａと１２２ｂが形成される。
【００１４】
その後、上記マスク層を除去してから新たに、ｎ型ＩｎＰキャップ層１１６の上に選択拡散用のマスク層（図示せず）を形成する。このマスク層も、ＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層で形成される。そして、そのマスク層を用いて、真空にした拡散管内に拡散源を入れてから熱処理を施すことによって、二重ガードリングとなるｐ型領域１２２ａと１２２ｂの内側にＺｎを選択的に拡散させる。つまり、いわゆる「封管拡散」を行う。拡散源としては、例えばＺｎ3Ｐ2が使用される。こうして、受光領域として機能するｐ型領域１２５が形成される。
【００１５】
以後は、通常の方法によって、パッシベーション層１１７をｎ型ＩｎＰキャップ層１１６の上に形成し、そのパッシベーション層１１７にコンタクト孔をあける。そのパッシベーション層１１７上に金属膜を形成してからその不要部分を除去し、図８に示すようなｐ側電極１３１を形成する。ｎ+型ＩｎＰ基板１１１の裏面にも金属膜を形成し、ｎ側電極１３２とする。
【００１６】
以上のようにして、従来のアバランシェ・フォトダイオード１１０が製造される。
【００１７】
【発明が解決しようとする課題】
上述した従来のアバランシェ・フォトダイオード１１０では、次のような問題がある。
【００１８】
第一に、二重ガードリングを形成する二つのｐ型領域１２２ａと１２２ｂを形成するためにＢｅイオンの導入を「イオン注入法」で行い、受光領域を形成するｐ型領域１２５を形成するために「封管拡散」によってＺｎ原子を導入するので、製造工程が複雑となる。
【００１９】
第二に、フォトダイオードの高速応答を確保するためには、ｐｎ接合１２６の近傍のドナーとアクセプタの濃度分布が急峻な傾斜を持つことが望まれるが、上記従来の製造方法では、「封管拡散」によってＺｎ原子を気相で導入しているため、実現が困難である。
【００２０】
第三に、フォトダイオードを大口径の半導体基板（ウェハ）を用いて製造するには、「封管拡散」工程において使用する管を大径にすることが望まれるが、上記従来の製造方法ではいわゆる「封管拡散」を行っているため、実現が困難である。
【００２１】
本発明は、これらの問題を解消するためになされたもので、その目的とするところは、イオン注入法の使用が不要であって、製造工程が簡易になるフォトダイオードの製造方法を提供することにある。
【００２２】
本発明の他の目的は、ｐｎ接合近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにして高速応答を確保できるフォトダイオードの製造方法を提供することにある。
【００２３】
本発明のさらに他の目的は、大口径の半導体基板（ウェハ）の使用に容易に対応できるフォトダイオードの製造方法を提供することにある。
【００２４】
本発明のさらに他の目的は、ガードリングと受光領域の形成プロセスで生じる半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）を回避できるフォトダイオードの製造方法を提供することにある。
【００２５】
本発明の他の目的は、以下の説明から明らかになる。
【００２６】
【課題を解決するための手段】
（１） 本発明のフォトダイオードの製造方法は、
（ａ） 第１導電型の半導体基板上に、前記第１導電型の第１および第２の半導体層を積層形成する工程と、
（ｂ） 前記第２半導体層の上にダメージ緩衝層を形成する工程と、
（ｃ） 前記ダメージ緩衝層の上に、第１マスク層を介して、前記第１導電型とは反対の極性を持つ第２導電型のドーパントを含む第１拡散源層を形成する工程と、
（ｄ） 前記第１拡散源層に含まれる前記第２導電型のドーパントを、前記第１マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もってガードリングとなる前記第２導電型の第１拡散領域を形成する工程と、
（ｅ） 前記第１拡散源層と前記第１マスク層を除去する工程と、
（ｆ） 前記ダメージ緩衝層の上に、第２マスク層を介して、前記第２導電型のドーパントを含む第２拡散源層を形成する工程と、
（ｇ） 前記第２拡散源層に含まれる前記第２導電型のドーパントを、前記第２マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もって受光領域となる前記第２導電型の第２拡散領域を形成する工程と、
（ｈ） 前記第２拡散源層と前記第２マスク層を除去する工程と、
（ｉ） 前記ダメージ緩衝層を除去する工程と
を備えている。
【００２７】
（２） 本発明のフォトダイオードの製造方法では、第１導電型の第２半導体層の上にダメージ緩衝層を形成してから、その上に選択拡散用の第１マスク層を介して第２導電型のドーパントを含む第１拡散源層を形成し、その後、その第１拡散源層に含まれるドーパントを第１マスク層を介して第２半導体層の内部に選択的に拡散させる。こうして、ガードリングとなる第２導電型の第１拡散領域を第２半導体層の内部に形成する。
【００２８】
続いて、第１拡散源層と第１マスク層を除去した後、ダメージ緩衝層の上に、選択拡散用の第２マスク層を介して第２導電型のドーパントを含む第２拡散源層を形成する。その後、その第２拡散源層に含まれるドーパントを第２マスク層を介して第２半導体層の内部に選択的に拡散させる。こうして、受光領域となる第２導電型の第２拡散領域を形成する。最後に、第２拡散源層と第２マスク層とダメージ緩衝層とを除去する。このため、ガードリングと受光領域の形成の際にイオン注入工程が不要となるから、製造工程が簡易になる。
【００２９】
また、ｐｎ接合は、第２半導体層の中に形成された受光領域となる第２導電型の第２拡散領域と、それに隣接する第１導電型の第１半導体層との界面に形成される。また、ガードリングとなる第２導電型の第１拡散領域の形成と、受光領域となる第２導電型の第２拡散領域の形成とを、第１および第２の拡散源層の中に含まれる第２導電型のドーパントを拡散させることによって行っている。このため、拡散条件を調整することにより、ｐｎ接合の近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにすることができ、よってフォトダイオードの高速応答を確保できる。
【００３０】
さらに、ガードリングとなる第２導電型の第１拡散領域の形成と、受光領域となる第２導電型の第２拡散領域の形成とを、第１および第２の拡散源層の中に含まれる第２導電型のドーパントを拡散させることによって行っているため、いわゆる「開管拡散」が実行できる。よって、大口径の半導体基板（ウェハ）の使用に容易に対応することができる。
【００３１】
加えて、上記の（ｃ）〜（ｈ）の工程の間は、第２半導体層の表面がダメージ緩衝層で覆われているので、それらの工程で第２半導体層の損傷が生じる恐れがなくなる。このため、第２半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）を回避することができる。
【００３２】
（３） 本発明のフォトダイオードの製造方法の好ましい例では、前記第１半導体層が増倍層とされ、前記第２半導体層がキャップ層とされる。あるいは、前記第１半導体層がｎ型ＩｎＰ増倍層とされ、前記第２半導体層がｎ型ＩｎＰキャップ層とされる。
【００３３】
本発明のフォトダイオードの製造方法の他の好ましい例では、ガードリングとなる前記第１拡散領域が、前記工程（ｄ）の終了時には全体が前記第２半導体層の内部にあるが、受光領域となる前記第２拡散領域を形成するための前記工程（ｇ）において拡大し、前記第１拡散領域の底部が前記第１半導体層の内部に位置する。
【００３４】
本発明のフォトダイオードの製造方法のさらに他の好ましい例では、前記第１拡散源層に含まれる前記第２導電型のドーパントと、前記第２拡散源層に含まれる前記第２導電型のドーパントが、いずれもＺｎとされる。
【００３５】
本発明のフォトダイオードの製造方法のさらに他の好ましい例では、前記ダメージ緩衝層として化合物半導体層が使用される。
【００３６】
（４） なお、特開平３−２９７１７３号公報には、フォトダイオードなどの半導体受光素子が開示されている。同公報の半導体受光素子は、光吸収層またはアバランシェ増倍層が３元以上の化合物半導体で形成されている半導体受光素子において、（００１）面から［−１１０］方向にわずかに傾いた半導体基板上に少なくともストイキオメトリーが整合され、且つ混晶散乱および金属散乱の少ない光吸収層またはアバランシェ増倍層を備えることを特徴とするものである。したがって、本発明の「ダメージ緩衝層を利用して２度の拡散工程でガードリングと受光領域を形成する」点については何ら開示されていなく、本発明とは異なっていることが明らかである。
【００３７】
また、特開平９−１８６３５７号公報には、アバランシェ・フォトダイオードとその製造方法が開示されている。同公報のアバランシェ・フォトダイオードは、不純物イオンが高濃度のｎ型ＩｎＰ増倍（領域）層と、不純物イオンが低濃度のｎ型ＩｎＰ増倍（領域）層との積層体を備えており、ｎ型ＩｎＰ増倍（領域）層の内部に不純物イオンの濃度勾配を設けたものに相当する。そして、こうすることにより、ｎ型ＩｎＰ増倍（領域）層において所望の増倍特性が得られるようにしている。したがって、同公報においても、本発明の「ダメージ緩衝層を利用して２度の拡散工程でガードリングと受光領域を形成する」点については何ら開示されていなく、本発明とは異なっていることが明らかである。
【００３８】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。
【００３９】
図１は、本発明の一実施形態のアバランシェ・フォトダイオード１０の概略構成を示す要部断面図である。
【００４０】
この実施形態のアバランシェ・フォトダイオード１０は、図１に示すように、ｎ+型ＩｎＰ基板１１と、その基板１１の表面に積層形成されたｎ型ＩｎＰバッファ層１２、ｎ型ＩｎＧａＡｓ光吸収層１３、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１４、ｎ+型ＩｎＰ増倍層１５、およびｎ型ＩｎＰキャップ層１６とを備えている。ｎ型ＩｎＰキャップ層１６の上には、これら積層体を保護するためのパッシベーション層１７が形成されている。
【００４１】
ｎ型ＩｎＰキャップ層１６とその下のｎ+型ＩｎＰ増倍層１５の内部には、平面形状が円形のｐ型拡散領域２５が形成されている。外光は、パッシベーション層１７の円形の窓を貫通してｐ型拡散領域２５に入射せしめられる。つまり、ｐ型拡散領域２５が「受光領域」となる。
【００４２】
ダイオード１０のｐｎ接合２６は、ｐ型拡散領域２５と、その直下のｎ+型ＩｎＰ増倍層１５の界面に形成される。
【００４３】
ｎ型ＩｎＰキャップ層１６の内部にはさらに、ｐ型拡散領域２５を囲むように、平面形状が円形リング状のｐ型拡散領域２２が形成されている。このｐ型拡散領域２２は、「ガードリング」を形成しており、ｐｎ接合２６においてエッジブレークダウンが発生するのを抑制する働きをする。
【００４４】
ｎ型ＩｎＰキャップ層１６の上には、パッシベーション層１７の窓を貫通して円形リング状のｐ側電極３１が形成されている。ｐ側電極３１の下端は、受光領域であるｐ型拡散領域２５に接触している。外光は、パッシベーション層１７とｐ側電極３１の中央の円形窓を通ってｐ型拡散領域２５に照射される。
【００４５】
ｎ+型ＩｎＰ基板１１の裏面には、ｎ側電極３２が形成されている。ｎ側電極３２は、基板１１の裏面の全面を覆っている。
【００４６】
次に、以上の構成を持つアバランシェ・フォトダイオード１０の製造方法について、図２〜図７を参照しながら説明する。
【００４７】
まず、ｎ+型ＩｎＰ基板１１の表面に、ｎ型ＩｎＰバッファ層１２と、ｎ型ＩｎＧａＡｓ光吸収層１３と、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層１４と、ｎ+型ＩｎＰ増倍層１５と、ｎ型ＩｎＰキャップ層１６とをこの順に成長させ、図２に示すような積層構造を得る。これらの層の形成には、公知の気相成長法あるいは液相成長法が使用される。
【００４８】
次に、ｎ型ＩｎＰキャップ層１６の上に、ダメージ緩衝層１８を形成する。この時の状態は図２に示す通りである。
【００４９】
ダメージ緩衝層１８は、以後の工程でｎ型ＩｎＰキャップ層１６の上方に種々の層が形成され、またエッチング法等によって除去されることにより、ｎ型ＩｎＰキャップ層１６の表面がダメージ（損傷）を受けないようにすることを目的とする。したがって、このような機能を持つ任意の層をダメージ緩衝層１８として使用できる。例えば、ＩｎＧａＡｓ層が好適に使用できる。
【００５０】
次に、図３に示すように、ダメージ緩衝層１８の上に選択拡散用のマスク層１９を形成する。このマスク層１９は、略中央部に平面形状が円形リング状の開口１９ａを有している。このマスク層１９は、ダメージ緩衝層１８の上に、例えばＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層を形成した後、その層をフォトリソグラフィ法でパターン化して形成される。
【００５１】
次に、図４に示すように、選択拡散用のマスク層１９の上に、ＺｎＯ層２０とＳｉＯ2層２１を順に積層形成する。ＺｎＯ層２０とＳｉＯ2層２１の形成には、例えばスパッタ法を使用する。ＺｎＯ層２０は、ｎ型ＩｎＰキャップ層１６の内部にｐ型ドーパントとしてのＺｎ原子を選択的に拡散するための「Ｚｎ拡散源」として機能する。ＳｉＯ2層２１は、ＺｎＯ層２０の保護膜として機能する。この時の状態は図４に示す通りであり、ＺｎＯ層２０はマスク層１９の開口１９ａを介してｎ型ＩｎＰキャップ層１６に接触している。
【００５２】
次に、図４の状態を持つ構造体を所定の炉の中に入れ、所定温度で所定時間、加熱する。こうして、ＺｎＯ層２０中に含まれるＺｎ原子をｎ型ＩｎＰキャップ層１６に選択的に熱拡散させる。この時、ＺｎＯ層２０中のＺｎ原子は、マスク層１９の開口１９ａを通り、さらにダメージ緩衝層１７を貫通してからｎ型ＩｎＰキャップ層１６中に拡散する。その結果、図５に示すように、ｎ型ＩｎＰキャップ層１６の内部にガードリングとなるｐ型拡散領域２２が形成される。つまり、ガードリングとなるｐ型拡散領域２２を、イオン注入法ではなく熱拡散法を利用して形成するのである。ｐ型拡散領域２２の平面形状は、マスク層１９の開口１９ａとほぼ同じ円形リング状である。この時の加熱温度と加熱時間は、ｐ型拡散領域２２の底部がｎ型ＩｎＰ増倍層１１５の中に達しないように調整される。
【００５３】
続いて、弗酸（ＨＦ）や緩衝弗酸などを用いてウェットエッチングを行い、ＳｉＯ2層２１とＺｎＯ層２０をすべて除去する。この時、ダメージ緩衝層１７がｎ型ＩｎＰキャップ層１６の表面を覆っているので、エッチング作用がキャップ層１６に直接及ぶことはない。したがって、このエッチング工程でｎ型ＩｎＰキャップ層１６が損傷を受ける恐れがない、という利点がある。エッチング完了時の状態は図６のようになる。ダメージ緩衝層１７も少しエッチングされるので、図６の状態では、ダメージ緩衝層１７の厚さが少し減少している。
【００５４】
次に、図７に示すように、ダメージ緩衝層１８の上に選択拡散用のマスク層２３を形成する。このマスク層２３は、略中央部に平面形状が円形の開口２３ａを有している。このマスク層２３は、マスク層１９と同じようにして、つまり、ＳｉＮ層、ＳｉＯ2層、またはＰＳＧ層などを形成した後、その層をフォトリソグラフィ法でパターン化して形成される。
【００５５】
次に、選択拡散用のマスク層２３の上に、ＺｎＯ層２４を形成する。ＺｎＯ層２４の形成には、例えばスパッタ法を使用する。ＺｎＯ層２４は、ｎ型ＩｎＰキャップ層１６の内部にＺｎ原子を選択的に拡散するための「Ｚｎ拡散源」として機能する。ＺｎＯ層２４は、マスク層２３の開口２３ａを介してｎ型ＩｎＰキャップ層１６に接触している。
【００５６】
なお、マスク層２３の開口２３ａは、受光領域となるｐ型拡散領域２５が、ガードリングとなるｐ型拡散領域２２の内側において所望の形状で形成されるように設定すればよい。この実施形態では、開口２３ａの外縁がガードリングとなるｐ型拡散領域２２の内端縁とほぼ合致するように設定する。
【００５７】
次に、図７の状態を持つ構造体を炉の中に入れ、所定温度で所定時間、加熱する。こうして、ＺｎＯ層２４中に含まれるＺｎ原子をｎ型ＩｎＰキャップ層１６中に選択的に拡散させる。この時、ＺｎＯ層２４中のＺｎ原子は、マスク層２３の開口２３ａを通り、さらにダメージ緩衝層１７を貫通してからｎ型ＩｎＰキャップ層１６中に拡散する。こうしてｎ型ＩｎＰキャップ層１６中に拡散してきたＺｎ原子は、ガードリングとなるｐ型拡散領域２２の内側だけでなく、ｐ型拡散領域２２の内端部にも少し入り込む。その結果、図７に示すように、ｎ型ＩｎＰキャップ層１６の内部に円形の平面形状を持つｐ型拡散領域２５が形成される。つまり、ガードリングとなるｐ型拡散領域２２の内側にそれと同心となるように、受光領域となるｐ型拡散領域２５が形成されるのである。
【００５８】
このように、受光領域となるｐ型拡散領域２５の形成方法は、ガードリングとなるｐ型拡散領域２２の場合と同じ熱拡散法である。この時の加熱温度と加熱時間は、ｐ型拡散領域２５の底部がｎ型ＩｎＰ増倍層１５の中に達しないように調整する。
【００５９】
この熱拡散工程において、ガードリングとなるｐ型拡散領域２２に含まれているＺｎ原子も拡散するので、ｐ型拡散領域２２は図６の状態よりも外側と内側に少し広がり、さらに下方にも少し広がる。よって、図７に示すように、ｐ型拡散領域２２の内端部は、ｐ型拡散領域２５の外端部と少し重複した形になり、またｐ型拡散領域２２の底部はｎ+型ＩｎＰ増倍層１５に入り込む。
【００６０】
続いて、弗酸や緩衝弗酸などを用いてウェットエッチングを行い、マスク層２３とＺｎＯ層２４を除去する。この時も、ダメージ緩衝層１７がｎ型ＩｎＰキャップ層１６の表面を覆っているので、エッチング作用はキャップ層１６に及ばない。したがって、ここでも、ｎ型ＩｎＰキャップ層１６が損傷を受ける恐れはない。
【００６１】
以後は、通常の方法によって、パッシベーション層１７をｎ型ＩｎＰキャップ層１６の上に形成してから、そのパッシベーション層１７に円形の窓をあける。この時、図１に示すように、パッシベーション層１７は、ガードリングとなるｐ型拡散領域２２と残りのｎ型ＩｎＰキャップ層１６の全面を覆っており、受光領域となるｐ型拡散領域２５のみがパッシベーション層１７の窓から露出している。
【００６２】
さらに、ｎ+型ＩｎＰ基板１１の裏面にも金属膜を形成し、ｎ側電極３２とする。ｎ側電極３２は、基板１１の裏面の全面を覆っている。
【００６３】
こうして、本発明の一実施形態のアバランシェ・フォトダイオード１０が製造される。
【００６４】
以上説明したところから明らかなように、本発明の一実施形態のアバランシェ・フォトダイオード１０の製造方法では、ｎ型ＩｎＰキャップ層１６の上にダメージ緩衝層１７を先に形成しておき、そのダメージ緩衝層１７の上に選択拡散用のマスク層１９、２３やＺｎＯ層２０、２４を形成してから、選択的にｐ型ドーパント（ここではＺｎ原子）をｎ型ＩｎＰキャップ層１６の中に熱拡散し、もってガードリングとなるｐ型拡散領域２２と受光領域となるｐ型拡散領域２５を形成している。その後、不要となったマスク層１９、２３やＺｎＯ層２０、２４をエッチングによって除去している。
【００６５】
このため、ダメージ緩衝層１７の上に直接、マスク層１９、２３やＺｎＯ層２０、２４を形成した場合と異なり、これらの工程の間にｎ型ＩｎＰキャップ層１６が損傷を受ける恐れがない。よって、ｎ型ＩｎＰキャップ層１６の合金化を抑制できると共に、ｎ型ＩｎＰキャップ層１６の損傷に起因する暗電流の増加や表面荒れといった問題を回避できる。
【００６６】
さらに、ｎ型ＩｎＰキャップ層１６の中にｐ型ドーパント（ここではＺｎ原子）を熱拡散法で選択的に導入することによって、ｐ型拡散領域２２と２５を形成しているので、従来のフォトダイオード１１０の製造方法で使用していたＢｅのイオン注入工程が不要となる。よって、製造工程が簡略化される。
【００６７】
加えて、ｎ型ＩｎＰキャップ層１６の中にｐ型ドーパント（ここではＺｎ原子）を熱拡散によって導入しているので、いわゆる「開管拡散」が可能となり、その結果、大径の半導体基板（ウェハ）にも容易に対応できる。
【００６８】
本発明は、上記の実施形態に限定されるものではない。例えば、上記実施形態では、ｎ型のＩｎＰ基板の上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａＡｓ光吸収層、ｎ型ＩｎＧａＡｓＰパイルアップ抑制層、ｎ型ＩｎＰ増倍層、ｎ型ＩｎＰキャップ層を積層形成しているが、ＩｎＰ以外の半導体基板も使用可能であるし、半導体基板上に形成される積層構造も、ダイオード機能が得られる限りは任意に変更できる。また、トーパントとしてＺｎ以外の任意のものを使用できることも言うまでもない。
【００６９】
【発明の効果】
以上説明したように、本発明のフォトダイオードの製造方法によれば、イオン注入法の使用が不要で製造工程を簡易にすることができると共に、ｐｎ接合近傍のドナーとアクセプタの濃度分布を急峻な傾斜を持つようにして高速応答を確保できる。また、大口径の半導体基板（ウェハ）の使用に容易に対応できる。さらに、ガードリングと受光領域の形成プロセスで生じる半導体層の損傷に起因する不都合（暗電流の増加や表面荒れなど）も回避できる。
【図面の簡単な説明】
【図１】本発明の一実施形態のアバランシェ・フォトダイオードの構成を示す要部概略断面図である。
【図２】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図である。
【図３】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図２の続きである。
【図４】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図３の続きである。
【図５】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図４の続きである。
【図６】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図５の続きである。
【図７】図１のアバランシェ・フォトダイオードの製造方法の各工程を示す要部概略断図で、図６の続きである。
【図８】従来のアバランシェ・フォトダイオードの構成を示す要部概略断図である。
【符号の説明】
１０ アバランシェ・フォトダイオード
１１ ｎ+型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ｎ型ＩｎＧａＡｓ光吸収層
１４ ｎ型ＩｎＧａＡｓＰパイルアップ抑制層
１５ ｎ+型ＩｎＰ増倍層
１６ ｎ型ＩｎＰキャップ層
１７ パッシベーション層
１８ ダメージ緩衝層
１９ 選択拡散用マスク層
２０ ＺｎＯ層
２１ ＳｉＯ2層
２２ ｐ型拡散領域（ガードリング）
２３ 選択拡散用マスク層
２４ ＺｎＯ層
２５ ｐ型拡散領域（受光領域）
３１ ｐ側電極
３２ ｎ側電極
Claims (6)
- （ａ） 第１導電型の半導体基板上に、前記第１導電型の第１および第２の半導体層を積層形成する工程と、
（ｂ） 前記第２半導体層の上にダメージ緩衝層を形成する工程と、
（ｃ） 前記ダメージ緩衝層の上に、第１マスク層を介して、前記第１導電型とは反対の極性を持つ第２導電型のドーパントを含む第１拡散源層を形成する工程と、
（ｄ） 前記第１拡散源層に含まれる前記ドーパントを、前記第１マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もってガードリングとなる前記第２導電型の第１拡散領域を形成する工程と、
（ｅ） 前記第１拡散源層と前記第１マスク層を除去する工程と、
（ｆ） 前記ダメージ緩衝層の上に、第２マスク層を介して、前記第２導電型のドーパントを含む第２拡散源層を形成する工程と、
（ｇ） 前記第２拡散源層に含まれる前記ドーパントを、前記第２マスク層と前記ダメージ緩衝層とを介して前記第２半導体層の内部に選択的に拡散させ、もって受光領域となる前記第２導電型の第２拡散領域を形成する工程と、
（ｈ） 前記第２拡散源層と前記第２マスク層を除去する工程と、
（ｉ） 前記ダメージ緩衝層を除去する工程と
を備えてなるフォトダイオードの製造方法。 - 前記第１半導体層が増倍層であり、前記第２半導体層がキャップ層である請求項１に記載のフォトダイオードの製造方法。
- 前記第１半導体層がｎ型ＩｎＰ増倍層であり、前記第２半導体層がｎ型ＩｎＰキャップ層である請求項１に記載のフォトダイオードの製造方法。
- ガードリングとなる前記第１拡散領域が、前記工程（ｄ）の終了時には全体が前記第２半導体層の内部にあるが、受光領域となる前記第２拡散領域を形成するための前記工程（ｇ）において拡大し、前記第１拡散領域の底部が前記第１半導体層の内部に位置する請求項１〜３のいずれか１項に記載のフォトダイオードの製造方法。
- 前記第１拡散源層に含まれる前記第２導電型のドーパントと、前記第２拡散源層に含まれる前記第２導電型のドーパントが、いずれもＺｎである請求項１〜４のいずれか１項に記載のフォトダイオードの製造方法。
- 前記ダメージ緩衝層として化合物半導体層を使用する請求項１〜５のいずれか１項に記載のフォトダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102792A JP4401036B2 (ja) | 2001-04-02 | 2001-04-02 | フォトダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001102792A JP4401036B2 (ja) | 2001-04-02 | 2001-04-02 | フォトダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299679A JP2002299679A (ja) | 2002-10-11 |
| JP4401036B2 true JP4401036B2 (ja) | 2010-01-20 |
Family
ID=18955941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001102792A Expired - Fee Related JP4401036B2 (ja) | 2001-04-02 | 2001-04-02 | フォトダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4401036B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4103885B2 (ja) | 2004-11-16 | 2008-06-18 | 住友電気工業株式会社 | ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子 |
| RU2686523C1 (ru) * | 2018-07-05 | 2019-04-29 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Способ легирования цинком подложек или слоев фосфида индия |
| JP7639779B2 (ja) * | 2022-06-22 | 2025-03-05 | 信越半導体株式会社 | 受光素子の製造方法 |
-
2001
- 2001-04-02 JP JP2001102792A patent/JP4401036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299679A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| JP2833588B2 (ja) | フォトディテクタおよびその製造方法 | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPH03293780A (ja) | 半導体受光素子 | |
| JP2002057352A (ja) | 太陽電池およびその製造方法 | |
| JPH10163515A (ja) | フォトディテクタおよびその製造方法 | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| US10580927B2 (en) | Process of forming light-receiving device | |
| JP2573201B2 (ja) | 半導体素子の拡散層形成方法 | |
| CN101506998B (zh) | 光检测器和光检测器的制造方法 | |
| US6146957A (en) | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| CN100541721C (zh) | 平面型雪崩光电二极管 | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| CN114420777B (zh) | 雪崩光电二极管及其制作方法 | |
| JPH09321332A (ja) | 半導体受光素子の製造方法 | |
| JP4601129B2 (ja) | 半導体受光素子製造方法 | |
| JP2736089B2 (ja) | 半導体素子及びその製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| KR19990075459A (ko) | 피아이엔 포토 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |