JPH02159775A - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法

Info

Publication number
JPH02159775A
JPH02159775A JP63315619A JP31561988A JPH02159775A JP H02159775 A JPH02159775 A JP H02159775A JP 63315619 A JP63315619 A JP 63315619A JP 31561988 A JP31561988 A JP 31561988A JP H02159775 A JPH02159775 A JP H02159775A
Authority
JP
Japan
Prior art keywords
junction
semiconductor
layer
light
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63315619A
Other languages
English (en)
Inventor
Hideto Furuyama
英人 古山
Tetsuo Sadamasa
定政　哲雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63315619A priority Critical patent/JPH02159775A/ja
Priority to US07/413,489 priority patent/US4992386A/en
Priority to CA000614171A priority patent/CA1317664C/en
Priority to EP89310012A priority patent/EP0373752A3/en
Publication of JPH02159775A publication Critical patent/JPH02159775A/ja
Priority to US07/602,174 priority patent/US5144381A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、アバランシェ効果を利用した半導体受光素子
に係わり、特にガードリング構造の改良をはかった半導
体受光素子及びその製造方法に関する。
（従来の技術） 近年、光フアイバー通信等の分野において、高感度受光
素子としてアバランシェフォトダイオード（Ａｖａｒａ
ｎｃｈｅ　Ｐｈｏｔｏ　Ｄｉｏｄｅ　　以下ＡＰＤと略
記する）か用いられている。このＡＰＤは、半導体結晶
のアバランシェ・キャリア増倍を利用したデバイスであ
り、素子内部に高電界のアバランシェ領域を有している
。このため、アバランシェ領域、特にアバランシェ領域
外縁の電界集中による局所ブレークを防くガードリング
構造が重要となる。
光通信で用いられているＡＰＤは、石英系光ファイバー
の低損失領域（波長１．３〜１．５μｍ）に高い感度を
有するＧａＩｎＡｓ　（ＩｎＰに格子整合する組成）を
受光層（光吸収層）とし、そこで発生するキャリアをＩ
ｎＰでアバランシェ増倍するものか一般に用いられてい
る。
アバランシェ増倍のための高電界領域は、急峻な濃度勾
配フロントの急傾斜不純物による片側階段（急傾斜）接
合の部分に形成される。そのため、急傾斜不純物の導入
境界ではその曲率による電界集中が起こり易く、所謂局
所ブレツを起こし易い。これを防止するのがガードリン
グであり、その構成は、フロント濃度勾配の緩やかな緩
傾斜不純物による傾斜（緩傾斜）接合を急傾斜接合の境
界部に形成し、不純物の導入境界が緩傾斜接合となるよ
うにするものである。
緩傾斜接合では、一般にブレークダウン電圧が高く、曲
率による電界集中効果が小さいため、前記構成が局所ブ
レークを抑圧する。このとき、緩傾斜接合の深さを急傾
斜接合よりある程度深く形成することが必要であり、急
傾斜接合が緩傾斜接合に近付き過ぎると緩傾斜接合を設
ける効果は少なくなる。また、不純物導入境界の曲率を
等測的に大きくする方法も、局所ブレークの抑圧に効果
を持っている。以下、ガードリング構造に関する従来技
術を、第１１図乃至第１４図を参照して説明する。
第１１図は従来のＡＰＤの一例を示す構成断面図であり
、昭和６０年秋季第４６回応用物理学会学術講演会の講
演予稿集４ａ−Ｌ−９に発表されているものである。各
部分の構成は、８１がｎＩｎＰ基板、８２がｎ−１ｎＰ
バツフア一層、８３がｎ　　−ＧａＩｎＡｓ光吸収層、
８４がｎ−−Ｇ；ａ　Ｉ　ｎＡｓ　Ｐ　（吸収端波長で
１．３μｍの組成）中間層、８５かｎ−ＩｎＰアバラン
シェ増倍／電界緩和層、８６がｎ−−１ｎＰウインド層
、８８か緩傾斜ｐ型不純物導入を行ったガードリング、
８９が急傾斜ｐ型不純物導入を行った受光領域く９１が
絶縁膜、９２か無反射コート膜、９３．９４が電極であ
る。
この構造は、一部前述したようにｐ種領域８８．８９の
下部に空乏層を拡大し、光吸収層８３で発生されるキャ
リアを８９（ｐ＋）。
８６（ｎ−又はＩ）　　）、８５（ｎ）のｐｎ接合領域
に集中する高電界領域に導いてアバランシェ増倍さぜる
ものである。光通信用ＡＰＤでは、一般にアバランシェ
増倍による応答速度の低下を少なくするため、受光領域
８９をｎ−１ｎＰ層８５に近付けて形成し、高電界領域
の幅を狭くすることが多い。そのため、ガードリング８
８の接合はｎ−１０２層８５に入り込むように形成され
るが、ｎ−ＩｎＰ層８５の不純物濃度が比較的高いため
ガードリング境界で緩傾斜効果が小さくなり易く、局所
ブレークの原因になり易い。
第１１図の従来例では、ガードリング境界部にｎ　　−
１ｎＰ層８６中に形成されるような浅いガードリングを
横方向に拡大してこれを防いでいる。即ち、これはガー
ドリング境界部の曲率を等価的に大きくしたものに相当
する。ところが、このような従来例では、急傾斜接合下
部で緩傾斜接合が深い分だけ光吸収層８３の電界値が上
昇し易く、ヘテロ界面での発生電流や光吸収層８３での
トンネル電流による暗電流が多くなり易い。これは、特
に高速化を４目指してｎ−ＩｎＰ層８５の不純物濃度を
高く、厚さを薄くした場合に問題となり易い。
第１２図は急傾斜接合の境界部形状を変化させ、等価的
な境界部曲率を大きくした従来技術の例であり、昭和６
３年電子情報通信学会秋季全国大会の講演論文集Ｃ−１
７２に発表されているものである。この例では、緩傾斜
接合によるガドリングは用いておらず、急傾斜接合の境
界部形状の変形のみにより局所ブレークを防いでいる。
この急傾斜接合は：Ｚｎ、Ｃｄ等の熱拡散により形成し
、中央の受光領域部（８つの凸部）は選択的な不純物の
押し込み拡散により形成している。その結果、高電界領
域は中央の凸部に形成され、凸部境界での電界集中か小
さくなりている。
このような構造の場合、第１１図の従来例のように不必
要に暗電流を増加させることは殆ど無く、暗電流の極め
て低い素子が得られる特徴を持っている。しかしなから
、このような構造では急傾斜接合境界部（拡散境界部）
の曲率緩和のため比較的深い（〜６μｍ）拡散を行って
おり、通常の緩傾斜接合（ガードリング）を用いた場合
の拡散（１〜２μｍ）に比べｎＩｎＰ層８６層膜６を厚
く形成する必要がある。
このため、結晶成長にかなりの過剰コストを生じる欠点
があり、また深い拡散であるためその拡散深さの制御性
が悪いことや、拡散フロントの平坦性が損なわれ易いた
め受光感度の面内ムラや平坦性の欠如が問題となり易い
。さらに、素子の高速化のため拡散フロントをｎ−Ｉ　
ｎ　Ｐ層８５に近付けた場合、拡散境界部での局所ブレ
ークが再び問題となり易く、高速ＡＰＤの構造としては
望ましくない。
第１３図はガードリング部のｎ−ＩｎＰ層８５を一部除
去し、ｎ−−ｊｎＰ層９６を新たに再成長させた従来例
であり、特開昭６１−２２０４８１号公報に示されてい
るものである。この場合、急傾斜接合の境界部に緩傾斜
接合によるガードリングが用いられているが、再成長に
よるｎＩｎＰ層９６層比６的厚いため、緩傾斜接合によ
る光吸収層８３への影響は殆どない。また、拡散の深さ
は通常通りであり、更に再成長境界で拡散フロント形状
の変形が可能なため最適化により略理想的なガードリン
グ構造となる。このような構造は、高速化ＡＰＤとして
も優れてお′り特性上の問題は略解決される。
しかしなから、このような構造の欠点は、高電界領域に
再成長界面があることと結晶成長が２度に及ぶことであ
り、製法上の問題がある。
即ち、アバランシェ増倍が可能なほどの高電界に絶えら
れるようその再成長界面はかなりの完全性が求められ、
界面準位の殆と無い結晶再成長が必要である。そのため
、ＬＰＥ　（液相エピタキシャル）成長′法により所謂
メルトバック（結晶成長融液による成長炉内エツチング
）を僅かに行って表面清浄化させる方法が用いられる。
この方法により略完全な再成長界面を得ることかできる
が、再成長の手法がＬＰＥであるため、ウェハサイズが
制限されることや再成長表面の平坦性が損なわれ易いこ
と、また製造歩留りの低下要因が多くなること等の問題
がある。
さらに、２度目の結晶成長が２〜３μｍと厚いことから
、２度目の結晶成長によるコストの上昇か問題となる。
第１４図は第１２図及び第１３図の従来例の利点を持ち
合わせた従来例であり、特開昭８１−１９１０８２号公
報に示されているものである。
この例では、ｎ　　−ＩｎＰ層８６をやや厚めに形成し
、中央の受光領域の部分をエツチング又はイオンミリン
グ等によりなだらかなプロファイルで除去した後、急傾
斜接合の形成を行っている。また、急傾斜接合の境界に
は緩傾斜接合によるガードリング８８が用いられている
。この従来例では、再成長によるｎ　　−１ｎＰを用い
る必要がなく、また急傾斜接合の拡散深さは比較的浅く
て済むため、前述したような問題は生じ難い。しかしな
から、このような従来例ではエツチング又はイオンミリ
ングの制御性に非常に窩い精度が要求され、製造歩留り
の点で困難かある。
（発明が解決しようとする課題） このように従来、ガードリング耐圧が高く暗電流の小さ
な半導体受光素子を実現するには、２度の結晶成長（特
に、２回目に比較的厚いｎ−−ＩｎＰの結晶成長）が必
要となったり、受光領域表面のエツチングやイオンミリ
ングが必要となり、製造コストの上昇や製造歩留りの低
下を招く問題があった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、ガードリング耐圧を高くでき、且つ
暗電流を小さくすることのできる新たな構造の半導体受
光素子を提供することにある。
また、本発明の他の目的は、上記特徴を有する半導体受
光素子を、製造コストの上昇を招くことなく、且つ製造
歩留まり高く実現し得る半導体受光素子の製造方法を提
供することにある。
［発明の構成］ （課題を解決するため手段） 本発明の判子は、環状の半導体スペーサ層を用いて、急
傾斜ｐｎ接合の周辺部接合深さを中央部接合深さよりも
浅くすることにより、半導体多層膜の表面平坦性を保っ
たまま十分なガーリング効果を得ることにある。
即ち本発明は、光吸収層及びアバランシェ増倍層を含む
第１導電型半導体多層膜と、この半導体多層膜の表面層
に第２導電型不純物の導入により形成された急傾斜ｐｎ
接合形成のための受光領域と、前記半導体多層膜の表面
層に第２導電型不純物の導入により形成され、且つ前記
受光領域の周辺部を囲むように形成された緩傾斜ｐｎ接
合形成のためのガードリングとを備えた半導体受光素子
において、前記半導体多層股上に環状の半導体スペーサ
層を形成し、前記受光領域の周辺部を該半導体スペーサ
層の内周よりも外側に位置させ、前記受光領域の周辺部
接合深さを該受光領域の中央部接合深さよりも浅く、且
つ前記ガードリングの接合深さを前記受光領域の周辺部
接合深さよりも深く形成するようにしたものである。
また本発明は、光吸収層及びアバランシェ増倍層を含む
第１導電型半導体多層膜の表面に第２導電型となる不純
物を導入し、略円状の受光領域に急傾斜ｐｎ接合を形成
すると共に、該急−傾斜ｐｎ接合の外周部に接して環状
の緩傾斜ｐｎ接合を形成してなる半導体受光素子の製造
方法において、特に前記急傾斜ｐｎ接合形成のだめの不
純物を導入する際に、前記半導体多層膜上に環状の半導
体スペーサ層を形成し、且つ該半導体スペーサ層の少な
くとも内周部を露出させて、少なくとも該スペーサより
外側をマスクした状態で、前記半導体多層膜に不純物導
入を行い、次いで′前記急傾斜ｐｎ接合フロントの周辺
部を、該急傾斜ｐｎ接合フロントの中央部よりも浅く、
且つ前記緩傾斜ｐｎ接合フロントよりも浅く形成するよ
うにした方法である。
さらに本発明は、光吸収層及びアバランシェ増倍層を有
する半導体受光素子の製造方法において、第１導電型半
導体多層膜上に環状窓部を有する第１のマスクを設けた
のち、この第１のマスクの前記環状窓部に半導体スペー
サ層を少なくとも１層結晶成長させ、次いで前記環状窓
部から前記半導体多層膜の表面に、緩傾斜ｐｎ接合のた
めの第２導電型となる第１の不純物を導入し、次いで熱
処理を行ったのち少なくとも前記第１のマスクの前記環
状窓部より内側を除去するか、又は前記第１のマスクの
少なくとも前記環状窓部より内側を除去したのち、熱処
理を行ってガードリングの形成を行い、しかるのち円形
窓部を有し該円形窓部の外縁が前記環状窓部に結晶成長
させた半導体スペーサ層上に位置する第２のマスクを形
成し、次いで前記第１又は第２のマスクの円形窓部から
前記半導体多層膜の表面に、急傾斜ｐｎ接合のための第
２導電型となる第２の不純物を導入して受光領域を形成
するようにした方法である。
（作　用） 本発明によれば、平坦な半導体多層膜上に環状の半導体
スペーサ層を形成することにより、このスペーサ層の略
膜厚分に相当する深さたけ、急傾斜ｐｎ接合の周辺部接
合深さを中央部接合深さよりも浅くすることかできる。
従って、深いガードリングを用いることなく、半導体多
層膜の表面平坦性を保って、十分なガードリング効果を
得ることが可能となる。これにより、ガーリング耐圧の
向上と共に、暗電流の低減化をはかることが可能となる
。
また、半導体スペーサ層を選択成長により形成すると、
マスクの環状窓部が選択成長及び緩傾斜接合（ガードリ
ング）不純物導入のマスク窓を兼ねるため、その位置関
係が自己整合的に決定される。さらに、急傾斜整合不純
物の導入を行う際、選択成長による半導体スペーサ層の
内周で急傾斜接合の変形が起こるため、ガードリング内
周と急傾斜接合変形部の位置関係も自己整合的に決定さ
れる。従って、半導体スペーサ層とガードリングを独立
に形成する場合に比し、半導体スペーサ層とガードリン
グのパターンの合わせマージンが不要となり、ガードリ
ング性能を低下させることな（ｐｎ接合の面積線小によ
る素子の寄生容量低減か可能になる。また、半導体スペ
ーサ層の結晶成長は比較的薄く行われるため結晶成長に
よるコストの上昇はマスク合わせ工程の減少や自己整合
プロセスによる素子歩留りの向上により打消され、むし
ろ結晶成長により凸部段差の精度向上がはかれるため、
素子の性能、再現性が向上し全体としてコストパフォー
マンスが向上する効果を奏する。
（実施例） 以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の第１の実施例に係わるＡＰＤの概略構
成を示す断面図である。図中１１はｎ−ＩｎＰ基板であ
り、この基板１１上にはｎ−１ｎＰバッファ層１２（キ
ャリア濃度５　Ｘ　１０１６ｃｍ−３以下、厚さ　０．
５μｍ）　、　　ｎＧａＩｎＡｓ光吸収層１３（キャリ
ア濃度１×１０１５ｃｍ−３＋　厚さ２．ｃｚｍ）　、
　　ｎ−Ｇａ　Ｉ　ｎＡｓ　Ｐ中間層１４（吸収端波長
にして１．３μｍ、キャリア濃度２　Ｘ　１０１１０ｌ
６　、厚さ　０．４μｍ　）ｎ−ＩｎＰ増倍層１５（キ
ャリア濃度４　Ｘ　１０１１０１６ｅ、厚さ０．８．ｃ
ｚｍ）及びｎ−−１ｎＰ層１６（キャリア濃度Ｉ　Ｘ　
１．０＋５ｃｍ−３＋　厚さ　１．．２μｍ）が成長形
成され、さらにこの上に環状にＧ−ａｌｎＡｓＰスペー
サ層１７（吸層端７長にして１．３μｍ、アンドープ、
厚さ　０２μｍ）が成長形成されている。ＩｎＰ層］層
内６内、Ｂｅイオン注入によるｐ半領域（ガードリング
）１８、Ｃｄ又はＺｎ拡散によるｐ半領域（受光領域）
１９が設けられている。そして、基板の上面及び下面に
は、絶縁膜２１．無反射膜２２及び電極２３．２４が設
けられている。なお、絶縁膜２１及び無反射膜２２は窒
化シリコン膜、電極はｐ側２３をＡ　ｕ　Ｚ　ｎ　Ｓ、
　ｎ側をＡｕＧｅとしている。
ここで、緩傾斜ｐｎ接合を形成するためのＢｅイオン注
入の条件は加速電圧２００ｋＶでドズ量１×１０１３ｃ
ｍ−２とし、イオン注入後７００℃で２０分間の熱アニ
ールを行う。また、急傾斜ｐｎ接合を形成するためのＣ
，ｄ又はＺｎの拡散は、］９ 例えばＣｄの場合５６０°Ｃて２０分間の気相拡散を行
うものとした。これにより、受光領域］９の拡散フロン
トは中央部でｎ−ＩｎＰ層１５に極めて近くなるまで深
く、周辺部でこれよりも浅くなっている。ガードリング
１８の拡散フロントは、受光領域１９の拡散フロントの
中央部と周辺部との間に規定されている。また、各層１
２、〜．］７の結晶成長としては、例えばＭＯＣＶＤ法
を用い、６２０℃の温度で成長させる。
このような構成とすることにより、アバランシェブレー
クダウン電圧は約６０Ｖ１ガードリング部の耐圧は８０
Ｖ以上と十分に高く、素子の暗電流は受光領域５０μｍ
φのもので１０ｎＡ以下と良好な素子が得られた。
次に、」二記構成の本装置の製造方法について第２図を
参照して説明する。まず、第２図（ａ）に示す如く、ｎ
−１ｎＰ基板１１上に前述した各層１２．〜，１７の結
晶成長を行う。次いて、第２図（ｂ）に示す如く、Ｇａ
ＩｎＡｓＰスペす層］７上にＳｉＯ２膜２５を約８００
０人形成し、このＳｉＯ２膜２５に環状の窓を形成する
。この窓形成には、５ｉｎ２膜２５上にレジストパター
ンを形成し、ＮＨ４Ｆ水溶液を用い、約１分間エツチン
グを行う。そして、ＳｉＯ□膜２５をマスクとして、内
径５５μｍφ、外径８０μｍφのリング状のイオン注入
を行い、続いて熱アニールを行う。これにより、ＩｎＰ
層１層内６内半領域（ガードリング）１８を形成する。
次いで、第２図（ｅ）に示す如く、５ｉｎ２膜２５を除
去したのち、Ｇａ１ｎＡｓＰスペ一サ層１７を前記窓よ
りも僅かに小径の環状に加工する。この加工には、スペ
ーサ層１７上にレジストマスク等を形成したのち、スペ
ーサ層］７を硫酸：過酸化水素水：水を４　：　１　：
　１に混合したエツチング液で、２６℃、約１分間、選
択エツチングすればよい。
次いで、第２図（ｄ）に示す如く、全面にプラズマＣＶ
Ｄによる窒化シリコン膜２１を堆積したのち、この窒化
シリコン膜２１に６０μｍφの円形の拡散窓を形成する
。そして、Ｃｄ又はＺｎの熱拡散を行いｐ半領域（受光
領域）１９を形成する。このとき、図に示すように受光
領域１９の拡散フロントは中央部が深く、ｎＩｎＰ層１
５に極めて近くなるが、周辺部はスペーサ層１７の存在
により浅くなる。さらに、スペーサ層１７の厚さを選択
することにより、受光領域１９の拡散フロントを、中央
部はガドリング１８の拡散フロントよりも深く、周辺部
はガードリング］８の拡散フロントよりも浅くすること
ができる。この後、無反射膜形成、電極形成等を行うこ
とにより、前記第１図に示す素子が完成する。
かくして製造されたＡＰＤは、受光領域１９の拡散フロ
ントが中央部よりも周辺部が浅く形成されるので、ガー
ドリング１８の拡散フロントをｎ−１ｎＰ層１５にはみ
出させることなく受光領域１９の周辺部拡散フロントよ
りも深くすることかでき、これによりガードリング耐圧
を十分に高くし、且つ暗電流を小さくすることかできる
。そしてこの場合、製造過程において結晶成長は１回だ
けでよく、しかもその種類は特に限定されない。また、
受光領域］９の拡散フロントの中央部と周辺部との差は
、スペーサ、層１７の膜厚で規定されるので、エツチン
グやイオンミリングでＩｎＰ層１６を加工する方法に比
べて制御性が良い。さらに、結晶表面は略平坦になりプ
レーナ型素子として十分な平坦性を保つことができる。
従って、素子特性、製造の容易さ及び実装性等に優れる
という効果を持つ０ 第３図は本発明の第２の実施例の概略構成を示す断面図
であ、る。なお、第１図と同一部分については同一符号
を付して、その詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、ガード
リング形成のためのＢｅイオン注入をｐｎ接合領域全面
に行ったことにある。即ち、環状領域にイオン注入を行
うのではなく、受光領域１９よりも大径の円形領域にイ
オン注入を行う。この場合、前記第２図（ｂ）の中央部
のイオン注入マスクを除くというパターン変更のみで可
能になる。
この実施例では全面にＢｅイオン注入を行っているが、
中央領域ではＢｅによる緩傾斜ｐｎ接合がＣｄ又はＺｎ
による急傾斜ｐｎ接合よりも浅く形成されており、素子
特性への影響は少ない。この実施例の特徴は、Ｂｅ拡散
によるガドリングとＣｄ又はＺｎ拡散による受光領域と
の重ね合わせ余裕が大きくなり、パターン縮小か可能と
なるため、全体のｐｎ接合面積縮小による寄生容量低減
が可能になることである。
第４図は本発明の第３の実施例に係わるＡＰＤの概略構
成を示す断面図である。図中４１はｎ−１ｎＰ基板であ
り、この基板４１上にはｎ−１ｎＰバツフア一層４２．
ｎ Ｇａ　Ｉ　ｎＡｓ光吸収層４３　（ＩｎＰに格子整合す
る組成）　　ｎ−−ＧａＩｎＡｓＰ中間層４４ａ（吸収
波長にして１．３μｍ）、ｎＧａ　Ｉ　ｎＡｓ　Ｐ中間
層４４ｂ（吸収波長にして１．１μｍ）ｙｎ−ＩｎＰア
バランンエ増倍・電界緩和層４５．ｎ−−ＩｎＰウィン
ドウ層４６が成長形成され、この上に環状の半導体スペ
ザ層４７か形成されている。スペーサ層４７には、例え
ばＩｎＰを用いる。ここで、スペーサ層４７はＧａＩｎ
ＡｓＰ、Ｇａ１ｎＡｓ等の結晶であってもよく、構造設
計、工程条件設計に合わせて組成、膜厚を変更して用い
ればよい。
また、先の実施例と異なり中間層を２層にしているのは
、バンドギャップの不連続を小さくするためである。
各半導体層のキャリア濃度　厚さは、例えばバッファ層
４２が４　Ｘ　１０”Ｃｍ−３，０，５μｍ　、光吸収
層４３が≦５　Ｘ　１０１５ｃｍ−３，２ｐ　ｍ、中間
層４４ａ及び４４ｂが各々≦５　Ｘ　１０１５ｃｍ　’
０．１μｍ１アバランシ工増倍・電界緩和層４５が４　
Ｘ　１０１６ｃｍ−３，（１，９μｍ１ウインド層４６
が≦５　ｘ　１０”ｃｍ−’、　　１μｍ　、スペーサ
層４７が≦５　Ｘ　１０”ｃｍ−３，０，４μｍとする
。
半導体層以外の部分は４８が緩傾斜ｐｎ接合形成のため
のＢｅイオン注入によるｐ型頭域（ガードリング）、４
９が急傾斜ｐｎ接合形成のためのＣｄ熱拡散によるｐ型
頭域（受光領域）５１がパッシベーション膜（例えば窒
化シリコン：　２０００人）、５２が無反射コート層、
５３゜５４が電極（例えばＴｉ／Ｐｔ／Ａｕ：　１５０
０１５００１５０００人、　ＡｕＧｅ／Ａｕ　　：　２
０００１５０００人）であり、４８のＢｅ、４９のＣｄ
はその他のアクセプタ不純物（例えばＭｇ、Ｚｎ）を用
いたり、導入手段を代えたものであってもよい。
本装置は構造的には先の第１の実施例と略同様であるが
、その製造方法に先の実施例とは大きく異なる点がある
。第５図は第４図に示す装置の製造工程を示す断面図で
ある。なお、第５図ではガードリングの片側について示
し、ｎＩｎＰ層４５より下の半導体層を省略して示しで
ある。また、これらの具体的構成要素は第４図で示した
通りとする。
まず、第５図（ａ）に示す如く前記第４図に示した４２
〜４６の各半導体層の結晶成長を行う。
結晶成長法としては、例えばＭＯＣＶＤ法を用い、６２
０°Ｃの温度で結晶成長を行う。次いて、ｎ　　−Ｉｎ
Ｐ層４層上６上択結晶成長・イオン注入マスク５５とし
て、例えば５ｉｎ２膜を１、　、ｐ　ｍ形成し、ガード
リング部分に相当する環状窓を形成する。環状窓は、例
えば内径４０μｍ外径６０μｍとし、通常のフォトリソ
グラフィー及びＮＨ４Ｆ水溶液エツチングによって形成
する。そして、再びＭＯＣＶＤ法を用い ＳｉＯ２マスク５５に設けた環状窓部内にＩｎＰスペー
サ層４７の選択成長を行う。このとき、結晶成長条件に
よってはマスク５５上に多結晶物質４７′の析出が生じ
る場合があるか、ここでは特に構わない。なお、スペー
サ層４７の材料としては不純物か拡散可能な耐熱性材料
で、最終的に導電性を有するものであればよい。
従って、アモルファス層でも良く、また製法としてはス
パッタ法若しくはＣＶＤ法による堆積でもよい。
次いて、第５図（ｂ）に示す如く、イオン注入法による
Ｂｅイオン導入領域４８′を形成する。
注入条件としては、例えば加速電圧２００ｋＶてドーズ
量Ｉ　Ｘ　１０１３ｃｍ−２のイオン注入を行う。
次いで、第５図（Ｃ）に示す如く、マスク５５を除去し
たのち濾過側雰囲気での熱処理（結晶アニール）を行う
。マスク５５の除去はＨＦ水溶液又はＮＨ４Ｆ水溶液等
で行えばよく、熱処理は例えばマスク５５の除去後、Ｈ
２ガスにＰＨ３を１ｏｏｏｏｐ肝含ませた雰囲気の中で
７５０°Ｃで１０分間行う。但し、この熱処理はマスク
５５を残したまま行ってもよく、またマスク５５を除去
後カバーマスク（例えばＰ　Ｓ　Ｇ、　Ａ　Ｓ　Ｇ）を
形成して所謂キャップアニール法を用いて行ってもよい
。
以上の工程により、選択結晶成長による環状凸部とそれ
に自己整合したｐ副領域（ガードリング）４８の形成が
行われ、ここまでのフォトエツチングプロセスは１回た
けて行われている。
なお、ガードリング４８の拡散フロントは４５４６の境
界付近とする。
この後、第５図（ｒｌ）に示す如く、Ｃｄ熱拡散マスク
５１をプラズマＣＶＤ法で堆積し、通常のフォトリソグ
ラフィー及びＣＦ、ガスを用いたドライエツチングによ
り受光領域（Ｃｄ拡散部）の窓を形成する。ここで、マ
スク５１は最終的にパッシベーション膜として残るもの
である。また、マスク５１は必ずしも新たに形成する必
要はなく、前記第５図（ｂ）に示す工程でイオン注入・
選択成長マスク５５を窒化シリコン２０００人とＳｉＯ
□８０００人との２層構造としておき、イオン注入プロ
セス後にＮＨ４Ｆ水溶液エツチングによりＳｉＯ２を選
択除去したものであってもよい。その際にも、フォトリ
ソグラフィーによる環状凸部内の窒化シリコンの除去は
行う。
続いて、Ｃｄ、Ｐ２をソースとして、例えば５６０℃で
１０分間の熱拡散を行ってＣｄを導入し、ｐ副領域（受
光領域４つ）を形成する。このとき、受光領域４９の拡
散フロントはスペーサ層４７の存在により、中央部より
も周辺部の方が浅いものとなる。これ以降は、無反射コ
ート膜５２及び電極５３．５４を形成することにより、
前記第４図に示す構造が実現されることになる。
ここで、前記第５図（Ｃ）の工程までは自己整合的にパ
ターン形成が行われているか、同図（ｄ）の工程におい
て新たにリソグラフィーを行うため、その自己整合性が
失われる懸念がある。
しかしなから、本実施例においてはその自己整合性が実
質的に失われないことを第６図に示す。
第６図は前記第５図（ｄ）の工程に相当する図であり、
Ｃｄ熱拡散マスク５１の受光領域（Ｃｄ拡散部）窓形成
を想定的にずらした場合を示している。この図から判る
ように、本実施例では最初に設けた環状窓部の幅量内で
あれば、そのパターンずれは殆ど素子構造に影響を及ぼ
さない。
即ち、第６図　（ａ）〜（Ｃ）に示すように、バタン位
置がずれた場合でもＣｄ拡散の変形領域とガードリング
４８が重複する位置は変化せず、またＣｄ拡散の深い部
分とガードリング４８の重複する幅も一定になる。その
ため、Ｃｄ拡散の深い部分とガートリングの重複領域で
発生し易い暗電流の量も一定で、しかもその重なりの幅
か狭いため通常のガートリング構造に比して暗電流の絶
対値も小さい特徴かある。なお、Ｃｄ拡散マスク５１か
前述したように最初のイオン注入マスクと兼用される場
合、Ｃｄ拡散の領域は環状凸部の領域全域であり、その
境界は環状凸部の外周に略一致して自己整合的なものと
なる。このようにして作成した素子の構造を第７図に示
す。
かくして本実施例によれば、自己整合プロセスによる素
子歩留まりの向上と結晶成長による凸部段差の精度向上
かはかれるため、素子の性能と全体としてのコストパフ
ォーオマンスを向上できる効果を奏する。また、自己整
合的にＡＰＤガードリングを形成できるために、ガーリ
ング性能を低下させることなくｐｎ接合の面積縮小によ
る素子の寄生容量低下か可能となり、さらに受光領域ｐ
ｎ接合よりも深いノノードリング接合を用いずに十分な
ガードリング効果が得られるため、不要な暗電流増加の
ない高速のＡＰＤを実現することができる。
第８図は本発明の第４の実施例の概略構成を示す断面図
である。なお、第４図と同一部分には同一符号を付して
、その詳しい説明は省略する。
この実施例は、前記第４図に示した構造にワイヤボンデ
ィングのためのポンディングパッド領域を形成したもの
である。光通信用ＡＰＤのポンディングパッドは素子の
ｐｎ接合面積に比し同等程度との面積を有する場合が多
く、その寄生容量が問題となり易い。そのため、通常は
ポンディングパッド下の絶縁膜を厚く形成したり、ガー
ドリングをポンディングパッド下まで延長させることが
多い。第８図の例は後者のものであり、通常のものより
暗電流の点で改善か施されている。
即ち、ここでは前記第５図（ｂ）の工程の選択結晶成長
を２層成長（４７，５７）とし、イ第ン注入工程の前に
ポンディングパッド以外の第２層５７を選択的に取り除
いている。そして、以降のプロセスを第５図と同様に行
って第８図の構造を得ており、ポンディングパッドの部
分ではＢｅ緩傾斜接合、Ｃｄ急傾斜接合共に導入深さが
浅くなっている。このため、ポンディングパッド下の光
吸収層４３で不要に電界値が上昇することがなく、ガー
ドリング面積を大きくしたことによる暗電流の増加が少
ないという特徴かある。
第９図及び第１０図は、第５図（ｂ）の選択成長工程で
発生し易い異常成長を防止するための改善例を示したも
のである。選択成長では、マスクによってカバーされた
部分に到達した結晶材料がマスク表面で熱運動を行って
おり、マスク表面のエネルギー的に低い領域に停滞する
か、マスク表面から再蒸発してエネルギー的な保存を行
っている。そのため、マスク表面に多結晶物質か析出し
ないような本来の選択結晶成長では、結晶材料が全てマ
スク表面から再蒸発することが望ましいが、マスク表面
の平均自由行程が長い場合結晶材料かマスク上を移動し
てマスク境界まで達することかあり、マスク表面に到達
した結晶材料がマスク境界の下地結晶に過剰結晶材料と
して供給される。また、ＭＯＣＶＤのような気相中の気
体の流れに依存するような結晶成長ではマスク境界で流
れの飛びや澱みが形成され易く、マスク境界で結晶材料
濃度の上昇が起きたり、マスク表面を運動する分子の弓
き込みを示したりする。
これらの状況が複合的に関与して異常成長が起こり、特
に結晶の面方位依存性かある場合に第９図のような突起
成長となり易い。第９図はＩｎＰの（００１）面基板に
選択結晶成長を行った場合の例であり、＜１１０＞、＜
１１０＞の結晶方位に見られる例である。このような異
常成長がある場合フォトリソグラフィーの障害となった
り、素子の特性不良、劣化の原因となったりする。
第１０図はこれを解決するための方法であり、選択結晶
成長マスクを２層構造としたものである。例えば、選択
結晶成長マスクとして前述したＳ　ｉ　Ｏ２膜５５にざ
らに窒化シリコン膜５８を重ねて用いる。厚さは、例え
ば５ｉｏ２を８１１００人、窒化シリコンを２０００人
とし、まずドライエツチングにより窒化シリコン股５８
のバタン化を行う。次いで、ＮＨ，Ｆ水溶液によりＳｉ
Ｏ２膜５５のパターン化を行い、窒化シリコン膜５８と
のエツチング速度の差を利用して窒化シリコン［５８の
ひさしを形成する。その後、選択結晶成長を行うことで
、第１０図のように突起成長のない結晶成長が可能とな
る。
これは、マスク表面を運動してきた分子がひさしの部分
で再蒸発し易くなるためであり、僅がな異常成長が見ら
れることがあっても、極端な突起成長になることは少な
い。このとき、マスク境界の結晶成長形状は、膜厚が薄
めになる場合と厚めになる場合とがあるが、これらはそ
の後のプロセス条件により最適化すればよい。また、こ
の方法は前述した窒化シリコン膜上のＳ　ｉ　Ｏ２の方
法と併せて３層構造のマスクとしてもその本質は同様で
あり、またマスク材料を変えた場合においても利用可能
である。
なお、本発明は上述した各実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。例えば、前記各半導体層の材料はＩ
ｎＰ　　Ｇａ１ｎＡｓＧａ　Ｉ　ｎＡｓ　Ｐに限定され
るものではなく、仕様に応じて適宜変更可能である。さ
らに、各半導体層の導電型を逆にすることも可能である
。
［発明の効果］ 以上詳述したように本発明によれば、環状の半導体スペ
ーサ層を用いて、急傾斜ｐ’　ｎ接合の周辺部接合深さ
を中央部接合深さよりも浅くしているので、半導体多層
膜の表面平坦性を保ったまま十分なガードリング効果を
得ることができる。従って、ガードリング耐圧を高くて
き、且つ暗電流を小さくすることができ、また製造コス
トの上昇を招くことなく製造歩留り高く実現することが
可能となる。
【図面の簡単な説明】
Ｓ１図及び第２図は本発明の第１の実施例に係わるＡＰ
Ｄを説明するためのもので第１図は同ＡＰＤの概略構成
を示す断面図、第２図は同ＡＰＤの製造工程を示す断面
図、第３図は本発明の第２の実施例の概略構成を示す断
面図、第４図乃至第７図は本発明の第３の実施例を説明
するためのもので第４図はＡＰＤの概略構成を示す断面
図、第５図はその製造工程を示す断面図、第６図はマス
クずれが生じた状態を示す断面図、第７図はマスクの環
状窓部の内側を除去してイオン注入を行った例を示す断
面図、第８図は本発明の第４の実施例の概略構成を示す
断面図、第９図及び第１０図は第５図の工程の選択成長
で発生し易い異常成長を防止するための改善例を示す断
面図、第１１図乃至第１４図はそれぞれ従来のＡＰＤの
概略構成を示す断面図である。 １１．４１・　ｎ−ＩｎＰ基板、１２．４２−＝ｎ−１
ｎＰバッファ層、１３．４３・＝ｎＧａ　Ｉ　ｎＡｓ光
吸収層、１４．４４　ａ、　４４ｂ−ｎ−ＧａＩｎＡｓ
Ｐ中間層、１．５．４５・ｎＩｎＰアバランシェ増倍・
電界緩和層、１６．４６−ｎ　　−ＩｎＰウィンドウ層
、１７．４７・・・スペーサ層、１８．　’４　ｇ・・
・ｐ型頭域（ガードリング）、１９．．４９・・・ｐ型
頭域（受光領域）、２１．５１・・・絶縁膜（イオン注
入マスク）　　２２．５２・・・無反射コート層、２３
．２４，５３．５４・・・電極、２５，５５゜５８・・
・マスク。 出願人代理人　弁理士　鈴江武彦

Claims (4)

    【特許請求の範囲】
  1. （１）光吸収層及びアバランシェ増倍層を含む第１導電
    型半導体多層膜と、 この半導体多層膜上に環状に形成された半導体層と、 前記半導体多層膜の表面層に第２導電型不純物の導入に
    より形成され、且つ前記半導体層の内周よりも外側に周
    辺部が位置するよう形成された急傾斜ｐｎ接合形成によ
    る受光領域と、前記半導体多層膜の表面層に第２導電型
    不純物の導入により形成され、且つ前記受光領域の周辺
    部を囲むように形成された緩傾斜ｐｎ接合形成によるガ
    ードリングとを具備し、 前記受光領域の周辺部接合深さは該受光領域の中央部接
    合深さよりも浅く、且つ前記ガードリングの接合深さは
    前記受光領域の周辺部接合深さよりも深いことを特徴と
    する半導体受光素子。
  2. （２）光吸収層及びアバランシェ増倍層を含む第１導電
    型半導体多層膜の表面に第２導電型となる不純物を導入
    し、略円状の受光領域に急傾斜ｐｎ接合を形成すると共
    に、該急傾斜ｐｎ接合の外周部に接して環状の緩傾斜ｐ
    ｎ接合を形成してなる半導体受光素子の製造方法におい
    て、前記急傾斜ｐｎ接合形成のための不純物導入に際し
    、 前記半導体多層膜上に環状の半導体層を形成し、且つ該
    半導体層の少なくとも内周部を露出させて、少なくとも
    該半導体層より外側をマスクした状態で、前記半導体多
    層膜に不純物導入を行い、 前記急傾斜ｐｎ接合フロントの周辺部を、該急傾斜ｐｎ
    接合フロントの中央部よりも浅く、且つ前記緩傾斜ｐｎ
    接合フロントよりも浅く形成することを特徴とする半導
    体受光素子の製造方法。
  3. （３）光吸収層及びアバランシェ増倍層を有する半導体
    受光素子の製造方法において、 第１導電型半導体多層膜上に環状窓部を有するマスクを
    設ける工程と、 前記マスクの前記環状窓部に半導体スペーサ層を少なく
    とも１層形成する工程と、 次いで前記環状窓部から前記半導体多層膜の表面に、緩
    傾斜ｐｎ接合形成のための第２導電型となる第１の不純
    物を導入してガードリングを形成する工程と、 次いで前記環状窓部より内側の前記マスクを除去した領
    域及び前記環状窓部から前記半導体多層膜の表面に、急
    傾斜ｐｎ接合のための第２導電型となる第２の不純物を
    導入して受光領域を形成する工程とを含むことを特徴と
    する半導体受光素子の製造方法。
  4. （４）光吸収層及びアバランシェ増倍層を有する半導体
    受光素子の製造方法において、 第１導電型半導体多層膜上に環状窓部を有する第１のマ
    スクを設ける工程と、 前記第１のマスクの前記環状窓部に半導体スペーサ層を
    少なくとも１層形成する工程と、次いで前記環状窓部か
    ら前記半導体多層膜の表面に、緩傾斜ｐｎ接合のための
    第２導電型となる第１の不純物を導入してガードリング
    を形成する工程と、 次いで少なくとも前記環状窓部より内側の前記第１のマ
    スク領域を含む円形窓部を有し、該円形窓部の外縁が前
    記環状窓部に形成された半導体スペーサ層上に位置する
    第２のマスクを形成する工程と、 次いで前記第２のマスクの円形窓部から前記半導体多層
    膜の表面に、急傾斜ｐｎ接合のための第２導電型となる
    第２の不純物を導入して受光領域を形成する工程とを含
    むことを特徴とする半導体受光素子の製造方法。
JP63315619A 1988-12-14 1988-12-14 半導体受光素子及びその製造方法 Pending JPH02159775A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63315619A JPH02159775A (ja) 1988-12-14 1988-12-14 半導体受光素子及びその製造方法
US07/413,489 US4992386A (en) 1988-12-14 1989-09-27 Method of manufacturing a semiconductor light detector
CA000614171A CA1317664C (en) 1988-12-14 1989-09-28 Semiconductor light detector and method of manufacturing the same
EP89310012A EP0373752A3 (en) 1988-12-14 1989-09-29 Semiconductor light detector and method of manufacturing the same
US07/602,174 US5144381A (en) 1988-12-14 1990-10-23 Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63315619A JPH02159775A (ja) 1988-12-14 1988-12-14 半導体受光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02159775A true JPH02159775A (ja) 1990-06-19

Family

ID=18067544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63315619A Pending JPH02159775A (ja) 1988-12-14 1988-12-14 半導体受光素子及びその製造方法

Country Status (4)

Country Link
US (2) US4992386A (ja)
EP (1) EP0373752A3 (ja)
JP (1) JPH02159775A (ja)
CA (1) CA1317664C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157473A (en) * 1990-04-11 1992-10-20 Kabushiki Kaisha Toshiba Avalanche photodiode having guard ring
JPWO2020189179A1 (ja) * 2019-03-20 2020-09-24

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8817886D0 (en) * 1988-07-27 1988-09-01 British Telecomm Avalanche photodiode structure
US5114866A (en) * 1989-02-10 1992-05-19 Hitachi, Ltd. Fabricating an avalanche photo diode having a step-like distribution
JP3288741B2 (ja) * 1992-02-07 2002-06-04 住友電気工業株式会社 半導体受光素子の製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5777364A (en) * 1992-11-30 1998-07-07 International Business Machines Corporation Graded channel field effect transistor
JPH0777271B2 (ja) * 1992-12-04 1995-08-16 日本電気株式会社 アバランシェフォトダイオード
JPH08204224A (ja) * 1995-01-23 1996-08-09 Sumitomo Electric Ind Ltd 化合物半導体受光素子及びその製造方法
US5610416A (en) * 1995-02-16 1997-03-11 Hewlett-Packard Company Avalanche photodiode with epitaxially regrown guard rings
US6074892A (en) * 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
US6147391A (en) * 1996-05-07 2000-11-14 The Regents Of The University Of California Semiconductor hetero-interface photodetector
US5866936A (en) * 1997-04-01 1999-02-02 Hewlett-Packard Company Mesa-structure avalanche photodiode having a buried epitaxial junction
US5831322A (en) * 1997-06-25 1998-11-03 Advanced Photonix, Inc. Active large area avalanche photodiode array
US5757057A (en) * 1997-06-25 1998-05-26 Advanced Photonix, Inc. Large area avalanche photodiode array
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
US6515315B1 (en) * 1999-08-05 2003-02-04 Jds Uniphase, Corp. Avalanche photodiode for high-speed applications
KR100366046B1 (ko) * 2000-06-29 2002-12-27 삼성전자 주식회사 에벌란치 포토다이오드 제조방법
GB2367945B (en) * 2000-08-16 2004-10-20 Secr Defence Photodetector circuit
JP4208172B2 (ja) * 2000-10-31 2009-01-14 シャープ株式会社 フォトダイオードおよびそれを用いた回路内蔵受光素子
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
DE10223202A1 (de) * 2002-05-24 2003-12-11 Fraunhofer Ges Forschung Photodiode
GB0216069D0 (en) 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
US7899339B2 (en) * 2002-07-30 2011-03-01 Amplification Technologies Inc. High-sensitivity, high-resolution detector devices and arrays
US6730979B2 (en) * 2002-09-12 2004-05-04 The Boeing Company Recessed p-type region cap layer avalanche photodiode
US6707075B1 (en) * 2002-12-10 2004-03-16 International Business Machines Corporation Method for fabricating avalanche trench photodetectors
US7463562B2 (en) * 2003-04-30 2008-12-09 Samsung Electronics Co., Ltd. Method of recording temporary defect list on write-once recording medium, method of reproducing the temporary defect list, recording and/or reproducing apparatus, and the write-once recording medium
US7329465B2 (en) * 2004-10-29 2008-02-12 3M Innovative Properties Company Optical films incorporating cyclic olefin copolymers
JP2006237186A (ja) * 2005-02-24 2006-09-07 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP5015494B2 (ja) * 2006-05-22 2012-08-29 住友電工デバイス・イノベーション株式会社 半導体受光素子
JP2009010175A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
US7834379B2 (en) * 2007-07-18 2010-11-16 Jds Uniphase Corporation Avalanche photodiode with edge breakdown suppression
US8216134B2 (en) 2007-12-12 2012-07-10 Medtronic, Inc. Implantable optical sensor and method for manufacture
US8290557B2 (en) * 2007-12-12 2012-10-16 Medtronic, Inc. Implantable optical sensor and method for use
US8165676B2 (en) 2007-12-21 2012-04-24 Medtronic, Inc. Optical sensor and method for detecting a patient condition
US7893464B2 (en) * 2008-03-28 2011-02-22 Jds Uniphase Corporation Semiconductor photodiode and method of manufacture thereof
WO2010085526A1 (en) * 2009-01-22 2010-07-29 Medtronic, Inc. Co-location of emitters and detectors and method of operation
US7948006B2 (en) * 2009-06-01 2011-05-24 Jds Uniphase Corporation Photodiode with high ESD threshold
US8983302B2 (en) * 2009-11-05 2015-03-17 The Boeing Company Transceiver for plastic optical fiber networks
US9105790B2 (en) * 2009-11-05 2015-08-11 The Boeing Company Detector for plastic optical fiber networks
WO2011093914A1 (en) * 2010-01-29 2011-08-04 Medtronic, Inc. Optical sensor for medical device
FR3001578B1 (fr) * 2013-01-31 2015-04-03 New Imaging Technologies Sas Matrice de photodiode a zone dopee absorbant les charges

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7513161A (nl) * 1975-11-11 1977-05-13 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze.
JPS5642385A (en) * 1979-09-12 1981-04-20 Nec Corp Hetero-structure semiconductor device
US4442444A (en) * 1980-07-08 1984-04-10 Fujitsu Limited Avalanche photodiodes
JPS5793585A (en) * 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
JPS57112083A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of avalanche photodiode
JPS5854685A (ja) * 1981-09-28 1983-03-31 Kokusai Denshin Denwa Co Ltd <Kdd> アバランシ・ホトダイオ−ド及びその製造方法
US4651187A (en) * 1984-03-22 1987-03-17 Nec Corporation Avalanche photodiode
JPS60220481A (ja) * 1984-04-17 1985-11-05 Nec Corp 文字認識装置
JPH0824199B2 (ja) * 1984-05-31 1996-03-06 富士通株式会社 半導体受光素子の製造方法
JPS61191082A (ja) * 1985-02-20 1986-08-25 Fujitsu Ltd 半導体受光素子
JPS61220481A (ja) * 1985-03-27 1986-09-30 Fujitsu Ltd 半導体受光装置の製造方法
US4725870A (en) * 1985-11-18 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Silicon germanium photodetector
JPS62259481A (ja) * 1986-04-15 1987-11-11 Fujitsu Ltd 半導体受光装置
DE3728691A1 (de) * 1986-08-28 1988-03-10 Nissan Motor Lichtempfindlicher positionssensor
JPS63281480A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体受光素子及びその製造方法
JP2666841B2 (ja) * 1987-07-28 1997-10-22 日本電気株式会社 アバランシェ型半導体受光素子の製造方法
DE3855924T2 (de) * 1987-08-19 1998-01-29 Nippon Electric Co Planare Avalanche-Photodiode mit Heterostruktur
JP2664158B2 (ja) * 1987-08-24 1997-10-15 株式会社日立製作所 半導体受光装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157473A (en) * 1990-04-11 1992-10-20 Kabushiki Kaisha Toshiba Avalanche photodiode having guard ring
JPWO2020189179A1 (ja) * 2019-03-20 2020-09-24
WO2020189179A1 (ja) * 2019-03-20 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 受光素子および受光素子の製造方法ならびに撮像装置
CN113366656A (zh) * 2019-03-20 2021-09-07 索尼半导体解决方案公司 光接收元件、光接收元件的制造方法以及摄像装置
US11804561B2 (en) 2019-03-20 2023-10-31 Sony Semiconductor Solutions Corporation Light receiving element, method of manufacturing light receiving element, and imaging apparatus
CN113366656B (zh) * 2019-03-20 2025-03-25 索尼半导体解决方案公司 光接收元件、光接收元件的制造方法以及摄像装置

Also Published As

Publication number Publication date
EP0373752A3 (en) 1990-08-16
US5144381A (en) 1992-09-01
EP0373752A2 (en) 1990-06-20
US4992386A (en) 1991-02-12
CA1317664C (en) 1993-05-11

Similar Documents

Publication Publication Date Title
US5144381A (en) Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure
US4651187A (en) Avalanche photodiode
JPH03293780A (ja) 半導体受光素子
JPH02202071A (ja) 半導体受光素子及びその製造方法
JPS6058686A (ja) 光検出器及びその製造方法
JPS61226973A (ja) アバランシエホトダイオ−ド
JPH02248081A (ja) アバランシェフォトダイオード及びその製造方法
JPH02262379A (ja) 半導体受光装置及びその製造方法
KR20230124289A (ko) 광대역 포토다이오드 및 그 제조방법
JP4401036B2 (ja) フォトダイオードの製造方法
JPH0316275A (ja) 半導体受光素子の製造方法
JP3074574B2 (ja) 半導体受光素子の製造方法
JPH02226777A (ja) 半導体受光素子及びその製造方法
KR20000025908A (ko) 이온주입을 이용한 평면형 핀 포토 다이오드 제조방버뵤
JPS61144076A (ja) 半導体受光素子
JPH0382085A (ja) 半導体受光素子及びその製造方法
JPS6259905B2 (ja)
JPS61267376A (ja) 半導体装置
JPH04246867A (ja) 半導体光検出器
JPS6138871B2 (ja)
JPH02144974A (ja) 半導体受光素子の製造方法
JPS61194783A (ja) ３−５族化合物半導体光検出装置の製造方法
JPS61144077A (ja) 半導体受光素子の製造方法
JPH02253666A (ja) 半導体受光素子
JPS6331176A (ja) 光半導体装置