JP4541059B2

JP4541059B2 - インバータ装置

Info

Publication number: JP4541059B2
Application number: JP2004214576A
Authority: JP
Inventors: 鳴曦黄; 弘渡邊; 友哉亀澤; 直樹高田; 正宏平賀
Original assignee: Hitachi Industrial Equipment Systems Co Ltd
Current assignee: Hitachi Industrial Equipment Systems Co Ltd
Priority date: 2004-07-22
Filing date: 2004-07-22
Publication date: 2010-09-08
Anticipated expiration: 2024-07-22
Also published as: JP2006042413A

Description

本発明は、出力電流検出機能を備えたインバータ装置に係り、特に、交流電動機の駆動に好適な可変電圧可変周波数型のインバータ装置に関する。

インバータ装置によれば可変周波数で可変電圧の交流出力が得られるので、近年、特に誘導電動機などの交流電動機駆動用に広く用いられているが、このときインバータ装置自体を保護し、負荷となっている交流電動機を保護するため、出力電流を検出する機能が付加される場合がある。

そして、このため、このような可変電圧可変周波数型のインバータ装置、いわゆるＶＶＶＦインバータ装置では、従来から、例えばインバータの交流部に電流センサを設けて交流電流を検出する方法と、直流部にシャント抵抗を設けて直流電流を検出する方法が主として用いられている。

このうち、電流センサを用いる方法は、交流部の電流が直接検出でき、従って、回路構成が簡単で精度良くインバータの出力電流が検出できるが、反面、電流センサとしてはホール素子を使用したものが一般的であることから、シャント抵抗に比較してコスト高になる。

一方、シャント抵抗を用いる方法は、センサ自体のコストの点では有利であるが、この場合は、シャント抵抗の電圧降下により発生した電圧を処理する必要がある(例えば、特許文献１参照)。

そして、このときの電圧の処理方式には、シャント抵抗から与えられる電圧にフィルタをかけ、平均値をとり演算して交流電流を得る方式の従来技術と、逆変換部のパルス幅変調(ＰＷＭ)動作に応じてスイッチングパルス毎に検出値をホールドして交流電流を演算する方式の従来技術とが知られている。
特開平６−２１９１４８号公報

上記シャント抵抗による従来技術の内、フィルタで平均値をとり演算する方式の場合は、回路構成が簡単で安価に実現できるが、出力周波数や電動機の力率等の影響を受けてしまうので、精度がよくないという問題があり、ＰＷＭに応じてパルス毎にホールドする方式の場合は、比較的精度良く交流電流が検出できるが、処理回路にゲートアレイやオペアンプ(演算増幅器)に高速仕様のオペアンプを使う必要があり、回路構成が複雑で、部品点数が増大するという問題がある。

本発明の目的は、シャント抵抗により発生した電圧から精度よくインバータ出力電流が検出できるようにしたインバータ装置をローコストで提供することにある。

上記目的は、シャント抵抗に発生する電圧のピークホールド値に基づいて出力電流を検出する方式の電流検出部を備えたパルス幅変調インバータ装置において、前記電流検出部が、少なくとも演算増幅器の帰還ループの外に接続したダイオードと、このダイオードを介して充電されるコンデンサと、このコンデンサの電荷を周期的に放電する放電回路を備えたピークホールド回路と、ローパスフィルタを含まない第１と第２のインバータ出力電流検出回路と、これら第１と第２のインバータ出力電流検出回路の出力を加算して前記ピークホールド回路に供給する加算回路とを含み、前記ピークホールド回路は、前記ピークホールド用ダイオードによる順方向電圧降下を補償する電圧降下補償回路を備え、前記第１のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が一方の極性のとき動作して出力を発生し、前記第２のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が他方の極性のとき動作して出力を発生するようにして達成される。

このとき、前記放電回路がトランジスタをスイッチング素子として備えた放電回路で構成され、該放電回路は、前記トランジスタの残留電圧を補償するための残留電圧補償回路を備えているようにしても、上記目的を達成することができる。

同じく、このとき、前記電流検出部が、ローパスフィルタを含まない第１と第２のインバータ出力電流検出回路と、これら第１と第２のインバータ出力電流検出回路の出力を加算して前記ピークホールド回路に供給する加算回路とを備え、前記第１のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が一方の極性のとき動作して出力を発生し、前記第２のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が他方の極性のとき動作して出力を発生するようにしても、上記目的を達成することができる。

ここで、更に前記一方の極性は、インバータ装置の負荷が力行動作状態のとき前記シャント抵抗に発生する電圧の極性であり、前記他方の極性は、インバータ装置の負荷が回生動作状態のとき前記シャント抵抗に発生する電圧の極性であるようにしてもよい。

本発明によれば、高価な電流検出器を用いることなく、比較的安価な汎用のオペアンプと周辺回路を用いただけで、シャント抵抗による出力電流の検出回路が実現でき、従って、インバータ装置を安価に提供することができる。

ここで、本発明によるインバータ装置について説明する前に、まず、インバータの出力電流と直流部のシャント抵抗に流れる電流の関係について説明すると、図２は、Ｕ相下アームのスイッチング素子ＱｘがＯＦＦ(遮断)、Ｖ相下アームのスイッチング素子Ｑｙ及びＷ相下アームのスイッチング素子ＱｚがＯＮ(導通)した状態を示したものである。

ここで、周知のように、三相の逆変換部の場合、同じ相の上アームと下アームでは反対にＯＮ、ＯＦＦする。従って、この図２に示すように上アームのＵ相のスイッチング素子ＱｕがＯＮのとき、上アームのＶ相及びＷ相のスイッチング素子Ｑｖ、ＱｗはＯＦＦである。

このとき、電流は、直流電源となる平滑コンデンサＣdc の正極から上アームのスイッチング素子Ｑｕを通って交流電動機Ｍに流れ、下アームのスイッチング素子Ｑｙ、Ｑｚを経てシャント抵抗(直流シャント抵抗)Ｒsh を通り、平滑コンデンサＣdc の負極に流れ込む。よって、このゲートパターンの場合、シャント抵抗Ｒsh に流れる直流電流Ｉsh はインバータ出力電流ｉｕと等しくなる。

従って、三相の逆変換部のゲートパターンと各相の電流Ｉｕ、Ｉｖ、Ｉｗの関係は、図３に示すようになり、逆変換部の線間電圧が０となるゲートパターン(Ｑｘ、Ｑｙ、Ｑｚ＝０、０、０)及び(Ｑｘ、Ｑｙ、Ｑｚ＝１、１、１)の場合を除き、三相のうち、一相のインバータ出力電流は、直流電流から検出できることが判る。

このときシャント抵抗Ｒsh に流れる電流は、図４の波形Ｋに示すように、パルス状を呈し、直流電流のピークはインバータ出力周波数の１／６周期で現れる。従って、出力周波数の１／６周期以上の期間内に現れるパルスのピーク値をホールドしてやれば、出力電流のピーク値を検出したことになり、従って、このホールドした値を数値√２で割り算すれば、インバータ出力電流の実効値を得ることができる。

以下、本発明によるインバータ装置について、図示の実施の形態により詳細に説明すると、ここで図１が本発明の一実施形態で、このとき、この図では、インバータ装置の順変換部を含む直流部がコンデンサＣdc で代表して示されている。

そして、このコンデンサＣdc からなる直流部とインバータ主回路(逆変換部：インバータ部)ＩＮＶの間にシャント抵抗Ｒsh を直列に挿入し、これに流れる直流電流Ｉsh を電圧に変換し、フィルタコンデンサＣ１に電流検出用の電圧Ｖsh を得るようになっている。

そして、この実施形態では、この電圧Ｖsh を、インバータ出力電流検出回路ＣＡ、ＣＢと加算回路ＡＤ、電圧降下補償回路ＶＣＯ、ピークホールド回路ＰＨ、放電回路ＤＳ、それに残留電圧補償回路ＲＤＣで処理し、マイコンＭＣに供給して、交流電流を検出するようになっている。

このとき、マイコンＭＣには、所定のソフトウエアが搭載してあり、これにより、上記した交流電流の検出の外、インバータ主回路ＩＮＶの制御を含むインバータ装置全体の制御に必要な各種の演算処理を実行する
そこで、以下、上記した各回路毎に順次説明すると、まず、シャント抵抗Ｒsh で生成された電圧Ｖsh は、一方では、オペアンプＯＰＡとダイオードＤＡ１、ＤＡ２、抵抗Ｒ１〜Ｒ４、それにコンデンサＣ２で構成されているインバータ出力電流検出回路ＣＡに入力され、他方では、オペアンプＯＰＢとダイオードＤＢ１、ＤＢ２と抵抗Ｒ５〜Ｒ７、コンデンサＣ３で構成されているインバータ出力電流検出回路ＣＢに入力される。

そして、一方のインバータ出力電流検出回路ＣＡの出力電圧Ｖ_A を抵抗Ｒ１２とコンデンサＣ４で平滑化し、交流電動機Ｍが力行状態のとき、つまり電圧Ｖsh が図示の極性のときのインバータ出力電流平均値Ｖ_D を生成し、マイコンＭＣに入力し、他方のインバータ出力電流検出回路ＣＢの出力電圧Ｖ_B は抵抗Ｒ２５とコンデンサＣ９で平滑化し、交流電動機Ｍが回生状態のとき、つまり電圧Ｖsh が図示とは反対の極性のときのインバータ出力電流平均値Ｖ_E を生成し、マイコンＭＣに入力する。

また、各インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧Ｖ_A、Ｖ_B は、各々抵抗Ｒ８、Ｒ９にも供給されているが、これらの抵抗Ｒ８、Ｒ９は、更にオペアンプＯＰＣと抵抗Ｒ１０、Ｒ１１、それにコンデンサＣ５と共に加算回路ＡＤを構成している。

そこで、インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧Ｖ_A、Ｖ_B は、この加算回路ＡＤで加算され、加算電圧Ｖ_C が生成される。そして、この加算電圧Ｖ_C が抵抗Ｒ１５を介して、次段のピークホールド回路ＰＨに入力されるが、このとき、抵抗Ｒ１３、Ｒ１４とダイオードＤ３、それにコンデンサＣ６からなる電圧降下補償回路ＶＣＯを設け、ピークホールド回路ＰＨにあるダイオードＤ４の順方向電圧降下が補償されるようにしてある。

このピークホールド回路ＰＨは、抵抗Ｒ１６〜Ｒ１９とコンデンサＣ７、ダイオードＤ４、それにコンデンサＣ８で構成され、このとき上記した抵抗Ｒ１５も、このピークホールド回路ＰＨを構成する１要素に含まれ、これにより加算電圧Ｖ_C からピークホールド電圧Ｖ_H を生成する働きをし、生成されたピークホールド電圧Ｖ_H もマイコンＭＣに入力される。

そして、この結果、マイコンＭＣで、ピークホールド電圧Ｖ_H が数値√２で割り算され、インバータ出力電流の実効値が得られることになるが、このとき、抵抗Ｒ２０、Ｒ２１とトランジスタＱ１は放電回路ＤＳを構成し、ピークホールド回路ＰＨのコンデンサＣ８を放電する働きをする。

また、ここで、抵抗Ｒ２２〜Ｒ２４とトランジスタＱ２、それにダイオードＤ５は残留電圧補償回路ＲＤＣを構成し、放電回路ＤＳにあるトランジスタＱ１のＯＮ飽和電圧を補償する働きをする。

次に、この実施形態の動作について、インバータ出力電流検出回路ＣＡ、ＣＢと加算回路ＡＤ、電圧降下補償回路ＶＣＯ、ピークホールド回路ＰＨ、放電回路ＤＳ、それに残留電圧補償回路ＲＤＣの各回路毎に順次説明する。

いま、ここで、インバータ主回路ＩＮＶ(インバータ装置)から交流電動機Ｍに有効電力が供給されている(力行状態)とする。そうすると、この場合は、シャント抵抗Ｒsh に流れる電流Ｉsh の方向は、図１に矢印で示されている方向になる。

従って、このときは、インバータ出力電流検出回路ＣＡ、ＣＢのダイオードＤＡ１とダイオードＤＢ２は遮断され、ダイオードＤＡ２、ＤＢ１が導通される。そこで、オペアンプＯＰＡの出力電流は、ダイオードＤＡ２→抵抗Ｒ４→抵抗Ｒ３の方向に流れ、この結果、シャント抵抗Ｒsh の電圧Ｖsh がオペアンプＯＰＡにより増幅されることになる。

このときのオペアンプＯＰＡの出力電圧Ｖ_A は、
Ｖ_A ＝１＋(Ｒ４／Ｒ３)×Ｖsh
となり、このときダイオードＤＢ２は遮断されているので、オペアンプＯＰＢは増幅機能を発揮できず、従って、その出力電圧Ｖ_B はゼロになる。

次に、交流電動機Ｍからインバータ装置に有効電力が返されている(回生状態)とすると、この場合は、シャント抵抗Ｒsh に流れる直流電流Ｉsh の方向は、図１に矢印で示されている方向とは反対になり、従って、このときはダイオードＤＡ２、ＤＢ１が遮断され、反対にダイオードＤＡ１、ＤＢ２が導通される。

そこで、今度は、オペアンプＯＰＢの出力電流は、ダイオードＤＢ２→抵抗Ｒ７→抵抗Ｒ５の方向に流れ、この結果、シャント抵抗Ｒsh の電圧Ｖsh は、オペアンプＯＰＢにより増幅されることになり、このときの電圧Ｖ_B は、
Ｖ_B ＝｜(Ｒ７／Ｒ５)×Ｖsh｜
となり、このときダイオードＤＡ２は遮断されているので、オペアンプＯＰＡは増幅機能が発揮できず、従って、今度は電圧Ｖ_A の電位がゼロになる。

従って、マイコンＭＣは、これらインバータ出力電流検出回路ＣＡ、ＣＢの出力電圧Ｖ_A、Ｖ_B をそれぞれ抵抗Ｒ１２、Ｒ２５とコンデンサＣ４、Ｃ９で平滑化し、インバータ出力電流平均値Ｖ_D、Ｖ_E として入力することにより、交流電動機Ｍが力行状態か回生状態にあるかが判別できるようになる。

このとき、これらインバータ出力電流検出回路ＣＡ、ＣＢの出力電圧Ｖ_A、Ｖ_B は、更に、抵抗Ｒ８、Ｒ９を介して加算回路ＡＤにも供給され、加算されて加算電圧Ｖ_C が生成され、この加算電圧Ｖ_C が抵抗Ｒ１５を介して、次段のピークホールド回路ＰＨに入力される。

ところで、従来の技術では、例えば図５に示すように、抵抗Ｒ２９とコンデンサＣ２９からなるローパスフィルタと、抵抗Ｒ２８とコンデンサＣ２８からなるローパスフィルタを用い、電圧Ｖ_A、Ｖ_B の平均値を取り、平均値から、インバータ出力電流値を判断している。

しかし、この場合、平均値がローパスフィルタで取っているので、実際の電流値に対して時間的な遅れが生じ、しかも、交流電動機の力率の影響を受けるので精度よく検出ができない場合がある。

しかしながら、この実施形態では、図１に示すように、ローパスフィルタを含まないインバータ出力電流検出回路ＣＡ、ＣＢにより電圧Ｖ_A、Ｖ_B が生成され、加算回路ＡＤにより加算電圧Ｖ_C が生成されるようにしているので、上記の問題点を解決することができる。

そして、この加算電圧Ｖ_C は、抵抗Ｒ１５を介して次段のピークホールド回路ＰＨに入力されるが、このとき、上記したように、シャント抵抗Ｒsh に流れる電流Ｉsh はパルス状であり、しかも逆変換部におけるＰＷＭスイッチング周波数が１０数ｋＨｚオーダーであるため、そのパルス幅は狭い領域で数μｓの狭い値になる。

従って、ピークホールド回路も数μｓオーダーの幅のパルスを扱う必要があり、それに見合った応答速度をもっていなければならないが、ここで、このピークホールド回路の一般的な例として、図６に示すような回路が従来技術として知られている。

この図６のピークホールド回路は、入力信号の電圧Ｖ_I が電圧Ｖ_O に達すると同時にダイオードＤ３１が導通し、オペアンプＯＰ３の出力がコンデンサＣ３０に充電され、この後、電圧Ｖ_I が低下するとダイオードＤ３１が遮断状態となり、この結果、電圧Ｖ_I のピーク値がコンデンサＣ３０にホールドされるので、ピークホールド回路として動作することになる。

しかし、ここでオペアンプＯＰ３として、汎用のオペアンプを用いた場合、数１０μＳオーダーのパルス幅であればピーク値のホールドが可能であるが、数μｓオーダーになるとホールドできなくなってしまう。これは、図４の波形図に示すように、オペアンプが飽和状態になってしまうと、Ｉ点の入力信号が小さい場合、オペアンプのスルーレートが低下してしまうからである。

図４と図６において、Ｉ点の入力信号とＪ点でホールドされた電圧との差が数１０ｍＶ程度しか無い場合、オペアンプ出力側のＫ点で信号変化が追いつかなくなり、ピーク電圧が出力されなくなる。従って、このときの数μｓの幅のパルスのピーク値をホールドするためには、オペアンプＯＰ３としてスルーレートが数百Ｖ／μｓの高速オペアンプを用いる必要があり、コスト面で不利となる。

そこで、本発明では、これを解決するため、ピークホールド回路ＰＨとして図７に示す回路方式のものを用いた。この図では、括弧内の符号が図１のピークホールド回路ＰＨに対応している。

この図７のピークホールド回路において、入力信号のピーク値が到達するとダイオードＤ５１が導通し、コンデンサＣ５０が充電され、入力信号のピーク電圧値がコンデンサＣ５０にホールドされる。そして、次のピーク値が到達するまではダイオードＤ５１が逆バイアスされるので、コンデンサＣ５０の電圧はそのままに維持され、ピークホールド回路として動作する。

この図７のピークホールド回路では、オペアンプＯＰ５は通常の負帰還増幅回路として働くだけなので、出力が飽和状態になることはなく、スルーレートが低下してしまうという問題は回避できるが、ダイオードＤ５１が帰還ループ内に含まれていないので、このダイオードＤ５１の順方向電圧降下の補償が与えられず、コンデンサＣ５０にホールドされる電圧は、実際の信号ピーク値からダイオードＤ５１の電圧降下が差し引かれた値になってしまう。

そこで、図１の実施形態では、上記したように、抵抗Ｒ１３、Ｒ１４とダイオードＤ３、それにコンデンサＣ６からなる電圧降下補償回路ＶＣＯを設け、ピークホールド回路ＰＨのダイオードＤ４の順方向電圧降下が補償されるようにしているのである。

この場合、図示のように、ダイオードＤ３の順方向電圧降下をＶ_D3、ダイオードＤ４の順方向電圧降下をＶ_D4 とすると、Ｇ点の電圧Ｖ_G は、オペアンプＯＰＤの出力における電圧をＶ_F として、
Ｖ_G ＝Ｖ_F−Ｖ_D4 ＝Ｖ_C＋Ｖ_D3−Ｖ_D4
となる。そこで、ダイオードＤ３とダイオードＤ４を同じ種類のものにすれば、各ダイオードの順方向電圧降下と温度特性をほぼ同一にでき、従って、ダイオードＤ４の順方向電圧降下が補償できる。

つまり、この場合は、Ｖ_D3≒Ｖ_D にすることができるので、Ｖ_G≒Ｖ_C となり、オペアンプＯＰＤがコンデンサＣ８の充電を終えると、電圧Ｖ_G がそのままコンデンサＣ８に電圧Ｖ_H(＝Ｖ_G)として現れ、従って、ピーク値がホールドされることになる。

そして、このピークホールド回路ＰＨでホールドされたピークホールド電圧Ｖ_H がマイコンＭＣに供給され、上記したように、マイコンＭＣで、ピークホールド電圧Ｖ_H が数値√２で割り算されインバータ出力電流の実効値が得られることになるが、このとき、これも上記したように、ピークホールド電圧Ｖ_H の経路に放電回路ＤＳが設けてある。

この実施形態のように、ピークホールド回路ＰＨでピークをホールドし、電流を検出する場合、出力電流が増加する期間では、常に最新の値のピークホールド電圧Ｖ_H が検出できるが、減少方向になった期間では、前の値がホールドされた状態のままになってしまうので、過去の電流値より電流値が下がった場合、出力電流値が正しく検出できなくなってしまう。

そこで、一定の周期でホールド値のリセットを行い、出力電流が減少した場合でも出力電流が検出できるような状態にする必要があり、このため、この実施形態では、放電回路ＤＳが設けられているのである。

このときのリセットの周期は、短いほど電流検出の応答が速くなるが、インバータ装置の場合、上記したように、電流のピークが出力周波数の１／６周期で出現するので、１／６周期よりも短くした場合にはピーク値が正しくホールドできない。従って、出力周波数の１／６周期、若しくは１／６周期よりも少し長めにしてやれば、適切な応答性をもって電流のピーク値が検出できる。

ここで、このホールドのリセットは、ピークホールド回路ＰＨのコンデンサＣ８の電圧を放電させることにより行われるが、このときの放電方法には、一般的に、例えば図８に示すアナログスイッチを用いた回路と、図９に示すトランジスタをスイッチング素子に用いた回路が使用され、出力周波数の１／６の周期毎に発生する放電信号で動作させている。

ここで、図８の回路の場合、アナログスイッチＳＷとしてはＭＯＳ−ＦＥＴを用いるのが一般的で、このＭＯＳ−ＦＥＴを放電信号によりＯＮ(導通)させて、コンデンサＣ６０(Ｃ８)を放電させることになる。この場合、アナログスイッチＳＷを構成している半導体素子にはオン抵抗があるが、或る程度の時間以上、ＯＮにしてやれば、コンデンサの電圧をほぼ０にすることができる。

しかし、アナログスイッチＳＷは、一般的に漏れ電流が大きく、この漏れ電流により、スイッチが遮断状態のときもコンデンサＣ６０の電荷が徐々に放電さてしまう。ここで、インバータの出力周波数が低く、ホールドすべき時間が長い場合、この漏れ電流による電圧低下が効いてきて、誤差が大きくなるという問題が生じる。

一方、図９のトランジスタを使った回路の場合、トランジスタは一般的に遮断時の漏れ電流が少なく、従って、比較的長い周期にわたるピーク検出を行っても、漏れ電流による電圧低下が小さいので、誤差を無視できる範囲に抑えることができる。

そこで、この実施形態では、図１に示すように、トランジスタＱ１をスイッチング素子とした放電回路ＤＳを用いているのであるが、しかし、トランジスタにはＯＮ飽和電圧Ｖ_CEsat があり、従って、図９において、トランジスタＱ７０をＯＮさせてコンデンサＣ７０を放電しても、このトランジスタＱ７０の飽和電圧Ｖ_CEsat 相当分の電圧が放電されないまま残ってしまうという問題がある。

そこで、この問題を解決するため、この実施形態では、図１に示すように、抵抗Ｒ２２〜Ｒ２４とダイオードＤ５、それにトランジスタＱ２により構成された残留電圧補償回路ＲＤＣを設け、このときトランジスタＱ２として、トランジスタＱ１と同じ種類のトランジスタを用いることにより、放電回路ＤＳのトランジスタＱ１による飽和電圧Ｖ_CEsat を補償するようになっている。

このとき残留電圧補償回路ＲＤＣでは、電源(−ＶＣＣ)を抵抗Ｒ２３、Ｒ２４により分圧してトランジスタＱ２のベースに供給し、それをＯＮ(導通)させておく。このとき、抵抗Ｒ２２はトランジスタＱ２の限流抵抗として働く。

そして、放電回路ＤＳのトランジスタＱ１は放電信号によりＯＮし、コンデンサＣ８の電荷を放電するが、このとき、放電電流は、コンデンサＣ８→トランジスタＱ１→抵抗Ｒ２２→電源という経路を流れる。そこで、コンデンサＣ８の電圧をＶ_C8、トランジスタＱ１のコレクタ−エミッタ電圧をＶ_CE1、それにトランジスタＱ２のコレクタ−エミッタ電圧をＶ_CE2 としたとき、Ｈ点の電位は、Ｖ_C8＋(ＶＣＥ１−ＶＣＥ２)となる。

ここで、トランジスタＱ１のコレクタ−エミッタ電圧Ｖ_CE1 とトランジスタＱ２のコレクタ−エミッタ電圧Ｖ_CE2 についてみると、これらのトランジスタが同じ種類であることから、Ｖ_CE1 ≒Ｖ_CE2 となるので、トランジスタＱ１の飽和電圧Ｖ_CEsat は相殺され、従って、コンデンサＣ８が放電し終わるとＨ点の電位はほぼゼロに収斂し、飽和電圧による問題を解決できる。

このとき、抵抗Ｒ２２に放電電流が流れるので、トランジスタＱ２のコレクタ−エミッタ電圧Ｖ_CE2 の電位が上昇し、トランジスタＱ２のエミッタがコレクタより高い電位になり、トランジスタＱ２に逆電圧が印加されてしまう虞れがある。そこで、ダイオードＤ５を設け、トランジスタＱ２を逆耐圧破壊から保護している。

以上の結果、ピークホールド回路ＰＨからマイコンＭＣにピーク電圧Ｖ_H が入力されることになるので、マイコンＭＣは、入力されたピークホールド電圧Ｖ_H に数値√２による除算を施し、演算結果をインバータ出力電流の実効値として検出すると共に、この検出したインバータ出力電流の実効値により、インバータ装置の制御を実行し、このときインバータ装置自体の保護に必要な処理と、交流電動機Ｍの保護に必要な処理を実行するのである。

従って、この実施形態によれば、高価なゲートアレイや高速オペアンプを用いることなく、安価なトランジスタと安価な汎用のオペアンプにより、インバータの出力電流検出回路を得ることができ、この結果、インバータ装置のコスト低減を図ることができる。

ここで、従来技術の場合、インバータ出力電流をマイコンに取り読むため、図３に示したゲート信号パターンに従って、ゲート信号毎にホールドされた電圧をサンプルした後、放電する必要があり、このため回路が複雑であり、マイコンの負荷が重くなるという問題がある。

一方、本発明では、シャント抵抗に流れる電流リプルの周期が、図２に示すように、出力電流周期の１／６になっていることに基づき、出力電流周期の１／６周期でサンプルし放電させることを基本にしている。

そして、電流リプル周期がソフトウエアの制御周期より長い場合、出力電流周期の１／６期間毎にサンプルして放電を行い、シャント電流リプル周期がソフトウエア制御周期より短い場合、図１の実施形態では、ソフト制御周期毎にコンデンサＣ８をサンプルして、放電、サンプルした値をマイコンＭＣのソフトウエアでピーク値を判定するようにしている。

これにより、この実施形態では回路構成が簡単になり、マイコンＭＣの負荷が低減されるので、シャント抵抗から電流リップルのピーク値がコンデンサＣ８にホールドされた後、確実にマイコンＭＣに取り読むことができる。

ところで、既に説明したように、図１の実施形態では、インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧Ｖ_A、Ｖ_B をそれぞれ抵抗Ｒ１２、Ｒ２５とコンデンサＣ４、Ｃ９で平滑化し、インバータ出力電流平均値Ｖ_D、Ｖ_E としてマイコンＭＣに入力されている。

従って、マイコンＭＣは、これらインバータ出力電流平均値Ｖ_D、Ｖ_E を比較し、インバータ出力電流平均値Ｖ_D がインバータ出力電流平均値Ｖ_E より高い場合は、交流電動機Ｍが力行運転状態であり、反対に、インバータ出力電流平均値Ｖ_E がインバータ出力電流平均値Ｖ_D より高い場合は、交流電動機Ｍが回生運転状態であると判断することができる。

また、インバータ出力電流平均値Ｖ_D、Ｖ_E から、(Ｖ_D−Ｖ_E)によりインバータ出力電流の有効分を算出し(Ｉ_q)、これの２乗(Ｉ_q ²)を、電圧Ｖ_H から求めた相実効値(Ｉ₁)の２乗(Ｉ₁ ²)から減じ、平方根(Ｉ₁ ²−Ｉ_q ²)^1/2をとる事で無効分(Ｉd＝(Ｉ₁ ²−Ｉ_q ²)^1/2)を算出できる。無効分を交流電動機Ｍの回転安定化に利用する事も可能とする。

本発明によるインバータ装置の一実施形態を示す回路図である。インバータ出力電流と直流部のシャント抵抗に流れる電流の関係を示した説明図である。インバータのゲートパターンを示す説明図である。シャント抵抗に流れる電流の一例を示す波形図である。平均値からインバータ出力電流値を判断するようにした従来技術の一例を示す回路図である。従来技術によるピークホールド回路の一例を示す回路図である。本発明によるピークホールド回路の一例を示す回路図である。従来技術によるアナログスイッチを用いた放電回路の一例を示す回路図である。従来技術によるトランジスタを用いた放電回路の一例を示す回路図である。

符号の説明

ＣＡ、ＣＢ：インバータ出力電流検出回路
ＡＤ：加算回路
ＶＣＯ：電圧降下補償回路
ＰＨ：ピークホールド回路
ＤＳ：放電回路
ＲＤＣ：残留電圧補償回路
Ｍ：交流電動機
Ｃ_DC：インバータ装置の直流部を代表させたコンデンサ
Ｒ_sh：シャント抵抗

Claims

シャント抵抗に発生する電圧のピークホールド値に基づいて出力電流を検出する方式の電流検出部を備えたパルス幅変調インバータ装置において、
前記電流検出部が、少なくとも演算増幅器の帰還ループの外に接続したダイオードと、このダイオードを介して充電されるコンデンサと、このコンデンサの電荷を周期的に放電する放電回路を備えたピークホールド回路と、ローパスフィルタを含まない第１と第２のインバータ出力電流検出回路と、これら第１と第２のインバータ出力電流検出回路の出力を加算して前記ピークホールド回路に供給する加算回路とを含み、
前記ピークホールド回路は、前記ピークホールド用ダイオードによる順方向電圧降下を補償する電圧降下補償回路を備え、
前記第１のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が一方の極性のとき動作して出力を発生し、
前記第２のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が他方の極性のとき動作して出力を発生することを特徴とするインバータ装置。
請求項１に記載のインバータ装置において、
前記放電回路がトランジスタをスイッチング素子として備えた放電回路で構成され、
該放電回路は、前記トランジスタの残留電圧を補償するための残留電圧補償回路を備えていることを特徴とするインバータ装置。
請求項１に記載のインバータ装置において、
前記一方の極性は、インバータ装置の負荷が力行動作状態のとき前記シャント抵抗に発生する電圧の極性であり、前記他方の極性は、インバータ装置の負荷が回生動作状態のとき前記シャント抵抗に発生する電圧の極性であることを特徴とするインバータ装置。