JP4590708B2 - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP4590708B2 JP4590708B2 JP2000292987A JP2000292987A JP4590708B2 JP 4590708 B2 JP4590708 B2 JP 4590708B2 JP 2000292987 A JP2000292987 A JP 2000292987A JP 2000292987 A JP2000292987 A JP 2000292987A JP 4590708 B2 JP4590708 B2 JP 4590708B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- reset signal
- output terminal
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光バースト通信に適用される光受信回路に係り、特に、リセット信号による雑音の影響を回避することができる光受信回路に関する。
【０００２】
現在は、デジタル通信は全て光ファイバを通信媒体にして行なわれていると言っても過言ではない状況であるが、実は、日本においてなされた光ファイバの基本特許の権利満了の後もかなり長期間にわたって光通信の実用化が進まなかったというのが実情である。
【０００３】
それは、光ファイバの伝送損失が大き過ぎたからで、昭和４０年代に１ｋｍ当たりの伝送損失が２０ｄＢを割るようになって初めて急ピッチで実用化が進められ、最初は局間中継線や伝送容量が小さい基幹回線に導入され、徐々に大容量の基幹回線に適用範囲が拡げられて、先にも記載したように、デジタル通信の基幹回線は全て光通信方式によって構成されているとしても過言でない状況に至っている。
【０００４】
一方、加入者系通信システムへの光通信方式の適用は，光ファイバ・ケーブルと光送受信機のコスト低下と共に実用化が進められるようになり、加入者系通信システムにおけるマルチメディア伝送の需要の立ち上がりで、加入者系通信システムの伝送容量の増加が必須になってから実用化のペースが加速され、所謂パッシブ・オプティカル・ネットワーク（Passive Optical Network;頭文字をとって「ＰＯＮ」と略される。）に代表される加入者系光通信システムが実用化、導入されている。
【０００５】
基幹回線に適用される光通信方式は、連続的な光信号を実質上連続的な伝送データによって強度変調して伝送する、いわば、連続伝送方式である。
【０００６】
これに対して、加入者系に適用される光通信方式は、収容されている加入者が局側の装置から光加入者線の分岐装置までの光ファイバ・ケーブルを共用し、所定の上り信号のフレームと所定の下り信号のフレームの中で通信を行なうもので、伝送データはバースト・データである。つまり、加入者系に適用される光通信方式においては、光バースト通信が行なわれている。
【０００７】
そして、光加入者系に適用される光通信方式においては、光加入者線の距離のばらつきによる広いダイナミック・レンジへの適応や、光バースト通信独特の問題への適応が求められる。
【０００８】
本発明も、光バースト通信に必須なリセット信号に起因する雑音による通信品質の低下を回避するためのものである。
【０００９】
【従来の技術】
図８は、従来の光受信回路の構成と問題点を説明する図で、図８（イ）に構成を、図８（ロ）に問題点を示している。
【００１０】
図８（イ）において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００１１】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。尚、フォト・ダイオード１の出力電流が抵抗３を流れることによって、該前置増幅器の出力端子に電圧信号が出力されるので、該前置増幅器をトランス・インピーダンス型の前置増幅器と呼ぶ。実際には抵抗だけによる帰還素子では広いダイナミック・レンジに適応することが困難なために様々な工夫がなされているが、それらは本発明の本質的な技術とは直接関係がないので、従来の技術の説明においても図示及び言及を省略する。
【００１２】
４ａは、リミタ増幅器、５は、リミタ増幅器４ａに供給するスレショルド電圧を制御する自動スレショルド電圧制御回路（図では、Automatic Threshold Control Circuit の前３つの頭文字による略語「ＡＴＣ」を記載している。以降、図においては同様に標記する。）で、リミタ増幅器４ａ及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００１３】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００１４】
フォト・ダイオード１によって受信光が電流変換され、フォト・ダイオード１の出力電流が上記トランス・インピーダンス型前置増幅器によって電圧変換される。
【００１５】
該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。該主増幅器を構成する増幅器がリミタ増幅器であることを想定しているので、出力信号の振幅は所定の振幅に制限され、該出力信号は伝送データを再生したものになる。このように、識別回路を使用しないで再選データを得るのは、光受信回路のコストを抑圧するためである。
【００１６】
そして、光バースト信号を受信するタイミングはシステム内で知ることができるので、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっており、２段の主増幅器は自動スレショルド電圧制御回路５と自動スレショルド電圧制御回路７はリセットされてから入力信号に追随するようになる。
【００１７】
【発明が解決しようとする課題】
さて、自動スレショルド電圧制御回路５には、実装上のラインの長さで決まる寄生インダクタンスと、ラインやランドの面積で決まる寄生容量が存在しており、これら寄生インダクタンスや寄生容量を０にすることは極めて至難なことである。
【００１８】
このため、リセット信号が自動スレショルド電圧制御回路５に供給されると、自動スレショルド電圧制御回路５の中でリンギング性の雑音が生じて、リミタ増幅器４ａの信号入力端子ｓとスレショルド電圧端子ｔに漏れ出す。
【００１９】
この時、上記寄生インダクタンスや寄生容量には、配線長や配線面積に依存するばらつきがあり、２つの入力端子に漏れ出す該雑音の波形と振幅を等しくすることは実質上不可能である。即ち、リセット信号に起因する雑音はリミタ増幅器４ａの２つの入力端子で波形と振幅に差があるので、該雑音の差が初段の主増幅器を構成するリミタ増幅器４ａによって増幅されて、雑音として２段目の主増幅器に入力される。
【００２０】
この時には、２段目の主増幅器を構成するリミタ増幅器６はリセット信号によってリセットされて入力信号に追随可能な状態になっているので、該雑音を更に増幅して出力する。これを後段のデジタル回路が伝送データであるとして処理をすると、符号誤りとなって通信品質の低下の原因になる。
【００２１】
尚、自動スレショルド電圧制御回路７においても同様にリンギング性の雑音が生じて、リミタ増幅器６が増幅して出力するが、リミタ増幅器４ａから供給される雑音は２段の主増幅器で増幅されているので、通常は、自動スレショルド電圧制御回路７で生じた雑音をリミタ増幅器６が増幅して出力する雑音は無視しうる。
【００２２】
又、リミタ増幅器４ａが出力する雑音が自動スレショルド電圧制御回路７に供給されるので、自動スレショルド電圧制御回路７自体が誤動作を引き起こす恐れがあり、これによっても通信品質の劣化が生ずる恐れがある。
【００２３】
本発明は、かかる問題点に鑑み、リセット信号による雑音の影響を回避することができる光受信回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
第一の発明は、フォト・ダイオードによって受信光を電流変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換するトランス・インピーダンス型前置増幅器と、自動スレショルド電圧制御回路と増幅器によって構成され該受信光の入力タイミングより所定時間前に供給するリセット信号によって入力信号に対する追随を開始する主増幅器とを少なくとも１段備える光受信回路において、少なくとも１段の主増幅器を構成する増幅器を、入力信号と同相の信号を出力する同相出力端子と、入力信号とは逆相の信号を出力する逆相出力端子を有する増幅器とし、リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算する構成を備える光受信回路である。
【００２５】
第一の発明によれば、初段の主増幅器を構成するリミタ増幅器の２つの入力端子間に雑音が入力された場合、該リミタ増幅器の上記同相出力端子が出力する雑音と該逆相出力端子が出力する雑音の位相は互いに逆相となる。従って、上記リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算することによって該雑音を消去することができ、通信品質の低下を回避することが可能になる。
【００２６】
第二の発明は、フォト・ダイオードによって受信光を電流変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換するトランス・インピーダンス型前置増幅器と、自動スレショルド電圧制御回路と増幅器によって構成され該受信光の入力タイミングより所定時間前に供給するリセット信号によって入力信号に対する追随を開始する主増幅器とを少なくとも１段備える光受信回路において、少なくとも１段の主増幅器を構成する増幅器の出力端子に直列に、リセット信号に起因する雑音が継続する期間は遮断状態になる構成を備える光受信回路である。
【００２７】
第二の発明によれば、該リセット信号に起因する雑音が継続する期間は、該初段の主増幅器を構成する増幅器の出力端子に生ずる該雑音を遮断するので、通信品質の低下を回避することが可能になる。
【００３０】
【発明の実施の形態】
図１は、本発明の第一の実施の形態である。
【００３１】
図１において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００３２】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００３３】
４は、同相出力端子と逆相出力端子とを備えるリミタ増幅器である。５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００３４】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００３５】
８は、リセット信号に起因する雑音が継続する期間は導通状態にあり、それ以外の期間は遮断状態になり、リセット信号に起因する雑音が継続する期間だけリミタ増幅器４の同相出力端子が出力する信号と逆相出力端子が出力する信号を結合するアナログ・スイッチである。
【００３６】
この場合にはアナログ・スイッチ８を電界効果トランジスタによって構成することを想定して図示しているが、一般的には３端子能動素子であればよく、例えば、接合型トランジスタであってもよい。要は、３端子能動素子の制御端子に導通／遮断を制御する信号を印加し、該制御端子に印加された信号によって制御される電流の入出力端子をリミタ増幅器４の出力回路に直列に挿入すればよい。
【００３７】
尚、一般に増幅器の２つの出力端子のうち小さい丸印を付した出力端子が逆相出力端子である。従って、この図においては逆相出力端子にアナログ・スイッチ８を接続することを想定しているが、アナログ・スイッチ８を同相出力端子に接続してもよいことは後の説明を待たずにも理解できることである。
【００３８】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τだけ遅延させる遅延回路、１０は、リセット信号でセットされ、遅延回路９の出力によってリセットされるセット・リセット・フリップ・フロップ（図では、Set-Reset Flip-Flop の頭文字による略語「Ｓ／Ｒ ＦＦ」を記載している。以降も、図では同様に標記する。）で、遅延回路９及びセット・リセット・フリップ・フロップ１０によって、リセット信号に起因する雑音の継続期間だけアナログ・スイッチ８を導通にする信号を生成する、制御時間設定回路が構成される。
【００３９】
図１の構成の動作も、基本的には図８の構成の動作と同じである。
【００４０】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流を上記トランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっている。
【００４１】
さて、図１の構成の特徴は、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチ８と、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチ８を導通にする信号を生成する制御時間設定回路を備えることである。
【００４２】
図２は、図１の構成の動作を説明する図である。以降、図１と図２を参照して、図１の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００４３】
図２（イ）は、入力されるバースト信号で、ここでは２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、今は、バースト信号ｂの前に供給されるリセット信号の影響を考える。
【００４４】
図２（ロ）は、リセット信号である。
【００４５】
先にも説明した如く、自動スレショルド電圧制御回路５の寄生インダクタンスと寄生容量によってリンギング性の雑音が生じ、異なる波形のリンギング性の雑音がリミタ増幅器４の２つの入力端子に供給される。従って、２つの入力端子に供給された２つの雑音の差を増幅して、リミタ増幅器４の同相出力端子に図２（ハ）に示す雑音が生ずるものとすると、リミタ増幅器４の逆相出力端子には図２（ニ）に示す、図２（ハ）の雑音とは逆相の雑音が生ずる。
【００４６】
さて、図１の構成では、セット・リセット・フリップ・フロップ１０のセット端子に上記リセット信号が、セット・リセット・フリップ・フロップ１０のリセット端子に、図２（ホ）の如く遅延回路９で遅延されたリセット信号が供給されるので、セット・リセット・フリップ・フロップ１０の出力であるスイッチ信号は図２（ヘ）の如くなる。
【００４７】
ここで、リセット信号に起因する雑音の継続時間はシミュレーションや実験によって知ることができるので、遅延回路９の遅延時間τをリセット信号に起因する雑音の継続時間より長く設定することが可能である。
【００４８】
従って、アナログ・スイッチ８の制御端子に供給されるスイッチ信号は、少なくともリセット信号に起因する雑音がリミタ増幅器４の同相出力端子において継続している間は論理レベルが“１”となり、アナログ・スイッチ８の制御端子に供給される。
【００４９】
これによってアナログ・スイッチ８は導通状態になり、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力を結合する。もとより、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力は互いに逆相であるので、結合されることによって互いに相殺し、２段目の主増幅器にはリセット信号に起因する雑音は供給されない。
【００５０】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音の振幅は、２段目の主増幅器において生成されるリセット信号に起因する雑音の振幅程度に抑圧され、実用的には通信品質を低下させることがなくなる。
【００５１】
もし、２段目の主増幅器で生成されるリセット信号に起因する雑音も抑圧する必要があれば、２段目の主増幅器の主増幅器にも同相出力端子と逆相出力端子を有するリミタ増幅器を適用し、２段目の主増幅器でも、同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチと、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを導通にする信号を生成する制御時間設定回路を備えるようにするか、後述するように、２段目の主増幅器の出力端子に直列にアナログ・スイッチを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを遮断状態にする信号を生成する制御時間設定回路を備えるようにすればよい。
【００５２】
尚、図１の構成では、アナログ・スイッチ８を逆相出力端子側に挿入しているが、逆相出力端子側は２段目の入力端子と直結にし、同相出力端子側にアナログ・スイッチ８を挿入して、２段目の入力端子において結合しても、全く同じ動作を実現することができることは上記説明によって明らかである。
【００５３】
又、アナログ・スイッチの導通状態における抵抗が、初段の主増幅器と２段目の主増幅器の間のインピーダンス・レベルと比較して０であると見なせる場合（通常は、０であると見なしうる。）には、図１の構成の如く、初段のリミタ増幅器の一方の出力端子と２段目の主増幅器の入力端子との間に挿入すればよい。
【００５４】
しかし、もし、アナログ・スイッチの導通状態における抵抗が、回路のインピーダンス・レベルと比較して０であると見なせない場合には、初段のリミタ増幅器のもう一方の出力端子と２段目の主増幅器の入力端子との間にも第二のアナログ・スイッチを挿入して結合すれば、２つの出力端子に生ずる雑音を誤差なく相殺することができる。尚、該第二のアナログ・スイッチの制御端子に供給する電圧は、上記制御時間設定回路が出力するパルスの振幅に等しい直流電圧に設定するのが好ましい。
【００５５】
更に、図１では、初段の主増幅器を構成するリミタ増幅器４の同相出力端子の出力と、逆相出力端子の出力を、ワイヤード・オア形式で結合する構成を示しているが、これとは異なる構成も可能である。即ち、リミタ増幅器４の同相出力端子に加算増幅器の同相入力端子を接続し、アナログ・スイッチ８の出力端子に該加算増幅器の逆相入力端子を接続し、該加算増幅器の出力端子を２段目の主増幅器の入力端子に接続しても、リセット信号に起因する雑音が２段目の主増幅器に供給されないようになる。
【００５６】
図３は、本発明の第二の実施の形態である。
【００５７】
図３において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００５８】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００５９】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００６０】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００６１】
８ａは、リセット信号に起因する雑音が継続する期間は遮断状態にあり、それ以外の期間は導通になるアナログ・スイッチである。この場合には電界効果トランジスタによって構成することを想定して図示しているが、一般的には３端子能動素子であればよく、例えば、接合型トランジスタであってもよいことは図１の構成と同様である。
【００６２】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路、１０は、リセット信号でセットされ、遅延回路９の出力によってリセットされるセット・リセット・フリップ・フロップ、１１はセット・リセット・フリップ・フロップ１０の出力の論理レベルを反転する論理反転回路で、遅延回路９、セット・リセット・フリップ・フロップ１０及び論理反転回路１１によって、リセット信号に起因する雑音の継続期間だけアナログ・スイッチ８を遮断状態にする信号を生成する、制御時間設定回路が構成される。
【００６３】
図３の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００６４】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっている。
【００６５】
さて、図３の構成の特徴は、初段の主増幅器の出力端子と２段目の主増幅器の入力端子との間にアナログ・スイッチ８ａを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチ８ａを遮断状態にする信号を生成する制御時間設定回路を備えることである。
【００６６】
図４は、図３の構成の動作を説明する図である。以降、図３と図４を参照しながら、図３の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００６７】
図４（イ）は、入力されるバースト信号で、ここでも２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、バースト信号ｂの前に供給されるリセット信号の影響の消去を説明する。
【００６８】
図４（ロ）は、リセット信号である。
【００６９】
先にも説明した如く、リセット信号に起因してリミタ増幅器４の出力端子に図４（ハ）に示す雑音が生ずる。
【００７０】
さて、図３の構成では、セット・リセット・フリップ・フロップ１０のセット端子に上記リセット信号が、セット・リセット・フリップ・フロップ１０のリセット端子に、図４（ホ）の如く遅延回路９で遅延されたリセット信号が供給されるので、セット・リセット・フリップ・フロップ１０の出力であるスイッチ信号は図４（へ）の如くなる。
【００７１】
図２の説明において記載したのと同じ理由で、アナログ・スイッチ８ａの制御端子に供給されるスイッチ信号は、図４（ホ）の如く、少なくともリセット信号に起因する雑音がリミタ増幅器４の出力端子において継続している間は論理レベルが“１”となり、この間アナログ・スイッチ８ａを遮断状態にする。
【００７２】
これによって、２段目の主増幅器にはリセット信号に起因する雑音は供給されない。
【００７３】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音の振幅は、２段目の主増幅器において生成されるリセット信号に起因する雑音の振幅程度に抑圧され、実用的には通信品質を低下させることがなくなる。
【００７４】
もし、２段目の主増幅器で生成されるリセット信号に起因する雑音も抑圧する必要があれば、２段目の主増幅器の主増幅器にも同相出力端子と逆相出力端子を有するリミタ増幅器を適用し、２段目の主増幅器でも、同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチと、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを導通にする信号を生成する制御時間設定回路を備えるようにするか、２段目の主増幅器の出力端子に直列にアナログ・スイッチを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを遮断状態にする信号を生成する制御時間設定回路を備えるようにすればよい。
【００７５】
尚、図３の構成は基本的なものであり、実用的には下記の配慮をすることが好ましい。即ち、アナログ・スイッチ８ａが遮断状態になるとリミタ増幅器４の出力端子は開放状態になって、発振など望ましくない現象が生ずる恐れがあるので、リミタ増幅器４の出力端子とアースの間に抵抗と第二のアナログ・スイッチの直列回路を接続し、アナログ・スイッチ８ａに供給するスイッチ信号によって該第二のアナログ・スイッチを導通状態にする。これによって、アナログ・スイッチ８ａが遮断状態の時もリミタ増幅器４の出力端子は開放状態にならず、リミタ増幅器４の動作の安定性が保証される。
【００７６】
さて、図１及び図３においては、前置増幅器と２段の主増幅器によって構成される光受信回路を例に、リセット信号に起因する雑音を消去する光受信回路の構成を示しているが、本発明は主増幅器の段数によって限定されるものではない。即ち、図１及び図３の構成の光受信回路においては、主増幅器の段数は１段でもよいし、３段以上でもよい。任意の段数の主増幅器を備える光受信回路において、少なくとも、初段の主増幅器の出力端子においてリセット信号に起因する雑音を消去又は遮断すればよいのである。
【００７７】
図５は、本発明の第三の実施の形態である。
【００７８】
図５において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００７９】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００８０】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００８１】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００８２】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路で、遅延回路９によって２段目の自動スレショルド電圧制御回路をリセットするタイミングを設定する、制御時間設定回路が構成される。
【００８３】
図５の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００８４】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７をリセットして光バースト信号の入力に備えるようになっている。
【００８５】
さて、図５の構成の特徴は、２段目の主増幅器を構成する自動スレショルド電圧制御回路７に供給するリセット信号に、リセット信号に起因する雑音が継続する時間より長い遅延を与えることである。
【００８６】
図６は、図５の構成の動作を説明する図である。以降、図５と図６を参照しながら、図５の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００８７】
図６（イ）は、入力されるバースト信号で、ここでも２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、バースト信号ｂの前に供給されるリセット信号の影響の消去を説明する。
【００８８】
図６（ロ）は、リセット信号である。
【００８９】
先にも説明した如く、リセット信号に起因してリミタ増幅器４の出力端子に図６（ハ）に示す雑音が生ずる。
【００９０】
さて、図５の構成では、２段目の自動スレショルド電圧制御回路７に供給されるリセット信号は、図６（ニ）の如く、時間τだけ遅延させられている。該時間τはリセット信号に起因する雑音の継続時間より長く設定できるので、リミタ増幅器６は初段の主増幅器の出力端子に生ずる雑音に対して追随することはない。
【００９１】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音を抑圧することができる。
【００９２】
図７は、本発明の第四の実施の形態である。
【００９３】
図７において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００９４】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００９５】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００９６】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００９７】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路、１２は、リセット信号と遅延回路９の出力との論理和演算をする論理和回路で、遅延回路９及び論理和回路１２によって制御時間設定回路が構成される。
【００９８】
図５の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００９９】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７をリセットして光バースト信号の入力に備えるようになっている。
【０１００】
ここで、図５の構成の特徴は、２段目の主増幅器を構成する自動スレショルド電圧制御回路７に、リセット信号と、リセット信号に起因する雑音が継続する時間より長い遅延を与えられたリセット信号を供給する点にある。
【０１０１】
図７の構成の動作は、図５の構成の動作に類似しているので図示は省略するが、図７の構成では自動スレショルド電圧制御回路７はリセット信号によって自動スレショルド電圧制御回路５と同時にリセットされる上に、リセット信号に起因する雑音が継続する時間より長い遅延を与えられたリセット信号によってもリセットされる。これにより、リミタ増幅器６が初段の主増幅器の出力端子に生ずる雑音に対して追随することはない。
【０１０２】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音を抑圧することができる。
【０１０３】
さて、図５及び図７においては、前置増幅器と２段の主増幅器によって構成される光受信回路を例に、２段目の主増幅器がリセット信号に起因する雑音に追随しない光受信回路の構成を示しているが、本発明は主増幅器の段数によって限定されるものではない。即ち、図５及び図７の構成の光受信回路において、主増幅器の段数は３段以上でもよい。例えば、３段の主増幅器を備える光受信回路においては、少なくとも、後段の主増幅器が初段の主増幅器の出力端子に生ずるリセット信号に起因する雑音に追随しないように、２段目の主増幅器にτ遅れたリセット信号を供給し、３段目の主増幅器に２τ遅れたリセット信号を供給すればよいのである。
【０１０４】
又、本明細書では一貫して、主増幅器が自動スレショルド電圧制御回路とリミタ増幅器によって構成される場合について説明しているが、通常、コスト上の配慮から主増幅器の後段に識別回路を設けないことを考慮しているためである。
【０１０５】
しかし、主増幅器の後段に識別回路を設けることが許容される場合には、主増幅器にリミタ増幅器を適用する必要性が少なくなる。つまり、主増幅器は自動スレショルド電圧制御回路と振幅制限機能がない増幅器によって構成されしもよく、本発明の技術範囲はそこにまで及ぶものである。
【０１０６】
【発明の効果】
以上詳述した如く、本発明によれば、光バースト信号を受信する光受信回路において、リセット信号に起因する雑音が発生しても、該リセット信号に起因する雑音を抑圧して、通信品質の低下を回避することができる。
【０１０７】
即ち、第一の発明によれば、初段の主増幅器を構成する増幅器の２つの入力端子間に雑音が入力された場合、該増幅器の上記同相出力端子が出力する雑音と該逆相出力端子が出力する雑音の位相は互いに逆相となる。従って、上記リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算することによって該雑音を消去することができ、通信品質の低下を回避することが可能になる。
【０１０８】
又、第二の発明によれば、該リセット信号に起因する雑音が継続する期間は、該初段の主増幅器を構成する増幅器の出力端子に生ずる該リセット信号に起因する雑音を遮断するので、通信品質の低下を回避することが可能になる。
【０１０９】
更に、第三の発明によれば、２段目の主増幅器を構成する自動スレショルド電圧制御回路にはリセット信号に起因する雑音が継続する期間だけ遅延させたリセット信号を供給するので、初段の主増幅器から該リセット信号に起因する雑音が出力されても、２段目の主増幅器を構成する増幅器は該リセット信号に起因する雑音に追随することはない。従って、通信品質の低下を回避することが可能になる。
【０１１０】
これによって、光バースト信号の伝送を行なう光通信システムの発達に寄与することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態。
【図２】 図１の構成の動作を説明する図。
【図３】 本発明の第二の実施の形態。
【図４】 図３の構成の動作を説明する図。
【図５】 本発明の第三の実施の形態。
【図６】 図５の構成の動作を説明する図。
【図７】 本発明の第四の実施の形態。
【図８】 従来の光受信回路の構成と問題点。
【符号の説明】
１ フォト・ダイオード
２ 低雑音増幅器
３ 抵抗
４ リミタ増幅器
５ 自動スレショルド電圧制御回路（ＡＴＣ）
６ リミタ増幅器
７ 自動スレショルド電圧制御回路（ＡＴＣ）
８ アナログ・スイッチ
９ 遅延回路
１０ セット・リセット・フリップ・フロップ（Ｓ／Ｒ ＦＦ）
１１ 論理反転回路
１２ 論理和回路
【発明の属する技術分野】
本発明は、光バースト通信に適用される光受信回路に係り、特に、リセット信号による雑音の影響を回避することができる光受信回路に関する。
【０００２】
現在は、デジタル通信は全て光ファイバを通信媒体にして行なわれていると言っても過言ではない状況であるが、実は、日本においてなされた光ファイバの基本特許の権利満了の後もかなり長期間にわたって光通信の実用化が進まなかったというのが実情である。
【０００３】
それは、光ファイバの伝送損失が大き過ぎたからで、昭和４０年代に１ｋｍ当たりの伝送損失が２０ｄＢを割るようになって初めて急ピッチで実用化が進められ、最初は局間中継線や伝送容量が小さい基幹回線に導入され、徐々に大容量の基幹回線に適用範囲が拡げられて、先にも記載したように、デジタル通信の基幹回線は全て光通信方式によって構成されているとしても過言でない状況に至っている。
【０００４】
一方、加入者系通信システムへの光通信方式の適用は，光ファイバ・ケーブルと光送受信機のコスト低下と共に実用化が進められるようになり、加入者系通信システムにおけるマルチメディア伝送の需要の立ち上がりで、加入者系通信システムの伝送容量の増加が必須になってから実用化のペースが加速され、所謂パッシブ・オプティカル・ネットワーク（Passive Optical Network;頭文字をとって「ＰＯＮ」と略される。）に代表される加入者系光通信システムが実用化、導入されている。
【０００５】
基幹回線に適用される光通信方式は、連続的な光信号を実質上連続的な伝送データによって強度変調して伝送する、いわば、連続伝送方式である。
【０００６】
これに対して、加入者系に適用される光通信方式は、収容されている加入者が局側の装置から光加入者線の分岐装置までの光ファイバ・ケーブルを共用し、所定の上り信号のフレームと所定の下り信号のフレームの中で通信を行なうもので、伝送データはバースト・データである。つまり、加入者系に適用される光通信方式においては、光バースト通信が行なわれている。
【０００７】
そして、光加入者系に適用される光通信方式においては、光加入者線の距離のばらつきによる広いダイナミック・レンジへの適応や、光バースト通信独特の問題への適応が求められる。
【０００８】
本発明も、光バースト通信に必須なリセット信号に起因する雑音による通信品質の低下を回避するためのものである。
【０００９】
【従来の技術】
図８は、従来の光受信回路の構成と問題点を説明する図で、図８（イ）に構成を、図８（ロ）に問題点を示している。
【００１０】
図８（イ）において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００１１】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。尚、フォト・ダイオード１の出力電流が抵抗３を流れることによって、該前置増幅器の出力端子に電圧信号が出力されるので、該前置増幅器をトランス・インピーダンス型の前置増幅器と呼ぶ。実際には抵抗だけによる帰還素子では広いダイナミック・レンジに適応することが困難なために様々な工夫がなされているが、それらは本発明の本質的な技術とは直接関係がないので、従来の技術の説明においても図示及び言及を省略する。
【００１２】
４ａは、リミタ増幅器、５は、リミタ増幅器４ａに供給するスレショルド電圧を制御する自動スレショルド電圧制御回路（図では、Automatic Threshold Control Circuit の前３つの頭文字による略語「ＡＴＣ」を記載している。以降、図においては同様に標記する。）で、リミタ増幅器４ａ及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００１３】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００１４】
フォト・ダイオード１によって受信光が電流変換され、フォト・ダイオード１の出力電流が上記トランス・インピーダンス型前置増幅器によって電圧変換される。
【００１５】
該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。該主増幅器を構成する増幅器がリミタ増幅器であることを想定しているので、出力信号の振幅は所定の振幅に制限され、該出力信号は伝送データを再生したものになる。このように、識別回路を使用しないで再選データを得るのは、光受信回路のコストを抑圧するためである。
【００１６】
そして、光バースト信号を受信するタイミングはシステム内で知ることができるので、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっており、２段の主増幅器は自動スレショルド電圧制御回路５と自動スレショルド電圧制御回路７はリセットされてから入力信号に追随するようになる。
【００１７】
【発明が解決しようとする課題】
さて、自動スレショルド電圧制御回路５には、実装上のラインの長さで決まる寄生インダクタンスと、ラインやランドの面積で決まる寄生容量が存在しており、これら寄生インダクタンスや寄生容量を０にすることは極めて至難なことである。
【００１８】
このため、リセット信号が自動スレショルド電圧制御回路５に供給されると、自動スレショルド電圧制御回路５の中でリンギング性の雑音が生じて、リミタ増幅器４ａの信号入力端子ｓとスレショルド電圧端子ｔに漏れ出す。
【００１９】
この時、上記寄生インダクタンスや寄生容量には、配線長や配線面積に依存するばらつきがあり、２つの入力端子に漏れ出す該雑音の波形と振幅を等しくすることは実質上不可能である。即ち、リセット信号に起因する雑音はリミタ増幅器４ａの２つの入力端子で波形と振幅に差があるので、該雑音の差が初段の主増幅器を構成するリミタ増幅器４ａによって増幅されて、雑音として２段目の主増幅器に入力される。
【００２０】
この時には、２段目の主増幅器を構成するリミタ増幅器６はリセット信号によってリセットされて入力信号に追随可能な状態になっているので、該雑音を更に増幅して出力する。これを後段のデジタル回路が伝送データであるとして処理をすると、符号誤りとなって通信品質の低下の原因になる。
【００２１】
尚、自動スレショルド電圧制御回路７においても同様にリンギング性の雑音が生じて、リミタ増幅器６が増幅して出力するが、リミタ増幅器４ａから供給される雑音は２段の主増幅器で増幅されているので、通常は、自動スレショルド電圧制御回路７で生じた雑音をリミタ増幅器６が増幅して出力する雑音は無視しうる。
【００２２】
又、リミタ増幅器４ａが出力する雑音が自動スレショルド電圧制御回路７に供給されるので、自動スレショルド電圧制御回路７自体が誤動作を引き起こす恐れがあり、これによっても通信品質の劣化が生ずる恐れがある。
【００２３】
本発明は、かかる問題点に鑑み、リセット信号による雑音の影響を回避することができる光受信回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
第一の発明は、フォト・ダイオードによって受信光を電流変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換するトランス・インピーダンス型前置増幅器と、自動スレショルド電圧制御回路と増幅器によって構成され該受信光の入力タイミングより所定時間前に供給するリセット信号によって入力信号に対する追随を開始する主増幅器とを少なくとも１段備える光受信回路において、少なくとも１段の主増幅器を構成する増幅器を、入力信号と同相の信号を出力する同相出力端子と、入力信号とは逆相の信号を出力する逆相出力端子を有する増幅器とし、リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算する構成を備える光受信回路である。
【００２５】
第一の発明によれば、初段の主増幅器を構成するリミタ増幅器の２つの入力端子間に雑音が入力された場合、該リミタ増幅器の上記同相出力端子が出力する雑音と該逆相出力端子が出力する雑音の位相は互いに逆相となる。従って、上記リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算することによって該雑音を消去することができ、通信品質の低下を回避することが可能になる。
【００２６】
第二の発明は、フォト・ダイオードによって受信光を電流変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換するトランス・インピーダンス型前置増幅器と、自動スレショルド電圧制御回路と増幅器によって構成され該受信光の入力タイミングより所定時間前に供給するリセット信号によって入力信号に対する追随を開始する主増幅器とを少なくとも１段備える光受信回路において、少なくとも１段の主増幅器を構成する増幅器の出力端子に直列に、リセット信号に起因する雑音が継続する期間は遮断状態になる構成を備える光受信回路である。
【００２７】
第二の発明によれば、該リセット信号に起因する雑音が継続する期間は、該初段の主増幅器を構成する増幅器の出力端子に生ずる該雑音を遮断するので、通信品質の低下を回避することが可能になる。
【００３０】
【発明の実施の形態】
図１は、本発明の第一の実施の形態である。
【００３１】
図１において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００３２】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００３３】
４は、同相出力端子と逆相出力端子とを備えるリミタ増幅器である。５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００３４】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００３５】
８は、リセット信号に起因する雑音が継続する期間は導通状態にあり、それ以外の期間は遮断状態になり、リセット信号に起因する雑音が継続する期間だけリミタ増幅器４の同相出力端子が出力する信号と逆相出力端子が出力する信号を結合するアナログ・スイッチである。
【００３６】
この場合にはアナログ・スイッチ８を電界効果トランジスタによって構成することを想定して図示しているが、一般的には３端子能動素子であればよく、例えば、接合型トランジスタであってもよい。要は、３端子能動素子の制御端子に導通／遮断を制御する信号を印加し、該制御端子に印加された信号によって制御される電流の入出力端子をリミタ増幅器４の出力回路に直列に挿入すればよい。
【００３７】
尚、一般に増幅器の２つの出力端子のうち小さい丸印を付した出力端子が逆相出力端子である。従って、この図においては逆相出力端子にアナログ・スイッチ８を接続することを想定しているが、アナログ・スイッチ８を同相出力端子に接続してもよいことは後の説明を待たずにも理解できることである。
【００３８】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τだけ遅延させる遅延回路、１０は、リセット信号でセットされ、遅延回路９の出力によってリセットされるセット・リセット・フリップ・フロップ（図では、Set-Reset Flip-Flop の頭文字による略語「Ｓ／Ｒ ＦＦ」を記載している。以降も、図では同様に標記する。）で、遅延回路９及びセット・リセット・フリップ・フロップ１０によって、リセット信号に起因する雑音の継続期間だけアナログ・スイッチ８を導通にする信号を生成する、制御時間設定回路が構成される。
【００３９】
図１の構成の動作も、基本的には図８の構成の動作と同じである。
【００４０】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流を上記トランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっている。
【００４１】
さて、図１の構成の特徴は、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチ８と、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチ８を導通にする信号を生成する制御時間設定回路を備えることである。
【００４２】
図２は、図１の構成の動作を説明する図である。以降、図１と図２を参照して、図１の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００４３】
図２（イ）は、入力されるバースト信号で、ここでは２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、今は、バースト信号ｂの前に供給されるリセット信号の影響を考える。
【００４４】
図２（ロ）は、リセット信号である。
【００４５】
先にも説明した如く、自動スレショルド電圧制御回路５の寄生インダクタンスと寄生容量によってリンギング性の雑音が生じ、異なる波形のリンギング性の雑音がリミタ増幅器４の２つの入力端子に供給される。従って、２つの入力端子に供給された２つの雑音の差を増幅して、リミタ増幅器４の同相出力端子に図２（ハ）に示す雑音が生ずるものとすると、リミタ増幅器４の逆相出力端子には図２（ニ）に示す、図２（ハ）の雑音とは逆相の雑音が生ずる。
【００４６】
さて、図１の構成では、セット・リセット・フリップ・フロップ１０のセット端子に上記リセット信号が、セット・リセット・フリップ・フロップ１０のリセット端子に、図２（ホ）の如く遅延回路９で遅延されたリセット信号が供給されるので、セット・リセット・フリップ・フロップ１０の出力であるスイッチ信号は図２（ヘ）の如くなる。
【００４７】
ここで、リセット信号に起因する雑音の継続時間はシミュレーションや実験によって知ることができるので、遅延回路９の遅延時間τをリセット信号に起因する雑音の継続時間より長く設定することが可能である。
【００４８】
従って、アナログ・スイッチ８の制御端子に供給されるスイッチ信号は、少なくともリセット信号に起因する雑音がリミタ増幅器４の同相出力端子において継続している間は論理レベルが“１”となり、アナログ・スイッチ８の制御端子に供給される。
【００４９】
これによってアナログ・スイッチ８は導通状態になり、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力を結合する。もとより、リミタ増幅器４の同相出力端子の出力と逆相出力端子の出力は互いに逆相であるので、結合されることによって互いに相殺し、２段目の主増幅器にはリセット信号に起因する雑音は供給されない。
【００５０】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音の振幅は、２段目の主増幅器において生成されるリセット信号に起因する雑音の振幅程度に抑圧され、実用的には通信品質を低下させることがなくなる。
【００５１】
もし、２段目の主増幅器で生成されるリセット信号に起因する雑音も抑圧する必要があれば、２段目の主増幅器の主増幅器にも同相出力端子と逆相出力端子を有するリミタ増幅器を適用し、２段目の主増幅器でも、同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチと、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを導通にする信号を生成する制御時間設定回路を備えるようにするか、後述するように、２段目の主増幅器の出力端子に直列にアナログ・スイッチを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを遮断状態にする信号を生成する制御時間設定回路を備えるようにすればよい。
【００５２】
尚、図１の構成では、アナログ・スイッチ８を逆相出力端子側に挿入しているが、逆相出力端子側は２段目の入力端子と直結にし、同相出力端子側にアナログ・スイッチ８を挿入して、２段目の入力端子において結合しても、全く同じ動作を実現することができることは上記説明によって明らかである。
【００５３】
又、アナログ・スイッチの導通状態における抵抗が、初段の主増幅器と２段目の主増幅器の間のインピーダンス・レベルと比較して０であると見なせる場合（通常は、０であると見なしうる。）には、図１の構成の如く、初段のリミタ増幅器の一方の出力端子と２段目の主増幅器の入力端子との間に挿入すればよい。
【００５４】
しかし、もし、アナログ・スイッチの導通状態における抵抗が、回路のインピーダンス・レベルと比較して０であると見なせない場合には、初段のリミタ増幅器のもう一方の出力端子と２段目の主増幅器の入力端子との間にも第二のアナログ・スイッチを挿入して結合すれば、２つの出力端子に生ずる雑音を誤差なく相殺することができる。尚、該第二のアナログ・スイッチの制御端子に供給する電圧は、上記制御時間設定回路が出力するパルスの振幅に等しい直流電圧に設定するのが好ましい。
【００５５】
更に、図１では、初段の主増幅器を構成するリミタ増幅器４の同相出力端子の出力と、逆相出力端子の出力を、ワイヤード・オア形式で結合する構成を示しているが、これとは異なる構成も可能である。即ち、リミタ増幅器４の同相出力端子に加算増幅器の同相入力端子を接続し、アナログ・スイッチ８の出力端子に該加算増幅器の逆相入力端子を接続し、該加算増幅器の出力端子を２段目の主増幅器の入力端子に接続しても、リセット信号に起因する雑音が２段目の主増幅器に供給されないようになる。
【００５６】
図３は、本発明の第二の実施の形態である。
【００５７】
図３において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００５８】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００５９】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００６０】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００６１】
８ａは、リセット信号に起因する雑音が継続する期間は遮断状態にあり、それ以外の期間は導通になるアナログ・スイッチである。この場合には電界効果トランジスタによって構成することを想定して図示しているが、一般的には３端子能動素子であればよく、例えば、接合型トランジスタであってもよいことは図１の構成と同様である。
【００６２】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路、１０は、リセット信号でセットされ、遅延回路９の出力によってリセットされるセット・リセット・フリップ・フロップ、１１はセット・リセット・フリップ・フロップ１０の出力の論理レベルを反転する論理反転回路で、遅延回路９、セット・リセット・フリップ・フロップ１０及び論理反転回路１１によって、リセット信号に起因する雑音の継続期間だけアナログ・スイッチ８を遮断状態にする信号を生成する、制御時間設定回路が構成される。
【００６３】
図３の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００６４】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７を同時にリセットして光バースト信号の入力に備えるようになっている。
【００６５】
さて、図３の構成の特徴は、初段の主増幅器の出力端子と２段目の主増幅器の入力端子との間にアナログ・スイッチ８ａを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチ８ａを遮断状態にする信号を生成する制御時間設定回路を備えることである。
【００６６】
図４は、図３の構成の動作を説明する図である。以降、図３と図４を参照しながら、図３の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００６７】
図４（イ）は、入力されるバースト信号で、ここでも２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、バースト信号ｂの前に供給されるリセット信号の影響の消去を説明する。
【００６８】
図４（ロ）は、リセット信号である。
【００６９】
先にも説明した如く、リセット信号に起因してリミタ増幅器４の出力端子に図４（ハ）に示す雑音が生ずる。
【００７０】
さて、図３の構成では、セット・リセット・フリップ・フロップ１０のセット端子に上記リセット信号が、セット・リセット・フリップ・フロップ１０のリセット端子に、図４（ホ）の如く遅延回路９で遅延されたリセット信号が供給されるので、セット・リセット・フリップ・フロップ１０の出力であるスイッチ信号は図４（へ）の如くなる。
【００７１】
図２の説明において記載したのと同じ理由で、アナログ・スイッチ８ａの制御端子に供給されるスイッチ信号は、図４（ホ）の如く、少なくともリセット信号に起因する雑音がリミタ増幅器４の出力端子において継続している間は論理レベルが“１”となり、この間アナログ・スイッチ８ａを遮断状態にする。
【００７２】
これによって、２段目の主増幅器にはリセット信号に起因する雑音は供給されない。
【００７３】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音の振幅は、２段目の主増幅器において生成されるリセット信号に起因する雑音の振幅程度に抑圧され、実用的には通信品質を低下させることがなくなる。
【００７４】
もし、２段目の主増幅器で生成されるリセット信号に起因する雑音も抑圧する必要があれば、２段目の主増幅器の主増幅器にも同相出力端子と逆相出力端子を有するリミタ増幅器を適用し、２段目の主増幅器でも、同相出力端子の出力と逆相出力端子の出力を結合するアナログ・スイッチと、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを導通にする信号を生成する制御時間設定回路を備えるようにするか、２段目の主増幅器の出力端子に直列にアナログ・スイッチを配置し、リセット信号に起因する雑音の継続期間より長時間アナログ・スイッチを遮断状態にする信号を生成する制御時間設定回路を備えるようにすればよい。
【００７５】
尚、図３の構成は基本的なものであり、実用的には下記の配慮をすることが好ましい。即ち、アナログ・スイッチ８ａが遮断状態になるとリミタ増幅器４の出力端子は開放状態になって、発振など望ましくない現象が生ずる恐れがあるので、リミタ増幅器４の出力端子とアースの間に抵抗と第二のアナログ・スイッチの直列回路を接続し、アナログ・スイッチ８ａに供給するスイッチ信号によって該第二のアナログ・スイッチを導通状態にする。これによって、アナログ・スイッチ８ａが遮断状態の時もリミタ増幅器４の出力端子は開放状態にならず、リミタ増幅器４の動作の安定性が保証される。
【００７６】
さて、図１及び図３においては、前置増幅器と２段の主増幅器によって構成される光受信回路を例に、リセット信号に起因する雑音を消去する光受信回路の構成を示しているが、本発明は主増幅器の段数によって限定されるものではない。即ち、図１及び図３の構成の光受信回路においては、主増幅器の段数は１段でもよいし、３段以上でもよい。任意の段数の主増幅器を備える光受信回路において、少なくとも、初段の主増幅器の出力端子においてリセット信号に起因する雑音を消去又は遮断すればよいのである。
【００７７】
図５は、本発明の第三の実施の形態である。
【００７８】
図５において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００７９】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００８０】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００８１】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００８２】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路で、遅延回路９によって２段目の自動スレショルド電圧制御回路をリセットするタイミングを設定する、制御時間設定回路が構成される。
【００８３】
図５の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００８４】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７をリセットして光バースト信号の入力に備えるようになっている。
【００８５】
さて、図５の構成の特徴は、２段目の主増幅器を構成する自動スレショルド電圧制御回路７に供給するリセット信号に、リセット信号に起因する雑音が継続する時間より長い遅延を与えることである。
【００８６】
図６は、図５の構成の動作を説明する図である。以降、図５と図６を参照しながら、図５の構成によってリセット信号に起因する雑音を消去できることを説明する。
【００８７】
図６（イ）は、入力されるバースト信号で、ここでも２つのバースト信号ａとｂが間隔を置いて入力されるものと想定している。そして、バースト信号ｂの前に供給されるリセット信号の影響の消去を説明する。
【００８８】
図６（ロ）は、リセット信号である。
【００８９】
先にも説明した如く、リセット信号に起因してリミタ増幅器４の出力端子に図６（ハ）に示す雑音が生ずる。
【００９０】
さて、図５の構成では、２段目の自動スレショルド電圧制御回路７に供給されるリセット信号は、図６（ニ）の如く、時間τだけ遅延させられている。該時間τはリセット信号に起因する雑音の継続時間より長く設定できるので、リミタ増幅器６は初段の主増幅器の出力端子に生ずる雑音に対して追随することはない。
【００９１】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音を抑圧することができる。
【００９２】
図７は、本発明の第四の実施の形態である。
【００９３】
図７において、１は、受信光を電気信号に変換するフォト・ダイオードである。
【００９４】
２は、低雑音増幅器、３は、低雑音増幅器２に負帰還をかける抵抗で、低雑音増幅器２及び抵抗３によって前置増幅器が構成される。
【００９５】
４は、リミタ増幅器、５は、リミタ増幅器４に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器４及び自動スレショルド電圧制御回路５によって初段の主増幅器が構成される。
【００９６】
６は、リミタ増幅器、７はリミタ増幅器６に供給するスレショルド電圧を制御する自動スレショルド電圧制御回路で、リミタ増幅器６及び自動スレショルド電圧制御回路７によって２段目の主増幅器が構成される。
【００９７】
９は、リセット信号を、リセット信号に起因する雑音が継続する時間より大きい遅延時間τを有する遅延回路、１２は、リセット信号と遅延回路９の出力との論理和演算をする論理和回路で、遅延回路９及び論理和回路１２によって制御時間設定回路が構成される。
【００９８】
図５の構成の動作も、基本的には既に説明した構成の動作と同じである。
【００９９】
即ち、フォト・ダイオード１によって受信光を電流変換し、フォト・ダイオード１の出力電流をトランス・インピーダンス型前置増幅器によって電圧変換し、該前置増幅器の出力を初段及び２段目の主増幅器によって増幅し、出力信号を得る。一方、光バースト信号の入力タイミングより所定時間前にリセット信号が供給され、自動スレショルド電圧制御回路５及び自動スレショルド電圧制御回路７をリセットして光バースト信号の入力に備えるようになっている。
【０１００】
ここで、図５の構成の特徴は、２段目の主増幅器を構成する自動スレショルド電圧制御回路７に、リセット信号と、リセット信号に起因する雑音が継続する時間より長い遅延を与えられたリセット信号を供給する点にある。
【０１０１】
図７の構成の動作は、図５の構成の動作に類似しているので図示は省略するが、図７の構成では自動スレショルド電圧制御回路７はリセット信号によって自動スレショルド電圧制御回路５と同時にリセットされる上に、リセット信号に起因する雑音が継続する時間より長い遅延を与えられたリセット信号によってもリセットされる。これにより、リミタ増幅器６が初段の主増幅器の出力端子に生ずる雑音に対して追随することはない。
【０１０２】
従って、２段目の主増幅器の出力端子におけるリセット信号に起因する雑音を抑圧することができる。
【０１０３】
さて、図５及び図７においては、前置増幅器と２段の主増幅器によって構成される光受信回路を例に、２段目の主増幅器がリセット信号に起因する雑音に追随しない光受信回路の構成を示しているが、本発明は主増幅器の段数によって限定されるものではない。即ち、図５及び図７の構成の光受信回路において、主増幅器の段数は３段以上でもよい。例えば、３段の主増幅器を備える光受信回路においては、少なくとも、後段の主増幅器が初段の主増幅器の出力端子に生ずるリセット信号に起因する雑音に追随しないように、２段目の主増幅器にτ遅れたリセット信号を供給し、３段目の主増幅器に２τ遅れたリセット信号を供給すればよいのである。
【０１０４】
又、本明細書では一貫して、主増幅器が自動スレショルド電圧制御回路とリミタ増幅器によって構成される場合について説明しているが、通常、コスト上の配慮から主増幅器の後段に識別回路を設けないことを考慮しているためである。
【０１０５】
しかし、主増幅器の後段に識別回路を設けることが許容される場合には、主増幅器にリミタ増幅器を適用する必要性が少なくなる。つまり、主増幅器は自動スレショルド電圧制御回路と振幅制限機能がない増幅器によって構成されしもよく、本発明の技術範囲はそこにまで及ぶものである。
【０１０６】
【発明の効果】
以上詳述した如く、本発明によれば、光バースト信号を受信する光受信回路において、リセット信号に起因する雑音が発生しても、該リセット信号に起因する雑音を抑圧して、通信品質の低下を回避することができる。
【０１０７】
即ち、第一の発明によれば、初段の主増幅器を構成する増幅器の２つの入力端子間に雑音が入力された場合、該増幅器の上記同相出力端子が出力する雑音と該逆相出力端子が出力する雑音の位相は互いに逆相となる。従って、上記リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算することによって該雑音を消去することができ、通信品質の低下を回避することが可能になる。
【０１０８】
又、第二の発明によれば、該リセット信号に起因する雑音が継続する期間は、該初段の主増幅器を構成する増幅器の出力端子に生ずる該リセット信号に起因する雑音を遮断するので、通信品質の低下を回避することが可能になる。
【０１０９】
更に、第三の発明によれば、２段目の主増幅器を構成する自動スレショルド電圧制御回路にはリセット信号に起因する雑音が継続する期間だけ遅延させたリセット信号を供給するので、初段の主増幅器から該リセット信号に起因する雑音が出力されても、２段目の主増幅器を構成する増幅器は該リセット信号に起因する雑音に追随することはない。従って、通信品質の低下を回避することが可能になる。
【０１１０】
これによって、光バースト信号の伝送を行なう光通信システムの発達に寄与することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態。
【図２】 図１の構成の動作を説明する図。
【図３】 本発明の第二の実施の形態。
【図４】 図３の構成の動作を説明する図。
【図５】 本発明の第三の実施の形態。
【図６】 図５の構成の動作を説明する図。
【図７】 本発明の第四の実施の形態。
【図８】 従来の光受信回路の構成と問題点。
【符号の説明】
１ フォト・ダイオード
２ 低雑音増幅器
３ 抵抗
４ リミタ増幅器
５ 自動スレショルド電圧制御回路（ＡＴＣ）
６ リミタ増幅器
７ 自動スレショルド電圧制御回路（ＡＴＣ）
８ アナログ・スイッチ
９ 遅延回路
１０ セット・リセット・フリップ・フロップ（Ｓ／Ｒ ＦＦ）
１１ 論理反転回路
１２ 論理和回路
Claims (1)
- フォト・ダイオードによって受信光を電流変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換し、変換された信号を出力するトランス・インピーダンス型前置増幅器と、自動スレショルド電圧制御回路と、該受信光の受信タイミングより所定時間前に供給するリセット信号によって前記信号の増幅を開始する主増幅器とを少なくとも１段備える光受信回路において、
前記主増幅器は前記自動スレショルド電圧制御回路に供給された前記リセット信号に起因する雑音を増幅し、前記信号と同相の信号を出力する同相出力端子と、入力信号とは逆相の信号を出力する逆相出力端子を有し、
前記リセット信号に起因する雑音が継続する期間は該同相出力端子の出力と該逆相出力端子の出力とを加算する構成を備えることを特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292987A JP4590708B2 (ja) | 2000-09-26 | 2000-09-26 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292987A JP4590708B2 (ja) | 2000-09-26 | 2000-09-26 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111600A JP2002111600A (ja) | 2002-04-12 |
| JP4590708B2 true JP4590708B2 (ja) | 2010-12-01 |
Family
ID=18775836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292987A Expired - Fee Related JP4590708B2 (ja) | 2000-09-26 | 2000-09-26 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4590708B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621217B1 (ko) | 2004-11-10 | 2006-09-13 | 한국전자통신연구원 | 광 간섭 잡음 저감을 위한 광 수신기 및 이를 갖는 광통신망 |
| JP4975662B2 (ja) * | 2008-03-03 | 2012-07-11 | Ｎｔｔエレクトロニクス株式会社 | バースト受信装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6088616U (ja) * | 1983-11-19 | 1985-06-18 | パイオニア株式会社 | 差動増幅器のミユ−テイング回路 |
| US4883987A (en) * | 1988-05-04 | 1989-11-28 | Texas Instruments Incorporated | Comparator circuit having a fast recovery time |
| JPH0286202A (ja) * | 1988-09-21 | 1990-03-27 | Toa Electric Co Ltd | 電力増幅回路 |
| JPH03113959A (ja) * | 1989-09-27 | 1991-05-15 | Matsushita Electric Ind Co Ltd | 画像読み取り装置 |
| JPH064826U (ja) * | 1992-06-18 | 1994-01-21 | セイコー電子工業株式会社 | 座標読取装置 |
| JP2971363B2 (ja) * | 1995-04-24 | 1999-11-02 | 新日本無線株式会社 | スペクトラム解析装置 |
| EP0744823B1 (en) * | 1995-05-23 | 1999-01-07 | STMicroelectronics S.r.l. | Masking of switching noise in controlling a "H" bridge |
| JP3155191B2 (ja) * | 1996-02-20 | 2001-04-09 | 株式会社生体光情報研究所 | 微弱光測定装置 |
| JPH09312555A (ja) * | 1996-05-24 | 1997-12-02 | Hitachi Ltd | スイッチング回路用制御装置及びインバータ装置 |
| JPH1084231A (ja) * | 1996-05-24 | 1998-03-31 | Toshiba Corp | デジタル信号受信回路 |
| JP3551642B2 (ja) * | 1996-08-22 | 2004-08-11 | 富士通株式会社 | 増幅回路 |
| JP2891197B2 (ja) * | 1996-09-10 | 1999-05-17 | 日本電気株式会社 | 光受信方法および装置 |
| JPH10188203A (ja) * | 1996-12-18 | 1998-07-21 | Hitachi Ltd | 磁気ディスク装置 |
| JPH10209825A (ja) * | 1997-01-23 | 1998-08-07 | Fujitsu Ltd | しきい値制御回路 |
| JP3526719B2 (ja) * | 1997-03-19 | 2004-05-17 | 富士通株式会社 | 自動閾値制御回路および信号増幅回路 |
| JPH10327072A (ja) * | 1997-05-23 | 1998-12-08 | Mitsubishi Electric Corp | アナログ／ディジタルコンバータおよび電圧比較器 |
| JP3484055B2 (ja) * | 1997-10-17 | 2004-01-06 | 株式会社日立製作所 | 光受信回路 |
| JP3119239B2 (ja) * | 1998-06-08 | 2000-12-18 | 日本電気株式会社 | バースト光受信回路 |
| JP4206517B2 (ja) * | 1998-07-02 | 2009-01-14 | 三菱電機株式会社 | 受信装置および受信方法 |
| JP2000076884A (ja) * | 1998-08-27 | 2000-03-14 | Kawasaki Steel Corp | サンプルホールド回路 |
| JP3435420B2 (ja) * | 1998-11-19 | 2003-08-11 | 日本電気株式会社 | 自動識別レベル制御回路 |
-
2000
- 2000-09-26 JP JP2000292987A patent/JP4590708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111600A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| JP2656734B2 (ja) | 光受信回路 | |
| JP4429565B2 (ja) | 信号増幅回路及びこれを用いた光信号受信器 | |
| JP5305932B2 (ja) | 前置増幅器 | |
| JP2011091688A (ja) | トランスインピーダンスアンプ | |
| JPH08274560A (ja) | 出力制御電力増幅器、無線通信端末及び無線通信基地局 | |
| JPWO2001048914A1 (ja) | 信号増幅回路及びこれを用いた光信号受信器 | |
| KR20160057893A (ko) | 선형 입력범위를 개선한 레귤레이티드 캐스코드 구조의 버스트 모드 광 전치증폭기 | |
| US5757220A (en) | Digitally controlled programmable attenuator | |
| EP0837570A2 (en) | Optical receiver capable of responding to both burst and continuous signals | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| JP2009177577A (ja) | バースト信号受信方法、バースト信号受信装置、局側装置及びｐｏｎシステム | |
| JP5161189B2 (ja) | トランスインピーダンスアンプ | |
| JP6661057B1 (ja) | リミッティング増幅回路 | |
| JP3606143B2 (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
| JP4590708B2 (ja) | 光受信回路 | |
| KR100547840B1 (ko) | 빠른 세틀링 시간을 갖는 자동 이득 제어 장치 | |
| JP4072232B2 (ja) | 光受信回路 | |
| JP2009038556A (ja) | リミッタアンプ回路 | |
| JP5215087B2 (ja) | 電子回路 | |
| JP3532633B2 (ja) | 光受信装置 | |
| JP2007036329A (ja) | 増幅回路およびトランスインピーダンスアンプ | |
| JPH0575544A (ja) | 自動利得調整回路 | |
| Vatannia et al. | A fast response 155-Mb/s burst-mode optical receiver for PON | |
| US20250015898A1 (en) | Optical receiver, master station device, optical communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |