JP4686830B2 - 固体撮像素子及びその駆動方法 - Google Patents
固体撮像素子及びその駆動方法 Download PDFInfo
- Publication number
- JP4686830B2 JP4686830B2 JP2000257463A JP2000257463A JP4686830B2 JP 4686830 B2 JP4686830 B2 JP 4686830B2 JP 2000257463 A JP2000257463 A JP 2000257463A JP 2000257463 A JP2000257463 A JP 2000257463A JP 4686830 B2 JP4686830 B2 JP 4686830B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- overflow
- electrode
- transfer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
- H10F39/1865—Overflow drain structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、転送レジスタに対してオーバーフロードレインが設けられた固体撮像素子及びその駆動方法に係わる。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子の転送レジスタにおいてオーバーフロー制御を行う場合には、転送レジスタのストレージ電極を形成する下層の多結晶シリコン層の横に上層の多結晶シリコン層とバリア用インプラによって、オーバーフローバリアを形成していた。
【０００３】
この従来のオーバーフロー制御を行う構造の概略構成図（平面図）を図５に示す。
転送レジスタ５０の上に、第１層の転送電極５１と第２層の転送電極５２とが交互に配置されている。
第１層の転送電極５１はストレージ電極Ｓｔ１，Ｓｔ２となり、第２層の転送電極５２はトランスファー電極Ｔｒ１，Ｔｒ２となる。
ストレージ電極Ｓｔ１及びトランスファー電極Ｔｒ１には、それぞれの駆動パルスφＳｔ１，φＴｒ１として第１相の駆動パルスφ１が印加される。
ストレージ電極Ｓｔ２及びトランスファー電極Ｔｒ２には、それぞれの駆動パルスφＳｔ２，φＴｒ２として第２相の駆動パルスφ２が印加される。
【０００４】
そして、図５のほぼ中央の第１相のストレージ電極Ｓｔ１の側方に、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤが設けられている。
【０００５】
また、図５のＹ−Ｙ´における断面図を図６に示す。
オーバーフローコントロールゲートＯＦＣＧは、図５及び図６に示すように、ゲート電極５４とＮ- 領域５６とから構成されている。
ゲート電極５４は、トランスファー電極Ｔｒ１，Ｔｒ２を構成する第２層の転送電極５２と同じ第２層の多結晶シリコン層により形成されている。このゲート電極５４には、駆動パルスφＯＦＣＧが印加される。
Ｎ- 領域５６は、半導体基板１のＰ型ウエル領域２内に、Ｎ型不純物をイオン注入して形成されている。
オーバーフロードレインＯＦＤは、半導体基板１のＰ型ウエル領域２内に高濃度Ｎ型不純物をイオン注入して形成されたＮ++領域５５により構成される。
尚、図中３は、ストレージ電極Ｓｔ１，Ｓｔ２の下に形成されたＮ+ 領域を示し、この領域３に転送中の電荷が蓄積される。
【０００６】
さらに、図５のＹ−Ｙ´におけるポテンシャル断面図を図７に示す。
図７に示すように、ゲート電極５４及びＮ- 領域５６によるオーバーフローコントロールゲートＯＦＣＧがバリアとなっており、このバリアを越えた電荷をオーバーフロードレインＯＦＤに捨てている。
【０００７】
この構成において、オーバーフローコントロールゲートＯＦＣＧのバリアの高さに影響する因子としては、オーバーフローコントロールゲートＯＦＣＧのゲート電極５４の第１相のストレージ電極Ｓｔ１と重なっていない部分の長さＬ１即ちオーバーフローコントロールゲートＯＦＣＧの実効長と、Ｎ- 領域５６の不純物濃度とが挙げられる。
【０００８】
また、図５の構成における駆動パルスのタイミングチャートを図８に示す。
第１相のストレージ電極Ｓｔ１の駆動パルスφＳｔ１及び第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１は、共に同じ駆動パルス（第１相の駆動パルスφ１）が印加される。
一方、第２相のストレージ電極Ｓｔ２の駆動パルスφＳｔ２及び第２相のトランスファー電極Ｔｒ２の駆動パルスφＴｒ２は、共に同じ駆動パルス（第２相の駆動パルスφ２）が印加される。
第１相の駆動パルスφ１と第２相の駆動パルスφ２とは互いに逆相である。
【０００９】
そして、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧは、第１相の駆動パルスφ１と同相の駆動パルスとなっている。
【００１０】
これにより、次のように電荷の転送及びオーバーフローの動作がなされる。
第１相の駆動パルスφ１がハイレベルＨｉで第１相のストレージ電極Ｓｔ１に電荷があるときには、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧもハイレベルＨｉであり、オーバーフローバリアの高さが低くなり所定量でオーバーフローさせることが可能になる。
一方、第１相の駆動パルスφ１がローレベルＬｏで第１相のストレージ電極Ｓｔ１から隣の第２相の電極Ｔｒ２，Ｓｔ２へ電荷が転送されるときには、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧもローレベルＬｏであり、オーバーフローバリアの高さが高くなって、転送中の電荷がバリアを越えないようにすることができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、この従来の構成の場合、下層の第１層の多結晶シリコン層から成る第１相のストレージ電極Ｓｔ１と、上層の第２層の多結晶シリコン層から成るオーバーフローコントロールＯＦＣＧゲートのゲート電極５４との間に合わせずれが生じると、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ１が変化してしまう。
この実効長Ｌ１が変化するとオーバーフローコントロールゲートＯＦＣＧによるバリアの高さも変化してしまう。また、転送チャネル５０のバリアの高さを規定するトランスファー電極Ｔｒ１の実効長Ｌとの関係も変化する。
【００１２】
また、Ｎ- 領域５６とゲート電極５４との合わせズレや、下層の多結晶シリコン層５１や上層の多結晶シリコン層５２，５４の線幅のばらつき等によっても、オーバーフローコントロールゲートＯＦＣＧによるバリアの高さが変化する。
【００１３】
そして、合わせズレ等のばらつきが大きいと、オーバーフローコントロールゲートＯＦＣＧのバリア高さとトランスファー電極Ｔｒ１のバリア高さの差が、小さくなったり大きくなり過ぎたりして、適切なオーバーフロー制御ができない場合があった。
このことが、細かな制御を行う場合や固体撮像素子を微細化する際に問題となっていた。
【００１４】
上述した問題の解決のために、本発明においては、適切なオーバーフロー制御を行うことができる固体撮像素子及びその駆動方法を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の固体撮像素子は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されているものである。
本発明の固体撮像素子の駆動方法は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子に対して、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加するものである。
【００１６】
上述の本発明の固体撮像素子の構成によれば、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されていることにより、オーバーフローコントロールゲートの実効長が、転送レジスタ側及びオーバーフロードレイン側の下層の第１層の転送電極及びゲートの間隔により規定される。
上述の本発明の固体撮像素子の駆動方法によれば、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加することにより、オーバーフロードレイン側のゲートが常にオン状態となっていて、オーバーフローコントロールゲートによるバリアを超えた電荷を妨げることなくオーバーフロードレインに排出することができる。
【００１７】
【発明の実施の形態】
本発明は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子である。
本発明は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子に対して、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加する固体撮像素子の駆動方法である。
【００１８】
図１は本発明の一実施の形態として、ＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図を示す。
転送レジスタ１０の上に、第１層の転送電極１１と第２層の転送電極１２とが交互に配置されている。
第１層の転送電極１１はストレージ電極Ｓｔ１，Ｓｔ２となり、第２層の転送電極１２はトランスファー電極Ｔｒ１，Ｔｒ２となる。
ストレージ電極Ｓｔ１及びトランスファー電極Ｔｒ１には、それぞれの駆動パルスφＳｔ１，φＴｒ１として第１相の駆動パルスφ１が印加される。
ストレージ電極Ｓｔ２及びトランスファー電極Ｔｒ２には、それぞれの駆動パルスφＳｔ２，φＴｒ２として第２相の駆動パルスφ２が印加される。
【００１９】
本実施の形態では、特に図１のほぼ中央の第１相のストレージ電極Ｓｔ１の側方に、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤが設けられ、さらにこれらオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤの間にゲート１３が設けられている。
【００２０】
また、図１のＡ−Ａ´における断面図を図２に示す。尚、図２において、半導体基板１、Ｐ型ウエル領域２、並びにストレージ電極Ｓｔ１，Ｓｔ２用のＮ+ 領域３は、図６と同様であるので同一符号を付している。
オーバーフローコントロールゲートＯＦＣＧは、図１及び図２に示すように、第１相のトランスファー電極Ｔｒ１を構成している第２層の転送電極１２をＬ字状に延長した部分１２Ａから成るゲート電極とＮ- 領域１４とから構成されている。
ゲート電極１２Ａが第１相のトランスファー電極Ｔｒ１と導通しているため、このゲート電極１２Ａには第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１が印加される。
Ｎ- 領域１４は、半導体基板１のＰ型ウエル領域２内に、Ｎ型不純物をイオン注入して形成されている。
オーバーフロードレインＯＦＤは、半導体基板１のＰ型ウエル領域２内に高濃度Ｎ型不純物をイオン注入して形成されたＮ++領域１５により構成される。
【００２１】
また、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤの間のゲート１３は、第１相のストレージ電極Ｓｔ１と同じ第１層の多結晶シリコン層により形成される。
このゲート１３には駆動パルスφＧが印加される。
【００２２】
そして、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａは、転送レジスタ１０側において第１層の多結晶シリコン層によるストレージ電極Ｓｔ１上にある。この点は図５の構成と同様である。
さらに、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａは、オーバーフロードレインＯＦＤ側においても、第１層の多結晶シリコン層によるゲート１３上にある。この点が図５の構成とは異なっている。
【００２３】
これにより、それぞれ第１層の多結晶シリコン層により形成されるゲート１３及び第１相のストレージ電極Ｓｔ１の間隔によって、その上の第２層の多結晶シリコン層により形成されるオーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２が規定される。
【００２４】
さらに、図１のＡ−Ａ´におけるポテンシャル断面図を図３に示す。
図３に示すように、ゲート電極１２Ａ及びＮ- 領域１４によるオーバーフローコントロールゲートＯＦＣＧがバリアとなっており、このバリアを越えた電荷をオーバーフロードレインＯＦＤに捨てることができる。
【００２５】
この構成において、オーバーフローバリアの高さに影響する因子としては、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａの下層の電極Ｓｔ１及び１３と重なっていない部分の長さＬ２即ちオーバーフローコントロールゲートＯＦＣＧの実効長と、Ｎ- 領域１４の不純物濃度とが挙げられる。
【００２６】
図１の構成における駆動パルスのタイミングチャートを図４に示す。
第１相のストレージ電極Ｓｔ１の駆動パルスφＳｔ１及び第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１は、共に同じ駆動パルス（第１相の駆動パルスφ１）が印加される。
そして、第１相のトランスファー電極Ｔｒ１と導通されたオーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａも、同じ駆動パルスφＴｒ１（φ１）により動作する。
【００２７】
また、ゲート電極１３の駆動パルスφＧは、常にハイレベルＨｉとされる。
従って、ゲート１３は常にオン状態となっていて、オーバーフローコントロールゲートＯＦＣＧによるバリアを超えた電荷を妨げることなくオーバーフロードレインＯＦＤに排出することができる。
尚、第２相の駆動パルスφ２は、図８と同様であるので、この図４では省略している。
【００２８】
これにより、次のように電荷の転送及びオーバーフローの動作がなされる。
第１相の駆動パルスφ１がハイレベルＨｉであるときには、第１相のストレージ電極Ｓｔ１に電荷があり、かつオーバーフローコントロールゲートＯＦＣＧのゲート電極１２ＡもハイレベルＨｉであり、オーバーフローバリアの高さが低くなり所定量でオーバーフローさせることが可能になる。
一方、第１相の駆動パルスφ１がローレベルＬｏであるときには、第１相のストレージ電極Ｓｔ１から隣の第２相の電極Ｔｒ２，Ｓｔ２へ電荷が転送され、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２ＡもローレベルＬｏであり、オーバーフローバリアの高さが高くなって、転送中の電荷がバリアを越えないようにすることができる。
【００２９】
そして、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２となる両側の第１層の電極Ｓｔ１，１３の間隔Ｌ２を、第１相のトランスファー電極Ｔｒ１の実効長Ｌ３即ちストレージ電極Ｓｔ１，Ｓｔ２の間隔よりも狭くすることにより、トランスファー電極Ｔｒ１のバリア高さよりもオーバーフローコントロールゲートＯＦＣＧのバリア高さを低く設定することができる。
【００３０】
本実施の形態の構成では、オーバーフローコントロールゲートＯＦＣＧのバリアの高さを規定する実効長Ｌ２のばらつき要因としては、両側の第１層の電極１３，Ｓｔ１の間隔だけである。
そして、オーバーフローコントロールゲートＯＦＣＧも、トランスファー電極Ｔｒ１も、いずれも両側の第１層の電極の間隔及び不純物濃度でバリアの高さが設定される。
従って、オーバーフローコントロールゲートＯＦＣＧの両側の第１層の電極１３及びＳｔ１の間隔やＮ- 領域１４の不純物濃度がばらついても、オーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１が等しくバリアが高くなる（低くなる）方向に動く。即ち例えば一方の間隔が狭くなったときは、他方の間隔も同様に狭くなる。
これにより、第１層の電極の間隔や不純物濃度にかかわらず、両者のバリアの関係が、ほぼ所定の差に保たれることになる。
【００３１】
これにより、オーバーフローバリアの制御を非常に高い精度で行うことができる。
【００３２】
上述の構成のオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤは、固体撮像素子において電荷転送を行う転送レジスタ１０の途中に設ける。
例えばラインセンサでは、各転送レジスタにおいて、センサ（画素）のある部分と出力部との間の１カ所にオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤを設ける。尚、センサの両側で読み出して、出力部の手前で合流させる構成の場合には、合流する前に設けるようにする。
また、例えばエリアセンサでは、垂直転送レジスタから水平転送レジスタへの接続部や、水平転送レジスタの途中にオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤを設けることができる。
【００３３】
上述の本実施の形態によれば、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２が、両側の第１層の電極１３，Ｓｔ１の間隔で規定されるので、オーバーフローコントロールゲートＯＦＣＧのバリア高さのばらつき要因を少なくすることができる。
そして、両側の第１層の電極１３，Ｓｔ１の間隔がばらついても、トランスファー電極Ｔｒ１の実効長Ｌ３も連動して変化するため、オーバーフローコントロールゲートＯＦＣＧによるバリアの高さとトランスファー電極Ｔｒ１によるバリアの高さとの関係が所定の関係にほぼ保たれる。
【００３４】
即ち本実施の形態の構成により、適切なオーバーフロー制御を行うことができる。
従って、細かい制御を行うことや、固体撮像素子の微細化を図ることが可能になる。
【００３５】
また、上述の実施の形態では、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａと第１相のトランスファー電極Ｔｒ１とをＬ字状の一体化したパターンで形成しているため、コンタクト部を１つ設けるだけでオーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１を両方駆動させることが可能になる。
【００３６】
従って、コンタクト部をそれぞれに設ける必要がなくなり、従来より電極の微細化を図ることが可能になる。そして、例えばＬ字の角部にコンタクト部を設ければ、コンタクト部オーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１の実効長Ｌ２及びＬ３をコンタクト部に係わらず自由に設定することが可能になる。
【００３７】
尚、上述の実施の形態では、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａと第１相のトランスファー電極Ｔｒ１とを一体化したパターンで形成しているが、これらを図５の従来例のように別々に形成してもよい。この場合は、それぞれにコンタクト部を設けた上で、共に同じ第１相の駆動パルスφ１を印加するように構成する。
【００３８】
上述の実施の形態は、２層２相駆動の場合であるが、３相や４相等他の駆動方式の転送レジスタに関しても同様に本発明を適用することができる。
そして、いずれの駆動方式の場合も、オーバーフローバリアの高さを下層の多結晶シリコン層の間隔によって規定することができる。
【００３９】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００４０】
【発明の効果】
上述の本発明によれば、オーバーフローコントロールゲートのバリア高さのばらつき要因を少なくすることができ、適切なオーバーフロー制御を行うことができる。
従って本発明により、細かい制御を行うことや、固体撮像素子の微細化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図である。
【図２】図１のＡ−Ａ´における断面図である。
【図３】図１のＡ−Ａ´におけるポテンシャル断面図である。
【図４】図１の構成における駆動パルスのタイミングチャートである。
【図５】従来のＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図である。
【図６】図５のＹ−Ｙ´における断面図である。
【図７】図５のＹ−Ｙ´におけるポテンシャル断面図である。
【図８】図８の構成における駆動パルスのタイミングチャートである。
【符号の説明】
１ Ｎ型基板、２ Ｐ型ウエル領域、１０ 転送レジスタ、１１ 第１層の転送電極、１２ 第２層の転送電極、１３ ゲート、ＯＦＣＧ オーバーフローコントロールゲート、ＯＦＤ オーバーフロードレイン、Ｓｔ１，Ｓｔ２ ストレージ電極、Ｔｒ１，Ｔｒ２ トランスファー電極
【発明の属する技術分野】
本発明は、転送レジスタに対してオーバーフロードレインが設けられた固体撮像素子及びその駆動方法に係わる。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子の転送レジスタにおいてオーバーフロー制御を行う場合には、転送レジスタのストレージ電極を形成する下層の多結晶シリコン層の横に上層の多結晶シリコン層とバリア用インプラによって、オーバーフローバリアを形成していた。
【０００３】
この従来のオーバーフロー制御を行う構造の概略構成図（平面図）を図５に示す。
転送レジスタ５０の上に、第１層の転送電極５１と第２層の転送電極５２とが交互に配置されている。
第１層の転送電極５１はストレージ電極Ｓｔ１，Ｓｔ２となり、第２層の転送電極５２はトランスファー電極Ｔｒ１，Ｔｒ２となる。
ストレージ電極Ｓｔ１及びトランスファー電極Ｔｒ１には、それぞれの駆動パルスφＳｔ１，φＴｒ１として第１相の駆動パルスφ１が印加される。
ストレージ電極Ｓｔ２及びトランスファー電極Ｔｒ２には、それぞれの駆動パルスφＳｔ２，φＴｒ２として第２相の駆動パルスφ２が印加される。
【０００４】
そして、図５のほぼ中央の第１相のストレージ電極Ｓｔ１の側方に、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤが設けられている。
【０００５】
また、図５のＹ−Ｙ´における断面図を図６に示す。
オーバーフローコントロールゲートＯＦＣＧは、図５及び図６に示すように、ゲート電極５４とＮ- 領域５６とから構成されている。
ゲート電極５４は、トランスファー電極Ｔｒ１，Ｔｒ２を構成する第２層の転送電極５２と同じ第２層の多結晶シリコン層により形成されている。このゲート電極５４には、駆動パルスφＯＦＣＧが印加される。
Ｎ- 領域５６は、半導体基板１のＰ型ウエル領域２内に、Ｎ型不純物をイオン注入して形成されている。
オーバーフロードレインＯＦＤは、半導体基板１のＰ型ウエル領域２内に高濃度Ｎ型不純物をイオン注入して形成されたＮ++領域５５により構成される。
尚、図中３は、ストレージ電極Ｓｔ１，Ｓｔ２の下に形成されたＮ+ 領域を示し、この領域３に転送中の電荷が蓄積される。
【０００６】
さらに、図５のＹ−Ｙ´におけるポテンシャル断面図を図７に示す。
図７に示すように、ゲート電極５４及びＮ- 領域５６によるオーバーフローコントロールゲートＯＦＣＧがバリアとなっており、このバリアを越えた電荷をオーバーフロードレインＯＦＤに捨てている。
【０００７】
この構成において、オーバーフローコントロールゲートＯＦＣＧのバリアの高さに影響する因子としては、オーバーフローコントロールゲートＯＦＣＧのゲート電極５４の第１相のストレージ電極Ｓｔ１と重なっていない部分の長さＬ１即ちオーバーフローコントロールゲートＯＦＣＧの実効長と、Ｎ- 領域５６の不純物濃度とが挙げられる。
【０００８】
また、図５の構成における駆動パルスのタイミングチャートを図８に示す。
第１相のストレージ電極Ｓｔ１の駆動パルスφＳｔ１及び第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１は、共に同じ駆動パルス（第１相の駆動パルスφ１）が印加される。
一方、第２相のストレージ電極Ｓｔ２の駆動パルスφＳｔ２及び第２相のトランスファー電極Ｔｒ２の駆動パルスφＴｒ２は、共に同じ駆動パルス（第２相の駆動パルスφ２）が印加される。
第１相の駆動パルスφ１と第２相の駆動パルスφ２とは互いに逆相である。
【０００９】
そして、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧは、第１相の駆動パルスφ１と同相の駆動パルスとなっている。
【００１０】
これにより、次のように電荷の転送及びオーバーフローの動作がなされる。
第１相の駆動パルスφ１がハイレベルＨｉで第１相のストレージ電極Ｓｔ１に電荷があるときには、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧもハイレベルＨｉであり、オーバーフローバリアの高さが低くなり所定量でオーバーフローさせることが可能になる。
一方、第１相の駆動パルスφ１がローレベルＬｏで第１相のストレージ電極Ｓｔ１から隣の第２相の電極Ｔｒ２，Ｓｔ２へ電荷が転送されるときには、オーバーフローコントロールゲートＯＦＣＧの駆動パルスφＯＦＣＧもローレベルＬｏであり、オーバーフローバリアの高さが高くなって、転送中の電荷がバリアを越えないようにすることができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、この従来の構成の場合、下層の第１層の多結晶シリコン層から成る第１相のストレージ電極Ｓｔ１と、上層の第２層の多結晶シリコン層から成るオーバーフローコントロールＯＦＣＧゲートのゲート電極５４との間に合わせずれが生じると、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ１が変化してしまう。
この実効長Ｌ１が変化するとオーバーフローコントロールゲートＯＦＣＧによるバリアの高さも変化してしまう。また、転送チャネル５０のバリアの高さを規定するトランスファー電極Ｔｒ１の実効長Ｌとの関係も変化する。
【００１２】
また、Ｎ- 領域５６とゲート電極５４との合わせズレや、下層の多結晶シリコン層５１や上層の多結晶シリコン層５２，５４の線幅のばらつき等によっても、オーバーフローコントロールゲートＯＦＣＧによるバリアの高さが変化する。
【００１３】
そして、合わせズレ等のばらつきが大きいと、オーバーフローコントロールゲートＯＦＣＧのバリア高さとトランスファー電極Ｔｒ１のバリア高さの差が、小さくなったり大きくなり過ぎたりして、適切なオーバーフロー制御ができない場合があった。
このことが、細かな制御を行う場合や固体撮像素子を微細化する際に問題となっていた。
【００１４】
上述した問題の解決のために、本発明においては、適切なオーバーフロー制御を行うことができる固体撮像素子及びその駆動方法を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の固体撮像素子は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されているものである。
本発明の固体撮像素子の駆動方法は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子に対して、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加するものである。
【００１６】
上述の本発明の固体撮像素子の構成によれば、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されていることにより、オーバーフローコントロールゲートの実効長が、転送レジスタ側及びオーバーフロードレイン側の下層の第１層の転送電極及びゲートの間隔により規定される。
上述の本発明の固体撮像素子の駆動方法によれば、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加することにより、オーバーフロードレイン側のゲートが常にオン状態となっていて、オーバーフローコントロールゲートによるバリアを超えた電荷を妨げることなくオーバーフロードレインに排出することができる。
【００１７】
【発明の実施の形態】
本発明は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子である。
本発明は、転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、オーバーフローコントロールゲートは、ゲート電極と、このゲート電極の下のＮ − 領域とにより構成され、オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタの第２層の転送電極と一体化して形成され、オーバーフローコントロールゲートとオーバーフロードレインとの間にゲートが設けられ、このゲートは第１層の転送電極と同じ層により形成され、このゲートの下にＮ ＋ 領域が形成され、オーバーフローコントロールゲートのゲート電極が、転送レジスタ側及びオーバーフロードレイン側においてそれぞれ下層の第１層の転送電極上及びゲート上に重ねて形成されている固体撮像素子に対して、オーバーフローコントロールゲートのゲート電極には、転送レジスタの電極に印加される駆動パルスを印加し、オーバーフロードレイン側のゲートには、常にオン状態とする駆動パルスを印加する固体撮像素子の駆動方法である。
【００１８】
図１は本発明の一実施の形態として、ＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図を示す。
転送レジスタ１０の上に、第１層の転送電極１１と第２層の転送電極１２とが交互に配置されている。
第１層の転送電極１１はストレージ電極Ｓｔ１，Ｓｔ２となり、第２層の転送電極１２はトランスファー電極Ｔｒ１，Ｔｒ２となる。
ストレージ電極Ｓｔ１及びトランスファー電極Ｔｒ１には、それぞれの駆動パルスφＳｔ１，φＴｒ１として第１相の駆動パルスφ１が印加される。
ストレージ電極Ｓｔ２及びトランスファー電極Ｔｒ２には、それぞれの駆動パルスφＳｔ２，φＴｒ２として第２相の駆動パルスφ２が印加される。
【００１９】
本実施の形態では、特に図１のほぼ中央の第１相のストレージ電極Ｓｔ１の側方に、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤが設けられ、さらにこれらオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤの間にゲート１３が設けられている。
【００２０】
また、図１のＡ−Ａ´における断面図を図２に示す。尚、図２において、半導体基板１、Ｐ型ウエル領域２、並びにストレージ電極Ｓｔ１，Ｓｔ２用のＮ+ 領域３は、図６と同様であるので同一符号を付している。
オーバーフローコントロールゲートＯＦＣＧは、図１及び図２に示すように、第１相のトランスファー電極Ｔｒ１を構成している第２層の転送電極１２をＬ字状に延長した部分１２Ａから成るゲート電極とＮ- 領域１４とから構成されている。
ゲート電極１２Ａが第１相のトランスファー電極Ｔｒ１と導通しているため、このゲート電極１２Ａには第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１が印加される。
Ｎ- 領域１４は、半導体基板１のＰ型ウエル領域２内に、Ｎ型不純物をイオン注入して形成されている。
オーバーフロードレインＯＦＤは、半導体基板１のＰ型ウエル領域２内に高濃度Ｎ型不純物をイオン注入して形成されたＮ++領域１５により構成される。
【００２１】
また、オーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤの間のゲート１３は、第１相のストレージ電極Ｓｔ１と同じ第１層の多結晶シリコン層により形成される。
このゲート１３には駆動パルスφＧが印加される。
【００２２】
そして、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａは、転送レジスタ１０側において第１層の多結晶シリコン層によるストレージ電極Ｓｔ１上にある。この点は図５の構成と同様である。
さらに、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａは、オーバーフロードレインＯＦＤ側においても、第１層の多結晶シリコン層によるゲート１３上にある。この点が図５の構成とは異なっている。
【００２３】
これにより、それぞれ第１層の多結晶シリコン層により形成されるゲート１３及び第１相のストレージ電極Ｓｔ１の間隔によって、その上の第２層の多結晶シリコン層により形成されるオーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２が規定される。
【００２４】
さらに、図１のＡ−Ａ´におけるポテンシャル断面図を図３に示す。
図３に示すように、ゲート電極１２Ａ及びＮ- 領域１４によるオーバーフローコントロールゲートＯＦＣＧがバリアとなっており、このバリアを越えた電荷をオーバーフロードレインＯＦＤに捨てることができる。
【００２５】
この構成において、オーバーフローバリアの高さに影響する因子としては、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａの下層の電極Ｓｔ１及び１３と重なっていない部分の長さＬ２即ちオーバーフローコントロールゲートＯＦＣＧの実効長と、Ｎ- 領域１４の不純物濃度とが挙げられる。
【００２６】
図１の構成における駆動パルスのタイミングチャートを図４に示す。
第１相のストレージ電極Ｓｔ１の駆動パルスφＳｔ１及び第１相のトランスファー電極Ｔｒ１の駆動パルスφＴｒ１は、共に同じ駆動パルス（第１相の駆動パルスφ１）が印加される。
そして、第１相のトランスファー電極Ｔｒ１と導通されたオーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａも、同じ駆動パルスφＴｒ１（φ１）により動作する。
【００２７】
また、ゲート電極１３の駆動パルスφＧは、常にハイレベルＨｉとされる。
従って、ゲート１３は常にオン状態となっていて、オーバーフローコントロールゲートＯＦＣＧによるバリアを超えた電荷を妨げることなくオーバーフロードレインＯＦＤに排出することができる。
尚、第２相の駆動パルスφ２は、図８と同様であるので、この図４では省略している。
【００２８】
これにより、次のように電荷の転送及びオーバーフローの動作がなされる。
第１相の駆動パルスφ１がハイレベルＨｉであるときには、第１相のストレージ電極Ｓｔ１に電荷があり、かつオーバーフローコントロールゲートＯＦＣＧのゲート電極１２ＡもハイレベルＨｉであり、オーバーフローバリアの高さが低くなり所定量でオーバーフローさせることが可能になる。
一方、第１相の駆動パルスφ１がローレベルＬｏであるときには、第１相のストレージ電極Ｓｔ１から隣の第２相の電極Ｔｒ２，Ｓｔ２へ電荷が転送され、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２ＡもローレベルＬｏであり、オーバーフローバリアの高さが高くなって、転送中の電荷がバリアを越えないようにすることができる。
【００２９】
そして、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２となる両側の第１層の電極Ｓｔ１，１３の間隔Ｌ２を、第１相のトランスファー電極Ｔｒ１の実効長Ｌ３即ちストレージ電極Ｓｔ１，Ｓｔ２の間隔よりも狭くすることにより、トランスファー電極Ｔｒ１のバリア高さよりもオーバーフローコントロールゲートＯＦＣＧのバリア高さを低く設定することができる。
【００３０】
本実施の形態の構成では、オーバーフローコントロールゲートＯＦＣＧのバリアの高さを規定する実効長Ｌ２のばらつき要因としては、両側の第１層の電極１３，Ｓｔ１の間隔だけである。
そして、オーバーフローコントロールゲートＯＦＣＧも、トランスファー電極Ｔｒ１も、いずれも両側の第１層の電極の間隔及び不純物濃度でバリアの高さが設定される。
従って、オーバーフローコントロールゲートＯＦＣＧの両側の第１層の電極１３及びＳｔ１の間隔やＮ- 領域１４の不純物濃度がばらついても、オーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１が等しくバリアが高くなる（低くなる）方向に動く。即ち例えば一方の間隔が狭くなったときは、他方の間隔も同様に狭くなる。
これにより、第１層の電極の間隔や不純物濃度にかかわらず、両者のバリアの関係が、ほぼ所定の差に保たれることになる。
【００３１】
これにより、オーバーフローバリアの制御を非常に高い精度で行うことができる。
【００３２】
上述の構成のオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤは、固体撮像素子において電荷転送を行う転送レジスタ１０の途中に設ける。
例えばラインセンサでは、各転送レジスタにおいて、センサ（画素）のある部分と出力部との間の１カ所にオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤを設ける。尚、センサの両側で読み出して、出力部の手前で合流させる構成の場合には、合流する前に設けるようにする。
また、例えばエリアセンサでは、垂直転送レジスタから水平転送レジスタへの接続部や、水平転送レジスタの途中にオーバーフローコントロールゲートＯＦＣＧ及びオーバーフロードレインＯＦＤを設けることができる。
【００３３】
上述の本実施の形態によれば、オーバーフローコントロールゲートＯＦＣＧの実効長Ｌ２が、両側の第１層の電極１３，Ｓｔ１の間隔で規定されるので、オーバーフローコントロールゲートＯＦＣＧのバリア高さのばらつき要因を少なくすることができる。
そして、両側の第１層の電極１３，Ｓｔ１の間隔がばらついても、トランスファー電極Ｔｒ１の実効長Ｌ３も連動して変化するため、オーバーフローコントロールゲートＯＦＣＧによるバリアの高さとトランスファー電極Ｔｒ１によるバリアの高さとの関係が所定の関係にほぼ保たれる。
【００３４】
即ち本実施の形態の構成により、適切なオーバーフロー制御を行うことができる。
従って、細かい制御を行うことや、固体撮像素子の微細化を図ることが可能になる。
【００３５】
また、上述の実施の形態では、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａと第１相のトランスファー電極Ｔｒ１とをＬ字状の一体化したパターンで形成しているため、コンタクト部を１つ設けるだけでオーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１を両方駆動させることが可能になる。
【００３６】
従って、コンタクト部をそれぞれに設ける必要がなくなり、従来より電極の微細化を図ることが可能になる。そして、例えばＬ字の角部にコンタクト部を設ければ、コンタクト部オーバーフローコントロールゲートＯＦＣＧ及びトランスファー電極Ｔｒ１の実効長Ｌ２及びＬ３をコンタクト部に係わらず自由に設定することが可能になる。
【００３７】
尚、上述の実施の形態では、オーバーフローコントロールゲートＯＦＣＧのゲート電極１２Ａと第１相のトランスファー電極Ｔｒ１とを一体化したパターンで形成しているが、これらを図５の従来例のように別々に形成してもよい。この場合は、それぞれにコンタクト部を設けた上で、共に同じ第１相の駆動パルスφ１を印加するように構成する。
【００３８】
上述の実施の形態は、２層２相駆動の場合であるが、３相や４相等他の駆動方式の転送レジスタに関しても同様に本発明を適用することができる。
そして、いずれの駆動方式の場合も、オーバーフローバリアの高さを下層の多結晶シリコン層の間隔によって規定することができる。
【００３９】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００４０】
【発明の効果】
上述の本発明によれば、オーバーフローコントロールゲートのバリア高さのばらつき要因を少なくすることができ、適切なオーバーフロー制御を行うことができる。
従って本発明により、細かい制御を行うことや、固体撮像素子の微細化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図である。
【図２】図１のＡ−Ａ´における断面図である。
【図３】図１のＡ−Ａ´におけるポテンシャル断面図である。
【図４】図１の構成における駆動パルスのタイミングチャートである。
【図５】従来のＣＣＤ固体撮像素子の転送レジスタの要部の拡大平面図である。
【図６】図５のＹ−Ｙ´における断面図である。
【図７】図５のＹ−Ｙ´におけるポテンシャル断面図である。
【図８】図８の構成における駆動パルスのタイミングチャートである。
【符号の説明】
１ Ｎ型基板、２ Ｐ型ウエル領域、１０ 転送レジスタ、１１ 第１層の転送電極、１２ 第２層の転送電極、１３ ゲート、ＯＦＣＧ オーバーフローコントロールゲート、ＯＦＤ オーバーフロードレイン、Ｓｔ１，Ｓｔ２ ストレージ電極、Ｔｒ１，Ｔｒ２ トランスファー電極
Claims (2)
- 転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、
上記転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、
上記オーバーフローコントロールゲートは、ゲート電極と、該ゲート電極の下のＮ − 領域とにより構成され、
上記オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、
上記オーバーフローコントロールゲートの上記ゲート電極が、上記転送レジスタの上記第２層の転送電極と一体化して形成され、
上記オーバーフローコントロールゲートと、上記オーバーフロードレインとの間に、ゲートが設けられ、該ゲートは上記第１層の転送電極と同じ層により形成され、該ゲートの下にＮ ＋ 領域が形成され、
上記オーバーフローコントロールゲートの上記ゲート電極が、上記転送レジスタ側及び上記オーバーフロードレイン側において、それぞれ下層の上記第１層の転送電極上及び上記ゲート上に重ねて形成されている
固体撮像素子。 - 転送レジスタにオーバーフローコントロールゲート及びオーバーフロードレインが設けられ、
上記転送レジスタにおいては、第１層の転送電極と第２層の転送電極とが交互に配置され、上記オーバーフローコントロールゲートは、ゲート電極と、該ゲート電極の下のＮ − 領域とにより構成され、上記オーバーフロードレインは、Ｎ ＋＋ 領域により構成され、上記オーバーフローコントロールゲートの上記ゲート電極が、上記転送レジスタの上記第２層の転送電極と一体化して形成され、上記オーバーフローコントロールゲートと、上記オーバーフロードレインとの間に、ゲートが設けられ、該ゲートは上記第１層の転送電極と同じ層により形成され、該ゲートの下にＮ ＋ 領域が形成され、
上記オーバーフローコントロールゲートの上記ゲート電極が、上記転送レジスタ側及び上記オーバーフロードレイン側において、それぞれ下層の上記第１層の転送電極上及び上記ゲート上に重ねて形成されている固体撮像素子に対して、
上記オーバーフローコントロールゲートのゲート電極には、上記転送レジスタの電極に印加される駆動パルスを印加し、
上記オーバーフロードレイン側の上記ゲートには、常にオン状態とする駆動パルスを印加する
固体撮像素子の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000257463A JP4686830B2 (ja) | 2000-08-28 | 2000-08-28 | 固体撮像素子及びその駆動方法 |
| TW090119935A TW517386B (en) | 2000-08-28 | 2001-08-14 | Solid-state image pickup device |
| US09/931,464 US6512254B2 (en) | 2000-08-28 | 2001-08-17 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000257463A JP4686830B2 (ja) | 2000-08-28 | 2000-08-28 | 固体撮像素子及びその駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002076318A JP2002076318A (ja) | 2002-03-15 |
| JP2002076318A5 JP2002076318A5 (ja) | 2007-03-08 |
| JP4686830B2 true JP4686830B2 (ja) | 2011-05-25 |
Family
ID=18745916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000257463A Expired - Fee Related JP4686830B2 (ja) | 2000-08-28 | 2000-08-28 | 固体撮像素子及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6512254B2 (ja) |
| JP (1) | JP4686830B2 (ja) |
| TW (1) | TW517386B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1341377B1 (en) * | 2002-02-27 | 2018-04-11 | Canon Kabushiki Kaisha | Signal processing device for image pickup apparatus |
| US7492404B2 (en) * | 2004-08-27 | 2009-02-17 | Eastman Kodak Company | Fast flush structure for solid-state image sensors |
| US20080195116A1 (en) * | 2007-02-09 | 2008-08-14 | Karim Mansour | Circumcision clamp and surgical kit |
| JP7765306B2 (ja) * | 2022-02-24 | 2025-11-06 | 浜松ホトニクス株式会社 | 固体撮像素子 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296267A (ja) * | 1987-05-27 | 1988-12-02 | Mitsubishi Electric Corp | 電荷転送装置 |
| JP2666928B2 (ja) * | 1987-07-13 | 1997-10-22 | 株式会社東芝 | 電荷転送素子の出力検出器 |
| JPH084136B2 (ja) * | 1987-12-22 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置 |
| JPH05251480A (ja) * | 1992-03-04 | 1993-09-28 | Sony Corp | 電荷電圧変換装置 |
| JPH06303527A (ja) * | 1993-04-09 | 1994-10-28 | Sony Corp | 電荷結合素子 |
| KR950002084A (ko) * | 1993-06-22 | 1995-01-04 | 오가 노리오 | 전하전송장치 |
-
2000
- 2000-08-28 JP JP2000257463A patent/JP4686830B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-14 TW TW090119935A patent/TW517386B/zh not_active IP Right Cessation
- 2001-08-17 US US09/931,464 patent/US6512254B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6512254B2 (en) | 2003-01-28 |
| US20020060329A1 (en) | 2002-05-23 |
| TW517386B (en) | 2003-01-11 |
| JP2002076318A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988239B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPS634751B2 (ja) | ||
| JPH04337670A (ja) | Ｃｃｄシフトレジスタ | |
| JP2001326344A (ja) | Ｌｏｄブルーミング抑圧構造を備えるフル・フレーム型イメージセンサ用高速掃き出し構造 | |
| KR101159032B1 (ko) | 고체 촬상 소자 | |
| JP4686830B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2699841B2 (ja) | 固体撮像装置 | |
| JP2877047B2 (ja) | 固体撮像装置 | |
| JP4298061B2 (ja) | 固体撮像装置 | |
| JP3301176B2 (ja) | 電荷転送装置 | |
| JP4178638B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3020537B2 (ja) | 電荷結合素子 | |
| US5910013A (en) | Process for manufacturing a solid-state pick-up device | |
| CN100365823C (zh) | 电荷传输器件 | |
| JPS61184876A (ja) | 電荷転送装置 | |
| JP2010073901A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0436469B2 (ja) | ||
| JP2000114505A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2747328B2 (ja) | 電荷転送素子 | |
| JPH11266003A (ja) | 半導体装置およびその製造方法 | |
| JP2542902B2 (ja) | 固体撮像素子 | |
| JPH09312390A (ja) | 電荷転送装置とその製造方法 | |
| JPH08316459A (ja) | 電荷転送装置および固体撮像装置 | |
| JPH0231858B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |