JP4845314B2 - 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 - Google Patents

脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 Download PDF

Info

Publication number
JP4845314B2
JP4845314B2 JP2001547638A JP2001547638A JP4845314B2 JP 4845314 B2 JP4845314 B2 JP 4845314B2 JP 2001547638 A JP2001547638 A JP 2001547638A JP 2001547638 A JP2001547638 A JP 2001547638A JP 4845314 B2 JP4845314 B2 JP 4845314B2
Authority
JP
Japan
Prior art keywords
gallium nitride
substrate
nitride semiconductor
semiconductor layer
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001547638A
Other languages
English (en)
Other versions
JP2003518737A (ja
Inventor
リンティカム，ケビン・ジェイ
ゲールク，トーマス
デービス，ロバート・エフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
Original Assignee
North Carolina State University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University filed Critical North Carolina State University
Publication of JP2003518737A publication Critical patent/JP2003518737A/ja
Application granted granted Critical
Publication of JP4845314B2 publication Critical patent/JP4845314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H10P14/278—Pendeoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
連邦の援助による研究
本発明は、海軍研究局（Office of Naval Research）による契約第Ｎ０００１４−９６−１−０７６５号、第Ｎ０００１４−９８−１−０３８４号、及び第Ｎ０００１４−９８−１−０６５４号の下で政府の援助によりなされた。政府は、本発明に一定の権利を有することができる。
【０００２】
発明の分野
本発明は、超小型電子装置及び製造方法に関し、より詳細には、窒化ガリウム半導体装置及びその製造方法に関する。
【０００３】
発明の背景
窒化ガリウムは、超小型電子装置（トランジスタ、電界エミッタ及び光電子装置が挙げられるが、これらに限定されるものではない）のために広く研究されつつある。本明細書において使用する窒化ガリウムはまた、窒化ガリウムの合金の例えば窒化アルミニウムガリウム、窒化インジウムガリウム及び窒化アルミニウムインジウムガリウムを含むことは理解できよう。
【０００４】
窒化ガリウムを基にした超小型電子装置を製造する際の主要な問題は、低欠陥密度を有する窒化ガリウム半導体層の作製である。欠陥密度の一因は、基板（この上に窒化ガリウム層を成長させる）であることが周知である。従って、窒化ガリウム層をサファイア基板上に成長させてはいるが、欠陥密度を低減するために、窒化ガリウム層を、窒化アルミニウムバッファ層（これ自体が炭化ケイ素基板上に形成されている）上に成長させることが周知である。こうした進歩にもかかわらず、欠陥密度の低減を引き続き行うことが望ましい。
【０００５】
また、低欠陥密度窒化ガリウム層を生成するために窒化ガリウムの層上にマスクを形成することが周知であり、マスクは、下にある窒化ガリウムの層を露出する少なくとも１つの開口部をその中に含み、マスクの上の少なくとも１つの開口部を通して、下にある窒化ガリウムの層を横方向成長させる。この技術はしばしば“エピタキシャル横方向被覆成長（Epitaxial Lateral Overgrowth）”（ＥＬＯ）と呼ばれる。窒化ガリウムがマスク上で融合してマスク上に単一層を形成するまで、窒化ガリウムの層を横方向成長させてよい。比較的に低い欠陥密度を有する窒化ガリウムの連続層を形成するために、下にあるマスクの開口部とは心違いの少なくとも１つの開口部を含む第２のマスクを、横方向被覆成長した窒化ガリウム層上に形成してよい。ＥＬＯを次に第２のマスクの開口部を通して再度実行し、それによって第２の低欠陥密度連続窒化ガリウム層を被覆成長させる。次いで、超小型電子装置を、この第２の被覆成長した層中に形成してよい。窒化ガリウムのＥＬＯは、例えば、Lateral Epitaxy of Low Defect Density GaN Layers Via Organometallic Vapor Phase Epitaxy to Nam et al., Appl. Phys. Lett. Vol. 71, No. 18, November 3, 1997, pp. 2638-2640；及びDislocation Density Reduction Via Lateral Epitaxy in Selectively Grown GaN Structures to Zheleva et al., Appl. Phys. Lett. Vol. 71, No. 17, October 27, 1997, pp. 2472-2474と称する発表に説明されており、その開示を、本明細書において参考のために引用する。
【０００６】
また、低欠陥密度を有する窒化ガリウムの層を作製するために、下にある窒化ガリウムの層中に少なくとも１つのトレンチまたはポストを形成して、少なくとも１つのサイドウォールをその中に規定することが周知である。次に窒化ガリウムの層を、少なくとも１つのサイドウォールから横方向成長させる。横方向成長は好ましくは、横方向成長した層がトレンチ内部で融合するまで行われる。また好ましくは横方向成長を、サイドウォールから成長した窒化ガリウム層がポストの頂部の上に横方向被覆成長するまで続ける。横方向成長を促進し、窒化ガリウムの核生成と垂直方向の成長とを引き起こすために、ポストの頂部及び／またはトレンチ底部を隠してよい。トレンチ及び／またはポストのサイドウォールからの横方向成長はまた“ペンデオエピタキシー”と呼ばれ、例えば、Pendeo-Epitaxy: a New Approach for Lateral Growth of Gallium Nitride Films by Zheleva et al., Journal of Electronic Materials, Vol. 28, No. 4, February 1999, pp. L5-L8；及びPendeoepitaxy of Gallium Nitride Thin Films by Linthicum et al., Applied Physics Letters, Vol. 75, No. 2, July, 1999, pp. 196-198と称する発表に説明されており、その開示を、本明細書において参考のために引用する。
【０００７】
ペンデオエピタキシーは、超小型電子用途のための、比較的に大きな、低欠陥の窒化ガリウム層を提供できる。残念ながら、ペンデオエピタキシーによって作製した窒化ガリウム層は、作製の最中は低欠陥密度を有し得るが、作製後にクラック及び他の欠陥を示し得ることが見い出された。特に、ペンデオエピタキシャル層は一般に非窒化ガリウム基板上に形成されるので、高い成長温度から室温に温度が低下するにつれて、基板とペンデオエピタキシャル窒化ガリウム層との間の熱膨張率の不一致によってペンデオエピタキシャル層中に応力が生じることがある。熱膨張率の不一致によるこの応力は、窒化ガリウム半導体層中にクラック及び／または他の欠陥を引き起こすことがあり、超小型電子装置用途へのこの層の適性を大きく低下させ得る。
【０００８】
その上、ペンデオエピタキシャル窒化ガリウム層は基板上に形成されるので、さらなる窒化ガリウムのバルク成長のための大面積シードとして使用できる自立形窒化ガリウム半導体層（freestanding gallium nitride semiconductor layer）を提供することが困難かもしれない。基板を除去して自立形窒化ガリウム半導体層を提供できるが、窒化ガリウム半導体層を損傷せずに従来の技術を使用して基板を除去することは困難かもしれない。
【０００９】
従って、ペンデオエピタキシーの最近の進歩にもかかわらず、低欠陥密度を有する窒化ガリウム半導体層を室温で作製する方法及び自立形窒化ガリウム半導体層を作製するための方法が、引き続き要望されている。
【００１０】
発明の要約
本発明は、基板上の脆弱なポスト上に窒化ガリウム層をペンデオエピタキシャル成長させるもので、このポストは、基板と脆弱なポスト上の窒化ガリウム層との間の熱膨張率の不一致によってクラックを生じるように設計されている。従って、冷却することで、脆弱なポストの少なくとも幾つかにクラックを生じ、それによって窒化ガリウム半導体層中の応力を除去する。従って、低欠陥密度窒化ガリウム半導体層を作製できる。その上、脆弱なポストは、自立形窒化ガリウム層を提供するための、窒化ガリウム半導体層からの基板の比較的に容易な分離を可能にし得る。
【００１１】
具体的に、窒化ガリウム半導体層は、基板上に複数の脆弱なポストを形成することによって作製してよい。脆弱なポストは、複数のサイドウォールを規定し、基板と脆弱なポスト上のその後に形成される窒化ガリウム半導体層との間の熱膨張率の不一致によってクラックを生じるように設計されている。窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、脆弱なポストのサイドウォールから窒化ガリウム層を高温で成長させる。窒化ガリウム層を好ましくはペンデオエピタキシーを使用して成長させて、その結果、窒化ガリウム層が基板から片持ち梁状に突き出るようにする。次に、高温を低下させることで、基板と窒化ガリウム半導体層との間の熱膨張率の不一致によって、脆弱なポストの少なくとも幾つかにクラックを生じる。窒化ガリウム半導体層中の応力をそれによって除去できる。
【００１２】
脆弱なポストは、基板上で間隔を置いて離れた千鳥形の関係にあるポストのアレイを形成することによって形成してよい。ポストを千鳥形にすることで、長い非千鳥形ポストと比較して、その後の破断を促進することができる。他に、ポストは０．５を超える高さ対幅の比を有して、その結果、温度を低下させることで、比較的に細いポストがクラックを促進するようにしてよい。別の選択肢においては、クラックを促進するために、ポストは、高さにかかわらず、好ましくは幅１ミクロン未満、より好ましくは幅２分の１ミクロン未満である。さらに別の選択肢においては、ポスト脆弱化領域を、ポスト中で基板に隣接させて形成する。特に、埋込領域を基板中に形成してよく、次に基板を選択エッチングして、埋込領域を含むポスト脆弱化領域を含む複数の脆弱なポストを規定してよい。埋込領域は、打込みイオン、好ましくは水素イオンを含んでよく、これはポスト内部で凝集して水素気泡を形成でき、冷却することで気泡はポストを破断することができる。本発明に従って、千鳥形ポスト、細いポスト、及びポスト脆弱化領域の上記に説明した技術の各々を別々にまたは組み合わせて使用して、基板上に脆弱なポストを作製してよいことは理解できよう。
【００１３】
高温を低下させることで、基板と窒化ガリウム半導体層との間の熱膨張率の不一致によって、脆弱なポストの少なくとも幾つかにクラックを生じ、それによって窒化ガリウム半導体層中の応力を除去する。従って、ペンデオエピタキシャル基板は、設計された脆弱なプラットホームの役目をする。窒化ガリウム半導体層全体にわたってクラックを生じる代わりに、クラックは好ましくはポスト中で生じ、実際にポストの幾つかを剪断し、窒化ガリウム半導体層を無傷のままにすることができる。その上、脆弱なポストの全てが、クラックを生じ及び／または剪断され、それによって窒化ガリウム半導体層を基板から分離し、自立形窒化ガリウム半導体層を生成することができる。他に、脆弱なポストは、脆弱化されたポストにおける窒化ガリウム半導体層の基板からの分離を促進して、自立形窒化ガリウム半導体層を生成することができる。次に自立形窒化ガリウム半導体層は、その後に自立形窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させるための大面積シードの役目をすることができる。
【００１４】
本発明による窒化ガリウム半導体構造は、基板と、複数のサイドウォールを含み基板上にある複数のポストと、隣接するポストのサイドウォールの間に延在する窒化ガリウム半導体層とを含む。ポストの少なくとも１つは、基板と窒化ガリウム層との間でクラックを生じる。複数のポストは、基板上で間隔を置いて離れた千鳥形の関係にあってよい。複数のポストは、０．５を超える高さ対幅の比を有してよい。複数のポストは、幅１ミクロン未満、より好ましくは幅２分の１ミクロン未満としてよい。複数のポストは、その中に基板に隣接したポスト脆弱化領域を含んでよく、ポスト脆弱化領域は、気泡、好ましくは水素気泡をその中に含む。
【００１５】
その上、本発明は、各々０．２５cm2を超える面積を有し、１０5cm-2未満の欠陥密度を有する第１及び第２の対向する面を有する自立形単結晶窒化ガリウム基板を提供できる。本構造は、面のうちの１つから延在する少なくとも１つのポストを含んでよく、ポストはぎざぎざの形状である。幅２分の１ミクロン未満である、間隔を置いて離れた千鳥形ポスト、気泡ポスト及び／またはポストのアレイを提供できる。また、エピタキシャル窒化ガリウム層を、自立形窒化ガリウム層の第１及び第２の対向する面のうちの１つの上に提供できる。従って、作製後のクラックしやすさの低減を示すことができる窒化ガリウム半導体層及び比較的に大面積の自立形窒化ガリウム層を提供できる。
【００１６】
好適な実施例の詳細な説明
本発明をここから、本発明の好適な実施例を示す添付図面に関連して、下文でより十分に説明する。しかしながら、本発明は、多くの様々な形式で実施してよく、本明細書において説明する実施例に限定されると解釈すべきではなく、逆に、こうした実施例は、本開示が十分かつ完全であり、本発明の範囲を当業者に十分に伝えるように提供される。図面中、層及び領域の厚さは、明瞭にするために誇張してある。同様の番号は、全体にわたって同様の要素を指す。層、領域または基板等の要素が別の要素“上に”あると言及された場合、これは他の要素上に直接に存在することができ、または、介在する要素も存在してよいことは理解できよう。その上、本明細書において説明し、図示する各実施例は、相補形伝導性タイプ（complementary conductivity type）の実施例もまた含む。
【００１７】
ここから図１〜６を参照して、本発明の実施例による窒化ガリウム半導体構造を作製する方法を説明する。図１に示すように、所望により中間バッファ層１０３を使用して、下にある窒化ガリウム層１０４を基板１０２上に成長させる。基板は炭化ケイ素としてよい。他に、基板はシリコン基板としてよく、例えば、Methods of Fabricating Gallium Nitride Microelectronic Layers on Silicon Layers and Gallium Nitride Microelectronic Structures Formed Therebyと称する、Linthicum et al.に付与され、 （Attorney Docket 5051-448）として出願され、本出願の譲受人に譲渡された特許出願第 号に説明されている通りであり、その開示を、本明細書において参考のために引用する。別の選択肢においては、基板はサファイアとしてよく、例えば、Pendeoepitaxial Methods of Fabricating Gallium Nitride Semiconductor Layers on Sapphire Substrates, and Gallium Nitride Semiconductor Structures Fabricated Therebyと称する、Gehrke et al.に付与され、09/441,753として出願され、本出願の譲受人に譲渡された特許出願第09/441,753号に説明されている通りであり、その開示を、本明細書において参考のためにその全体を引用する。他の基板もまた使用してよい。上記に引用した出願に説明されているように、バッファ層１０３は、窒化アルミニウム、窒化ガリウム及び／または他の材料を含んでよい。所望によりバッファ層１０３を使用して、下にある窒化ガリウム層１０４を基板１０２上に作製することは当業者には周知であり、本明細書において詳細に説明する必要は無い。
【００１８】
ここから図２を参照すると、下にある窒化ガリウム層１０４と、所望によりバッファ層１０３と、また所望により基板１０２の一部分とをエッチングして複数のポスト１０６を作製し、ポストはポスト同士の間に複数のトレンチ１０７を規定する。交互に並ぶポスト１０６及びトレンチ１０７は、ポストの複数のサイドウォール１０５を規定する。間隔を置いて離れたポスト１０６はまた、“メサ”、“ペデスタル”、または“カラム”と呼ばれることがある。トレンチはまた、“ウェル”と呼ばれることがある。サイドウォール１０５を規定するポスト１０６及びトレンチ１０７を、選択エッチング、選択エピタキシャル成長及び／または他の従来の技術によって作製してよいことは理解できよう。その上、サイドウォールは基板１０２に対して直交する必要は無く、むしろ基板１０２に対して斜めでよいことも理解できよう。最後に、サイドウォール１０５を断面で図１に示すが、ポスト１０６及びトレンチ１０７は、直線若しくはＶ形であるかまたは他の形状を有する細長い領域を規定してよいことも理解できよう。
【００１９】
ポスト１０６を“脆弱な”ポストとして作製する。脆弱なポストは、基板１０２と脆弱なポスト上のその後に形成される窒化ガリウム半導体層との間の熱膨張率の不一致によってクラックを生じるように設計されている。図２は、脆弱なポストを提供するためのポストの寸法の制御を示す。１実施例においては、ポスト１０６の高さ対幅の比は０．５を超える。別の実施例においては、ポストは任意の高さを有してよいが、予め定められた幅未満であり、好ましくは１μm未満、より好ましくは０．５μm未満、最も好ましくは０．２５μm未満である。さらに別の実施例においては、ポストの幅及び厚さ（図２の平面の中の方向に）は、それぞれ０．２５μm以下及び１．０μm以下である。こうした細いポストは、電子線フォトリソグラフィまたは他のリソグラフィ技術を使用して作製してよい。
【００２０】
ここから図３を参照すると、窒化ガリウム層１０８を、脆弱なポスト１０６のサイドウォール１０５から高温で成長させる。図３に示すように、窒化ガリウム層１０８は好ましくは、トレンチ１０７の底部から間隔を置いて離れるかまたは片持ち梁状に突き出して、ペンデオエピタキシャル成長を提供する。
【００２１】
図４に示すように、サイドウォール１０５からの窒化ガリウム層１０８の成長を好ましくは、窒化ガリウム層１０８が融合して窒化ガリウム半導体層１１０を生成するまで続ける。図４に示すように、成長を、脆弱なポスト１０６の頂部の上に続けてよい。サイドウォールからの窒化ガリウムのペンデオエピタキシャル成長は、上記に引用した特許出願及び発表に詳細に説明されており、本明細書において詳細に説明する必要は無い。しかしながら、たとえ下にある窒化ガリウム層が１０8cm-2以上の欠陥密度を有したとしても、窒化ガリウム半導体層１１０は１０5cm-2以下の欠陥密度を有することができることに留意されたい。従って、高品質の窒化ガリウム半導体層１１０を提供できる。
【００２２】
また図４に示すように、第１のエピタキシャル窒化ガリウム層１１２を窒化ガリウム半導体層上に形成してよい。窒化ガリウム半導体層１１０は、例えば０．２５cm2以上の大面積でかつ低欠陥密度を有する成長プラットホームを提供するので、第１のエピタキシャル窒化ガリウム層１１２を、水素化物気相エピタキシー（Hydride Vapor Phase Epitaxy）（ＨＶＰＥ）を使用して比較的に大きな速度で成長させてよい。第１のエピタキシャル窒化ガリウム層１１２を好ましくは少なくとも３０μmの厚さに成長させて、自立形窒化ガリウム構造に機械的安定性を提供する。窒化ガリウム半導体層１１０及び第１のエピタキシャル窒化ガリウム層１１２の成長は好ましくは高温で、例えば１０００℃以上で行われる。
【００２３】
次に、図５を参照すると、高い成長温度を好ましくは室温に低下させために、例えば、成長チャンバのヒーター温度を低下させ、強制冷却を使用し及び／または本構造を成長チャンバから取り出す。好ましくは、１０００℃から室温への冷却は、少なくとも３５分間にわたって、より好ましくは少なくとも１５分間にわたって行われる。図５に示すように、温度を低下させることで、脆弱なポストの少なくとも幾つかに、その中のクラック１１４に示すようにクラックを生じる。例えば、脆弱なポストの少なくとも２５％、より好ましくは少なくとも５０％にクラックを生じる。こうしたクラックはそれによって、基板１０２と脆弱なポスト１０６上の窒化ガリウム半導体層１１０との間の熱膨張率の不一致によって引き起こされた応力を除去する。図５に示すように、クラック１１４は、脆弱なポストの幾つかまたは全てに現れることがある。実際に、脆弱なポストの幾つかまたは全ては、図５の１１５において示すように事実剪断されることがある。脆弱なポストは好ましくは、窒化ガリウム層１０８と基板１０２との間でクラックを生じ及び／または剪断される。しかしながら、脆弱なポストがクラックを生じるかまたは剪断される実際の位置は、脆弱なポスト及び／または他の要因の寸法及び／または組成に依存するかもしれない。従って、脆弱なポストはバッファ層１０３中でクラックを生じるとして示されているが、これに加えて、またはこの代わりに、脆弱なポストの基板部分中で若しくは脆弱なポストの窒化ガリウム部分中でクラックを生じるかもしれない。
【００２４】
このようにして、冷却することで、脆弱なポストは、熱膨張率の不一致から生じた応力を除去する。従って、窒化ガリウム半導体層１１０全体にわたってクラックを生じる代わりに、クラック１１４は脆弱なポスト中で生じ、実際に脆弱なポストの幾つかに剪断を生じることがある。窒化ガリウム半導体層及び／または第１の窒化ガリウムエピタキシャル層１１２は従ってクラックの無いままであり、超小型電子装置の製造のために実用的であり続けることができる。
【００２５】
最後に、図６を参照すると、窒化ガリウム半導体層１１０を脆弱なポストにおいて基板１０２から分離して、自立形窒化ガリウム半導体構造１１６を生成する。図６に示すように、窒化ガリウム構造は好ましくは、層１１０及び／または１１２によって形成されかつ第１及び第２の対向する面並びに１０5cm-3未満の欠陥密度を有する自立形単結晶窒化ガリウム基板を含む。自立形単結晶窒化ガリウム基板の面は好ましくは、０．２５cm2を超える面積及び少なくとも３０μmの厚さを有する。図６に示すように、ポスト１０６の少なくとも１つの残部１０６ａは、面のうちの１つから延在する。クラック及び／または剪断が原因で、ポストの残部１０６ａはぎざぎざの端部を有することがある。
【００２６】
基板を、標準的な化学的及び／または機械的処理を使用して除去して、自立形窒化ガリウム構造１１６を作製してよいことは理解できよう。低欠陥密度を有する窒化ガリウム構造１１６を次に、低欠陥窒化ガリウムを上にさらに成長させるためのシード基板として使用してよい。従って、第２のエピタキシャル層１１８を、窒化ガリウム半導体層１１０上にまたは第１の窒化ガリウムエピタキシャル層１１２上に形成してよい。自立形低欠陥窒化ガリウム構造１１６のサイズは、最初の基板プラットホーム１０２のサイズによってのみ限定される。従って、大面積の自立形窒化ガリウム基板を提供できる。
【００２７】
図７は、本発明による、脆弱なポストの他の実施例の平面図である。基板１０２上に連続ポストの長い列を形成するのではなく、図７に示すように、千鳥形ポスト１０６のアレイを形成することによってポストを脆弱化してよい。図１〜６の細いポストを設ける代わりに、またはこれに加えて、千鳥形にできることは当業者には理解できよう。
【００２８】
図８は、さらなる他の実施例の平面図であり、千鳥形ポスト１０６’は、その端部に先端部８０２を含む。先端部８０２は、ここからのペンデオエピタキシャル成長の最中の応力を低減できる。
【００２９】
図９〜１４は、本発明による他の実施例を示す。全体的に、図９〜１４は、ポスト脆弱化領域を、ポスト中で基板に隣接させて、好ましくは水素イオン等のイオンをポスト内に打込むことで形成することを示す。水素は凝集して気泡を形成し、次に冷却することで気泡はポスト脆弱化領域にクラックを生じることができる。ウェーハボンディング及び／またはウェーハ分割を促進するための表面内へのイオンの打込みは、例えば、SOI Fabrication Methodと称するKenneyに付与された米国特許第5,710,057号、及び、Method for the Transfer of Thin Layers of Monocrystalline Material to a Desirable Substrateと称するGoesele et al.に付与された米国特許第5,877,070号に説明されている。しかしながら、様々なイオンの打込み、ポストの区域の選択エッチング及び／または他の技術を含むポストを脆弱化する他の方法を使用して、ポスト脆弱化領域をポスト中に形成してよいことは理解できよう。
【００３０】
具体的に、ここから図９を参照すると、中間バッファ層１０３を含め、下にある窒化ガリウム層１０４を基板１０２上に形成し、これは図１に関連して上記に説明した通りである。しかしながら、図９においては、イオン９０２、好ましくは水素イオンを基板１０２内に打込む。イオンは、従来の技術を使用して基板１０２内に打込んでよい。また図９に示すように、所望により第１のマスク９０４を、バッファ層１０３と反対側の、下にある窒化ガリウム層１０４上に形成する。下記に説明するように、このマスクは、ペンデオエピタキシーの最中のポストの頂部からの窒化ガリウムの核生成及び成長を低減し、好ましくは防ぐことができる。
【００３１】
次に、図１０を参照すると、脆弱なポストを形成するために、マスク９０４を通し、少なくとも部分的に窒化ガリウム層１０４を通し、所望により少なくとも部分的にバッファ層１０３を通し、所望により少なくとも部分的に基板１０２を通してエッチングする。図に示すように、第１のマスク９０４はポスト１０６上にキャップ９０４’を形成する。また図１０に示すように、所望により第２のマスク９０８はトレンチ１０７の底部を形成してよい。第２のマスク９０８は、ペンデオエピタキシーの最中のトレンチ底部からの窒化ガリウムの核生成及び成長を低減し、好ましくは防ぐことができる。マスク９０４’及び９０８を同時に形成してよく、好ましくは、二酸化ケイ素、窒化ケイ素及び／または金属等の同じ材料を含むことは理解できよう。しかしながら、これらは別々に形成してよく、異なる材料を含んでよい。
【００３２】
例えば、二酸化ケイ素、窒化ケイ素及び／または金属の例えばタングステン等のマスク材料の熱蒸着または電子ビーム蒸着等のラインオブサイト（line-of-sight）堆積技術を使用してよい。エッチング工程後にマスク材料を堆積させる場合、これは、垂直な表面、すなわちポスト１０６の上面及びトレンチ１０７の底面（底部）のみを被覆する。窒化ガリウムは好ましくは、マスク９０４’上及び９０８上で核生成したとしてもごくわずかにすぎず、その結果、窒化ガリウムは好ましくは、ペンデオエピタキシーの最中にポストのサイドウォール１０５のみから成長する。他に、マスク９０４’及び９０８は異なる材料を含んでよく及び／または異なる厚さを有してよい。マスクの片方または両方は形成する必要は無く、マスクの片方または両方はまた、図１〜８の実施例において使用してよいことも理解できよう。
【００３３】
図１０に示すように、各ポストは、イオン注入工程によって形成された脆弱化された領域９０２’を有する。脆弱化された領域９０２’は基板１０２中に示されているが、これに加えて、またはこの代わりに、ポスト１０６を形成するバッファ層１０３中及び／または窒化ガリウム層１０４中に存在してよい。
【００３４】
ここから図１１を参照すると、ペンデオエピタキシーを実行し、これは図３に関連して説明した通りである。窒化ガリウム層を、隙間を残さないようにサイドウォールから直接にマスク９０８上に成長させてよいことも理解できよう。次に、図１２に示すように、窒化ガリウム半導体層１１０及び所望により第１のエピタキシャル層１１２を形成し、これは図４に関連して上記に説明した通りである。
【００３５】
ここから図１３を参照すると、窒化ガリウム半導体層１１０及び所望によりエピタキシャル窒化ガリウム層１１２を形成する際に使用した高温を次に低下させる。次いで脆弱なポスト１０６の脆弱化された区域９０２’は、その中の気泡の存在によってクラックを生じて、窒化ガリウム半導体層１１０中の応力を除去する。
【００３６】
図１３に示すように、好ましくはポスト１０６の全てが、ポスト脆弱化領域９０２’においてクラックを生じ及び／または剪断され、というのは、図９において、打込み層９０２には、基板内に均一に打込んだからである。他に、例えば基板１０２内へのイオンの選択打込みによって、ポストの幾つかのみを脆弱化するかまたは剪断してよい。
【００３７】
最後に、図１４を参照すると、基板１０２を窒化ガリウム層から分離して、自立形窒化ガリウム半導体構造１１６を生成し、これは図６に関連して説明した通りである。図６の場合と同様に、１つ以上のポスト１０６ａは本構造の面のうちの１つから延在してよい。図１４におけるポストは、打込みの結果が原因で、ぎざぎざではなく平滑となるかもしれない。
【００３８】
ポスト脆弱化領域９０２”を、図１〜６の細いポスト及び／または図７及び８の千鳥形ポストと組み合わせて、またはこの代わりに使用してよいことも理解できよう。従って、好ましくは０．２５cm2を超える大面積でかつ好ましくは表面全体にわたって１０5cm-2未満の低欠陥密度を有する窒化ガリウム半導体基板を作製できる。自立形低欠陥密度窒化ガリウム半導体層の面積は、処理を支持するために使用した最初の基板プラットホームのサイズによってのみ限定される。
【００３９】
図面及び明細書において、本発明の代表的な好適な実施例を開示してきた。特定の用語を用いたが、これは、一般的でかつ説明のための意味でのみ使用したものであり、限定のためではなく、本発明の範囲は、請求の範囲において説明される。
【図面の簡単な説明】
【図１】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図２】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図３】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図４】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図５】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図６】 本発明による、中間作製工程の窒化ガリウム半導体構造の断面図である。
【図７】 本発明による、脆弱なポストの他の実施例の平面図である。
【図８】 本発明による、脆弱なポストの他の実施例の平面図である。
【図９】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。
【図１０】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。
【図１１】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。
【図１２】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。
【図１３】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。
【図１４】 本発明による、中間作製工程の他の窒化ガリウム半導体構造の断面図である。

Claims (38)

  1. 窒化ガリウム半導体層を作製する方法であって、
    基板の表面の下に水素イオンを打ち込んで、該基板に埋込領域を形成する工程と、
    前記基板を選択エッチングして、前記埋込領域に形成されたポスト脆弱化領域を含む複数の脆弱なポストを前記基板上に形成する工程であって、該脆弱なポストは、複数のサイドウォールを規定し、前記脆弱なポストは、前記基板と前記脆弱なポスト上のその後に形成される窒化ガリウム半導体層との間の熱膨張率の不一致によってクラックを生じるように設計されている、形成工程と、
    窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記脆弱なポストの前記サイドウォールから、前記窒化ガリウム層を高温で成長させる成長工程と、
    前記高温を低下させることで、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記脆弱なポストの少なくとも幾つかにクラックを生じ、それによって前記窒化ガリウム半導体層中の応力を除去する、クラック生成工程と、
    を含む方法。
  2. 前記成長工程は、片持ち梁状の窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記脆弱なポストの前記サイドウォールから、前記基板から片持ち梁状に突き出る窒化ガリウム層を、高温でペンデオエピタキシャル成長させる工程を含み、
    前記クラック生成工程は、前記高温を低下させることで、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記基板と前記片持ち梁状の窒化ガリウム層との間の前記脆弱なポストの少なくとも幾つかにクラックを生じ、それによって前記窒化ガリウム半導体層中の応力を除去する工程を含む、
    請求項１に記載の方法。
  3. 前記形成工程は、前記基板上で間隔を置いて離れた関係にあるポストのアレイを形成する工程を含む、請求項１に記載の方法。
  4. 前記形成工程は、０．５を超える高さ対幅の比を有する複数のポストを前記基板上に形成する工程を含む、請求項１に記載の方法。
  5. 前記クラック生成工程は、前記高温を低下させることで、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記脆弱なポストの少なくとも幾つかは剪断され、それによって前記窒化ガリウム半導体層中の応力を除去する工程を含む、請求項１に記載の方法。
  6. 前記クラック生成工程は、前記高温を低下させることで、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記脆弱なポストの全てにクラックを生じ、それによって前記窒化ガリウム半導体層を前記基板から分離し、自立形窒化ガリウム半導体層を生成する工程を含む、請求項１に記載の方法。
  7. 前記クラック生成工程の後に、前記窒化ガリウム半導体層を脆弱化されたポストにおいて前記基板から分離して、自立形窒化ガリウム半導体層を生成する分離工程が続く、請求項１に記載の方法。
  8. 前記分離工程の後に、前記自立形窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程が続く、請求項７に記載の方法。
  9. 前記窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程は、前記成長工程と前記クラック生成工程との間に実行される、請求項１に記載の方法。
  10. 窒化ガリウム半導体層を作製する方法であって、
    基板の表面の下に水素イオンを打ち込んで、該基板に埋込領域を形成する工程と、
    前記基板を選択エッチングして、前記埋込領域に形成されたポスト脆弱化領域を含む複数のポストを前記基板上に形成する工程であって、該ポストは、複数のサイドウォールを規定する、形成工程と、
    窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記ポストの前記サイドウォールから、前記窒化ガリウム層を高温で成長させる成長工程と、
    前記高温を低下させる低下工程と、
    を含む方法。
  11. 前記成長工程は、片持ち梁状の窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記その中に前記基板に隣接したポスト脆弱化領域を含むポストの前記サイドウォールから、前記基板から片持ち梁状に突き出る窒化ガリウム層を、高温でペンデオエピタキシャル成長させる工程を含む、請求項１０に記載の方法。
  12. 前記形成工程は、その中に前記基板に隣接したポスト脆弱化領域を含み、０．５を超える高さ対幅の比を有する複数のポストを形成する工程を含む、請求項１０に記載の方法。
  13. 前記低下工程の後に、前記窒化ガリウム半導体層を前記ポスト脆弱化領域において前記基板から分離して、自立形窒化ガリウム半導体層を生成する分離工程が続く、請求項１０に記載の方法。
  14. 前記分離工程の後に、前記自立形窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程が続く、請求項１３に記載の方法。
  15. 前記窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程は、前記成長工程と前記低下工程との間に実行される、請求項１０に記載の方法。
  16. 窒化ガリウム半導体構造であって、
    基板と、
    複数のサイドウォールを含み前記基板上にある複数のポストであって、水素気泡を含むポスト脆弱領域を含む複数のポストと、
    隣接するポストの前記サイドウォールの間に延在する窒化ガリウム層と、
    を備え、前記ポストの少なくとも１つは、前記基板と前記窒化ガリウム層との間でクラックを生じる、窒化ガリウム半導体構造。
  17. 前記窒化ガリウム半導体層は、隣接するポストの前記サイドウォールの間に延在し、前記基板から間隔を置いて離される、請求項１６に記載の構造。
  18. 前記複数のポストは、前記基板上で間隔を置いて離れた関係にあるポストのアレイを含む、請求項１６に記載の構造。
  19. 前記複数のポストは、０．５を超える高さ対幅の比を有する、請求項１６に記載の構造。
  20. 前記複数のポストは幅２分の１ミクロン未満である、請求項１６に記載の構造。
  21. 前記ポストの少なくとも幾つかは、前記基板と前記窒化ガリウム層との間でクラックを生じ、剪断される、請求項１６に記載の構造。
  22. 前記複数のポストは、０．５を超える高さ対幅の比を有する、請求項１８に記載の構造。
  23. 前記複数のポストは幅２分の１ミクロン未満である、請求項１８に記載の構造。
  24. 前記ポストは、その中に前記基板に隣接したポスト脆弱化領域を含む、請求項１８に記載の構造。
  25. 前記複数のポストは幅２分の１ミクロン未満である、請求項１９に記載の構造。
  26. 前記ポストは、その中に前記基板に隣接したポスト脆弱化領域を含む、請求項１９に記載の構造。
  27. 前記ポストは、その中に前記基板に隣接したポスト脆弱化領域を含む、請求項２０に記載の構造。
  28. 前記ポストはそれぞれ、その端部に鋭角の先端部を含む、請求項１６に記載の構造。
  29. 前記窒化ガリウム半導体層上にエピタキシャル窒化ガリウム層をさらに備える、請求項１６に記載の構造。
  30. 窒化ガリウム半導体層を作製する方法であって
    基板の表面の下に水素イオンを注入して、該基板に埋込領域を形成する工程と、
    前記基板を選択エッチングして、複数のサイドウォールを規定する複数のポストを前記基板上に形成する工程であって、前記ポストは、前記基板と前記ポスト上のその後に形成される窒化ガリウム半導体層との間の熱膨張率の不一致を有する、形成工程と、
    窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記ポストの前記サイドウォールから、前記窒化ガリウム層を高温で成長させる成長工程と、
    前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記ポストの少なくとも幾つかにクラックを生じるように、前記高温を低下させる低下工程と、
    を含む方法。
  31. 前記成長工程は、片持ち梁状の窒化ガリウム層が融合して窒化ガリウム半導体層を生成するまで、前記ポストの前記サイドウォールから、前記基板から片持ち梁状に突き出る窒化ガリウム層を、高温でペンデオエピタキシャル成長させる工程を含み、
    前記低下工程は、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記基板と前記片持ち梁状の窒化ガリウム層との間の前記ポストの少なくとも幾つかにクラックを生じるように、前記高温を低下させる工程を含む、
    請求項３０に記載の方法。
  32. 前記形成工程は、前記基板上で間隔を置いて離れた関係にあるポストのアレイを形成する工程を含む、請求項３０に記載の方法。
  33. 前記形成工程は、０．５を超える高さ対幅の比を有する複数のポストを前記基板上に形成する工程を含む、請求項３０に記載の方法。
  34. 前記低下工程は、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記ポストの少なくとも幾つかが剪断されるように、前記高温を低下させる工程を含む、請求項３０に記載の方法。
  35. 前記低下工程は、前記基板と前記窒化ガリウム半導体層との間の前記熱膨張率の不一致によって、前記ポストの全てにクラックを生じるように、前記高温を低下させる工程を含む、請求項３０に記載の方法。
  36. 前記低下工程の後に、前記窒化ガリウム半導体層を前記クラックしたポストにおいて前記基板から分離して、自立形窒化ガリウム半導体層を生成する、分離工程が続く、請求項３０に記載の方法。
  37. 前記分離工程の後に、前記自立形窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程が続く、請求項３６に記載の方法。
  38. 前記窒化ガリウム半導体層上に窒化ガリウム層をエピタキシャル成長させる工程は、前記成長工程と前記低下工程との間に実行される、請求項３０に記載の方法。
JP2001547638A 1999-12-21 2000-12-13 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 Expired - Fee Related JP4845314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/468,995 US6380108B1 (en) 1999-12-21 1999-12-21 Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US09/468,995 1999-12-21
PCT/US2000/042818 WO2001047002A2 (en) 1999-12-21 2000-12-13 Pendeoepitaxial gallium nitride layers grown on weak posts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011103956A Division JP2011157272A (ja) 1999-12-21 2011-05-09 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造

Publications (2)

Publication Number Publication Date
JP2003518737A JP2003518737A (ja) 2003-06-10
JP4845314B2 true JP4845314B2 (ja) 2011-12-28

Family

ID=23862022

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001547638A Expired - Fee Related JP4845314B2 (ja) 1999-12-21 2000-12-13 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP2011103956A Pending JP2011157272A (ja) 1999-12-21 2011-05-09 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011103956A Pending JP2011157272A (ja) 1999-12-21 2011-05-09 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造

Country Status (5)

Country Link
US (2) US6380108B1 (ja)
JP (2) JP4845314B2 (ja)
AU (1) AU4524701A (ja)
CA (1) CA2395783A1 (ja)
WO (1) WO2001047002A2 (ja)

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
EP2276059A1 (en) * 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4534356B2 (ja) * 2001-01-16 2010-09-01 パナソニック株式会社 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6599361B2 (en) * 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
US7169227B2 (en) * 2001-08-01 2007-01-30 Crystal Photonics, Incorporated Method for making free-standing AIGaN wafer, wafer produced thereby, and associated methods and devices using the wafer
WO2003019411A2 (en) * 2001-08-23 2003-03-06 Xmlcities, Inc. Method and apparatus for extensible stylesheet designs
JP4035971B2 (ja) * 2001-09-03 2008-01-23 豊田合成株式会社 半導体結晶の製造方法
JP3690326B2 (ja) * 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
AU2003234403A1 (en) * 2002-05-16 2003-12-02 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US20100248499A1 (en) * 2009-01-16 2010-09-30 Zimmerman Scott M Enhanced efficiency growth processes based on rapid thermal processing of gallium nitride films
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
KR100678407B1 (ko) * 2003-03-18 2007-02-02 크리스탈 포토닉스, 인코포레이티드 Ⅲ족 질화물 장치를 제조하는 방법과 이 방법으로 제조된장치
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
WO2006050403A2 (en) * 2004-10-28 2006-05-11 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
CN1298020C (zh) * 2004-12-13 2007-01-31 中国科学院上海技术物理研究所 一种用于氮化镓外延生长的复合衬底
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
WO2007064689A1 (en) 2005-12-02 2007-06-07 Nitronex Corporation Gallium nitride material devices and associated methods
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
FR2895419B1 (fr) * 2005-12-27 2008-02-22 Commissariat Energie Atomique Procede de realisation simplifiee d'une structure epitaxiee
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
TW200806829A (en) * 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
WO2008057454A2 (en) * 2006-11-02 2008-05-15 The Regents Of The University Of California Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
EP2126963A4 (en) * 2007-03-16 2011-03-16 Sebastian Lourdudoss SEMICONDUCTOR HETEROSTRUCTURES AND MANUFACTURE THEREOF
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US7670933B1 (en) 2007-10-03 2010-03-02 Sandia Corporation Nanowire-templated lateral epitaxial growth of non-polar group III nitrides
TWI482204B (zh) * 2007-11-27 2015-04-21 學校法人上智學院 Ｉｉｉ族氮化物構造體及ｉｉｉ族氮化物構造體之製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
TWI375983B (en) * 2008-05-02 2012-11-01 Ind Tech Res Inst Nitride semiconductor substrate and method for forming the same
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
TWI384548B (zh) * 2008-11-10 2013-02-01 國立中央大學 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
EP2376680A1 (en) 2008-12-24 2011-10-19 Saint-Gobain Cristaux & Détecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
TWI459460B (zh) * 2010-11-24 2014-11-01 國立臺灣大學 半導體微奈米柱的製作方法與應用
CN102222738A (zh) * 2011-06-23 2011-10-19 西安神光安瑞光电科技有限公司 氮化镓衬底材料的制造方法
CN102347214B (zh) * 2011-07-06 2013-10-16 德泓(福建)光电科技有限公司 一种用于生长厚膜GaN材料的图形化模板的制备方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9831273B2 (en) 2013-12-23 2017-11-28 University Of Houston System Flexible single-crystalline semiconductor device and fabrication methods thereof
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
GB201507665D0 (en) * 2015-05-05 2015-06-17 Seren Photonics Ltd Semiconductor templates and fabrication methods
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
CN106653676B (zh) 2015-11-03 2019-12-24 中芯国际集成电路制造(上海)有限公司 衬底结构、半导体器件以及制造方法
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
FR3073082B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
JP7478826B2 (ja) 2020-01-16 2024-05-07 エスエルティー テクノロジーズ インコーポレイテッド 高品質ｉｉｉ族金属窒化物種結晶およびその製造方法
US20210336414A1 (en) * 2020-04-27 2021-10-28 Lightmatter, Inc. Photonics processor architecture
IT202000026356A1 (it) * 2020-11-05 2022-05-05 Pilegrowth Tech S R L Metodo per produrre uno strato epitassiale autoportante e privo di stress partendo da un substrato monouso modellato in forma di matrice di pilastri scavati
CN113809191B (zh) * 2021-08-11 2024-08-06 浙江芯科半导体有限公司 一种碳化硅基氮化镓微米线阵列光电探测器及制备方法
US12653069B2 (en) 2022-04-28 2026-06-09 Lightmatter, Inc. LED-based photonic communication and processing unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
WO1999065068A1 (en) * 1998-06-10 1999-12-16 North Carolina State University Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
EP0191504B1 (en) 1980-04-10 1989-08-16 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3132016B2 (ja) 1991-01-11 2001-02-05 信越化学工業株式会社 高純度クロルシランの製造方法
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5693963A (en) * 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
US5637146A (en) * 1995-03-30 1997-06-10 Saturn Cosmos Co., Ltd. Method for the growth of nitride based semiconductors and its apparatus
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
US5729029A (en) * 1996-09-06 1998-03-17 Hewlett-Packard Company Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US6177292B1 (en) 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US5877519A (en) * 1997-03-26 1999-03-02 Picolight Incoporated Extended wavelength opto-electronic devices
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
EP0942459B1 (en) 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
DE19725900C2 (de) 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
KR20010021496A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 필름의 결함 제거 방법
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
KR100610396B1 (ko) 1998-02-27 2006-08-09 노쓰 캐롤라이나 스테이트 유니버시티 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312825A (ja) * 1998-04-28 1999-11-09 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
WO1999065068A1 (en) * 1998-06-10 1999-12-16 North Carolina State University Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法

Also Published As

Publication number Publication date
WO2001047002A3 (en) 2002-02-07
JP2011157272A (ja) 2011-08-18
US6380108B1 (en) 2002-04-30
WO2001047002A2 (en) 2001-06-28
CA2395783A1 (en) 2001-06-28
JP2003518737A (ja) 2003-06-10
US6586778B2 (en) 2003-07-01
US20020111044A1 (en) 2002-08-15
AU4524701A (en) 2001-07-03

Similar Documents

Publication Publication Date Title
JP2011157272A (ja) 脆弱なポスト上に窒化ガリウム半導体層を形成する方法及びそれによって製造された窒化ガリウム半導体構造
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US6255198B1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
CN100364051C (zh) 氮化镓层在蓝宝石基体上的悬挂外延生长
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP5064613B2 (ja) 半導体層形成方法
CN100399511C (zh) 化合物半导体衬底及其制造方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6500747B1 (en) Method of manufacturing GaN semiconductor substrate
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US5356510A (en) Method for the growing of heteroepitaxial layers
WO2001059819A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
US7696071B2 (en) Group III nitride based semiconductor and production method therefor
JP4749584B2 (ja) 半導体基板の製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
US20100187572A1 (en) Suspended mono-crystalline structure and method of fabrication from a heteroepitaxial layer
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
KR20050029735A (ko) 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
JP4747319B2 (ja) ヘテロエピタキシャル成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees