JP5035544B2

JP5035544B2 - クロック同期回路におけるクロック捕捉

Info

Publication number: JP5035544B2
Application number: JP2007511647A
Authority: JP
Inventors: エイドリアンジェイ．ドレクスラー，; デブラエム．ベル，; タイラージェイ．ゴム，; ソン−ホンリー，
Original assignee: ラウンドロックリサーチ，エルエルシー
Priority date: 2004-05-05
Filing date: 2005-05-05
Publication date: 2012-09-26
Anticipated expiration: 2025-05-05
Also published as: TW200623645A; US7423463B2; US7095261B2; JP2007536831A; US20050248377A1; US7368965B2; US20060255845A1; KR20070005016A; US7414444B2; US20060255847A1; US20060255844A1; US20060255846A1; WO2005109649A1; US7423462B2; EP1751869A1

Description

本発明は、クロック同期回路における同期クロック信号の「捕捉」に関する。より詳細には、本発明は、基準クロック入力信号なしで同期クロック出力信号を一時的に提供するクロック同期回路に関する。本発明はまた、基準クロック入力信号によって引き起こされるジッタがわずかか、皆無の同期クロック出力信号を提供するクロック同期回路に関する。

同期クロック信号を基準クロック信号に基づいて生成するためにクロック同期回路が使用される。同期クロック信号は、基準クロック信号と理想的には位相が一致している。クロック同期回路の一種類に遅延ロックループ（ＤＬＬ）がある。ＤＬＬは、可変遅延回路を用いてＤＬＬから出力される前に入力基準クロック信号に位相遅延を加える。ＤＬＬは、位相検出器を用いて、ＤＬＬの出力と基準クロックとの位相差を計測し、位相差を最小限にするために可変遅延量を調整する。

別の種類のクロック同期回路は同期ミラー遅延（ＳＭＤ）である。ＳＭＤは、前進遅延アレイと後進遅延アレイの遅延アレイの組み合わせ対を使用して、入力基準クロック信号に同期させた遅延クロック信号を出力する。基準クロック信号は前進遅延アレイに入力される。所定数のクロックサイクルの後、ミラー制御信号をトリガーして、後進遅延アレイの同じ遅延段へクロック信号を前進遅延アレイから移行する。クロック信号は、ＳＭＤから出力される前に前進遅延アレイと同じ長さの時間、後進遅延アレイにとどまる。両遅延アレイにおける合計遅延が出力クロック信号を基準クロック信号に同期させる。

さらに別の種類のクロック同期回路に計測制御遅延（ＭＣＤ）がある。ＭＣＤにおいては、入力基準クロック信号が計測遅延アレイと前進遅延アレイの二つの遅延アレイに提供される。所定数のクロックサイクルの後、計測回路がトリガーされて、（１）計測遅延アレイを進むクロック信号の進行状態を計測し、（２）計測遅延アレイにおいて計測された同じ遅延点において前進遅延アレイからクロック信号を出力する。

高速記憶装置において、記憶アクセスの正確なタイミングの制御にこれらの種類のクロック同期回路が使用され得る。これらの各回路は、同期クロック信号を生成するのに入力基準信号を必要とする。パワーダウン状態において、できるだけ多くの回路を停止することが電力消費を低減する。しかし、基準信号、その関連するクロック分配回路、およびクロック同期回路は通常、パワーダウンの状態において停止されない。これは、パワーダウン状態が終了した後、有効同期クロック信号を出力するのに多くのクロックサイクルが必要であり、かつ高速記憶装置がパワーダウン状態の終了と同時に同期クロック信号の存在を必要とするからである。

上記を受けて、入力基準クロック信号が除かれた後、同期クロック信号を出力し続けるクロック同期回路の提供を可能にすることが望ましい。したがって、例えば、パワーダウン状態の間、基準クロック信号分配回路をパワーダウンし得る。

同期回路の出力はまた、入力信号のジッタに影響を受け得る。ジッタは断続的な信号のタイミングにおける短期のランダムな変動である。クロックがとられたシステムにおいて、クロック信号のタイミングにおけるこれらのランダムな変動がタイミングエラーを引き起こし得る。

上記を受けて、同期クロック信号における入力依存ジッタを低減するクロック同期回路の提供を可能にすることが望ましい。

本発明の目的は、基準クロック信号が除かれた後、同期クロック信号を出力し続けるクロック同期回路を提供することである。

本発明の目的はまた、同期クロック出力信号の入力依存ジッタをもし除去しないとしても低減はするクロック同期回路を提供することである。

本発明に基づき、クロック同期回路にクロック捕捉フィードバックループが備えられる。クロック同期回路が入力基準クロック信号にロックされた後、クロック同期回路はその入力を入力基準クロック信号から、フィードバックされた同期出力信号に切り替え得る。クロック同期回路はその後、基準クロック信号から独立して、捕捉された同期クロック出力信号とともに振動し続け得る。これにより、入力基準クロック信号分配回路が停止されている間（例えば、パワーダウンのため）、クロック同期回路は同期クロック出力を提供し得る。

本発明はまた、振動同期クロック信号を修正または再生成するため、および回路に起こり得るいかなる信号劣化をも低減するため、負荷サイクル修正回路（ＤＣＣ）またはパルス生成器をクロック捕捉同期回路に提供する。これは、入力基準クロック信号なしに長い期間クロック同期回路が動作することを有利に可能にする。

本発明はまた、入力依存ジッタを低減するクロック同期回路を提供する。同期クロック信号が基準クロック信号の代わりにフィードバックされクロック同期回路の入力側で処理されると、基準クロック信号に存在するジッタはもはやクロック同期回路を通り同期クロック出力側へ伝播されない。

本発明の上記やその他の目的、および利点は、下記の詳細説明が、類似参照文字が類似部分へ全体にわたり言及する付随図面に併せて検討されると明らかである。

本発明は、結果として一時的自己維持同期クロック信号を出力し得るクロック同期回路におけるクロック捕捉を提供する。本発明はまた同期クロック出力信号における入力依存ジッタを低減する。

図１は、典型的な遅延ロックループ（ＤＬＬ）同期回路１００を示す。基準クロック信号ＲＣＬＫはＤＬＬ１００への入力であり、また出力信号ＤＬＬＣＬＫはクロック信号ＲＣＬＫが遅延され、同期されたバージョンのものである。ＲＣＬＫとＤＬＬＣＬＫとの位相差は理想的には０である。

ＤＬＬ１００は通常、入力バッファ１０２、可変遅延１０４、出力バッファ１０６、遅延モデル１０８、位相検知器１１０、および遅延制御手段１１２を含む。前進信号パス１０１に沿い、基準クロック信号ＲＣＬＫが入力バッファ１０２を介して可変遅延１０４へ入る。入力バッファ１０２が入力クロック信号ＲＣＬＫを遅延Ｄ１だけ遅延させる。可変遅延１０４が調整可能遅延量を加え、ＤＬＬ出力信号ＤＬＬＣＬＫとして出力バッファ１０６を介してクロック信号を出力する。出力バッファ１０６がクロック信号をＤ２だけ遅延させる。遅延Ｄ２は、例えばクロック分配ツリー遅延あるいは出力ドライバ遅延など、ＤＬＬ１００の出力側で他の遅延も含み得る。

可変遅延１０４は、理想的にはＤＬＬＣＬＫがＲＣＬＫと一致した位相になるような値に設定される。ＤＬＬＣＬＫがＲＣＬＫと一致した位相になるためには、前進信号パス１０１の合計遅延量がクロック期間ｔ_ｃｋの倍数（すなわち、遅延がＮ＊ｔ_ｃｋと等しく設定される。ここで、Ｎは１以上の整数である）である必要がある。このため、可変遅延１０４の遅延は、理想的にはＮ＊ｔ_ｃｋ−（Ｄ１＋Ｄ２）（すなわち、合計所望遅延から入力バッファ１０２および出力バッファ１０６の近似遅延を引いたもの）に設定される。

フィードバック信号パス１０３に沿い、可変遅延１０４の出力は遅延モデル１０８を介して位相検知器１１０へフィードバックされる。遅延モデル１０８は（Ｄ１＋Ｄ２）の近似遅延（すなわち、入力バッファ１０２と出力バッファ１０６の近似遅延の合計）を「モデル」する。可変遅延１０４と遅延モデル１０８との遅延の合計は理想的には前進信号パス１０１の遅延（すなわち、Ｎ＊ｔ_ｃｋ）に等しい。

位相検知器１１０は、基準入力クロック信号ＲＣＬＫと同期出力クロック信号ＤＬＬＣＬＫとの位相差を計測する。位相検知器１１０は、可変遅延１０４の遅延を調整する遅延制御手段１１２を制御する。可変遅延１０４は、位相検知器１１０により計測されるＲＣＬＫとＤＬＬＣＬＫとの位相差をもし除去しないとしても最低限にするように調整される。可変遅延１０４がその最適設定値に調整されると、ＤＬＬがロックされた、といわれる。

図２は本発明に基づくクロック捕捉ＤＬＬ２００を示す。ＤＬＬ１００と同様に、クロック捕捉ＤＬＬ２００は、入力バッファ２０２、可変遅延２０４、出力バッファ２０６、遅延モデル２０８、位相検知器２１０、および遅延制御手段２１２を含み、それらすべてがＤＬＬ１００における対応部分と類似的に、または同様に動作する。好ましくは、ＤＬＬ２００はまたマルチプレクサ２１４を含む。マルチプレクサ２１４によって導入された遅延は、遅延モデル２０８による。

可変遅延２０４が調整されＤＬＬ２００がロックされた後、制御入力ＳＥＬを用いてマルチプレクサ２１４は入力基準クロックＲＣＬＫの代わりにパス２０３からフィードバック信号を通すように切り替えられ得る。このように、フィードバック信号パス２０３が前進信号パス２０１に結合され得、信号ループを形成する。ＤＬＬ２００は、理想的にはこの「クロック捕捉形態」において同じ位相と周期的で振動し続ける。ＤＬＬ２００の動作の特定のモードにより、位相検知器２１０はクロックが捕捉されたとき使用禁止にされ得る、または必要に応じて位相差を測定し可変遅延２０４を調整し続け得る。位相検知器２１０はまた、クロックが捕捉された後に起こり得る位相エラーを補正するために、クロック捕捉形態への切り替えの直前に調整され得る。

ＤＬＬ２００の動作は、クロックが捕捉される前と後の信号タイミングをそれぞれ示す図３と図４に説明されている。説明を簡素にするために、入力バッファ２０２の遅延（Ｄ１）、出力バッファ１０６の遅延（Ｄ２）、および遅延モデル１０８の遅延（Ｄ１＋Ｄ２）はゼロと仮定されている。ＳＣＬＫはマルチプレクサ２１４を介して送られるクロック信号である。

図３を参照すると、ＳＥＬは可変遅延２０４へマルチプレクサ２１４を介してＲＣＬＫを送るように設定されている。３０２におけるマルチプレクサ２１４の出力、ＳＣＬＫとＦＢＣＬＫを位相差はＤＬＬがまだロックされていないことを示している。

図４を参照すると、ＳＥＬはＲＣＬＫを可変遅延２０４へマルチプレクサ２１４を介して送るために４０２で設定される。４０４で、ＳＣＬＫとＦＢＣＬＫは位相が一致して示されている（すなわち、位相差がない）ので、ＳＥＬは可変遅延２０４へマルチプレクサ２１４を介してフィードバック信号を送るために切り替えられ得る。クロックはこれで捕捉され、またＤＬＬ２００は振動し続けてそれのロックされた状態を保持する。

クロック同期回路においてクロックが捕捉された後、回路の振動に影響をあたえることなく基準クロック信号は取り除かれ得る（および／またはその関連する分配回路は使用不可にされ得る）。これは、例えばダブルデータレート（ＤＤＲ）同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）などにおいて望ましくあり得る。通常、能動的なパワーダウンにおいては、パワーダウン状態を終了した後、クロックサイクルを一回おいてからリード動作を可能にするために必要なクロック動作をこれらが提供するので、基準クロックおよびクロック同期回路は停止されない。もしクロック同期回路が停止されると、それを再び作動させ、正しく同期されたクロック信号を出力させるのに多数のクロックサイクルが必要となってしまう。一方、本発明に基づくと、クロック同期回路はパワーダウン状態に入る前にクロック信号を捕捉し得る。基準クロック分配回路はその後に停止され得、基準クロックが取り除かれる。同期回路は適切な周期的と位相で一時的に振動し続ける。このため、クロック同期回路はオンのままで、システムがパワーダウン状態を終了することに対応できるままだが、基準クロック分配回路を停止することによって電力が節約される。本発明のこの実施形態は、能動的パワーダウン状態が終了されるときにおいてメモリのリードを可能にするために必要なクロック信号エッジを生成しつつ、能動的パワーダウン中における電力消費を低減するという利点を有する。

システムがパワーダウン状態終了可能状態になると、ＳＥＬは可変遅延２０４へマルチプレクサ２１４を介して基準クロック信号を送るように切り替えられ得る。基準クロックは、捕捉されたクロック信号の代わりにＤＬＬ２００を介して再び振動する。クロック捕捉状態への、およびからの移行の間中、出力クロック信号への障害は通常、あるとしてもわずかである。しかし、入力基準クロック信号が捕捉され、ＤＬＬ２００が同期クロック信号に基づいてより長い時間振動した後、システムは同期から外れ得る。これが発生すると、振動クロック信号と基準クロック信号との間に位相差があり得る。この場合、基準クロック入力への切り替えが出力クロック信号に障害または妨害を発生させ得る。このため、本発明の他の実施形態に基づくと、マルチプレクサ２１４は位相混合回路に取り替えられ得る。位相混合回路は、フィードバックされたクロック信号と基準クロック信号との間をさらに円滑に移行することが可能であり得、突然の中断を避け得る。

さらに、クロック同期回路でクロック信号を捕捉することは、基準信号のジッタによって引き起こされる同期クロック出力信号のジッタを低減する。ＤＬＬ２００がロックされ、クロックが捕捉された後は、基準クロック信号ＲＣＬＫはもはやＤＬＬ出力ＤＬＬＣＬＫの生成に使用されない。したがって、基準クロック信号ＲＣＬＫのジッタは、もはや同期回路を介して伝わったり出力信号ＤＬＬＣＬＫに影響したりしない。一方、ＲＣＬＫがまだ利用できれば、ＲＣＬＫは、ＤＬＬＣＬＫの生成にはもはや使用されないとしても、ＤＬＬＣＬＫの位相同期を維持するために位相検知器２０４によって使用され得る。

入力基準クロック信号が捕捉された後、ＤＬＬ２００はある期間、同期クロック信号に基づいて振動し続ける。最終的には、前述のようにシステムが同期から外れ得る。とりわけ、基準クロックが除かれ、位相検知器２１０が計測に基準信号を利用できない場合、システムは、同期を保持するために基準クロック信号がまだ利用できる場合に比べてより早く同期から外れ得る。また、捕捉クロック信号の負荷サイクルは、捕捉クロック信号がＤＬＬ２００において振動している間に歪み得る。

図５は本発明に基づくクロック捕捉ＤＬＬの別の実施形態を示す。クロック捕捉ＤＬＬ２００と同様に、クロック捕捉ＤＬＬ５００は、入力バッファ５０２、可変遅延５０４、出力バッファ５０６、遅延モデル５０８、位相検知器５１０、遅延制御手段５１２、およびマルチプレクサ５１４を含み、それらすべてがＤＬＬ２００における対応部分と類似的に、または同様に動作する。好ましくは、ＤＬＬ５００はまたパルス生成器５１６を含む。

パルス生成器５１６は、可変遅延５０４の出力側に接続されており、振動クロック信号に同期された所定の幅のパルスを発生する。このパルスは負荷サイクルおよび振動クロック信号の全体的な整合性を維持し、振動クロック信号の劣化を防ぐ。したがって、同期出力クロック信号がより長い時間、提供され得る。

本発明の別の実施形態に基づくと、パルス生成器５１６は負荷サイクル補正回路（ＤＣＣ）に取り替えられ得る。ＤＣＣは振動クロック信号の負荷サイクルの歪みを補正し、またクロック信号が劣化するのを防ぐ。

これまでの実施形態は全てＤＬＬに関するが、本発明は別の種類のクロック同期回路とともに使用され得る。例えば、図６は本発明に基づいた典型的な同期ミラー遅延（ＳＭＤ）を示し、図７は本発明に基づいたクロック捕捉ＳＭＤを示す。さらに、図８は本発明に基づいた典型的な計測制御遅延（ＭＣＤ）を示し、図９は本発明に基づいたクロック捕捉ＭＣＤを示す。

図６は入力バッファ６０２、遅延モデル６０４、前進遅延アレイ６０６、ミラー制御回路６０８、後退遅延アレイ６１０、ｎ分割（ｄｉｖｉｄｅ−ｂｙ−ｎ）カウンタ６１２、および出力バッファ６１４を含む典型的なＳＭＤ６００を示す。

前進遅延アレイ６０６および後退遅延アレイ６１０は一連の遅延素子から成る。理想的には、前進遅延アレイ６０６および後退遅延アレイ６１０の遅延特性は同一である。前進遅延アレイ６０６は各々の遅延素子にそれぞれ対応するする一連の並列出力を有し、また後退遅延アレイ６１０はその遅延素子の各々にそれぞれ対応する一連の並列入力を有する。クロック信号は前進遅延アレイ６０６に入力された後、遅延素子を介して伝播し始める。クロック信号がＫ番目の遅延素子に到達すると、ｎ分割カウンタが駆動するミラー制御回路６１２がクロック信号を前進遅延アレイ６０６のＫ番目の遅延素子から出力させ、後退遅延アレイ６１０のＫ番目の遅延素子に入力させる。クロック信号は後退遅延アレイ６１０へ入力された後、後退遅延アレイ６１０を出る前に前進遅延アレイ６０６のそれと同じ数の遅延素子を介して伝播する。理想的には、前進遅延アレイ６０６によって導入されたクロック信号遅延は後退遅延アレイ６１０によって導入された遅延と等しく、アレイ遅延の総計は２＊（ｔ_ｃｋ−（Ｄ１＋Ｄ２））に等しい。

ＳＭＤ６００の前進信号パス６０１において、基準クロック信号ＲＣＬＫは入力バッファ６０２および遅延モデル６０４を介して入力され、前進遅延アレイ６０６に入る。入力バッファ６０２および出力バッファ６１４および遅延モデル６０４は前述のＤＬＬ回路のそれらと類似の遅延特質を有する。Ｎ分割カウンタ６０６は、Ｎ回のクロックサイクルを数えた後、ミラー制御回路６０８をトリガーする。数値Ｎは遅延アレイの長さおよびクロック信号のスピードに基づく。Ｎはクロック同期回路の設計により固定であり得るか、または可変であり得る。ミラー制御回路６０８は前進遅延アレイ６０６のクロック信号を後退遅延アレイ６１０に転送させる。さらにＮ回のクロックサイクルの後、同期出力クロック信号は出力バッファ６１４を介して出力される。前進パスの総遅延は２＊Ｎ＊ｔ_ｃｋに等しい。

図７は本発明に基づくクロック捕捉ＳＭＤ７００を示す。ＳＭＤ７００は、入力バッファ７０２、遅延モデル７０４、前進遅延アレイ７０６、ミラー制御回路７０８、後進遅延アレイ７１０、Ｎ分割カウンタ７１２、および出力バッファ７１４を含み、それらすべてがＳＭＤ６００における対応部分と類似的に、または同様に動作する。ＳＭＤ７００はまた、好適にはマルチプレクサ７１６および遅延モデル７１８を含むフィードバックパス７０３を含む。

入力基準クロック信号ＲＣＬＫは遅延され、同期してＤＬＬＣＬＫとして出力される。一方、付加的なフィードバック７０３が同期クロック信号の捕捉および振動を可能にする。マルチプレクサ７１６がフィードバックされた信号を出力するために切り替えられると、閉ループ振動器が形成される。遅延モデル７１８は好ましくは遅延モデル７０４と同様であり、前進信号パス７０１の総遅延（すなわち、２＊Ｎ＊ｔ_ｃｋ）と等しい総フィードバック信号パス遅延を提供する。

図８は、入力バッファ８０２、遅延モデル８０４、計測遅延アレイ８０６、計測回路８０８、前進遅延アレイ８１０、Ｎ分割カウンタ８１２、および出力バッファ８１４を含む典型的なＭＣＤ８００を示す。

計測遅延アレイ８０６および前進遅延アレイ８１０は各々、一連の遅延素子を含む。理想的には、計測遅延アレイ８０６および前進遅延アレイ８１０は等しい遅延量を提供する。基準クロック信号が遅延アレイ８０６および前進遅延アレイ８１０を計測するために入力される。基準クロック信号は、両遅延アレイの遅延素子を介して伝播する。計測回路８０８は、クロック信号が計測遅延アレイ８０６の最後の遅延素子に到着する前に起動される。計測回路８０８は、計測遅延アレイ８０６の遅延素子を介するクロック信号の進行を計測し、同数の遅延素子の後にクロック信号を出力するように前進遅延アレイ８１０を設定する。したがって、例えば、クロック信号が計測遅延アレイ８０６のＫ番目の遅延素子を伝播した場合、前進遅延アレイ８１０はＫ個の遅延素子の後にクロック信号を出力するように設定される。

ＭＣＤ８００の前進信号パス８０１において、基準クロック信号ＲＣＬＫが入力バッファ８０２および遅延モデル８０４を介して入力され、計測遅延アレイ８０６に入る。ＲＣＬＫが同時に入力バッファ８０２を介して前進遅延アレイ８１０に入力される。クロック信号は、前進遅延アレイ８１０のために設定する適切な遅延を計測するために遅延モデル８０４および計測遅延アレイ８０６を介して伝播される。前進遅延アレイ８１０へのクロック信号入力のみがＤＬＬ出力信号ＤＬＬＣＬＫとして出力される。入力バッファ８０２および出力バッファ８１４および遅延モデル８０４は、前述のＤＬＬ回路およびＳＭＤ回路に類似する遅延特性を有する。Ｎ分割カウンタ８１２はＮ回のクロックサイクルを数えた後、計測回路８０８をトリガーする。計測回路８０８は計測遅延アレイ８０６においてクロック信号が伝播した単位遅延の数を計測し、同数の単位遅延素子を使用するように前進遅延アレイ８１０を設定する。そして、計測回路８０８が設定した遅延素子でクロック信号が前進遅延アレイ８１０から出力される。（基準クロック信号ＲＣＬＫは、計測遅延アレイ８０６に入力される前に遅延モデル８０４を介して伝播し、またＲＣＬＫはこの追加遅延なしに前進遅延アレイ８１０に入力されることに注意されたい。）したがって、クロック信号は計測遅延アレイ８０６を介するよりも前進遅延アレイ８１０を介する方がより速く伝播する。このため、計測遅延アレイ８０６が前進遅延アレイ８１０の適切な遅延素子を選択する前に一部のクロックパルスが失われ得る（または、不正確な位相を有し得る）。この遅延（または不正確な位相の時間）は、ＳＭＤの初期化の一部である。前進信号パスの総遅延はＮ＊ｔ_ｃｋに等しい。

図９は本発明に基づくクロック捕捉ＭＣＤ９００を示す。ＭＣＤ９００は、入力バッファ９０２、遅延モデル９０４、前進遅延アレイ９０６、ミラー制御回路９０８、後退遅延アレイ９１０、Ｎ分割カウンタ９１２、およびバッファ９１４を含み、それらすべてがＭＣＤ８００における対応部分と類似的に、または同様に動作する。ＭＣＤ９００はまた、好適にはマルチプレクサ９１６およびマルチプレクサ９１８を含むフィードバックパス９０３を含む。

ＭＣＤ９００において、入力基準クロック信号ＲＣＬＫは遅延され、ＤＬＬＣＬＫとして同期して出力される。フィードバックパス９０３は、同期クロック信号がＭＣＤ９００を介して捕捉および振動されることを可能にする。マルチプレクサ９１６およびマルチプレクサ９１８は、遅延モデル９０４および前進遅延アレイ９１０へフィードバック信号が送られることを可能にする。フィードバックパス９０３の総遅延は、前進信号パス９０１（すなわちＮ＊ｔ_ｃｋ）と等しい。

図１０は本発明を組み込んだシステムを示す。システム１０００は、複数のＤＲＡＭチップ１０１０、プロセッサ１０７０、メモリコントローラ１０７２、入力装置１０７４、出力装置１０７６、およびオプションの記憶装置１０７８を含む。データおよび制御信号は、バス１０７１を介してプロセッサ１０７０とメモリコントローラ１０７２との間を送信される。同様に、データおよび制御信号は、バス１０７３を介してメモリコントローラ１０７２とＤＲＡＭチップ１０１０との間を送信される。一つ以上のＤＲＡＭチップ１０１０が本発明に基づいてクロック捕捉同期回路を含む。クロック捕捉回路はまたメモリコントローラ１０７２に含まれ得る。さらに、本発明に基づくクロック捕捉同期回路はクロック同期を必要とするシステムのいずれかの部分に含まれ得る。そのような同期回路は、パワーダウン状態に入るときにリード動作を実行するために、および／あるいは入力依存ジッタを低減するために使用され得る。入力装置１０７４は、例えば、キーボード、マウス、タッチパッド・ディスプレイスクリーン、あるいはシステム１０００にユーザが情報を入力することを可能にする他の適切な装置を含み得る。出力装置１０７６は、例えば、ビデオディスプレイユニット、プリンタ、あるいはユーザに出力データを供給することが可能な他の適切な装置を含み得る。入力装置１０７４および出力装置１０７６は代替的に単一の入力／出力装置であり得ることに注目されたい。記憶装置１０７８は、例えば、一つ以上のディスクドライブあるいはテープドライブを含み得る。

本発明は、ＤＲＡＭチップ、あるいはＤＲＡＭチップを含むシステムに限られず、そのようなクロック（または他の周期的な信号）捕捉同期によって益を受け得る他のシステムおよび集積回路に適用することに注目されたい。

したがって、クロック捕捉同期回路が提供されることが明らかになった。当業者は、本発明が、限定ではなく説明の目的で提示された、記述された実施形態以外で実施され得ること、および本発明は添付の特許請求の範囲によってのみ限定されることを理解する。

典型的な遅延ロックループ（ＤＬＬ）のブロック図である。本発明に基づくクロック捕捉ＤＬＬのブロック図である。本発明に基づくクロック捕捉ＤＬＬにおけるロックされていないクロックの入力および出力信号のタイミング図である。本発明に基づくクロック捕捉ＤＬＬにおけるロックされているクロックの入力および出力信号のタイミング図である。本発明に基づくパルス生成器を含むクロック捕捉ＤＬＬのブロック図である。典型的な同期ミラー遅延（ＳＭＤ）のブロック図である。本発明に基づくクロック捕捉ＳＭＤのブロック図である。典型的な計測制御遅延（ＭＣＤ）のブロック図である。本発明に基づくクロック捕捉ＭＣＤのブロック図である。本発明を組み込んだシステムのブロック図である。

Claims

周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
周期的基準信号を受信することと、
該受信に応答して該基準信号に同期したクロック信号を生成することであって、該同期したクロック信号が同期ミラー遅延回路によって生成される、ことと、
該同期したクロック信号をフィードバックすることと、
該基準信号との同期を保持するために、該フィードバックされた同期したクロック信号を遅延することと、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、該遅延されたフィードバックされた信号に応答して該同期したクロック信号を生成し続けることと
を包含する、方法。
前記同期したクロック信号が位相により前記基準クロック信号に同期させられる、請求項１に記載の方法。
前記周期的基準信号および前記遅延されたフィードバックされた信号を多重化することをさらに包含する、請求項１に記載の方法。
周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
周期的基準信号を受信することと、
該受信に応答して該基準信号に同期したクロック信号を生成することであって、該同期したクロック信号が計測制御遅延回路によって生成される、ことと、
該同期したクロック信号をフィードバックすることと、
該基準信号との同期を保持するために、該フィードバックされた同期したクロック信号を遅延することと、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、該遅延されたフィードバックされた信号に応答して該同期したクロック信号を生成し続けることと
を包含する、方法。
周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
周期的基準信号を受信することと、
該受信に応答して該基準信号に同期したクロック信号を生成することであって、該クロック信号を生成することは、該受信された周期的基準信号を遅延することと、該周期的基準信号と該遅延された周期的基準信号との間の位相差を計測することと、計測された位相差を最小限にするために該受信された周期的基準信号の該遅延を変化させることとによって該周期的基準信号を再生成することを含む、ことと、
該同期したクロック信号をフィードバックすることと、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号が復元されるまで、該基準信号から独立して、該遅延されたフィードバックされた信号に応答して該同期したクロック信号を生成し続けることと
を包含する、方法。
同期ミラー遅延回路により前記同期したクロック信号を生成することは、
各々出力を有する一連の単位遅延素子を含んでいる第一アレイを用いて、前記受信された周期的基準信号を遅延することと、
クロックサイクルの数を数えることと、
該クロックサイクルを数えることに応答して第二アレイの入力へ該第一アレイの該遅延素子の出力のうちの一つから、該遅延された周期的信号を送信することであって、該第二アレイは、各々入力を有する一連の単位遅延素子を含む、ことと、
該送信された周期的信号を該第二遅延アレイから出力することと
を包含する、請求項１に記載の方法。
計測制御遅延回路により前記同期したクロック信号を生成することは、
第一アレイおよび第二アレイに前記周期的基準信号を入力することであって、該アレイの各々は一連の単位遅延素子を含む、ことと、
クロックサイクルの数を数えることと、
該数えられたクロックサイクルの数に応答して、単位遅延の増分で、該第一アレイを介した該周期的基準信号の伝播を計測することと、
該単位遅延の計測された数に基づいて該周期的基準信号を出力するように該第二アレイを構成することと
を包含する、請求項４に記載の方法。
周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
周期的基準信号を受信することと、
出力クロック信号を生成するために該周期的基準信号を遅延することと、
該クロック信号をフィードバックすることと、
該周期的基準信号に該クロック信号を同期させるために該遅延することを調整することと、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、同期ミラー遅延回路内で該クロック信号を保持することと
を包含する、方法。
周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
周期的基準信号を受信することと、
出力クロック信号を生成するために該周期的基準信号を遅延することと、
該クロック信号をフィードバックすることと、
該周期的基準信号に該クロック信号を同期させるために該遅延することを調整することと、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、計測制御遅延回路内で該クロック信号を保持することと
を包含する、方法。
周期的基準信号に基づいてクロック信号を生成する方法であって、該方法は、
可変遅延ラインを用いて該周期的基準信号を遅延することと、
該周期的基準信号と該遅延された周期的基準信号との間の位相差を計測することと、
該周期的基準信号に同期させたクロック信号を生成するために、該計測された位相差に基づいて該周期的基準信号の該遅延を変化させることと、
該基準信号が取り除かれることを示す信号を受信することと、
該基準信号が取り除かれることを示す信号に応答して、該計測することおよび該変化させることを停止することと、
該可変遅延ラインへ該同期したクロック信号をフィードバックすることと、
該周期的基準信号が復元されるまで、該周期的基準信号なしで該フィードバックされたクロック信号の該同期を保持することであって、該保持することは、該フィードバックされた信号を再生成することをさらに含む、ことと
を包含する、方法。
前記再生成することが前記フィードバックされたクロック信号に同期した所定の幅を有するパルスを生成することを含む、請求項１０に記載の方法。
クロック同期回路であって、
周期的基準信号を受信するように動作する第一入力、ならびに第二入力、出力、および該出力に結合される該第一入力および該第二入力のうちの一つを選択するように動作する制御入力を有するマルチプレクサと、
該マルチプレクサの出力に結合された入力、および出力を有する第一遅延回路であって、該第一遅延回路の入力から該遅延回路の出力へと伝播する信号を遅延するように動作する第一遅延回路と、
該第一遅延回路の出力に結合された入力および一連の遅延された周期的信号出力を有する第一アレイであって、該出力の各々が漸進的に増加する遅延量を出力信号に提供する、第一アレイと、
出力および一連の入力を有する第二アレイであって、該入力の各々が該入力と該第二アレイの出力との間に漸進的に増加する遅延量を有する、第二アレイと、
該周期的基準信号を受信するために結合された入力、および出力を有するカウンタであって、該周期的基準信号のクロックサイクルを特定数、数えた後に信号を出力するように動作するカウンタと、
該カウンタの出力に結合された制御入力を有するミラー制御回路であって、該第二アレイの入力へ該第一アレイの出力のうちの一つから該遅延された周期的信号を送信するように動作するミラー制御回路と、
該第二アレイの出力に結合される入力、および該マルチプレクサの第二入力に結合された出力を有する第二遅延回路であって、該第二遅延回路の入力から該第二遅延回路の出力へと伝播する信号を遅延するように動作する第二遅延回路と
を備える、クロック同期回路。
周期的基準信号に基づいてクロック信号を生成する装置であって、
周期的基準信号を受信する手段と、
該受信に応答して該基準信号に同期したクロック信号を生成する手段であって、該生成する手段は、各々出力を有する一連の単位遅延素子を備える第一アレイを用いて、該受信される周期的基準信号を遅延する手段と、クロックサイクルの数を数える手段と、該クロックサイクルを数えることに応答して、該第一アレイの出力から第二アレイへ該遅延された周期的信号を送信する手段と、該第二遅延アレイから該送信された周期的信号を出力する手段とを備える、手段と、
該同期したクロック信号をフィードバックする手段と、
該基準信号との同期を保持するために該フィードバックされた同期したクロック信号を遅延する手段と、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、該遅延されたフィードバックされた同期したクロック信号に応答して該同期したクロック信号を生成し続ける手段と
を備える、装置。
周期的基準信号に基づいてクロック信号を生成する装置であって、
周期的基準信号を受信する手段と、
該受信に応答して該基準信号に同期したクロック信号を生成する手段であって、該生成する手段は、一連の単位遅延素子を備えた第一アレイへ該周期的基準信号を入力する手段と、クロックサイクルの数を数える手段と、該クロックサイクルが数えられたことに実質的に応答して、単位遅延の増分で、該第一アレイを介した該遅延された周期的基準信号の遅延を計測する手段と、該単位遅延の計測された数に基づき該周期的基準信号を出力するために第二アレイを構成する手段とを備える、手段と、
該同期したクロック信号をフィードバックする手段と、
該基準信号との同期を保持するために該フィードバックされた同期したクロック信号を遅延する手段と、
該基準信号が取り除かれることを示す信号を受信したことに応答して、該基準信号から独立して、該遅延されたフィードバックされた同期したクロック信号に応答して該同期したクロック信号を生成し続ける手段と
を備える、装置。
周期的基準信号に基づいてクロック信号を生成する装置であって、
可変遅延手段を用いて該周期的基準信号を遅延する手段と、
該周期的基準信号と該遅延された周期的基準信号との間の位相差を計測する手段と、
該周期的基準信号に同期したクロック信号を生成するために、該計測された位相差に基づいて該周期的基準信号の該遅延を変化させる手段と、
該基準信号が取り除かれることを示す信号を受信することと、該基準信号が取り除かれることを示す信号を受信したことに応答して、該計測することおよび該変化させることを停止することと、可変遅延ラインへ該同期したクロック信号をフィードバックすることと、該周期的基準信号が復元されるまで、該周期的基準信号なしで、該フィードバックされたクロック信号の同期を保持することとを実行する手段と
を備え、該保持する手段は、該フィードバックされた信号を再生成する手段をさらに含む、装置。
前記再生成する手段が、前記フィードバックされた信号に同期した所定の幅のパルスを生成することを含む、請求項１５に記載の装置。
プロセッサと、
該プロセッサに結合されたメモリコントローラと、
該メモリコントローラに結合された複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップと
を備える、コンピュータシステムであって、
該ＤＲＡＭチップのうちの少なくとも一つがクロック同期回路を含み、該クロック同期回路は、
周期的基準信号を受信するように動作する第一入力、ならびに第二入力、出力、および該出力に結合させる該第一入力および該第二入力のうちの一つを選択するように動作する制御入力を有するマルチプレクサと、
該マルチプレクサの出力に結合された入力、および出力を有する第一遅延回路であって、該第一遅延回路の入力から該遅延回路の出力へと伝播する信号を遅延するように動作する第一遅延回路と、
該第一遅延回路の出力に結合された入力および一連の遅延された周期的信号出力を有する第一アレイであって、該出力の各々が漸進的に増加する遅延量を出力信号に提供する、第一アレイと、
出力および一連の入力を有する第二アレイであって、該入力の各々が該入力と該第二アレイの出力との間に漸進的に増加する遅延量を有する、第二アレイと、
該周期的基準信号を受信するために結合された入力、および出力を有するカウンタであって、該周期的基準信号のクロックサイクルを特定数、数えた後に信号を出力するように動作するカウンタと、
該カウンタの出力に結合された制御入力を有するミラー制御回路であって、該第二アレイの入力へ該第一アレイの出力のうちの一つから該遅延された周期的信号を送信するように動作するミラー制御回路と、
該第二アレイの出力に結合される入力、および該マルチプレクサの第二入力に結合された出力を有する第二遅延回路であって、該第二遅延回路の入力から該第二遅延回路の出力へと伝播する信号を遅延するように動作する第二遅延回路と
を備える、コンピュータシステム。
プロセッサと、
該プロセッサに結合されたメモリコントローラと、
該メモリコントローラに結合された複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップと
を備える、コンピュータシステムであって、
該ＤＲＡＭチップのうちの少なくとも一つがクロック同期回路を含み、該クロック同期回路は、
周期的基準信号を受信するように動作する第一入力、ならびに第二入力、出力、および該出力に結合させる該第一入力および該第二入力のうちの一つを選択するように動作する制御入力を有する第一マルチプレクサと、
該第一マルチプレクサの出力に結合された入力、および出力を有する第一遅延回路であって、該第一遅延回路の入力から該遅延回路の出力へと伝播する信号を遅延するように動作する第一遅延回路と、
該第一遅延回路の出力に結合された入力、および出力を有する第一アレイであって、一連の遅延素子を有しており、該遅延素子の各々が出力信号に漸進的に増加する遅延量を提供する、第一アレイと、
該第一遅延回路の出力に結合された第一入力、該第一マルチプレクサの出力に結合された第二入力、ならびに出力および該出力に結合させる該第一入力および該第二入力のうちの一つを選択するように動作する制御入力を有する第二マルチプレクサと、
該第一マルチプレクサの出力に結合された入力、ならびに出力を有するカウンタであって、該第一マルチプレクサの出力から受信される信号の特定数のクロックサイクルの後に信号を出力するように動作するカウンタと、
該第二マルチプレクサの出力に結合された入力、および出力を有する第二アレイであって、一連の遅延素子を有しており、該遅延素子の各々が出力信号に漸進的に増加する遅延量を提供する、第二アレイと、
該カウンタの出力に結合された入力を有する計測回路であって、該特定数のクロックサイクルで該周期的基準信号が伝播した該第一アレイ遅延素子の数を計測するように動作し、同数の遅延素子を信号が伝播するように該第二アレイを設定するようにさらに動作する計測回路と
を備える、コンピュータシステム。