JP5377796B2 - スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 - Google Patents

スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5377796B2
JP5377796B2 JP2013502262A JP2013502262A JP5377796B2 JP 5377796 B2 JP5377796 B2 JP 5377796B2 JP 2013502262 A JP2013502262 A JP 2013502262A JP 2013502262 A JP2013502262 A JP 2013502262A JP 5377796 B2 JP5377796 B2 JP 5377796B2
Authority
JP
Japan
Prior art keywords
target
target material
groove
sputtering target
seam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013502262A
Other languages
English (en)
Other versions
JPWO2012117926A1 (ja
Inventor
崇嗣 楠見
庸輔 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013502262A priority Critical patent/JP5377796B2/ja
Application granted granted Critical
Publication of JP5377796B2 publication Critical patent/JP5377796B2/ja
Publication of JPWO2012117926A1 publication Critical patent/JPWO2012117926A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3417—Arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法に関し、特に、複数のターゲット材を備える分割型のスパッタリングターゲット、その製造方法、およびそのスパッタリングターゲットを用いた薄膜トランジスタの製造方法に関する。
従来より、酸化物半導体をチャネル層に用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が注目されている。酸化物半導体膜は、高移動度であり、かつ、可視光の透過性が高いため、液晶表示装置等の用途に用いられている。酸化物半導体膜としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とする酸化物半導体であるＩｎＧａＺｎＯx（以下、「ＩＧＺＯ」という）からなるものが知られている。
このような酸化物半導体膜を成膜する方法の１つとしてスパッタリング法が知られている。このスパッタリング法で用いられるスパッタリングターゲットは、一般に、形成すべき薄膜の材料からなるターゲット材と、銅（Ｃｕ）等の導電性・熱伝導性に優れた材質からなる支持材とを、Ｉｎ等からなるボンディング材を介して接合した構成となっている。
スパッタリング法の１つであるマグネトロンスパッタリング法では、スパッタリングターゲットの裏面に磁石を配置してスパッタリングが行われる。マグネトロンスパッタリング法によれば高速で成膜を行うことができる。そのため、マグネトロンスパッタリング法が酸化物半導体膜の成膜に広く用いられている。
近年、液晶表示装置等の表示パネルの大型化が進んでいる。これに伴い、ターゲット材も大型化する必要がある。しかし、大型のターゲット材を形成することは一般に困難である。そこで、複数のターゲット材が支持材上に平板状に設けられた分割型のスパッタリングターゲットが提案されている。このような構成によれば、ターゲット材の枚数を増やすことにより、スパッタリングターゲットの大型化に対応できる。
分割型のスパッタリングターゲットでは一般に、ターゲット材の割れ等を防ぐために、互いに隣接するターゲット材同士の継ぎ目には僅かな隙間が設けられている。ターゲット材の継ぎ目に対応する位置と、この継ぎ目に対応する位置以外とで互いに異なる膜質の膜が成膜される。すなわち、従来、継ぎ目に対応する位置に形成されたＴＦＴの特性が、この継ぎ目に対応する位置以外に形成されたＴＦＴの特性に比べて悪化するという問題があった。
本願発明に関連して、特許文献１には、ターゲット材同士の継ぎ目に、スパッタリングされにくい材質またはターゲット材と同じ材質のいずれかからなる保護材が設けられたスパッタリングターゲットが開示されている。このような構成によれば、継ぎ目において支持材がスパッタされて薄膜に混入することを防ぐことができる。
また、特許文献２には、ターゲット材の表面に多数の角が設けられたスパッタリングターゲットが開示されている。このような構成によれば、スパッタリングを高速化することができる。
また、特許文献３には、ターゲット材のエロ−ジョンされやすい領域の両側に溝が設けられたスパッタリングターゲットが開示されている。このような構成によれば、ターゲット材の利用効率を高めることができる。
日本の特開平１０−１２１２３２号公報 日本の特開平６−２８７７５０号公報 日本の特開平１１−１９３４５７号公報
しかし、上記特許文献１〜３に記載のスパッタリングターゲットでは、継ぎ目での電界集中に起因する膜質変化を防ぐことができない。
そこで、本発明は、特性の良好な膜を得ることができるスパッタリングターゲットを提供することを目的とする。
また、本発明は、特性の良好な膜を得ることができるスパッタリングターゲットの製造方法を提供することを他の目的とする。
また、本発明は、特性の良好な半導体膜を得ることができるスパッタリングターゲットを用いた薄膜トランジスタの製造方法を提供することを他の目的とする。
本発明の第１の局面は、同じ材料からなり、互いに隣接するターゲット材同士の継ぎ目によって分離された複数のターゲット材と、
前記複数のターゲット材を支持する支持材と、
前記複数のターゲット材と前記支持材とを接合するボンディング材とを備え、
互いに隣接するターゲット材の少なくとも一方の表面に、前記継ぎ目の長さと同じ長さおよび前記継ぎ目の幅とほぼ同じ幅で、前記継ぎ目と平行に形成され、当該表面を２以上の領域に分割する溝が設けられていることを特徴とする。
本発明の第２の局面は、本発明の第１の局面において、
各ターゲット材が半導体からなることを特徴とする。
本発明の第３の局面は、本発明の第２の局面において、
前記半導体が酸化物半導体であることを特徴とする。
本発明の第４の局面は、本発明の第３の局面において、
前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。
本発明の第５の局面は、本発明の第３の局面において、
前記酸化物半導体が、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも１つを含むことを特徴とする。
本発明の第６の局面は、本発明の第２の局面において、
前記溝が、前記継ぎ目の近傍に設けられていることを特徴とする。
本発明の第７の局面は、本発明の第６の局面において、
前記継ぎ目に対応して、前記互いに隣接するターゲット材の一方の表面と他方の表面とのそれぞれに前記溝が少なくとも１つ設けられていることを特徴とする。
本発明の第８の局面は、本発明の第７の局面において、
前記継ぎ目に対応して、前記互いに隣接するターゲット材の一方の表面と他方の表面とのそれぞれに前記溝が複数設けられていることを特徴とする。
本発明の第９の局面は、本発明の第６の局面において、
前記継ぎ目に対応して、前記互いに隣接するターゲット材のいずれか一方の表面に前記溝が１つ設けられていることを特徴とする。
本発明の第１０の局面は、本発明の第２の局面において、
前記溝の深さが、当該溝が設けられたターゲット材の厚さの１／２以上であって、当該溝が設けられたターゲット材の厚さ未満であることを特徴とする。
本発明の第１１の局面は、本発明の第２の局面において、
各ターゲット材の、前記溝および前記継ぎ目に対応した角部が面取りされていることを特徴とする。
本発明の第１２の局面は、本発明の第２の局面において、
前記支持材が平板状に形成され、
各ターゲット材が平板状に形成されていることを特徴とする。
本発明の第１３の局面は、本発明の第２の局面において、
前記支持材が円筒状または円柱状に形成され、
各ターゲット材が円筒状に形成されていることを特徴とする。
本発明の第１４の局面は、薄膜トランジスタの製造方法であって、
本発明の第２の局面から本発明の第１３局面までのいずれかに係るスパッタリングターゲットをスパッタすることによりチャネル層を形成する工程を備えることを特徴とする。
本発明の第１５の局面は、同じ材料からなり、継ぎ目によって互いに分離された複数のターゲット材と、前記複数のターゲット材を支持する支持材と、前記複数のターゲット材と前記支持材とを接合するボンディング材とを備えるスパッタリングターゲットの製造方法であって、
互いに隣接するターゲット材の少なくとも一方の表面に、前記継ぎ目の長さと同じ長さおよび前記継ぎ目の幅とほぼ同じ幅で、前記継ぎ目と平行に形成され、当該表面を２以上の領域に分割する溝を形成する工程を備えることを特徴とする。
本発明の第１の局面によれば、溝は、互いに隣接するターゲット材の少なくとも一方の表面に、継ぎ目と平行に形成されている。この溝は、その長さが継ぎ目の長さと同じであり、その幅が継ぎ目の幅とほぼ同じになるように形成されている。これにより、互いに隣接するターゲット材同士の継ぎ目での電界集中が緩和される。したがって、特性の良好な膜を得ることができる。
本発明の第２の局面によれば、特性の良好な半導体膜を得ることができる。
本発明の第３の局面によれば、特性の良好な酸化物半導体膜を得ることができる。
本発明の第４の局面によれば、特性の良好なＩＧＺＯ半導体膜を得ることができる。
本発明の第５の局面によれば、特性の良好な、いわゆるＩＧＺＯ系酸化物半導体膜を得ることができる。
本発明の第６の局面によれば、上記継ぎ目の近傍に溝が設けられる。これにより、この継ぎ目での電界集中をさらに緩和することができる。したがって、特性のさらに良好な半導体膜を得ることができる。
本発明の第７の局面によれば、上記継ぎ目に対して、この継ぎ目を形成している互いに隣接するターゲット材の一方の表面と他方の表面とに溝が少なくとも１つ設けられる。これにより、上記継ぎ目での電界集中をさらに緩和することができる。したがって、特性のさらに良好な半導体膜を得ることができる。
本発明の第８の局面によれば、上記継ぎ目に対して、この継ぎ目を形成している互いに隣接するターゲット材の一方の表面と他方の表面とに溝が複数設けられる。これにより、上記継ぎ目での電界集中がさらに緩和されると共に、溝での電界集中も緩和される。したがって、特性のさらに良好な半導体膜を得ることができる。
本発明の第９の局面によれば、上記継ぎ目に対して、この継ぎ目を形成している互いに隣接するターゲット材のいずれか一方の表面に溝が１つ設けられる。これにより、溝の数が低減されるので、溝を形成するためのコストを低減することができる。また、ターゲット材の強度を十分に保つことができる。
本発明の第１０の局面によれば、ターゲット材の厚みの１／２以上、かつ、ターゲット材の厚み未満の深さの溝が、ターゲット材の表面に設けられる。これにより、溝の寿命が長くなる。したがって、ターゲット材のスパッタが進んでも、形成される半導体膜の特性の悪化を防ぐことができる。
本発明の第１１の局面によれば、溝および上記継ぎ目に対応した、ターゲット材の角部が面取りされている。これにより、上記継ぎ目での電界集中がさらに緩和されると共に、溝での電界集中も緩和される。したがって、特性のさらに良好な半導体膜を得ることができる。
本発明の第１２の局面によれば、ターゲット材が平板状であるスパッタリングターゲットにおいて、本発明の第２の局面と同様の効果を奏することができる。
本発明の第１３の局面によれば、ターゲット材が円筒状であるスパッタリングターゲットにおいて、本発明の第２の局面と同様の効果を奏することができる。
本発明の第１４の局面によれば、特性の良好なチャネル層が形成された薄膜トランジスタを得ることができる。
本発明の第１５の局面によれば、特性の良好な膜を得ることができるスパッタリングターゲットを製造することができる。
本発明の第１の実施形態に係るスパッタリングターゲットの平面図である。 図１に示すスパッタリングターゲットのＡ−Ａ’線断面図である。 図２に係る断面図の一部を拡大した図である。 上記第１の実施形態の他の例を示す図である。 （Ａ）〜（Ｃ）は、上記第１の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 （Ａ）〜（Ｃ）は、上記図５（Ａ）〜図５（Ｃ）の一部をそれぞれ拡大した図である。 上記第１の実施形態に係るスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの構成を示す断面図である。 （Ａ）〜（Ｄ）は、上記第１の実施形態におけるＴＦＴの製造工程を説明するための断面図である。 （Ａ）、（Ｂ）は、上記第１の実施形態におけるＴＦＴの製造工程を説明するための断面図である。 図７に示すＴＦＴが画素ＴＦＴとして設けられた、アクティブマトリクス基板の一部を示す図である。 上記第１の実施形態に係るスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの特性を示す図である。 上記第１の実施形態の第１の変形例に係るスパッタリングターゲットの平面図である。 図１２に示すスパッタリングターゲットのＢ−Ｂ’線断面図である。 上記第１の実施形態の第２の変形例に係るスパッタリングターゲットの断面図である。 図１４に係る断面図の一部を拡大した図である。 上記第１の実施形態の第３の変形例に係るスパッタリングターゲットの平面図である。 上記第１の実施形態の第４の変形例に係るスパッタリングターゲットの断面図の一部を拡大した図である。 上記第１の実施形態の第５の変形例に係るスパッタリングターゲットの平面図である。 上記第１の実施形態の第５の変形例の他の態様を示す平面図である。 上記第１の実施形態の第６の変形例に係るスパッタリングターゲットの平面図である。 上記第１の実施形態の第６の変形例の他の態様を示す平面図である。 上記第１の実施形態の第６の変形例の他の態様を示す平面図である。 本発明の第２の実施形態に係るスパッタリングターゲットの斜視図である。 図２３に示すスパッタリングターゲットのＣ−Ｃ’線断面図である。 図２４に係る断面図の一部を拡大した図である。 （Ａ）、（Ｂ）は、上記第２の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 （Ａ）、（Ｂ）は、上記第２の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 従来のスパッタリングターゲットの平面図である。 図２８に示すスパッタリングターゲットのＤ−Ｄ’線断面図である。 図２９に係る断面図の一部を拡大した図である。 従来のスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの構成を示す断面図である。 ＤＣマグネトロンスパッタリング法を説明するための模式図である。 従来のスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの特性を示す図である。
＜０．基礎検討＞
本発明の実施形態について説明する前に、上記課題を解決すべく本願発明者によりなされた基礎検討について説明する。
＜０．１ 従来のスパッタリングターゲットの構成＞
従来のスパッタリングターゲットの構成について、図２８〜図３０を参照しながら説明する。図２８は、従来のスパッタリングターゲット１９０の構成を示す平面図である。図２９は、図２８に示すスパッタリングターゲット１９０のＤ−Ｄ’線断面図である。図３０は、図２９に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
スパッタリングターゲット１９０は、平板状の複数のターゲット材１０、バッキングプレート２０、およびボンディング材３０により構成された分割型のスパッタリングターゲットである。図２８および図２９では、ターゲット材１０が横方向に３つ並べて配置されている例を示している。各ターゲット材１０は形成すべき薄膜の材料からなる。本基礎検討における各ターゲット材１０は、Ｉｎ、Ｇａ、Ｚｎ、およびＯを主成分とする酸化物半導体であるＩＧＺＯからなっている。バッキングプレート２０はＣｕ等からなっている。ボンディング材３０はＩｎ等からなっている。複数のターゲット材１０とバッキングプレート２０とは、ボンディング材３０を介して接合されている。ターゲット材１０の割れ等を防ぐために、互いに隣接するターゲット材１０同士の継ぎ目１５には僅かな隙間が設けられている。この継ぎ目１５では一般に、図３０に示すように、バッキングプレート２０の表面が露出している。
＜０．２ ＴＦＴの構成＞
図３１は、上記従来のスパッタリングターゲット１９０を用いてチャネル層を形成したＴＦＴ２９０の構成を示す断面図である。図３１に示すように、ＴＦＴ２９０は、エッチングストッパ構造のボトムゲート型ＴＦＴである。
ガラス等からなる絶縁基板２１０上にゲート電極２２０が形成されている。ゲート電極２２０は、膜厚３０ｎｍのチタン（Ｔｉ）膜、膜厚２００ｎｍのアルミニウム（Ａｌ）膜、膜厚１００ｎｍのＴｉ膜が順に成膜された積層膜である。
ゲート電極２２０上には、ゲート電極２２０を覆うようにゲート絶縁膜２３０が成膜されている。ゲート絶縁膜２３０は、膜厚３２５ｎｍの窒化シリコン（ＳｉＮx）膜、膜厚５０ｎｍの酸化シリコン（ＳｉＯ2）膜が順に成膜された積層膜である。
ゲート絶縁膜２３０上にＩＧＺＯからなるチャネル層２４０が形成されている。このチャネル層２４０の形成方法については、後で説明する。
チャネル層２４０の図３１における左側上部、右側上部、および中央上部には、膜厚１５０ｎｍのＳｉＯ2からなるエッチングストッパ層２５０ａ、２５０ｂ、および２５０ｃそれぞれが形成されている。
エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とを覆うようにソース電極２６０ａが形成されている。また、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とを覆うようにドレイン電極２６０ｂが形成されている。エッチングストッパ層２５０ａおよび２５０ｃの間にはコンタクトホールが形成され、このコンタクトホールによりソース電極２６０ａとチャネル層２４０とが接続されている。同様に、エッチングストッパ層２５０ｂおよび２５０ｃの間にはコンタクトホールが形成され、このコンタクトホールによりドレイン電極２６０ｂとチャネル層２４０とが接続されている。ソース電極２６０ａおよびドレイン電極２６０ｂは、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜が順に成膜された積層膜である。なお、このような積層膜に代えて、ソース電極２６０ａおよびドレイン電極２６０ｂとして、Ｔｉ、Ａｌ、Ｃｕ、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）等の単一金属膜や、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）等の合金膜を用いてもよく、また、これらの積層膜を用いてもよい。
ソース電極２６０ａおよびドレイン電極２６０ｂが形成された絶縁基板２１０全体を覆うように、膜厚２００ｎｍのＳｉＯ2からなる保護膜２７０が成膜されている。
＜０．３ チャネル層の形成＞
上記チャネル層２４０は、マグネトロンスパッタリング法により形成される。マグネトロンスパッタリング法としては、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）マグネトロンスパッタリング法、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）マグネトロンスパッタリング法等が挙げられる。ＩＧＺＯからなる半導体膜の成膜にはＤＣマグネトロンスパッタリング法またはＲＦマグネトロンスパッタリング方のどちらを用いてもよいが、以下では、ＤＣマグネトロンスパッタリング法を用いるものとして説明する。
ＤＣマグネトロンスパッタリング法では、図３２に示すように、スパッタリングターゲット１９０の背面（バッキングプレート２０側の面）にマグネット３００が配置され、このマグネット３００が背面に配置されたスパッタリングターゲット１９０と基板２１１との間にＤＣ電圧が印加される。基板２１１は、ゲート電極２２０、ゲート絶縁膜２３０までが表面に積層された絶縁基板２１０である。スパッタガスとして、アルゴン（Ａｒ）ガス等が用いられる。なお、マグネット３００は通常複数用いられるが、図３２では図示の便宜上１枚としている。
ＤＣ電圧が印加されると、Ａｒイオンが加速され、スパッタリングターゲット１９０のターゲット材１０の表面に衝突する。これにより、ターゲット材１０表面から原子がはじき飛ばされ（スパッタされ）、基板２１１に到達する。このように、スパッタされたターゲット材１０が基板２１１に堆積することにより、半導体膜が成膜される。マグネトロンスパッタリング法では、マグネット３００がスパッタリングターゲット１９０の背面に配置されているので、電子のらせん軌道が束縛される。そのため、ターゲット材１０近傍で高密度プラズマが発生する。その結果、高速な成膜を行うことができる。
＜０．４ 考察＞
本願発明者は、上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０の特性測定実験を行った。この実験に用いたスパッタリングターゲット１９０では、図３０に示す各ターゲット材１０の厚さＴ１を６．０ｍｍ、バッキングプレート２０の厚さＴ２を１０．０ｍｍ、ボンディング材３０の厚さＴ３を０．３ｍｍ、継ぎ目１５の幅Ｗ１を０．３ｍｍとしている。また、ＴＦＴ２９０のチャネル長を８μｍ、チャネル幅を２０μｍとしている。
図３３は、上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０のＩｄ−Ｖｇ特性を示す図である。ここで、Ｉｄはドレイン電流を、Ｖｇはゲート電圧を表す。また、ターゲット材１０の継ぎ目１５に対応する位置以外（以下、「通常部」という）に形成されたＴＦＴ２９０の特性を実線で、ターゲット材１０の継ぎ目１５に対応する位置（以下、「継ぎ目部」という）に形成されたＴＦＴ２９０の特性を破線で示している。
図３３に示すように、継ぎ目部に形成されたＴＦＴ２９０は、通常部に形成されたＴＦＴ２９０に比べてＩｄ−Ｖｇ特性の立ち上がりが悪化する。この原因として、ターゲット材１０の継ぎ目１５において露出したバッキングプレート２０や、継ぎ目１５に滲み出たボンディング材３０が不純物としてスパッタされ、これらが半導体膜に不純物として混入することが従来知られている。これにより、継ぎ目部に形成されたＴＦＴ２９０の移動度の低下やしきい値電圧の増加等が生じてしまう。
しかし、本願発明者は、継ぎ目部に形成されたＴＦＴ２９０の特性悪化には、ターゲット材１０の継ぎ目１５において露出したバッキングプレート２０や、継ぎ目１５に滲み出たボンディング材３０が不純物としてスパッタされること以外にも原因があることを見出した。一般に、導体の角部に電界が集中することが知られている。すなわち、スパッタリングターゲット１９０では、ターゲット材１０の継ぎ目１５に電界が集中する。この集中した電界により継ぎ目１５に異常放電（「アーキング」ともいう）が生じるので、継ぎ目部に成膜される半導体膜の膜質が、通常部に成膜される半導体膜の膜質と異なるものとなる。すなわち、この異常放電の影響によって、継ぎ目部に成膜される半導体膜の特性が悪化する。その結果、継ぎ目部に形成されたＴＦＴ２９０には、移動度の低下やしきい値電圧の増加等が生じる。
このようなＴＦＴ２９０の特性の悪化は、上述のように、上記特許文献１〜３に係るスパッタリングターゲットの構成を採用しても解消することができない。
以上の基礎検討に基づき本願発明者によりなされた本発明の実施形態について、以下、添付図面を参照しながら説明する。
＜１．第１の実施形態＞
＜１．１ スパッタリングターゲットの構成＞
本発明の第１の実施形態に係るスパッタリングターゲットの構成について、図１〜図３を参照しながら説明する。図１は、本実施形態に係るスパッタリングターゲット１００の構成を示す平面図である。図２は、図１に示すスパッタリングターゲット１００のＡ−Ａ’線断面図である。図３は、図２に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
本実施形態に係るスパッタリングターゲット１００は、互いに同じ材料からなる３つの平板状のターゲット材１０ａ〜１０ｃ（以下、これらを区別しない場合に「ターゲット材１０」という）と、平板状の支持材としてのバッキングプレート２０と、ボンディング材３０とにより構成された分割型のスパッタリングターゲット１００である。以下、本実施形態および後述の第６の変形例を除く各変形例では、図１、図２またはこれらと同様の後述の平面図および断面図における左側に位置するターゲット材１０ａを「左側ターゲット材１０ａ」と、中央に位置するターゲット材１０ｂを「中央ターゲット材１０ｂ」と、右側に位置するターゲット材１０ｃを「右側ターゲット材１０ｃ」と呼ぶことがある。また、以下の説明では、参照している図面における横方向および縦方向をそれぞれ単に「横方向」および「縦方向」という。本実施形態に係るスパッタリングターゲット１００は、上記従来のスパッタリングターゲット１９０と異なり、各ターゲット材１０の表面に溝４０が設けられている。なお、図１および図２では、ターゲット材１０が横方向に３つ並べて配置されている例を示しているが、本実施形態のターゲット材１０の数はこれに限定されるものではない。
各ターゲット材１０とバッキングプレート２０とは、ボンディング材３０を介して接合されている。ターゲット材１０の割れ等を防ぐために、互いに隣接するターゲット材１０同士の継ぎ目１５には僅かな隙間（幅Ｗ１）が設けられている。継ぎ目１５の幅Ｗ１は、図１におけるターゲット材１０の上下辺の長さＬ１よりも十分に小さい。図３に示すように、継ぎ目１５はバッキングプレート２０の表面に対して垂直に形成されているが、これに限定されるものではない。例えば、継ぎ目１５が階段形状や斜め形状等に形成されていてもよい。
図３に示すように、本実施形態では継ぎ目１５においてバッキングプレート２０の表面が露出しているが、本発明はこれに限定されるものではない。例えば、各ターゲット材１０とバッキングプレート２０との接合時に使用する後述の絶縁性テープ等により、継ぎ目１５においてバッキングプレート２０の表面が覆われていてもよい。また、図４に示すように、継ぎ目１５においてボンディング材３０によりバッキングプレート２０の表面が覆われていてもよい。これらは、後述の各変形例および第２の実施形態でも同様である。
溝４０は、図１におけるターゲット材１０の両側辺（左辺および右辺）と平行に、ターゲット材１０の図１における上辺から下辺に渡って設けられている。より詳細には、ターゲット材１０の両側辺の長さＬ２と同じ長さ、深さＤ１の溝４０が、継ぎ目１５と平行に、かつ、継ぎ目１５の近傍（継ぎ目１５から距離Ｗ２だけ離れた位置）に設けられている。ここで、継ぎ目１５から溝４０までの距離Ｗ２は、ターゲット材１０の上下辺の長さＬ１よりも十分小さい。また、溝４０の深さＤ１は、ターゲット材１０の厚さＴ１よりも小さい。なお、継ぎ目１５の幅Ｗ１と溝４０の幅Ｗ３とはほぼ同じ大きさあることが望ましいが、本発明はこれに限定されるものではない。
また、溝４０は、１つの継ぎ目１５に対応して、この継ぎ目１５を形成している互いに隣接するターゲット材１０の一方の表面と他方の表面とのそれぞれに１つ設けられている。すなわち、溝４０により、左側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、中央ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とＲｂ３とに、右側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とに分割されている。より詳細には、左側ターゲット材１０ａと中央ターゲット材１０ｂとによって形成された継ぎ目１５に対応して、左側ターゲット材１０ａの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、中央ターゲット材１０ｂの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。さらに、中央ターゲット材１０ｂと右側ターゲット材１０ｃとによって形成された継ぎ目１５に対応して、中央ターゲット材１０ｂの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、右側ターゲット材１０ｃの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。
各ターゲット材１０の材料は、Ｉｎ、Ｇａ、Ｚｎ、およびＯを主成分とする酸化物半導体であるＩＧＺＯである。これに限らず、各ターゲット材１０の材料は、Ｉｎ、Ｇａ、Ｚｎ、Ｃｕ、珪素（Ｓｉ）、錫（Ｓｎ）、Ａｌ、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）のうち少なくとも１つを含む酸化物半導体（いわゆる「ＩＧＺＯ系酸化物半導体」）であってもよい。また、各ターゲット材１０は、酸化物以外の半導体（例えばＳｉ）であってもよい。
バッキングプレート２０の材質は特に限定されるものではないが、例えば、導電性・熱伝導性に優れたＣｕ等である。ボンディング材３０の材質も特に限定されるものではないが、例えばＩｎ等である。
＜１．２ スパッタリングターゲットの製造方法＞
本実施形態に係るスパッタリングターゲット１００の製造方法について、図５（Ａ）〜図５（Ｃ）および図６（Ａ）〜図６（Ｃ）を参照しながら説明する。図５（Ａ）〜図５（Ｃ）は、本実施形態に係るスパッタリングターゲット１００の製造方法を説明するための、図１に示すスパッタリングターゲット１００のＡ−Ａ’線断面図である。図６（Ａ）〜図６（Ｃ）は、図５（Ａ）〜図５（Ｃ）の一部をそれぞれ拡大した図である。
まず、Ｃｕ等からなる平板状のバッキングプレート２０（図５（Ａ）、図６（Ａ））に、ＩＧＺＯからなる各ターゲット材１０を押しつけながら、各ターゲット材１０とバッキングプレート２０との間に、Ｉｎ等からなる溶かしたボンディング材３０を注入する。このとき、ターゲット材１０同士を互いにテープ（例えば絶縁性テープ）で貼り合わせておくことが望ましい。次に、この絶縁性テープを剥がし、継ぎ目１５におけるボンディング材３０を掻き出す。なお、この絶縁性テープは剥がさなくてもよい。
その後、ボンディング材３０を冷却することによりこのボンディング材３０が凝固する。これにより、ボンディング材３０を介して、３つのターゲット材１０とバッキングプレート２０とが接合される（図５（Ｂ）、図６（Ｂ））。このとき、幅Ｗ１の継ぎ目１５が形成される。この幅Ｗ１は、上述のように絶縁性テープを用いてターゲット材１０同士を貼り合わせておくことにより、正確に設定することができる。
次に、ディスクグラインダー等を用いて、各ターゲット材１０の表面に、継ぎ目１５と平行かつ継ぎ目１５から距離Ｗ２の位置に、長さＬ２、深さＤ１の溝４０を形成する（図５（Ｃ）、図６（Ｃ））。このとき、左側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、中央ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とＲｂ３とに、右側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とに分割される。なお、ディスクグラインダー等による研削加工に限らず、旋盤等による旋盤加工やレーザー等による溶断加工等により溝４０を形成してもよい。また、３つターゲット材１０とバッキングプレート２０とを接合する前に各ターゲット材１０の表面に溝４０形成し、その後、溝４０が形成された３つターゲット材１０とバッキングプレート２０とを接合してもよい。
以上の方法により、本実施形態に係るスパッタリングターゲット１００が製造される。
＜１．３ ＴＦＴの構成および製造方法＞
図７は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層を形成したＴＦＴ２００の構成を示す断面図である。本実施形態におけるＴＦＴ２００の構成は上記基礎検討におけるＴＦＴ２９０の構成と同様であるため、その説明を省略する。
図８（Ａ）〜図８（Ｄ）、図９（Ａ）、および図９（Ｂ）は、本実施形態におけるＴＦＴ２００の製造工程を説明するための断面図である。なお、図８（Ａ）〜図８（Ｄ）、図９（Ａ）、および図９（Ｂ）では、レジストパターンの図示を便宜上省略している。
まず、ガラス等からなる絶縁基板２１０上に、スパッタリング法により、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜を順に成膜した積層膜を形成する。次に、フォトリゾグラフィ法によりこの積層膜の中央上部にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこの積層膜をエッチングすることにより、ゲート電極２２０を形成する（図８（Ａ））。ここで、エッチングには例えばドライエッチング法が用いられる。
次に、レジストパターンを剥離した後に、ゲート電極２２０が形成された絶縁基板２１０上に、プラズマＣＶＤ法により、膜厚３２５ｎｍのＳｉＮx膜、膜厚５０ｎｍのＳｉＯ2膜を順に積層する。これにより、ゲート絶縁膜２３０が成膜される（図８（Ｂ））。
次に、ゲート絶縁膜２３０上にＩＧＺＯ半導体膜を成膜する。なお、ＩＧＺＯ半導体膜の成膜には、ＤＣマグネトロンスパッタリング法またはＲＦマグネトロンスパッタリング法のどちらを用いてもよい。例えばＤＣマグネトロンスパッタリング法では、上述の図３２に示すように、本実施形態に係るスパッタリングターゲット１００の背面（バッキングプレート２０側の面）にマグネット３００を配置し、スパッタリングターゲット１００と基板２１１との間にＤＣ電圧を印加する。基板２１１は、ゲート電極２２０、ゲート絶縁膜２３０までが表面に積層された絶縁基板２１０である。スパッタガスとして、Ａｒガス等が用いられる。
ＤＣ電圧が印加されると、Ａｒイオンが加速され、スパッタリングターゲット１９０のターゲット材１０表面に衝突する。これにより、ターゲット材１０表面から原子がはじき飛ばされ（スパッタされ）、基板２１１に到達する。このように、スパッタされたターゲット材１０が基板２１１に堆積することにより、ＩＧＺＯ半導体膜が成膜される。
その後、フォトリゾグラフィ法によりＩＧＺＯ半導体膜の中央上部にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこのＩＧＺＯ半導体膜をエッチングすることにより、チャネル層２４０を形成する（図８（Ｃ））。ここで、エッチングには例えばウェットエッチング法が用いられる。
次に、レジストパターンを剥離した後に、チャネル層２４０が形成された絶縁基板２１０上に、プラズマＣＶＤ法により、膜厚１５０ｎｍのＳｉＯ2膜からなるエッチングストッパ層を形成する。次に、フォトリゾグラフィ法により、このエッチングストッパ層の図８（Ｄ）における左側上部、右側上部、および中央上部にレジストパターンを形成する。このレジストパターンをマスクとしてエッチングストッパ層をエッチングすることにより、チャネル層２４０の左側上部、右側上部、および中央上部にそれぞれ、エッチングストッパ層２５０ａ、２５０ｂ、および２５０ｃが形成される（図８（Ｄ））。このとき、エッチングストッパ層２５０ａおよび２５０ｃの間と、エッチングストッパ層２５０ｂおよび２５０ｃの間にそれぞれコンタクトホールが形成される。ここで、エッチングには例えばドライエッチング法が用いられる。
次に、レジストパターンを剥離した後に、絶縁基板２１０全体を覆うように、スパッタリング法により、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜を順に成膜した積層膜を形成する。なお、このような積層膜に代えて、Ｔｉ、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｃｒ等の単一金属膜や、ＴｉＮ、ＭｏＮ等の合金膜を形成してもよく、また、これらの積層膜を形成してもよい。次に、フォトリゾグラフィ法により、この積層膜において、エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とに対向する位置、さらに、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とに対向する位置にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこの積層膜をエッチングする。その結果、エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とを覆うようにソース電極２６０ａが形成されると共に、また、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とを覆うようにドレイン電極２６０ｂが形成される（図９（Ａ））。このとき、チャネル層２４０の表面がエッチングストッパ層２５０ｃに覆われているので、チャネル層２４０の表面がエッチングされることはない。ここで、エッチングには例えばウェットエッチング法が用いられる。
次に、レジストパターンを剥離した後に、絶縁基板２１０全体を覆うように、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＯ2からなる保護膜２７０を成膜する（図９（Ｂ））。
以上の工程により、本実施形態におけるＴＦＴ２００を製造することができる。
図１０は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００が画素ＴＦＴとして設けられた、液晶表示装置のアクティブマトリクス基板の一部を示す図である。このアクティブマトリクス基板は、絶縁基板２１０上に、互いに交差するように格子状に配置された複数のソースラインＳＬおよび複数のゲートラインＧＬと、複数のソースラインＳＬおよび複数のゲートラインＧＬの各交差点に対応して設けられたＴＦＴ２００、画素電極Ｅｐおよび補助容量電極Ｅｃと、各ゲートラインＧＬに沿って配置された補助容量線ＣＳＬとにより構成されている。補助容量線ＣＳＬは補助容量電極Ｅｃに接続されている。画素電極Ｅｐとこれに対向する共通電極（図示しない）との間には液晶が充填されている。画素電極Ｅｐと共通電極とによって液晶容量が形成され、画素電極Ｅｐと補助容量線ＣＳＬとによって補助容量が形成されている。
ＴＦＴ２００は、互いに交差するソースラインＳＬとゲートラインＧＬとの交差点に対応して設けられている。ＴＦＴ２００のソース電極２６０ａはソースラインＳＬに接続され、ゲート電極２２０はゲートラインＧＬに接続され、ドレイン電極２６０ｂは画素電極Ｅｐに接続されている。なお、本実施形態のようにエッチングストッパ層が存在する場合には、ドレイン電極２６０ｂと画素電極Ｅｐとはコンタクトホール（図示しない）を介して互いに接続されている。
複数のソースラインＳＬに複数のソース信号がそれぞれ印加され、複数のゲートラインＧＬに複数のゲート信号がそれぞれ印加されることにより、画素電極には、共通電極に印加される電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴ２００を介して与えられ、液晶容量および補助容量からなる画素容量に保持される。これにより、液晶層には、各画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率が制御されることにより画像が表示される。
＜１．４ 考察＞
本願発明者は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００の特性実験を行った。この実験に用いたスパッタリングターゲット１００では、図３に示す各ターゲット材１０の厚さＴ１を６．０ｍｍ、バッキングプレート２０の厚さＴ２を１０．０ｍｍ、ボンディング材３０の厚さＴ３を０．３ｍｍ、溝４０の深さＤ１を３．０ｍｍ、継ぎ目１５の幅Ｗ１を０．３ｍｍ、継ぎ目１５から溝４０までの距離Ｗ２を１０．０ｍｍ、溝４０の幅Ｗ３を０．３ｍｍとしている。また、ＴＦＴ２００のチャネル長を８μｍ、チャネル幅を２０μｍとしている。
図１１は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００のＩｄ−Ｖｇ特性を示す図である。ここで、Ｉｄはドレイン電流を、Ｖｇはゲート電圧を表す。また、通常部に形成されたＴＦＴ２００の特性を実線で、継ぎ目部に形成されたＴＦＴ２００の特性を破線で示している。
上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０には、上述のように、通常部に形成された場合に比べて継ぎ目部に形成された場合のＩｄ−Ｖｇ特性が悪化するという問題があった。一方、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００では、通常部に形成された場合のＩｄ−Ｖｇ特性が通常部に形成された場合のＩｄ−Ｖｇ特性とほぼ等しくなる。
本実施形態に係るスパッタリングターゲット１００では、ターゲット材１０の継ぎ目１５に沿って、この継ぎ目１５に類似した構造の溝４０が設けられている。これにより、継ぎ目１５に生じる電界の集中が溝４０に分散される。したがって、溝４０が設けられていない従来のスパッタリングターゲット１９０の継ぎ目１５のみで生じる電界集中の度合いに比べて、本実施形態に係るスパッタリングターゲット１００の溝４０および継ぎ目１５のそれぞれに生じる電界集中の度合いが低減される。すなわち、従来のスパッタリングターゲット１９０ではＴＦＴの特性異常として観測される程度に電界集中の度合いが高くなるのに対し、本実施形態に係るスパッタリングターゲット１００ではＴＦＴの特性異常として観測されない程度に電界集中の度合いが低いものとなる。その結果、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００では、継ぎ目部に形成された場合の特性と通常部に形成された場合の特性とがほぼ等しくなる。
＜１．５ 効果＞
本実施形態によれば、ターゲット材１０の表面に、継ぎ目１５に沿った溝４０が設けられる。これにより、継ぎ目１５での電界集中が緩和される。したがって、特性の良好な半導体膜を得ることができる。
また、本実施形態によれば、継ぎ目１５の近傍かつ両側に溝４０が設けられる。これにより、継ぎ目１５での電界集中をさらに緩和することができる。
＜１．６ 第１の変形例＞
図１２は、本実施形態の第１の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。また、図１３は、図１２に示すスパッタリングターゲット１００のＢ−Ｂ’線断面図である。本変形例に係るスパッタリングターゲット１００では、１つ継ぎ目１５に対応して、この継ぎ目１５を形成している互いに隣接するターゲット材１０のいずれか一方にのみ溝４０が１つ設けられている。本変形例に係るスパッタリングターゲット１００では、中央ターゲット材１０ｂの表面において、この中央ターゲット材１０ｂの左側に形成された継ぎ目１５から距離Ｗ２だけ離れた位置、および右側に形成された継ぎ目１５から距離Ｗ２だけ離れた位置のそれぞれに長さＬ２の溝４０が設けられている。すなわち、中央ターゲット材１０ｂの表面が溝４０により領域Ｒｂ１とＲｂ２とＲｂ３とに分割されている。一方、左側ターゲット材１０ａおよび右側のターゲット材１０ｃの表面には溝４０が設けられていない。
本変形例においても、継ぎ目１５から溝４０までの距離Ｗ２は、ターゲット材１０の上下辺の長さＬ１に比べて十分小さい。また、溝４０の深さＤ１は、ターゲット材１０の厚さＴ１よりも小さい。
本変形例によれば、継ぎ目１５の両側に溝４０を設ける場合に比べて溝４０の数が低減されるので、溝４０を形成するためのコストを低減することができる。また、ターゲット材１０の強度を十分に保つことができる。
なお、本変形例は、中央ターゲット材１０ｂの表面に２つの溝４０が設けられた構成に限定されるものではない。例えば、左側ターゲット材１０ａの表面において、この左側ターゲット材１０ａの右側に形成された継ぎ目１５から距離Ｗ２だけ離れた位置に溝４０が設けられると共に、右側ターゲット材１０ｃの表面において、この右側ターゲット材１０ｃの左側に形成された継ぎ目１５から距離Ｗ２だけ離れた位置に溝４０が設けられた構成としてもよい。
＜１．７ 第２の変形例＞
図１４は、本実施形態の第２の変形例に係るスパッタリングターゲット１００の構成を示す断面図である。また、図１５は、図１４に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
ターゲット材１０のスパッタが進むにつれて、ターゲット材１０の表面位置と溝４０の底面位置との差が縮まっていき、最終的には溝４０がなくなる。このように溝４０がなくなると継ぎ目１５での電界集中が緩和されなくなるので、継ぎ目部に形成されるＴＦＴ２００の特性が従来と同様に悪化してしまう。
そこで、本変形例に係るスパッタリングターゲット１００では、上述の本実施形態に係るスパッタリングターゲット１００に比べて、溝４０の深さＤ１さらに大きくなっている。より詳細には、厚さＴ１が６．０ｍｍであるターゲット材１０に、深さＤ１が５．０ｍｍである溝４０が設けられている。なお、他のパラメータは上述の本実施形態に係るスパッタリングターゲット１００と同様である。
本変形例によれば、あらかじめ溝４０を深く形成しておくことにより、溝４０の寿命を長くすることができる。これにより、ターゲット材１０のスパッタが進んでも、継ぎ目部に形成されるＴＦＴ２００の特性の悪化を防ぐことができる。
＜１．８ 第３の変形例＞
図１６は、本実施形態の第３の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。本変形例に係るスパッタリングターゲット１００では、１つの継ぎ目１５に対応して、この継ぎ目１５を形成している互いに隣接するターゲット材１０の一方の表面と他方の表面とのそれぞれに長さＬ２、深さＤ１の溝４０が３つ設けられている。すなわち、溝４０により、左側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とＲａ３とＲａ４とに、中央ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とＲｂ３とＲｂ４とＲｂ５とＲｂ６とＲｂ７に、右側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とＲｃ３とＲｃ４とに分割されている。
より詳細には、左側ターゲット材１０ａと中央ターゲット材１０ｂとによって形成された継ぎ目１５に対応して、左側ターゲット材１０ａの表面においてこの継ぎ目１５の左側近傍に長さＬ２、深さＤ１の溝４０が３つ設けられる共に、中央ターゲット材１０ｂの表面においてこの継ぎ目１５の右側近傍に長さＬ２、深さＤ１の溝４０が３つ設けられている。さらに、中央ターゲット材１０ｂと右側ターゲット材１０ｃとによって形成された継ぎ目１５に対応して、中央ターゲット材１０ｂの表面においてこの継ぎ目１５の左側近傍に溝４０が３つ設けられると共に、右側ターゲット材１０ｃの表面においてこの継ぎ目１５の右側近傍に溝４０が３つ設けられている。
このように、本変形例では、継ぎ目１５に生じる電界集中を分散させる溝４０の数が増加する。そのため、継ぎ目１５および溝４０のそれぞれに生じる電界集中の度合いが従来に比べてさらに低減される。これにより、継ぎ目部に形成されるＴＦＴ２００の特性が、通常部に形成されるＴＦＴ２００の特性にさらに近づく。
本変形例によれば、溝４０がさらに多く設けられる。これにより、継ぎ目１５での電界集中がさらに緩和されると共に、溝４０での電界集中も緩和されるので、特性のさらに良好な半導体膜を得ることができる。
なお、本変形例では、各継ぎ目１５の左側近傍および右側近傍のそれぞれに３つの溝４０が設けられているが、溝４０の数はこれに限定されるものではない。例えば、各継ぎ目１５の左側近傍および右側近傍のそれぞれに２つの溝４０が設けられた構成としてもよい。また、各継ぎ目１５の左側近傍および右側近傍のそれぞれに４つ以上の溝４０が設けられた構成としてもよい。
＜１．９ 第４の変形例＞
図１７は、本実施形態の第４の変形例に係るスパッタリングターゲット１００の断面図の一部を拡大した図である。本変形例に係るスパッタリングターゲット１００では、ターゲット材１０の、継ぎ目１５および溝４０に対応した角部に面取りが施されている。例えば、図１７に示すように、左側ターゲット材１０ａの表面に設けられた溝４０に存在するこの左側ターゲット材１０ａの角部と、左側ターゲット材１０ａと中央ターゲット材１０ｂとによって形成された継ぎ目１５に存在する左側ターゲット材１０ａおよび中央ターゲット材１０ｂそれぞれの角部と、中央ターゲット材１０ｂの表面に設けられた溝４０に存在するこの中央ターゲット材１０ｂの角部とが面取りされている。
本変形例によれば、継ぎ目１５での電界集中がさらに緩和されると共に、溝４０での電界集中も緩和される。したがって、特性のさらに良好な半導体膜を得ることができる。
＜１．１０ 第５の変形例＞
図１８は、本実施形態の第５の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。本変形例に係るスパッタリングターゲット１００では、各ターゲット材１０の横方向中央に、継ぎ目１５と平行な、長さＬ２、深さＤ１の溝４０が設けられている。すなわち、溝４０により、左側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、中央ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とに、右側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とに分割されている。より詳細には、左側ターゲット材１０ａの表面の横方向中央、中央ターゲット材１０ｂの表面の横方向中央、および右側ターゲット材１０ｃの横方向中央のそれぞれに溝４０が１つ設けられている。
本変形例によっても、継ぎ目１５での電界集中を従来よりも緩和することができる。また、図１９に示すように、各ターゲット材１０の表面の縦方向中央に、継ぎ目１５と垂直な、長さＬ１、深さＤ１の溝４０を設けることによっても、継ぎ目１５での電界集中を従来よりも緩和することができる。
＜１．１１ 第６の変形例＞
図２０は、本実施形態の第６の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。本変形例に係るスパッタリングターゲット１００は、互いに同じ材料（ＩＧＺＯ）からなる６つの平板状のターゲット材１０ａ〜１０ｆ（以下、これらを区別しない場合に「ターゲット材１０」という）を備えている。以下、本変形例では、図２０、後述の図２２、図２３における左上側に位置するターゲット材１０ａを「左上側ターゲット材１０ａ」と、中央上側に位置するターゲット材１０ｂを「中央上側ターゲット材１０ｂ」と、右上側に位置するターゲット材１０ｃを「右上側ターゲット材１０ｃ」と、左下側に位置するターゲット材１０ｄを「左下側ターゲット材１０ｄ」と、中央下側に位置するターゲット材１０ｅを「中央下側ターゲット材１０ｅ」と、右下側に位置するターゲット材１０ｆを「右下側ターゲット材１０ｆ」と呼ぶことがある。なお、図２０では、ターゲット材１０が横方向に３つ、縦方向に２つ並べて配置されている例を示しているが、本変形例のターゲット材１０の数はこれに限定されるものではない。
本変形例に係るスパッタリングターゲット１００には、横方向に互いに隣り合うターゲット材１０同士の継ぎ目１５（以下、「縦方向に延伸した継ぎ目１５」という）のみならず、縦方向に互いに隣り合うターゲット材１０同士の継ぎ目１５（以下、「横方向に延伸した継ぎ目１５」という）が存在する。
本変形例では、１つの縦方向に延伸した継ぎ目１５に対応して、この縦方向に延伸した継ぎ目１５を形成している互いに隣接するターゲット材１０の一方の表面と他方の表面とのそれぞれに、この縦方向に延伸した継ぎ目１５と平行に、長さＬ２、深さＤ１の溝４０が１つ設けられている。すなわち、溝４０により、左上側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、中央上側ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とＲｂ３とに、右上側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とに、左下側ターゲット材１０ｄの表面が領域Ｒｄ１とＲｄ２とに、中央下側ターゲット材１０ｅの表面が領域Ｒｅ１とＲｅ２とＲｅ３とに、右下側ターゲット材１０ｆの表面が領域Ｒｆ１とＲｆ２とに分割されている。
より詳細には、左上側ターゲット材１０ａと中央上側ターゲット材１０ｂとによって形成された継ぎ目１５に対応して、左上側ターゲット材１０ａの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、中央上側ターゲット材１０ｂの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。さらに、中央上側ターゲット材１０ｂと右上側ターゲット材１０ｃとによって形成された継ぎ目１５に対応して、中央上側ターゲット材１０ｂの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、右上側ターゲット材１０ｃの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。またさらに、左下側ターゲット材１０ｄと中央下側ターゲット材１０ｅとによって形成された継ぎ目１５に対応して、左下側ターゲット材１０ｄの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、中央下側ターゲット材１０ｅの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。またさらに、中央下側ターゲット材１０ｅと右下側ターゲット材１０ｆとによって形成された継ぎ目１５に対応して、中央下側ターゲット材１０ｅの表面においてこの継ぎ目１５の左側近傍に溝４０が１つ設けられると共に、右下側ターゲット材１０ｆの表面においてこの継ぎ目１５の右側近傍に溝４０が１つ設けられている。
また、図２１に示すように、横方向に延伸した継ぎ目１５と平行に、長さＬ１、深さＤ１の溝４０が設けられた構成としてもよい。この構成では、溝４０により、左上側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、中央上側ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とに、右上側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とに、左下側ターゲット材１０ｄの表面が領域Ｒｄ１とＲｄ２とに、中央下側ターゲット材１０ｅの表面が領域Ｒｅ１とＲｅ２とに、右下側ターゲット材１０ｆの表面が領域Ｒｆ１とＲｆ２とに分割されている。
より詳細には、左上側ターゲット材１０ａと左下側ターゲット材１０ｄとによって形成された継ぎ目１５に対応して、左上側ターゲット材１０ａの表面においてこの継ぎ目１５の上側近傍に溝４０が１つ設けられると共に、左下側ターゲット材１０ｄの表面においてこの継ぎ目１５の下側近傍に溝４０が１つ設けられている。さらに、中央上側ターゲット材１０ｂと中央下側ターゲット材１０ｅとによって形成された継ぎ目１５に対応して、中央上側ターゲット材１０ｂの表面においてこの継ぎ目１５の上側近傍に溝４０が１つ設けられると共に、中央下側ターゲット材１０ｅの表面においてこの継ぎ目１５の下側近傍に溝４０が１つ設けられている。またさらに、右上側ターゲット材１０ｃと右下側ターゲット材１０ｆとによって形成された継ぎ目１５に対応して、右上側ターゲット材１０ｃの表面においてこの継ぎ目１５の上側近傍に溝４０が１つ設けられると共に、右下側ターゲット材１０ｆの表面においてこの継ぎ目１５の下側近傍に溝４０が１つ設けられている。
また、図２２に示すように、図２０に示す構成と図２１に示す構成とを組み合わせてもよい。すなわち、縦方向に延伸した継ぎ目１５と平行に、かつ、この縦方向に延伸した継ぎ目１５の近傍に、長さＬ２、深さＤ１の溝４０を設けると共に、横方向に延伸した継ぎ目１５と平行に、かつ、この横方向に延伸した継ぎ目１５の近傍に、長さＬ１、深さＤ１の溝４０を設けた構成としてもよい。この構成では、溝４０により、左上側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とＲａ３とＲａ４とに、中央上側ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とＲｂ３とＲｂ４とＲｂ５とＲｂ６とに、右上側ターゲット材１０ｃの表面が領域Ｒｃ１とＲｃ２とＲｃ３とＲｃ４とに、左下側ターゲット材１０ｄの表面が領域Ｒｄ１とＲｄ２とＲｄ３とＲｄ４とに、中央下側ターゲット材１０ｅの表面が領域Ｒｅ１とＲｅ２とＲｅ３とＲｅ４とＲｅ５とＲｅ６とに、右下側ターゲット材１０ｆの表面が領域Ｒｆ１とＲｆ２とＲｆ３とＲｆ４とに分割されている。
本変形例によれば、大型の表示パネルへの使用に好適なスパッタリングターゲットにおいて、継ぎ目１５に生じる電界集中を緩和することができる。なお、図２２に示す構成によれば、図２０または図２１に示す構成よりも、継ぎ目１５に生じる電界集中をさらに緩和することができる。
＜２．第２の実施形態＞
＜２．１ スパッタリングターゲットの構成＞
本発明の第２の実施形態に係るスパッタリングターゲットの構成について、図２３〜図２５を参照しながら説明する。なお、本実施形態の構成要素のうち、上記第１の実施形態に係るスパッタリングターゲット１００と同一の要素については、同一の参照符号を付して説明を省略する。図２３は、本実施形態に係るスパッタリングターゲット１００の構成を示す斜視図である。図２４は、図２３に示すスパッタリングターゲット１００のＣ−Ｃ’線断面図である。図２５は、図２４に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
本実施形態に係るスパッタリングターゲット１００は、３つの平板状のターゲット材１０ａ〜１０ｃと平板状のバッキングプレート２０とに代えて、互いに同じ材料（ＩＧＺＯ）からなる２つの円筒状のターゲット材１０ａおよび１０ｂ（以下、これらを区別しない場合に「ターゲット材１０」という）と、円筒状の支持材としてのバッキングチューブ２２とを備えている。すなわち本実施形態に係るスパッタリングターゲット１００は、互いに同じ材料（ＩＧＺＯ）からなる２つの円筒状のターゲット材１０ａおよび１０ｂと、バッキングチューブ２２と、ボンディング材３０とにより構成された分割型のスパッタリングターゲットである。以下、本実施形態では、図２３または図２４における上側に位置するターゲット材１０ａを「上側ターゲット材１０ａ」と、下側に位置するターゲット材１０ｂを「下側ターゲット材１０ｂ」と呼ぶことがある。ここで、各ターゲット材１０の外径および内径はバッキングチューブ２２の外径および内径よりそれぞれ大きい。なお、図２３および図２４では、ターゲット材１０が縦方向に２つ並べて配置されている例を示しているが、本発明はこれに限定されるものではない。本実施形態のターゲット材１０の数はこれに限定されるものではない。
本実施形態における継ぎ目１５の幅Ｗ１は、図２３におけるターゲット材１０の高さ（縦方向の長さ）Ｌ３よりも十分に小さい。図２５に示すように、継ぎ目１５はバッキングチューブ２２の表面に対して垂直に形成されているが、これに限定されるものではない。例えば上述のように、継ぎ目１５が階段形状または斜め形状等に形成されていてもよい。
溝４０は、円筒状のターゲット材１０の周方向に沿って設けられている。より詳細には、ターゲット材１０の円周と同じ長さ、深さＤ１の溝４０が、継ぎ目１５と平行に、かつ、継ぎ目１５の近傍（継ぎ目１５から距離Ｗ２だけ離れた位置）に設けられている。ここで、継ぎ目１５から溝４０までの距離Ｗ２は、ターゲット材１０の高さＬ３よりも十分に小さい。
また、溝４０は、１つの継ぎ目１５に対応して、この継ぎ目１５を形成している互いに隣接するターゲット材１０の一方の表面と他方の表面とのそれぞれに１つ設けられている。すなわち、溝４０により、上側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、下側ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とに分割されている。より詳細には、上側ターゲット材１０ａと下側ターゲット材１０ｂとによって形成された継ぎ目１５に対応して、上側ターゲット材１０ａの表面においてこの継ぎ目１５の上側近傍に溝４０が１つ設けられると共に、下側ターゲット材１０ｂの表面においてこの継ぎ目１５の下側近傍に溝４０が１つ設けられている。
＜２．２ スパッタリングターゲットの製造方法＞
本実施形態に係るスパッタリングターゲット１００の製造方法について、図２６（Ａ）、図２６（Ｂ）、図２７（Ａ）、および図２７（Ｂ）を参照しながら説明する。
まず、Ｃｕ等からなる円筒状のバッキングチューブ２２（図２６（Ａ））に、ＩＧＺＯからなる円筒状のターゲット材１０ａおよび１０ｂを嵌める（図２６（Ｂ））。このとき、ターゲット材１０ａおよび１０ｂを互いにテープ（例えば絶縁性テープ）で貼り合わせておくことが望ましい。次に、２つのターゲット材１０とバッキングチューブ２２との間に、Ｉｎ等からなる溶かしたボンディング材３０を注入する。次に、この絶縁性テープを剥がし、継ぎ目１５におけるボンディング材３０を掻き出す。なお、この絶縁性テープは剥がさなくてもよい。
その後、ボンディング材３０を冷却することによりこのボンディング材３０が凝固する。これにより、ボンディング材３０を介して、２つのターゲット材１０とバッキングチューブ２２とが接合される（図２７（Ａ））。このとき、幅Ｗ１の継ぎ目１５が形成される。この幅Ｗ１は、上述のように絶縁性テープを用いてターゲット材１０ａおよび１０ｂを互いに貼り合わせておくことにより、正確に設定することができる。
次に、ディスクグラインダー等を用いて、各ターゲット材１０の表面に、継ぎ目１５と平行かつ継ぎ目１５から距離Ｗ２の位置に、深さＤ１の溝４０を形成する（図２７（Ｂ））。このとき、上側ターゲット材１０ａの表面が領域Ｒａ１とＲａ２とに、下側ターゲット材１０ｂの表面が領域Ｒｂ１とＲｂ２とに分割される。なお、バッキングチューブ２２を所定の支持台に固定すると共にディスクグラインダーを溝４０の形成位置がずれないように固定し、ボンディング材３０により互いに接合されたバッキングチューブ２２およびターゲット材１０を回転させることにより溝４０を形成すると、溝４０を均一に形成することができる。なお、ディスクグラインダー等による研削加工に限らず、旋盤等による旋盤加工やレーザー等による溶断加工等により溝４０を形成してもよい。また、各ターゲット材１０とバッキングチューブ２２とを接合する前に各ターゲット材１０の表面に溝４０形成し、その後、溝４０が形成された各ターゲット材１０とバッキングチューブ２２とを接合してもよい。
以上の方法により、本実施形態に係るスパッタリングターゲット１００が製造される。
＜２．３ 効果＞
本実施形態によれば、円筒型のターゲット材１０を用いた場合に、上記第１の実施形態と同様の効果を奏することができる。
＜３．その他＞
本発明に係るスパッタリングターゲット１００は、半導体膜の成膜のみならず、導電膜等の成膜にも用いることができる。
上記第１の実施形態では、エッチングストッパ構造のボトムゲート型ＴＦＴを例に挙げているが、これに限定されるものではない。例えば、チャネルエッチ構造やトップゲート型等のＴＦＴでもよい。
上記第２の実施形態に係る円筒状のスパッタリングターゲット１００でも、上記第１の実施形態の第１の変形例のような継ぎ目１５の片側にのみ溝４０を設けた構成、第２の変形例のような溝４０の深さＤ１を大きくした構成、第３の変形例のような溝４０を多数設けた構成、第４の変形例のような面取りを施した構成、または第５の変形例のようなターゲット材１０の中央に溝４０を設けた構成を採用することができる。
上記第２の実施形態では、円筒状の支持材（バッキングチューブ２２）を用いているが、これに代えて、円柱状の支持材を用いてもよい。
以上、本発明を各実施形態および変形例で説明したが、本発明はこれらに限定されるものではない。本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
以上、本発明によれば、特性の良好な半導体膜を得ることができるスパッタリングターゲットを提供することができる。また、本発明によれば、特性の良好な膜を得ることができるスパッタリングターゲットの製造方法を提供することができる。さらに、本発明によれば、特性の良好な半導体膜を得ることができるスパッタリングターゲットを用いた薄膜トランジスタの製造方法を提供することができる。
本発明は、半導体膜などの成膜に使用されるスパッタリングターゲットに適用することができる。
１０（１０ａ〜１０ｆ）…ターゲット材
１５…継ぎ目
２０…バッキングプレート（支持材）
２２…バッキングチューブ（支持材）
３０…ボンディング材
４０…溝
１００、１９０…スパッタリングターゲット
２００、２９０…ＴＦＴ（薄膜トランジスタ）
２４０…チャネル層
Ｒａ１〜Ｒａ４、Ｒｂ１〜Ｒｂ６、Ｒｃ１〜Ｒｃ４、Ｒｄ１〜Ｒｄ４、Ｒｅ１〜Ｒｅ６、Ｒｆ１〜Ｒｆ４…領域

Claims (15)

  1. 同じ材料からなり、継ぎ目によって互いに分離された複数のターゲット材と、
    前記複数のターゲット材を支持する支持材と、
    前記複数のターゲット材と前記支持材とを接合するボンディング材とを備え、
    互いに隣接するターゲット材の少なくとも一方の表面に、前記継ぎ目の長さと同じ長さおよび前記継ぎ目の幅とほぼ同じ幅で、前記継ぎ目と平行に形成され、当該表面を２以上の領域に分割する溝が設けられていることを特徴とする、スパッタリングターゲット。
  2. 各ターゲット材が半導体からなることを特徴とする、請求項１に記載のスパッタリングターゲット。
  3. 前記半導体が酸化物半導体であることを特徴とする、請求項２に記載のスパッタリングターゲット。
  4. 前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項３に記載のスパッタリングターゲット。
  5. 前記酸化物半導体が、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも１つを含むことを特徴とする、請求項３に記載のスパッタリングターゲット。
  6. 前記溝が、前記継ぎ目の近傍に設けられていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  7. 前記継ぎ目に対応して、前記互いに隣接するターゲット材の一方の表面と他方の表面とのそれぞれに前記溝が少なくとも１つ設けられていることを特徴とする、請求項６に記載のスパッタリングターゲット。
  8. 前記継ぎ目に対応して、前記互いに隣接するターゲット材の一方の表面と他方の表面とのそれぞれに前記溝が複数設けられていることを特徴とする、請求項７に記載のスパッタリングターゲット。
  9. 前記継ぎ目に対応して、前記互いに隣接するターゲット材のいずれか一方の表面に前記溝が１つ設けられていることを特徴とする、請求項６に記載のスパッタリングターゲット。
  10. 前記溝の深さが、当該溝が設けられたターゲット材の厚さの１／２以上であって、当該溝が設けられたターゲット材の厚さ未満であることを特徴とする、請求項２に記載のスパッタリングターゲット。
  11. 各ターゲット材の、前記溝および前記継ぎ目に対応した角部が面取りされていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  12. 前記支持材が平板状に形成され、
    各ターゲット材が平板状に形成されていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  13. 前記支持材が円筒状または円柱状に形成され、
    各ターゲット材が円筒状に形成されていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  14. 薄膜トランジスタの製造方法であって、
    請求項２から１３までのいずれかに記載のスパッタリングターゲットをスパッタすることによりチャネル層を形成する工程を備えることを特徴とする、薄膜トランジスタの製造方法。
  15. 同じ材料からなり、継ぎ目によって互いに分離された複数のターゲット材と、前記複数のターゲット材を支持する支持材と、前記複数のターゲット材と前記支持材とを接合するボンディング材とを備えるスパッタリングターゲットの製造方法であって、
    互いに隣接するターゲット材の少なくとも一方の表面に、前記継ぎ目の長さと同じ長さおよび前記継ぎ目の幅とほぼ同じ幅で、前記継ぎ目と平行に形成され、当該表面を２以上の領域に分割する溝を形成する工程を備えることを特徴とする、スパッタリングターゲットの製造方法。
JP2013502262A 2011-03-01 2012-02-23 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 Expired - Fee Related JP5377796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013502262A JP5377796B2 (ja) 2011-03-01 2012-02-23 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011044085 2011-03-01
JP2011044085 2011-03-01
PCT/JP2012/054370 WO2012117926A1 (ja) 2011-03-01 2012-02-23 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
JP2013502262A JP5377796B2 (ja) 2011-03-01 2012-02-23 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP5377796B2 true JP5377796B2 (ja) 2013-12-25
JPWO2012117926A1 JPWO2012117926A1 (ja) 2014-07-07

Family

ID=46757863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502262A Expired - Fee Related JP5377796B2 (ja) 2011-03-01 2012-02-23 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US20140021038A1 (ja)
JP (1) JP5377796B2 (ja)
KR (1) KR20140015407A (ja)
CN (1) CN103403216B (ja)
TW (1) TW201245483A (ja)
WO (1) WO2012117926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025223B (zh) * 2010-07-26 2016-03-09 阿尔弗雷德·凯驰两合公司 清洗设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
JP6110224B2 (ja) * 2013-06-24 2017-04-05 株式会社アルバック ターゲットアセンブリ及びその製造方法
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
CN105154836A (zh) * 2015-09-18 2015-12-16 有研亿金新材料有限公司 一种高性能铁磁性溅射靶材
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN112111718A (zh) * 2020-09-10 2020-12-22 深圳市华星光电半导体显示技术有限公司 一种靶材装置及其制备方法、应用

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117274A (ja) * 1984-11-14 1986-06-04 Hitachi Ltd スパツタリング用タ−ゲツト
JPH02118068A (ja) * 1988-10-27 1990-05-02 Matsushita Electron Corp スパッタリング装置
JPH0566060U (ja) * 1992-02-05 1993-08-31 株式会社大阪真空機器製作所 スパッタ装置のターゲット取付け構造
JPH1161395A (ja) * 1997-08-08 1999-03-05 Tosoh Corp Ｉｔｏスパッタリングターゲット
JP2000345326A (ja) * 1999-06-01 2000-12-12 Tosoh Corp 分割ｉｔｏスパッタリングターゲット
JP2003055763A (ja) * 2001-08-17 2003-02-26 Tosoh Corp スパッタリングターゲット
JP2003226965A (ja) * 2002-02-04 2003-08-15 Yamaha Corp スパッタリングターゲット
JP2009127125A (ja) * 2007-11-28 2009-06-11 Mitsui Mining & Smelting Co Ltd スパッタリングターゲット材およびこれから得られるスパッタリングターゲット
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093293A (en) * 1997-12-17 2000-07-25 Balzers Hochvakuum Ag Magnetron sputtering source
US6071389A (en) * 1998-08-21 2000-06-06 Tosoh Smd, Inc. Diffusion bonded sputter target assembly and method of making
US20050178653A1 (en) * 2004-02-17 2005-08-18 Charles Fisher Method for elimination of sputtering into the backing plate of a target/backing plate assembly
PL1752556T3 (pl) * 2005-08-02 2008-03-31 Applied Mat Gmbh & Co Kg Katoda cylindryczna do napylania jonowego
EP2096188B1 (en) * 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
CN201012933Y (zh) * 2007-01-23 2008-01-30 上海贺利氏工业技术材料有限公司 一种磁控溅射镀膜用铝罩

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117274A (ja) * 1984-11-14 1986-06-04 Hitachi Ltd スパツタリング用タ−ゲツト
JPH02118068A (ja) * 1988-10-27 1990-05-02 Matsushita Electron Corp スパッタリング装置
JPH0566060U (ja) * 1992-02-05 1993-08-31 株式会社大阪真空機器製作所 スパッタ装置のターゲット取付け構造
JPH1161395A (ja) * 1997-08-08 1999-03-05 Tosoh Corp Ｉｔｏスパッタリングターゲット
JP2000345326A (ja) * 1999-06-01 2000-12-12 Tosoh Corp 分割ｉｔｏスパッタリングターゲット
JP2003055763A (ja) * 2001-08-17 2003-02-26 Tosoh Corp スパッタリングターゲット
JP2003226965A (ja) * 2002-02-04 2003-08-15 Yamaha Corp スパッタリングターゲット
JP2009127125A (ja) * 2007-11-28 2009-06-11 Mitsui Mining & Smelting Co Ltd スパッタリングターゲット材およびこれから得られるスパッタリングターゲット
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025223B (zh) * 2010-07-26 2016-03-09 阿尔弗雷德·凯驰两合公司 清洗设备

Also Published As

Publication number Publication date
CN103403216A (zh) 2013-11-20
US20140021038A1 (en) 2014-01-23
JPWO2012117926A1 (ja) 2014-07-07
CN103403216B (zh) 2015-09-09
WO2012117926A1 (ja) 2012-09-07
KR20140015407A (ko) 2014-02-06
TW201245483A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
JP5377796B2 (ja) スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
WO2012121028A1 (ja) スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
KR102070558B1 (ko) 발광 장치
JP6469169B2 (ja) 表示装置
CN101051675B (zh) 有机发光装置及其制造方法
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
US7576364B2 (en) Display device and method of manufacturing the same
CN101431065B (zh) 金属布线层及其制造方法
CN103348484B (zh) 有源矩阵基板、显示面板和显示装置
US8697535B2 (en) Thin film transistor substrate and method for fabricating the same
JP2023543645A (ja) 基板及び表示パネル
TW202543475A (zh) 顯示裝置
TW201007951A (en) Display device and manufacturing method thereof
JP2017139445A (ja) 半導体装置および半導体装置の製造方法
WO2012036079A1 (ja) 半導体装置の製造方法
CN104379802B (zh) 靶组装体
US20160329351A1 (en) Display array substrate and manufacturing method thereof
TWI528074B (zh) 顯示面板
WO2021027160A1 (zh) 显示面板及其制作方法
JP2007065150A (ja) 液晶表示装置
WO2022257183A1 (zh) 半导体器件及其制备方法
WO2021027053A1 (zh) 一种tft阵列基板及其显示面板
JP5601822B2 (ja) 薄膜トランジスタおよびその製造方法
JP5090693B2 (ja) 表示装置とその製造方法
JP2000012869A (ja) 薄膜トランジスタ及びそれを用いた表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees