JP6097540B2 - チップコンデンサおよびその製造方法 - Google Patents

Description

本発明は、チップコンデンサおよびその製造方法に関する。

特許文献１は、ベース基板の表面に内部電極を介して誘電体層を形成し、この誘電体層上にレーザによりトリミング可能な上部電極を前記内部電極と対向して形成したレーザトリマブルコンデンサを開示している。上部電極の一部がレーザによって除去され、それによって、電極間の静電容量が所望の値に追い込まれる。

特開２００１−２８４１６６号公報

本発明の目的は、小型化および大容量化を両立することができるチップコンデンサおよびその製造方法を提供することである。

請求項１記載の発明は、基板と、基板の一方表面側に配置された第１外部電極と、基板の一方表面側に配置された第２外部電極と、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記基板の一方表面側に形成されており、前記第１外部電極に接する上面を有する下部電極膜と、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記下部電極膜上に形成された容量膜と、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記容量膜上に形成されて前記下部電極膜に対向しており、前記第２外部電極に接する上面を有する上部電極膜とを含み、前記上部電極膜が、前記第１外部電極および前記第２外部電極の間の領域に、分離された複数の上部電極膜部分を有しており、前記複数の上部電極膜部分が複数のヒューズをそれぞれ介して前記第２外部電極に電気的に接続されており、前記下部電極膜が、前記ヒューズの直下の領域を回避した領域に形成されている、チップコンデンサである。

請求項１記載の発明によれば、第１外部電極および第２外部電極は、いずれも、基板の一方表面側に配置されている。また、当該基板の一方表面側に、下部電極膜、容量膜および上部電極膜を含むキャパシタ構造が配置されている。この構成では、第２外部電極と基板との間に、下部電極膜、容量膜および上部電極膜が入り込んでいて、第２外部電極直下の領域にもキャパシタ構造が形成されている。そのため、第２外部電極の直下の領域をも利用して、容量値の増大が図られている。それによって、基板の一方表面の面積を最大限に利用して大容量化を図ることができるから、小型化および大容量化を両立したチップコンデンサを提供することができる。
また、たとえばレーザ光を照射することによってヒューズを切断する場合において、切断で生じた破片がヒューズの直下の領域に到達したとしても、当該領域に下部電極膜が存在しない。よって、この破片によって上部電極膜部と下部電極膜との間に短絡が生じたり下部電極膜が腐食したりするといった不具合を回避できる。また、下部電極膜が、ヒューズの直下の領域（レーザ光が照射される領域）を回避した領域に形成されているので、ヒューズを切断する際に、下部電極膜も切断されて下部電極膜がダメージを受けるといった不具合を回避することもできる。

請求項２記載の発明は、前記上部電極膜部分が、互いに異なる容量値を有するように、前記容量膜を挟んで前記下部電極膜に対向している、請求項１に記載のチップコンデンサである。

請求項２記載の発明によれば、容量値の異なる複数のキャパシタ要素（複数の上部電極膜部分、容量膜および下部電極膜で構成される要素）を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
請求項３記載の発明は、前記複数のヒューズのうちの少なくとも一つが切断されている、請求項１または２に記載のチップコンデンサである。

請求項３記載の発明によれば、容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
請求項４記載の発明は、前記上部電極膜または前記下部電極膜と前記ヒューズとが同じ導電性材料の膜で形成されている、請求項１〜３のいずれか一項に記載のチップコンデンサである。

請求項４記載の発明によれば、上部電極膜または下部電極膜とヒューズとを共通の導電性材料膜で構成することができる。そして、上部電極膜または下部電極膜の各電極膜部分に対応するヒューズを切断することで、当該電極膜部分（キャパシタ要素）を切り離すことができる。

請求項５に記載の発明は、前記複数の上部電極膜部分が、異なる対向面積で前記下部電極膜に対向している、請求項１〜４のいずれか一項に記載のチップコンデンサである。

請求項５記載の発明によれば、対向面積が互いに異なる複数の上部電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
請求項６記載の発明は、前記複数の上部電極膜部分の前記対向面積が、等比数列をなすように設定されている、請求項５に記載のチップコンデンサである。

請求項６記載の発明によれば、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
請求項７記載の発明は、基板上に第１外部電極および第２外部電極を有するチップコンデンサの製造方法であって、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記基板上に下部電極膜を形成する工程と、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記下部電極膜上に容量膜を形成する工程と、前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記容量膜上に前記下部電極膜に対向する上部電極膜を形成する工程と、前記下部電極膜の上面に接するように前記第１外部電極を形成する工程と、前記上部電極膜の上面に接するように前記第２外部電極を形成する工程とを含み、前記上部電極膜が、前記第１外部電極および前記第２外部電極の間の領域に、分離された複数の上部電極膜部分を有するように形成され、前記複数の上部電極膜部分をそれぞれ前記第２外部電極に切り離し可能に接続する複数のヒューズを形成する工程をさらに含み、前記下部電極膜が、前記ヒューズの直下の領域を回避した領域に形成される、チップコンデンサの製造方法である。

請求項７記載の発明により、第１外部電極および第２外部電極の間の領域だけでなく、第２外部電極直下の領域にもキャパシタ構造が形成されることで、チップコンデンサの容量値の増大を図れるので、小型化および大容量化を両立したチップコンデンサを提供することができる。
また、たとえばレーザ光を照射することによってヒューズを切断する場合において、切断で生じた破片がヒューズの直下の領域に到達したとしても、当該領域に下部電極膜が存在しない。よって、この破片によって上部電極膜部と下部電極膜との間に短絡が生じたり下部電極膜が腐食したりするといった不具合を回避できる。また、下部電極膜が、ヒューズの直下の領域（レーザ光が照射される領域）を回避した領域に形成されているので、ヒューズを切断する際に、下部電極膜も切断されて下部電極膜がダメージを受けるといった不具合を回避することもできる。

請求項８記載の発明は、前記上部電極膜部分が、前記容量膜を挟んで前記下部電極膜との間で互いに異なる容量値を有するように形成される、請求項７に記載のチップコンデンサの製造方法である。

請求項８記載の発明により、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値を実現できる。
請求項９記載の発明は、前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、請求項７または８に記載のチップコンデンサの製造方法である。

請求項９記載の発明により、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
請求項１０記載の発明は、前記複数の上部電極膜部分と前記下部電極膜との間の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、請求項９に記載のチップコンデンサの製造方法である。

請求項１０記載の発明により、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
請求項１１記載の発明は、前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、請求項９または１０に記載のチップコンデンサの製造方法である。

請求項１１記載の発明により、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
請求項１２記載の発明は、前記上部電極膜または前記下部電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、請求項７〜１１のいずれか一項に記載のチップコンデンサの製造方法である。

請求項１２記載の発明により、上部電極膜または下部電極膜の電極膜部分とヒューズとを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。

請求項１３記載の発明は、前記複数の上部電極膜部分が、異なる対向面積で前記下部電極膜に対向するように形成される、請求項７〜１２のいずれか一項に記載のチップコンデンサの製造方法である。

請求項１３記載の発明により、複数の上部電極膜部分が互いに異なる対向面積で下部電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。
請求項１４記載の発明は、前記複数の上部電極膜部分の前記対向面積が、等比数列をなすように設定される、請求項１３に記載のチップコンデンサの製造方法である。

請求項１４記載の発明により、複数の上部電極膜部分が互いに異なる対向面積で下部電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。

図１は、第１参考例の第１の実施形態に係るチップコンデンサの平面図である。 図２は、図１の切断面線II−IIから見た断面図である。 図３は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図４は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図５は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図６Ａ、図６Ｂおよび図６Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図７は、第１参考例の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図８は、第１参考例の第３の実施形態に係るチップコンデンサの構成を説明するための分解斜視図である。 図９は、第１参考例の第３の実施形態に係るチップコンデンサの模式的な平面図である。 図１０は、第２参考例の第１の実施形態に係るチップコンデンサの平面図である。 図１１は、図１０の切断面線XI−XIから見た断面図である。 図１２は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図１３は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図１４は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図１５Ａ、図１５Ｂおよび図１５Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図１６は、第２参考例の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図１７は、第２参考例の第３の実施形態に係るチップコンデンサの構成を説明するための分解斜視図である。 図１８は、第３参考例の第１の実施形態に係るチップコンデンサの平面図である。 図１９は、図１８の切断面線IXX−IXXから見た断面図である。 図２０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図２１は、前記チップコンデンサの電気的な等価回路図である。 図２２は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図２３は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図２４Ａ、図２４Ｂおよび図２４Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図２５は、第３参考例の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図２６は、第３参考例の第３の実施形態に係るチップコンデンサの構成を説明するための分解斜視図である。 図２７は、第４参考例の第１の実施形態に係るチップコンデンサの平面図である。 図２８は、図２７の切断面線XXVIII−XXVIIIから見た断面図である。 図２９は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図３０は、前記チップコンデンサの電気的な等価回路図である。 図３１は、前記チップコンデンサのインピーダンス特性を示すグラフである。 図３２は、基板の有効抵抗領域の大きさを示すチップ形状の図である。 図３３は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図３４は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図３５Ａ、図３５Ｂおよび図３５Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図３６は、第４参考例の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図３７は、第４参考例の第３の実施形態に係るチップコンデンサの構成を説明するための分解斜視図である。 図３８は、第５参考例の第１の実施形態に係るチップコンデンサの平面図である。 図３９は、図３８の切断面線XXXIX−XXXIXから見た断面図である。 図４０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図４１は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図４２は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図４３Ａ、図４３Ｂおよび図４３Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図４４は、第５参考例の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図４５は、第５参考例の第３の実施形態に係るチップコンデンサの構成を説明するための断面図である。 図４６は、図４５のチップコンデンサの一部の構成を分離して示す分解斜視図である。 図４７は、第５参考例の第４の実施形態に係るチップコンデンサの構成を説明するための断面図である。 図４８は、本発明の第１の実施形態に係るチップコンデンサの平面図である。 図４９は、図４８の切断面線XLIX−XLIXから見た断面図である。 図５０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図５１は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図５２は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図５３Ａ、図５３Ｂおよび図５３Ｃは、ヒューズの切断に関連する工程を説明するための断面図である。 図５４は、本発明の第２の実施形態に係るチップコンデンサの構成を説明するための平面図である。 図５５は、本発明の第３の実施形態に係るチップコンデンサの構成を説明するための分解斜視図である。

以下では、本発明の実施の形態および参考例を、添付図面を参照して詳細に説明する。
＜第１参考例に係る発明＞
（１）第１参考例に係る発明の課題
上記の特許文献１のような構造では、複数種類の容量値のコンデンサが必要な場合に、その複数の容量値に対応した複数種類のコンデンサを個別に設計する必要がある。そのため、設計のための長い期間が必要となり、かつ、そのための多大な労力が必要となる。しかも、コンデンサが搭載される機器の仕様変更のために新たな容量値のコンデンサが必要となったときに、速やかに対応することができない。
そこで、第１参考例に係る発明の目的は、共通の設計で複数種類の容量値に容易にかつ速やかに対応することができるチップコンデンサおよびその製造方法を提供することである。
（２）第１参考例に係る発明の特徴
たとえば、第１参考例に係る発明の特徴は、以下のＥ１〜Ｅ２４である。
（Ｅ１）基板と、前記基板上に配置された第１外部電極と、前記基板上に配置された第２外部電極と、前記基板上に形成された第１電極膜と、前記第１電極膜上に形成された第１容量膜と、前記第１容量膜上に前記第１電極膜に対向するように形成された第２電極膜と、前記第２電極膜上に形成された第２容量膜と、前記第２容量膜上に前記第２電極膜に対向するように形成された第３電極膜とを含み、前記第１外部電極および前記第２外部電極の間に接続された複数のキャパシタ要素と、前記基板上に形成され、前記複数のキャパシタ要素と前記第１外部電極または前記第２外部電極との間にそれぞれ介装され、前記複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズとを含むチップコンデンサ。
この構成によれば、基板上に配置された第１および第２外部電極の間に複数のキャパシタ要素が接続されている。そして、複数のキャパシタ要素と第１または第２外部電極との間に、当該複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズが設けられている。そこで、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、複数種類の容量値のチップコンデンサに対して共通の設計を適用できる。
さらに（Ｅ１）の発明では、第１電極膜、第１容量膜および第２電極膜によって、一つのキャパシタ構造が形成されており、第２電極膜、第２容量膜および第３電極膜によって別のキャパシタ構造が形成されている。すなわち、基板上に多層のキャパシタ構造が形成されているので、チップコンデンサの大容量化を図ることができる。すなわち、小さな基板サイズでも大容量コンデンサを提供でき、同じ容量であればより小型のチップコンデンサを提供することができる。
（Ｅ２）前記複数のキャパシタ要素が、互いに異なる容量値を有している、Ｅ１に記載のチップコンデンサ。
この構成により、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｅ３）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定されている、Ｅ２に記載のチップコンデンサ。
この構成により、第１外部電極および第２外部電極の間に接続すべき複数のキャパシタ要素を適切に選択することによって、チップコンデンサの容量値を所望の容量値に正確に合わせ込むことができる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｅ４）前記複数のヒューズのうちの少なくとも一つが切断されている、Ｅ１〜３のいずれか一項に記載のチップコンデンサ。
容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
（Ｅ５）前記第２電極膜が、複数の第２電極膜部分に分割されており、前記複数の第２電極膜部分にそれぞれ前記複数のヒューズが接続されている、Ｅ１〜４のいずれか一項に記載のチップコンデンサ。
この構成によれば、第１電極膜と第２電極膜との間に第１容量膜を挟み込むことによってキャパシタ構造が構成されているとともに、第２電極膜と第３電極膜との間に第２容量膜を挟み込むことによって別のキャパシタ構造が構成されている。そして、第２電極膜を複数の第２電極膜部分に分割することによって、それぞれの第２電極膜部分が第１および第３電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。そして、複数のキャパシタ要素のうち、該当する第２電極膜部分に対応するヒューズを切断することによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ６）前記複数の第２電極膜部分が、互いに異なる対向面積で前記第１電極膜および前記第３電極膜に対向している、Ｅ５に記載のチップコンデンサ。
この構成により、対向面積が互いに異なる複数の第２電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ７）前記複数の第２電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｅ６に記載のチップコンデンサ。
この構成により、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｅ８）前記第１電極膜が、複数の第１電極膜部分に分割されており、前記複数の第１電極膜部分に前記複数のヒューズがそれぞれ接続されている、Ｅ１〜７のいずれか一項に記載のチップコンデンサ。
この構成によれば、第１電極膜を複数の第１電極膜部分に分割することによって、それぞれの第１電極膜部分が第２電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。そして、複数のキャパシタ要素のうち、該当する第１電極膜部分に対応するヒューズを切断することによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ９）前記複数の第１電極膜部分が、互いに異なる対向面積で前記第２電極膜に対向している、Ｅ８に記載のチップコンデンサ。
この構成により、対向面積が互いに異なる複数の第１電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ１０）前記複数の第１電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｅ９に記載のチップコンデンサ。
この構成により、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｅ１１）前記第３電極膜が、複数の第３電極膜部分に分割されており、前記複数の第３電極膜部分に前記複数のヒューズがそれぞれ接続されている、Ｅ１〜１０のいずれか一項に記載のチップコンデンサ。
この構成によれば、第３電極膜を複数の第３電極膜部分に分割することによって、それぞれの第３電極膜部分が第２電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。そして、複数のキャパシタ要素のうち、該当する第３電極膜部分に対応するヒューズを切断することによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ１２）前記複数の第３電極膜部分が、互いに異なる対向面積で前記第２電極膜に対向している、Ｅ１１に記載のチップコンデンサ。
この構成により、対向面積が互いに異なる複数の第３電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ１３）前記複数の第３電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｅ１２に記載のチップコンデンサ。
この構成により、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｅ１４）前記複数のヒューズが、前記基板の主面を垂直に見下ろす平面視において重なり合わないように位置をずらして配置されている、Ｅ１〜１３のいずれか一項に記載のチップコンデンサ。
この構成によれば、基板の主面に対して垂直な方向からレーザ光を照射することにより、所望のヒューズのみを切断でき、別のヒューズが誤って切断されることを回避できる。これにより、チップコンデンサの容量値を確実に目標値に合わせ込むことができる。
（Ｅ１５）前記第１電極膜、前記第２電極膜または前記第３電極膜と前記ヒューズとが同じ導電性材料の膜で形成されている、Ｅ５〜１３のいずれか一項に記載のチップコンデンサ。
この構成では、電極膜部分とヒューズとを共通の導電性材料膜で構成することができる。そして、各電極膜部分に対応するヒューズを切断することで、当該電極膜部分を切り離すことができる。
（Ｅ１６）基板上に複数のキャパシタ要素を形成する工程と、基板上に第１外部電極および第２外部電極を形成する工程と、前記複数のキャパシタ要素をそれぞれ切り離し可能に前記第１外部電極または第２外部電極に接続する複数のヒューズを前記基板上に形成する工程とを含み、前記複数のキャパシタ要素を形成する工程が、前記基板上に第１電極膜を形成する工程と、前記第１電極膜上に第１容量膜を形成する工程と、前記第１容量膜上に前記第１電極膜に対向するように第２電極膜を形成する工程と、前記第２電極膜上に第２容量膜を形成する工程と、前記第２容量膜上に前記第２電極膜に対向するように第３電極膜を形成する工程と、前記第１電極膜、前記第２電極膜および前記第３電極膜の少なくとも一つを複数の電極膜部分に分割する工程とを含む、チップコンデンサの製造方法。
この方法により、所要の容量値に応じて選択したヒューズを切断することにより、共通の設計でありながら、複数の容量値のチップコンデンサを製造することができる。また、小さな基板サイズでも大容量コンデンサを提供でき、同じ容量であればより小型のチップコンデンサを提供することができる。
（Ｅ１７）前記ヒューズが、前記複数の電極膜部分にそれぞれ接続されるように形成される、Ｅ１６に記載のチップコンデンサの製造方法。
この方法によれば、複数の電極膜部分によって基板上に設けられた複数のキャパシタ要素のうち、該当する電極膜部分に対応するヒューズを切断することによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｅ１８）前記複数の電極膜部分が、前記第１容量膜または前記第２容量膜を挟んで対向する電極膜に対して互いに異なる対向面積で対向するように形成される、Ｅ１６または１７に記載のチップコンデンサの製造方法。
この方法により、複数の電極膜部分が互いに異なる対向面積で電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。
（Ｅ１９）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定される、Ｅ１８に記載のチップコンデンサの製造方法。
この方法により、等比数列をなすように容量値が設定された複数のキャパシタ要素を基板上に形成することができる。よって、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを提供でき、かつ所望の容量値への正確な合わせ込みが可能になる。
（Ｅ２０）前記複数のヒューズが、前記基板の主面を垂直に見下ろす平面視において重なり合わないように位置をずらして配置されて形成される、Ｅ１６〜１９のいずれか一項に記載のチップコンデンサの製造方法。
この方法によれば、基板の主面に対して垂直な方向からレーザ光を照射することにより、所望のヒューズのみを切断でき、別のヒューズが誤って切断されることを回避できる。これにより、チップコンデンサの容量値を確実に目標値に合わせ込むことができる。
（Ｅ２１）前記第１電極膜、前記第２電極膜または前記第３電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、Ｅ１６〜２０のいずれか一項に記載のチップコンデンサの製造方法。
この方法によれば、電極膜部分とヒューズとを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。
（Ｅ２２）前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、Ｅ１６〜２１のいずれか一項に記載のチップコンデンサの製造方法。
この方法により、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
（Ｅ２３）前記複数のキャパシタ要素の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、Ｅ２２に記載のチップコンデンサの製造方法。
この方法によれば、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
（Ｅ２４）前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、Ｅ２２または２３に記載のチップコンデンサの製造方法。
この方法により、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
（３）第１参考例に係る発明の実施形態
以下では、第１参考例の実施の形態を、添付図面を参照して詳細に説明する。
図１は、第１参考例の第１の実施形態に係るチップコンデンサの平面図であり、図２はその断面図であって、図１の切断面線II−IIから見た切断面が示されている。さらに、図３は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
チップコンデンサ１は、基板２と、基板２上に配置された第１外部電極３と、同じく基板２上に配置された第２外部電極４とを備えている。基板２は、この実施形態では、基板２の主面（表面）２Ａを垂直に見下ろす平面視において四隅を面取りした矩形形状を有している。基板２の長手方向両端部に第１外部電極３および第２外部電極４がそれぞれ配置されている。第１外部電極３および第２外部電極４は、この実施形態では、基板２の短手方向に延びたほぼ矩形の平面形状を有し、基板２の角に対応する各２箇所に面取り部を有している。基板２上には、第１外部電極３および第２外部電極４の間のキャパシタ配置領域５内に、複数のキャパシタ要素Ｃ１〜Ｃ１９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ１９は、複数のヒューズユニット７（ヒューズ）を介してそれぞれ第１外部電極３に電気的に接続されている。この実施形態では、キャパシタ要素Ｃ１の真上にキャパシタ要素Ｃ１１が位置し、同様に、キャパシタ要素Ｃ２〜Ｃ９のそれぞれの真上に、キャパシタ要素Ｃ１２〜Ｃ１９において対応するキャパシタ要素（符号の末尾の数字が同じキャパシタ要素）が位置している。そのため、このチップコンデンサ１は、キャパシタ要素が上下に積層された多層（ここでは２層）のキャパシタ構造を有している。

図２および図３に示されているように、基板２の表面には絶縁膜８が形成されていて、絶縁膜８の表面に第１電極膜１１が形成されている。第１電極膜１１は、キャパシタ配置領域５のほぼ全域にわたっているとともに、第２外部電極４の直下の領域にまで延びて形成されている。より具体的には、第１電極膜１１は、キャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域１１Ａと、外部電極引き出しのためのパッド領域１１Ｂとを有している。キャパシタ電極領域１１Ａがキャパシタ配置領域５に位置していて、パッド領域１１Ｂが第２外部電極４の直下に位置している。

キャパシタ配置領域５において第１電極膜１１（キャパシタ電極領域１１Ａ）を覆うように第１容量膜（誘電体膜）１２が形成されている。第１容量膜１２は、キャパシタ電極領域１１Ａの全域にわたって連続しており、この実施形態では、さらに第１外部電極３の直下の領域にまで延び、キャパシタ配置領域５外の絶縁膜８を覆っている。
第１容量膜１２の上には、第２電極膜（容量調整電極膜）１３が形成されている。図１では、明瞭化のために、第２電極膜１３を着色して示してある。第２電極膜１３は、キャパシタ配置領域５に位置するキャパシタ電極領域１３Ａと、第１外部電極３の直下に位置するパッド領域１３Ｂと、パッド領域１３Ｂとキャパシタ電極領域１３Ａとの間に配置されたヒューズ領域１３Ｃとを有している。

キャパシタ電極領域１３Ａにおいて、第２電極膜１３は、複数の（第２）電極膜部分１３１〜１３９に分割されている。この実施形態では、各電極膜部分１３１〜１３９は、いずれも矩形形状に形成されていて、ヒューズ領域１３Ｃから第２外部電極４に向かって帯状に延びている。複数の電極膜部分１３１〜１３９は、複数種類の互いに異なる対向面積で、第１容量膜１２を挟んで第１電極膜１１に対向している。より具体的には、電極膜部分１３１〜１３９の第１電極膜１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分１３１〜１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された（第１電極膜１１に対する）対向面積を有する複数の電極膜部分１３１〜１３８（または１３１〜１３７，１３９）を含む。これによって、各電極膜部分１３１〜１３９と第１容量膜１２を挟んで対向する第１電極膜１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分１３１〜１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。

この実施形態では、電極膜部分１３１〜１３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分１３５，１３６，１３７，１３８，１３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分１３５〜１３９は、キャパシタ配置領域５の第１外部電極３側の端縁から第２外部電極４側の端縁までの範囲に渡って延びて形成されており、電極膜部分１３１〜１３４は、それよりも短く形成されている。

パッド領域１３Ｂは、第１外部電極３とほぼ相似形に形成されており、基板２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。このパッド領域１３Ｂの一つの長辺（基板２の周縁に対して内方側の長辺）に沿ってヒューズ領域１３Ｃが配置されている。ヒューズ領域１３Ｃは、パッド領域１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット７を含む。ヒューズユニット７は、第２電極膜１３のパッド領域１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分１３１〜１３９は、１つまたは複数個のヒューズユニット７と一体的に形成されていて、それらのヒューズユニット７を介してパッド領域１３Ｂに接続され、このパッド領域１３Ｂを介して第１外部電極３に電気的に接続されている。面積の比較的小さな電極膜部分１３１〜１３６は、一つのヒューズユニット７によってパッド領域１３Ｂに接続されており、面積の比較的大きな電極膜部分１３７〜１３９は複数個のヒューズユニット７を介してパッド領域１３Ｂに接続されている。全てのヒューズユニット７が用いられる必要はなく、この実施形態では、一部のヒューズユニット７は未使用である。

ヒューズユニット７は、パッド領域１３Ｂとの接続のための第１幅広部７Ａと電極膜部分１３１〜１３９との接続のための第２幅広部７Ｂと、第１および第２幅広部７Ａ，７Ｂの間を接続する幅狭部７Ｃとを含む。幅狭部７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分１３１〜１３９のうち不要な電極膜部分をヒューズユニット７の切断によって第１および第２外部電極３，４から電気的に切り離すことができる。

図２に示すように、第２電極膜１３を覆うように第２容量膜（誘電体膜）１７が形成されている。第２容量膜１７は、第２電極膜１３の全域にわたって連続しており、この実施形態では、さらに、第１容量膜１２において第２電極膜１３が配置されていない部分も覆っている。
第２容量膜１７の上には、第３電極膜１６が形成されている。第３電極膜１６は、キャパシタ配置領域５に位置するキャパシタ電極領域１６Ａと、第１電極膜１１のパッド領域１１Ｂの真上（平面視で重なる領域）に位置するパッド領域１６Ｂとを有している。

この場合、キャパシタ配置領域５において、第１電極膜１１のキャパシタ電極領域１１Ａと第２電極膜１３のキャパシタ電極領域１３Ａとが第１容量膜１２を挟んで対向していて、第２電極膜１３のキャパシタ電極領域１３Ａと第３電極膜１６のキャパシタ電極領域１６Ａとが第２容量膜１７を挟んで対向している。
また、第２電極膜１３のキャパシタ電極領域１３Ａにおける複数の電極膜部分１３１〜１３９（図１参照）は、複数種類の互いに異なる対向面積で、第２容量膜１７を挟んで第３電極膜１６に対向している。より具体的には、電極膜部分１３１〜１３９の第３電極膜１６に対する対向面積は、第１電極膜１１に対する場合と同様に、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分１３１〜１３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された（第３電極膜１６に対する）対向面積を有する複数の電極膜部分１３１〜１３８（または１３１〜１３７，１３９）を含む。これによって、各電極膜部分１３１〜１３９と第２容量膜１７を挟んで対向する第３電極膜１６とによってそれぞれ構成される複数のキャパシタ要素Ｃ１１〜Ｃ１９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分１３１〜１３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１１〜Ｃ１９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１１〜Ｃ１９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１１〜Ｃ１８（またはＣ１１〜Ｃ１７，Ｃ１９）を含むことになる。

そして、この実施形態では、キャパシタ要素Ｃ１〜Ｃ９のそれぞれと、キャパシタ要素Ｃ１１〜Ｃ１９における対応するキャパシタ要素（符号の末尾の数字が同じキャパシタ要素）とは、電極膜部分１３１〜１３８のうち共通する電極膜部分を有しているから、等しい容量値を有している。
このように、チップコンデンサ１では、第１電極膜１１、第１容量膜１２および第２電極膜１３によって、一つのキャパシタ構造が形成されており、第２電極膜１３、第２容量膜１７および第３電極膜１６によって別のキャパシタ構造が形成されている。すなわち、基板２上に多層（ここでは２層）のキャパシタ構造が形成されているので、チップコンデンサ１の大容量化を図ることができる。すなわち、小さな基板２サイズでも大容量コンデンサを提供でき、同じ容量であればより小型のチップコンデンサ１を提供することができる。

図１および図３では図示を省略したが、図２に表れている通り、第３電極膜１６の表面を含むチップコンデンサ１の表面はパッシベーション膜９によって覆われている。パッシベーション膜９は、たとえば窒化膜からなっていて、チップコンデンサ１の上面のみならず、基板２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜９の上には、ポリイミド樹脂等からなる樹脂膜１０が形成されている。樹脂膜１０は、チップコンデンサ１の上面を覆い、さらに基板２の側面に至って、当該側面上のパッシベーション膜９を覆うように形成されている。

パッシベーション膜９および樹脂膜１０は、チップコンデンサ１の表面を保護する保護膜である。これらには、第１外部電極３および第２外部電極４に対応する領域にパッド開口２１，２２がそれぞれ形成されている。パッド開口２１は、第１外部電極３に対応しており、第２電極膜１３のパッド領域１３Ｂの一部の領域を露出させるようにパッシベーション膜９、樹脂膜１０および第２容量膜１７を貫通している。パッド開口２２は、第２外部電極４に対応しており、第１電極膜１１のパッド領域１１Ｂおよび第３電極膜１６のパッド領域１６Ｂの一部の領域を露出させるようにパッシベーション膜９、樹脂膜１０、第３電極膜１６、第１容量膜１２および第２容量膜１７を貫通している。

パッド開口２１，２２には、第１外部電極３および第２外部電極４がそれぞれ埋め込まれている。これにより、第１外部電極３は第２電極膜１３のパッド領域１３Ｂに接合しており、第２外部電極４は第１電極膜１１のパッド領域１１Ｂおよび第３電極膜１６のパッド領域１６Ｂに接合している。第１および第２外部電極３，４は、樹脂膜１０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ１をフリップチップ接合することができる。

図４は、チップコンデンサ１の内部の電気的構成を示す回路図である。第１外部電極３と第２外部電極４との間に複数のキャパシタ要素Ｃ１〜Ｃ１９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ１９と第１外部電極３との間には、一つまたは複数のヒューズユニット７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。具体的には、上下に重なっているキャパシタ要素の組（符号の末尾の数字が同じキャパシタ要素）が、共通のヒューズを介して第１外部電極３（第１外部電極３および第２外部電極４の間）に対して接続されている。たとえば、キャパシタ要素Ｃ１およびＣ１１の組が、共通のヒューズＦ１を介して第１外部電極３に対して接続されている。

ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ１の容量値は、キャパシタ要素Ｃ１〜Ｃ１９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ１９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素の組が切り離され、当該切り離されたキャパシタ要素の組の容量値だけチップコンデンサ１の容量値が減少する。たとえば、ヒューズＦ１を切断すると、対応するキャパシタ要素Ｃ１およびＣ１１の組が切り離され、当該切り離されたキャパシタ要素の組の容量値だけチップコンデンサ１の容量値が減少する。

そこで、パッド領域１１Ｂ（１６Ｂ），１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ１９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８（Ｃ１１〜Ｃ１８）の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ１〜Ｃ１９の容量値は次のように定められていてもよい。前述したように、キャパシタ要素Ｃ１〜Ｃ９のそれぞれと、キャパシタ要素Ｃ１１〜Ｃ１９における対応するキャパシタ要素（符号の末尾の数字が同じキャパシタ要素）とは、等しい容量値を有している。
Ｃ１＝Ｃ１１＝０．０３１２５ｐＦ
Ｃ２＝Ｃ１２＝０．０６２５ｐＦ
Ｃ３＝Ｃ１３＝０．１２５ｐＦ
Ｃ４＝Ｃ１４＝０．２５ｐＦ
Ｃ５＝Ｃ１５＝０．５ｐＦ
Ｃ６＝Ｃ１６＝１ｐＦ
Ｃ７＝Ｃ１７＝２ｐＦ
Ｃ８＝Ｃ１８＝４ｐＦ
Ｃ９＝Ｃ１９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサ１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、０．１ｐＦ〜２０ｐＦの間の任意の容量値のチップコンデンサ１を提供することができる。

以上のように、この実施形態によれば、第１外部電極３および第２外部電極４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ１９が設けられている。キャパシタ要素Ｃ１〜Ｃ１９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ１を提供できる。

チップコンデンサ１の各部の詳細について以下に説明を加える。
図１を参照して、基板２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域５は、概ね、基板２の短辺の長さに相当する一辺を有する正方形領域となる。基板２の厚さは、１５０μｍ程度であってもよい。基板２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ１９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

図２を参照して、絶縁膜８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
第１電極膜１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる第１電極膜１１は、スパッタ法によって形成することができる。第２電極膜１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる第２電極膜１３は、スパッタ法によって形成することができる。第２電極膜１３のキャパシタ電極領域１３Ａを電極膜部分１３１〜１３９に分割し、かつヒューズ領域１３Ｃを複数のヒューズユニット７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。第３電極膜１６も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる第３電極膜１６は、スパッタ法によって形成することができる。

このように、第１電極膜１１、第２電極膜１３および第３電極膜１６の少なくともいずれか（ここでは全部）は、ヒューズユニット７と同じ導電性材料の膜で形成されている。この場合、電極膜とヒューズユニット７とを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができるので、製造工程が簡単になる。

第１容量膜１２および第２容量膜１７は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。第１容量膜１２および第２容量膜１７は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜１０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極３，４は、たとえば、第１電極膜１１（第３電極膜１６）または第２電極膜１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は第１電極膜１１（第３電極膜１６）または第２電極膜１３に対する密着性の向上に寄与し、パラジウム層は第１電極膜１１（第３電極膜１６）または第２電極膜１３の材料と第１および第２外部電極３，４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図５は、チップコンデンサ１の製造工程の一例を説明するための流れ図である。基板２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜８が形成される（ステップＳ１）。次に、たとえばスパッタ法によって、アルミニウム膜からなる第１電極膜１１が絶縁膜８の表面全域に形成される（ステップＳ２）。第１電極膜１１の膜厚は８０００Å程度とされてもよい。次に、その第１電極膜１１の表面に、第１電極膜１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ３）。このレジストパターンをマスクとして、第１電極膜１１がエッチングされることにより、図３等に示したパターンの第１電極膜１１が得られる（ステップＳ４）。第１電極膜１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる第１容量膜１２が、第１電極膜１１上に形成される（ステップＳ５）。第１電極膜１１が形成されていない領域では、絶縁膜８の表面に第１容量膜１２が形成されることになる。次いで、その第１容量膜１２の上に、第２電極膜１３が形成される（ステップＳ６）。第２電極膜１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、第２電極膜１３の表面に第２電極膜１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される（ステップＳ７）。このレジストパターンをマスクとしたエッチングにより、第２電極膜１３が、最終形状（図３等参照）にパターニングされる（ステップＳ８）。それによって、第２電極膜１３は、キャパシタ電極領域１３Ａに複数の電極膜部分１３１〜１３９を有し、ヒューズ領域１３Ｃに複数のヒューズユニット７を有し、それらのヒューズユニット７に接続されたパッド領域１３Ｂを有するパターンに整形される。第２電極膜１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる第２容量膜１７が、第２電極膜１３上に形成される（ステップＳ９）。第２電極膜１３が形成されていない領域では、第１容量膜１２の表面に第２容量膜１７が形成されることになる。次いで、その第２容量膜１７の上に、第３電極膜１６が形成される（ステップＳ１０）。次に、その第３電極膜１６の表面に、第３電極膜１６の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ１１）。このレジストパターンをマスクとして、第３電極膜１６がエッチングされることにより、図３等に示したパッド領域１６Ｂを有するパターンの第３電極膜１６が得られる（ステップＳ１２）。第３電極膜１６のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

この後、第２電極膜１３のパッド領域１３Ｂと第１電極膜１１のパッド領域１１Ｂ（第３電極膜１６のパッド領域１６Ｂ）とに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ１９の総容量値が測定される（ステップＳ１３）。この測定された総容量値に基づき、目的とするチップコンデンサ１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ１４）。

次いで、図６Ａに示すように、基板２上の全面にたとえば窒化膜からなるカバー膜２３が形成される（ステップＳ１５）。このカバー膜２３の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜２３は、パターニングされた第３電極膜１６を覆い、第３電極膜１６が形成されていない領域では第１容量膜１２や第２容量膜１７やパッド領域１１Ｂにおける第１電極膜１１を覆う。カバー膜２３は、ヒューズ領域１３Ｃにおいてはヒューズユニット７を覆うことになる。

この状態から、ヒューズユニット７を溶断するためのレーザトリミングが行われる（ステップＳ１６）。すなわち、図６Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット７にレーザ光２４を当てて、そのヒューズユニット７の幅狭部７Ｃが溶断される。これにより、対応するキャパシタ要素（キャパシタ要素の組）がパッド領域１３Ｂから切り離される。ヒューズユニット７にレーザ光２４を当てるとき、カバー膜２３の働きによって、ヒューズユニット７の近傍にレーザ光２４のエネルギーが蓄積され、それによって、ヒューズユニット７が溶断する。

なお、第２容量膜１７が、レーザ光のエネルギーを蓄積するためのカバー膜として利用できる程度に厚ければ、レーザトリミングの直前のカバー膜２３の形成（ステップＳ１５）は省かれてもよい。
次に、図６Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜２３上に窒化シリコン膜が堆積させられ、パッシベーション膜９が形成される（ステップＳ１７）。前述のカバー膜２３は最終形態において、パッシベーション膜９と一体化し、このパッシベーション膜９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜９は、ヒューズ溶断の際に同時に破壊されたカバー膜２３の開口内に入り込み、ヒューズユニット７の切断面を覆って保護する。したがって、パッシベーション膜９は、ヒューズユニット７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぎ、チップコンデンサ１の信頼性を向上させる。パッシベーション膜９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極３，４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜９上に形成される（ステップＳ１８）。このレジストパターンをマスクとしてパッシベーション膜９のエッチングが行われる。この際、必要に応じて、第２容量膜１７もエッチングされる。それによって、第１電極膜１１をパッド領域１１Ｂにおいて露出させ、第３電極膜１６をパッド領域１６Ｂにおいて露出させるパッド開口と、第２電極膜１３をパッド領域１３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１９）。パッシベーション膜９のエッチングは、反応性イオンエッチングによって行われてもよい。

次いで、全面に樹脂膜が塗布される（ステップＳ２０）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ２１）。これにより、樹脂膜１０およびパッシベーション膜９等を貫通したパッド開口２１，２２が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ２２）、さらに、パッド開口２１，２２内に、たとえば無電解めっき法によって、第１外部電極３および第２外部電極４が成長させられる（ステップＳ２３）。こうして、図１等に示す構造のチップコンデンサ１が得られる。

フォトリソグラフィ工程を利用した第２電極膜１３のパターニングでは、微小面積の電極膜部分１３１〜１３９を精度良く形成することができ、さらに微細なパターンのヒューズユニット７を形成することができる。そして、第３電極膜１６のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ１を得ることができる。

図７は、第１参考例の第２の実施形態に係るチップコンデンサ２５の構成を説明するための平面図である。図７において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、第２電極膜１３のキャパシタ電極領域１３Ａがそれぞれ帯状の電極膜部分１３１〜１３９に分割されている。この場合、図１に示すように、キャパシタ配置領域５内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板２上の限られた領域を有効に活用することができない。

そこで、図７に示す実施形態では、複数の電極膜部分１３１〜１３９がＬ字形の電極膜部分１４１〜１４９に分割されている。これによって、たとえば、図７の構成における電極膜部分１４９は、図１の構成の電極膜部分１３９の１．５倍の面積で第１電極膜１１および第３電極膜１６のそれぞれに対向することができる。よって、図１の第１の実施形態において電極膜部分１３９に対応したキャパシタ要素Ｃ９（Ｃ１９）が４ｐＦの容量を有しているとすれば、この実施形態における電極膜部分１４９を用いることで、キャパシタ要素Ｃ９（Ｃ１９）は６ｐＦの容量を有することができる。これにより、キャパシタ配置領域５内を有効に活用して、より広い範囲でチップコンデンサ１の容量値を設定することが可能となる。

この実施形態に係るチップコンデンサ２５の製造工程は、図５に示した工程と実質的に同様である。ただし、第２電極膜１３のパターニング（ステップＳ７，Ｓ８）では、キャパシタ電極領域１３Ａが、図７に示す形状の複数の電極膜部分１３１〜１３９に分割される。
図８は、第１参考例の第３の実施形態に係るチップコンデンサ２６の構成を説明するための分解斜視図であり、前述の第１の実施形態の説明において用いた図３と同様にチップコンデンサ２６の各部が表されている。

第１の実施形態では、第１電極膜１１および第３電極膜１６のそれぞれがキャパシタ配置領域５のほぼ全域にわたる連続パターンからなるキャパシタ電極領域１１Ａ，１６Ａを有し、第２電極膜１３のキャパシタ電極領域１３Ａが複数の電極膜部分１３１〜１３９に分割されている（図３参照）。
これに対して、この実施形態では、第２電極膜１３のキャパシタ電極領域１３Ａがキャパシタ配置領域５のほぼ全域にわたって連続する連続膜パターンに形成されている一方で、第１電極膜１１のキャパシタ電極領域１１Ａが複数の（第１）電極膜部分１５１〜１５９に分割され、第３電極膜１６のキャパシタ電極領域１６Ａが複数の（第３）電極膜部分１８１〜１８４に分割されている。電極膜部分１５１〜１５９は、第１の実施形態における電極膜部分１３１〜１３９と同様の形状および面積比に形成されてもよいし、第２の実施形態における電極膜部分１４１〜１４９と同様の形状および面積比に形成されてもよい。また、電極膜部分１８１〜１８４も、電極膜部分１５１〜１５９と同様に形成されてもよい。つまり、電極膜部分１５１〜１５９は、互いに異なる対向面積で第２電極膜１３に対向していて、当該対向面積は、等比数列をなすように設定されていてもよい。同様に、電極膜部分１８１〜１８４も、互いに異なる対向面積で第２電極膜１３に対向していて、当該対向面積は、等比数列をなすように設定されていてもよい。

このようにして、電極膜部分１５１〜１５９と、第１容量膜１２と、第２電極膜１３とによって、複数のキャパシタ要素Ｃ２１〜Ｃ２９が構成されている。この複数のキャパシタ要素Ｃ２１〜Ｃ２９の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。さらに、電極膜部分１８１〜１８４と、第２容量膜１７と、第２電極膜１３とによって、複数のキャパシタ要素Ｃ３１〜Ｃ３４がさらに構成されている。この複数のキャパシタ要素Ｃ３１〜Ｃ３４の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。

第１電極膜１１は、さらに、キャパシタ電極領域１１Ａとパッド領域１１Ｂとの間にヒューズ領域１１Ｃを有している。ヒューズ領域１１Ｃには、第１の実施形態のヒューズユニット７と同様の複数のヒューズユニット２７がパッド領域１１Ｂに沿って一列に配列されている。各電極膜部分１５１〜１５９（キャパシタ要素Ｃ２１〜Ｃ２９）は、一つまたは複数のヒューズユニット２７を介してパッド領域１１Ｂに接続されている。つまり、複数のヒューズユニット２７は、キャパシタ要素Ｃ２１〜Ｃ２９とパッド領域１１Ｂの第２外部電極４との間にそれぞれ介装されている。キャパシタ要素Ｃ２１〜Ｃ２９のそれぞれに対応するヒューズユニット２７は、ヒューズＦ１１〜Ｆ１９を構成している（図９参照）。

第３電極膜１６は、さらに、キャパシタ電極領域１６Ａとパッド領域１６Ｂとの間にヒューズ領域１６Ｃを有している。ヒューズ領域１６Ｃには、第１の実施形態のヒューズユニット７と同様の複数のヒューズユニット２８がパッド領域１６Ｂに沿って一列に配列されている。各電極膜部分１８１〜１８４（キャパシタ要素Ｃ３１〜Ｃ３４）は、一つまたは複数のヒューズユニット２８を介してパッド領域１６Ｂに接続されている。つまり、複数のヒューズユニット２８は、キャパシタ要素Ｃ３１〜Ｃ３４とパッド領域１６Ｂの第２外部電極４との間にそれぞれ介装されている。キャパシタ要素Ｃ３１〜Ｃ３４のそれぞれに対応するヒューズユニット２８は、ヒューズＦ２１〜Ｆ２４を構成している（図９参照）。

複数のヒューズユニット２７（ヒューズＦ１１〜Ｆ１９）および２８（ヒューズＦ２１〜Ｆ２４）は、平面視において、重なり合わないように位置をずらして配置されている（図９参照）。詳しくは、ヒューズユニット２７および２８は、第２外部電極４の延びる方向（基板２の短手方向）に沿って間隔を隔てて１つずつ並んでいる。そのため、基板２の主面２Ａに対して垂直な方向からレーザ光２４（図６Ｂ参照）を照射することにより、所望のヒューズ（ヒューズユニット２７，２８）のみを切断でき、別のヒューズが誤って切断されることを回避できる。これにより、チップコンデンサ１の容量値を確実に目標値に合わせ込むことができる。なお、第２電極膜１３を、レーザ光２４で切断しないように、平面視において、ヒューズユニット２７および２８と重なり合わないように配置しておく必要がある。

第３の実施形態の構成によっても、電極膜部分１５１〜１５９が互いに異なる対向面積で、第１容量膜１２を挟んで第２電極膜１３に対向しており、これらはヒューズユニット２７を切断することによって個別に切り離すことができる。同様に、電極膜部分１８１〜１８４も互いに異なる対向面積で、第２容量膜１７を挟んで第２電極膜１３に対向しており、これらはヒューズユニット２８を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分１５１〜１５９の少なくとも一部、および、複数の電極膜部分１８１〜１８４の少なくとも一部が公比２の等比数列をなすように設定した対向面積で第２電極膜１３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

第１および第２の実施形態の場合には、前述したように上下に重なるキャパシタ要素（たとえば、キャパシタ要素Ｃ１およびＣ１１）が共通のヒューズ（キャパシタ要素Ｃ１およびＣ１１の場合にはヒューズＦ１）を介して第１外部電極３に接続されていたので（図１〜図３参照）、当該共通のヒューズを切断すると、上下のキャパシタ要素が一度に切り離されてしまう。一方、第３の実施形態の場合には、キャパシタ要素Ｃ２１〜Ｃ２９およびＣ３１〜Ｃ３４のぞれぞれは、専用のヒューズ（ヒューズユニット２７，２８）を介して第２外部電極４に接続されている。そのため、各キャパシタ要素を個別に切り離すことができるから、第１および第２の実施形態に比べて、キャパシタ要素の組み合わせ範囲が広がるため、チップコンデンサ２６全体の容量値を一層広範囲に設定できる。さらに、キャパシタ要素Ｃ２１〜Ｃ２９およびＣ３１〜Ｃ３４のすべての容量値を異ならせておけば、チップコンデンサ２６全体の容量値をより一層広範囲に設定できる。

第３の実施形態に係るチップコンデンサ２６の製造工程は、図５に示した工程と実質的に同様である。ただし、第１電極膜１１のパターニング（ステップＳ３，Ｓ４）において、キャパシタ電極領域１１Ａが電極膜部分１５１〜１５９に分割され、かつヒューズ領域１１Ｃに複数のヒューズユニット２７が形成されることになる。また、第２電極膜１３のパターニング（ステップＳ７，Ｓ８）では、複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。また、第３電極膜１６のパターニング（ステップＳ１１，Ｓ１２）において、キャパシタ電極領域１６Ａが電極膜部分１８１〜１８４に分割され、かつヒューズ領域１６Ｃに複数のヒューズユニット２８が形成されることになる。さらに、レーザトリミング（ステップＳ１６）においては、第１電極膜１１に形成されたヒューズユニット２７および第３電極膜１６に形成されたヒューズユニット２８のうち選択されたものがレーザ光によって切断される。

第１電極膜１１に形成されたヒューズユニット２７だけをレーザトリミングするのであれば、レーザトリミングの際、第１電極膜１１が第１容量膜１２によって覆われているので、この第１容量膜１２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ１５）は省かれてもよい。

なお、第３の実施形態では、第１電極膜１１を９つの電極膜部分１５１〜１５９に分割する一方で、第３電極膜１６を４つの電極膜部分１８１〜１８４に分割することで、第１電極膜１１のキャパシタ電極領域１１Ａと第３電極膜１６のキャパシタ電極領域１６Ａとを異なる形状にしている。しかし、これは一例に過ぎず、もちろん、キャパシタ電極領域１１Ａおよびキャパシタ電極領域１６Ａの互いの形状（電極膜部分の数）を一致させても構わない。ただし、この場合においても、複数のヒューズユニット２７および２８は、平面視において、重なり合わないように位置をずらして配置されている必要がある（図９参照）。

以上、第１参考例の実施形態について説明してきたが、第１参考例はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、第２電極膜１３だけが複数の電極膜に分割されている構成や、第２電極膜１３以外の第１電極膜１１および第３電極膜１６が複数の電極膜に分割されている構成を示したが、第１電極膜１１、第２電極膜１３および第３電極膜１６のすべてが複数の電極膜部分に分割されていてもよい。いずれにせよ、複数のキャパシタ要素（Ｃ１〜Ｃ１９，Ｃ２１〜Ｃ２９，Ｃ３１〜Ｃ３４）のうち、該当する電極膜部分（１３１〜１３９，１４１〜１４９，１５１〜１５９，１８１〜１８４）に対応するヒューズ（ヒューズユニット７，２７，２８）を切断することによって、所要の容量値を有するチップコンデンサ１を構成することができる。

また、以上の実施形態では、２層のキャパシタ構造を有するチップコンデンサ１，２５，２６について説明したが、３層以上のキャパシタ構造を有するチップコンデンサも考えられる。たとえば、図８のチップコンデンサ２６の場合において、第３電極膜１６の上に、第３容量膜を形成し、当該第３容量膜上に、第１外部電極３に接続された第４電極膜を形成することで、３層構造のチップコンデンサを実現できる。さらに、当該第４電極膜の上に第４容量膜を介して第５電極膜を形成すれば、４層構造のチップコンデンサを実現できる。このような多層構造のチップコンデンサを構成することによって、チップコンデンサの小型化および大容量化の両立を一層達成できるとともに、容量値を広範囲かつ高精度に調整できるコンデンサを提供できる。

ただし、多層構造のチップコンデンサを構成する場合には、前述したように各電極膜のヒューズを平面視で重ならないように配置することに留意する必要がある。
さらに、前述の実施形態では、第１電極膜１１、第２電極膜１３および第３電極膜１６のいずれかとヒューズユニットとが一体化されている例を示したが、第１電極膜１１、第２電極膜１３および第３電極膜１６とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、前述の実施形態では、基板２の表面に絶縁膜８が形成されているが、基板２が絶縁性の基板であれば、絶縁膜８を省くこともできる。また、基板２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように第１容量膜１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。

その他、前記（２）第１参考例に係る発明の特徴に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、各特徴Ｅ１〜Ｅ２４で特定されていない製造の工程を変更したり、割愛したり、追加したものも、第１参考例の範囲に含まれる。
＜第２参考例に係る発明＞
（１）第２参考例に係る発明の特徴
たとえば、第２参考例に係る発明の特徴は、以下のＡ１〜Ａ２０である。
（Ａ１）基板と、前記基板上に配置された第１外部電極と、前記基板上に配置された第２外部電極と、前記基板上に形成され、前記第１外部電極および前記第２外部電極の間に接続された複数のキャパシタ要素と、前記基板上に形成され、前記複数のキャパシタ要素と前記第１外部電極または前記第２外部電極との間にそれぞれ介装され、前記複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズとを含むチップコンデンサ。

Ａ１記載の発明によれば、基板上に配置された第１および第２外部電極の間に複数のキャパシタ要素が接続されている。そして、複数のキャパシタ要素と第１または第２外部電極との間に、当該複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズが設けられている。そこで、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、複数種類の容量値のチップコンデンサに対して共通の設計を適用できる。
（Ａ２）前記複数のキャパシタ要素が、互いに異なる容量値を有している、Ａ１に記載のチップコンデンサ。

Ａ２記載の発明により、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ａ３）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定されている、Ａ２に記載のチップコンデンサ。
Ａ３記載の発明により、第１外部電極および第２外部電極の間に接続すべき複数のキャパシタ要素を適切に選択することによって、チップコンデンサの容量値を所望の容量値に正確に合わせ込むことができる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ａ４）前記複数のヒューズのうちの少なくとも一つが切断されている、Ａ１〜Ａ３のいずれか一項に記載のチップコンデンサ。

容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
（Ａ５）前記基板上に形成された下部電極膜と、前記下部電極膜上に形成された容量膜と、前記容量膜上に前記下部電極膜と対向するように形成された上部電極膜とを含み、前記上部電極膜および上記下部電極膜のうちの一方の電極膜が、分割された複数の電極膜部分を含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および前記下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成されている、Ａ１〜Ａ４のいずれか一項に記載のチップコンデンサ。

Ａ５記載の発明によれば、下部電極膜と上部電極膜との間に容量膜を挟み込むことによってキャパシタ構造が構成されている。そして、上部電極膜および下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割することによって、それぞれの電極膜部分が他方の電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。
（Ａ６）前記複数の電極膜部分が、互いに異なる対向面積で前記他方の電極膜に対向している、Ａ５に記載のチップコンデンサ。

Ａ６記載の発明により、対向面積が互いに異なる複数の電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ａ７）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ａ６に記載のチップコンデンサ。

Ａ７記載の発明により、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ａ８）前記複数の電極膜部分と前記ヒューズとが同じ導電性材料の膜で形成されている、Ａ５〜Ａ７のいずれか一項に記載のチップコンデンサ。

Ａ８記載の発明では、電極膜部分とヒューズとを共通の導電性材料膜で構成することができる。そして、各電極膜部分に対応するヒューズを切断することで、当該電極膜部分を切り離すことができる。
（Ａ９）前記上部電極膜を覆い、前記第１外部電極および前記第２外部電極を露出させるように形成された保護膜をさらに含む、Ａ１〜Ａ８のいずれか一項に記載のチップコンデンサ。

Ａ９記載の発明により、第１および第２外部電極を露出させる一方で上部電極膜を保護膜で覆うことができるから、共通の設計で複数種類の容量値を実現でき、かつ信頼性の高いチップコンデンサを提供できる。
（Ａ１０）前記保護膜が、前記基板の側面にまで延びて、当該側面を覆っている、Ａ９に記載のチップコンデンサ。

Ａ１０記載の発明により、基板の側面からも保護することができるので、チップコンデンサの信頼性を一層向上できる。
（Ａ１１）第１外部電極および第２外部電極を有するチップコンデンサの製造方法であって、基板上に複数のキャパシタ要素を形成する工程と、前記複数のキャパシタ要素をそれぞれ切り離し可能に前記第１外部電極または第２外部電極に接続するための複数のヒューズを前記基板上に形成する工程と、基板上に第１外部電極および第２外部電極を形成する工程とを含む、チップコンデンサの製造方法。

Ａ１１記載の発明により、所要の容量値に応じて選択したヒューズを切断することにより、共通の設計でありながら、複数の容量値のチップコンデンサを製造することができる。
（Ａ１２）前記複数のキャパシタ要素が、互いに異なる容量値を有するように形成される、Ａ１１に記載のチップコンデンサの製造方法。

Ａ１２記載の発明により、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値を実現できる。
（Ａ１３）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定される、Ａ１２に記載のチップコンデンサの製造方法。
Ａ１３記載の発明によれば、複数のキャパシタ要素を適切に選択して組み合わせることによって、複数種類の容量値を実現でき、かつ所望の容量値に対する微調整（合わせ込み）も可能となる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ａ１４）前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、Ａ１１〜Ａ１３のいずれか一項に記載のチップコンデンサの製造方法。

Ａ１４記載の発明により、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
（Ａ１５）前記複数のキャパシタ要素の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、Ａ１４に記載のチップコンデンサの製造方法。

Ａ１５記載の発明によれば、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
（Ａ１６）前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、Ａ１４またはＡ１５に記載のチップコンデンサの製造方法。

Ａ１６記載の発明により、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
（Ａ１７）前記複数のキャパシタ要素を形成する工程が、前記基板上に下部電極膜を形成する工程と、前記下部電極膜上に容量膜を形成する工程と、前記容量膜上に前記下部電極膜と対向するように上部電極膜を形成する工程と、前記上部電極膜および前記下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割（たとえばフォトリソグラフィにより分割）する工程とを含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成される、Ａ１１〜Ａ１６のいずれか一項に記載のチップコンデンサの製造方法。

Ａ１７記載の発明により、下部電極膜と上部電極膜との間に容量膜を挟んだキャパシタ構造を形成できる。そして、上部電極膜および下部電極膜のうちの一方を複数の電極膜部分に分割することで、当該分割された電極膜部分と他方の電極膜との間に容量膜を挟んだ構造の複数のキャパシタ要素を基板上に形成することができる。
（Ａ１８）前記複数の電極膜部分が互いに異なる対向面積で前記他方の電極膜に対向するように前記一方の電極膜が分割される、Ａ１７に記載のチップコンデンサの製造方法。

Ａ１８記載の発明により、複数の電極膜部分が互いに異なる対向面積で他方の電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。
（Ａ１９）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定される、Ａ１８に記載のチップコンデンサの製造方法。

Ａ１９記載の発明により、等比数列をなすように容量値が設定された複数のキャパシタ要素を基板上に形成することができる。よって、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを提供でき、かつ所望の容量値への正確な合わせ込みが可能になる。
（Ａ２０）前記一方の電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、Ａ１７〜Ａ１９のいずれか一項に記載のチップコンデンサの製造方法。

Ａ２０記載の発明によれば、電極膜部分とヒューズとを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。
（２）第２参考例に係る発明の実施形態
以下では、第２参考例の実施の形態を、添付図面を参照して詳細に説明する。

図１０は、第２参考例の第１の実施形態に係るチップコンデンサの平面図であり、図１１はその断面図であって、図１０の切断面線XI−XIから見た切断面が示されている。さらに、図１２は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
チップコンデンサ３１は、基板３２と、基板上に配置された第１外部電極３３と、同じく基板３２上に配置された第２外部電極３４とを備えている。基板３２は、この実施形態では、平面視において四隅を面取りした矩形形状を有している。基板３２の長手方向両端部に第１外部電極３３および第２外部電極３４がそれぞれ配置されている。第１外部電極３３および第２外部電極３４は、この実施形態では、基板３２の短手方向に延びたほぼ矩形の平面形状を有し、基板３２の角に対応する各２箇所に面取り部を有している。基板３２上には、第１外部電極３３および第２外部電極３４の間のキャパシタ配置領域３５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、複数のヒューズユニット３７を介してそれぞれ第１外部電極３３に電気的に接続されている。

図１１および図１２に示されているように、基板３２の表面には絶縁膜３８が形成されていて、絶縁膜３８の表面に下部電極膜４１が形成されている。下部電極膜４１は、キャパシタ配置領域３５のほぼ全域にわたっているとともに、第２外部電極３４の直下の領域にまで延びて形成されている。より具体的には、下部電極膜４１は、キャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域４１Ａと、外部電極引き出しのためのパッド領域４１Ｂとを有している。キャパシタ電極領域４１Ａがキャパシタ配置領域３５に位置していて、パッド領域４１Ｂが第２外部電極３４の直下に位置している。

キャパシタ配置領域３５において下部電極膜４１（キャパシタ電極領域４１Ａ）を覆うように容量膜（誘電体膜）４２が形成されている。容量膜４２は、キャパシタ電極領域４１Ａの全域にわたって連続しており、この実施形態では、さらに第１外部電極３３の直下の領域にまで延び、キャパシタ配置領域３５外の絶縁膜３８を覆っている。
容量膜４２の上には、上部電極膜４３が形成されている。図１０では、明瞭化のために、上部電極膜４３を着色して示してある。上部電極膜４３は、キャパシタ配置領域３５に位置するキャパシタ電極領域４３Ａと、第１外部電極３３の直下に位置するパッド領域４３Ｂと、パッド領域４３Ｂとキャパシタ電極領域４３Ａとの間に配置されたヒューズ領域４３Ｃとを有している。

キャパシタ電極領域４３Ａにおいて、上部電極膜４３は、複数の電極膜部分２３１〜２３９に分割されている。この実施形態では、各電極膜部分２３１〜２３９は、いずれも矩形形状に形成されていて、ヒューズ領域４３Ｃから第２外部電極３４に向かって帯状に延びている。複数の電極膜部分２３１〜２３９は、複数種類の対向面積で、容量膜４２を挟んで下部電極膜４１に対向している。より具体的には、電極膜部分２３１〜２３９の下部電極膜４１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分２３１〜２３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分２３１〜２３８（または２３１〜２３７，２３９）を含む。これによって、各電極膜部分２３１〜２３９と容量膜４２を挟んで対向する下部電極膜４１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分２３１〜２３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。

この実施形態では、電極膜部分２３１〜２３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分２３５，２３６，２３７，２３８，２３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分２３５〜２３９は、キャパシタ配置領域３５の第１外部電極３３側の端縁から第２外部電極３４側の端縁までの範囲に渡って延びて形成されており、電極膜部分２３１〜２３４は、それよりも短く形成されている。

パッド領域４３Ｂは、第１外部電極３３とほぼ相似形に形成されており、基板３２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。このパッド領域４３Ｂの一つの長辺（基板３２の周縁に対して内方側の長辺）に沿ってヒューズ領域４３Ｃが配置されている。ヒューズ領域４３Ｃは、パッド領域４３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット３７を含む。ヒューズユニット３７は、上部電極膜４３のパッド領域４３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分２３１〜２３９は、１つまたは複数個のヒューズユニット３７と一体的に形成されていて、それらのヒューズユニット３７を介してパッド領域４３Ｂに接続され、このパッド領域４３Ｂを介して第１外部電極３３に電気的に接続されている。面積の比較的小さな電極膜部分２３１〜２３６は、一つのヒューズユニット３７によってパッド領域４３Ｂに接続されており、面積の比較的大きな電極膜部分２３７〜２３９は複数個のヒューズユニット３７を介してパッド領域４３Ｂに接続されている。全てのヒューズユニット３７が用いられる必要はなく、この実施形態では、一部のヒューズユニット３７は未使用である。

ヒューズユニット３７は、パッド領域４３Ｂとの接続のための第１幅広部３７Ａと電極膜部分２３１〜２３９との接続のための第２幅広部３７Ｂと、第１および第２幅広部３７Ａ，３７Ｂの間を接続する幅狭部３７Ｃとを含む。幅狭部３７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分２３１〜２３９のうち不要な電極膜部分をヒューズユニット３７の切断によって第１および第２外部電極３３，３４から電気的に切り離すことができる。

図１０および図１２では図示を省略したが、図１１に表れている通り、上部電極膜４３の表面を含むチップコンデンサ３１の表面はパッシベーション膜３９によって覆われている。パッシベーション膜３９は、たとえば窒化膜からなっていて、チップコンデンサ３１の上面のみならず、基板３２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜３９の上には、ポリイミド樹脂等からなる樹脂膜４０が形成されている。樹脂膜４０は、チップコンデンサ１の上面を覆い、さらに基板３２の側面に至って、当該側面上のパッシベーション膜３９を覆うように形成されている。

パッシベーション膜３９および樹脂膜４０は、チップコンデンサ３１の表面を保護する保護膜である。これらには、第１外部電極３３および第２外部電極３４に対応する領域にパッド開口４４，４５がそれぞれ形成されている。パッド開口４４，４５はそれぞれ上部電極膜４３のパッド領域４３Ｂの一部の領域、下部電極膜４１のパッド領域４１Ｂの一部の領域を露出させるようにパッシベーション膜３９および樹脂膜４０を貫通している。さらに、この実施形態では、第２外部電極３４に対応したパッド開口４５は、容量膜４２をも貫通している。

パッド開口４４，４５には、第１外部電極３３および第２外部電極３４がそれぞれ埋め込まれている。これにより、第１外部電極３３は上部電極膜４３のパッド領域４３Ｂに接合しており、第２外部電極３４は下部電極膜４１のパッド領域４１Ｂに接合している。第１および第２外部電極３３，３４は、樹脂膜４０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ３１をフリップチップ接合することができる。

図１３は、チップコンデンサ３１の内部の電気的構成を示す回路図である。第１外部電極３３と第２外部電極３４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第１外部電極３３との間には、一つまたは複数のヒューズユニット３７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ３１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサ３１の容量値が減少する。

そこで、パッド領域４１Ｂ，４３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサ３１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、０．１ｐＦ〜１０ｐＦの間の任意の容量値のチップコンデンサ３１を提供することができる。

以上のように、この実施形態によれば、第１外部電極３３および第２外部電極３４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ３１を提供できる。

チップコンデンサ３１の各部の詳細について以下に説明を加える。
基板３２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域３５は、概ね、基板３２の短辺の長さに相当する一辺を有する正方形領域となる。基板３２の厚さは、１５０μｍ程度であってもよい。基板３２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板３２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

絶縁膜３８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜４１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜４１は、スパッタ法によって形成することができる。上部電極膜４３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜４３は、スパッタ法によって形成することができる。上部電極膜４３のキャパシタ電極領域４３Ａを電極膜部分２３１〜２３９に分割し、かつヒューズ領域４３Ｃを複数のヒューズユニット３７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。

容量膜４２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜４２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜３９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜４０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極３３，３４は、たとえば、下部電極膜４１または上部電極膜４３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜４１または上部電極膜４３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２外部電極３３，３４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図１４は、チップコンデンサ３１の製造工程の一例を説明するための流れ図である。基板３２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜３８が形成される（ステップＳ１）。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜４１が絶縁膜３８の表面全域に形成される（ステップＳ２）。下部電極膜４１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜４１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ３）。このレジストパターンをマスクとして、下部電極膜４１がエッチングされることにより、図１０等に示したパターンの下部電極膜４１が得られる（ステップＳ４）。下部電極膜４１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜４２が、下部電極膜４１上に形成される（ステップＳ５）。下部電極膜４１が形成されていない領域では、絶縁膜３８の表面に容量膜４２が形成されることになる。次いで、その容量膜４２の上に、上部電極膜４３が形成される（ステップＳ６）。上部電極膜４３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜４３の表面に上部電極膜４３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される（ステップＳ７）。このレジストパターンをマスクとしたエッチングにより、上部電極膜４３が、最終形状（図１０等参照）にパターニングされる（ステップＳ８）。それによって、上部電極膜４３は、キャパシタ電極領域４３Ａに複数の電極膜部分２３１〜２３９を有し、ヒューズ領域４３Ｃに複数のヒューズユニット３７を有し、それらのヒューズユニット３７に接続されたパッド領域４３Ｂを有するパターンに整形される。上部電極膜４３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。

この後、上部電極膜４３のパッド領域４３Ｂと下部電極膜４１のパッド領域４１Ｂとに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ９の総容量値が測定される（ステップＳ９）。この測定された総容量値に基づき、目的とするチップコンデンサ３１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ１０）。

次いで、図１５Ａに示すように、基板３２上の全面にたとえば窒化膜からなるカバー膜４６が形成される（ステップＳ１１）。このカバー膜４６の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜４６は、パターニングされた上部電極膜４３を覆い、上部電極膜４３が形成されていない領域では容量膜４２を覆う。カバー膜４６は、ヒューズ領域４３Ｃにおいてはヒューズユニット３７を覆うことになる。

この状態から、ヒューズユニット３７を溶断するためのレーザトリミングが行われる（ステップＳ１２）。すなわち、図１５Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット３７にレーザ光４７を当てて、そのヒューズユニット３７の幅狭部３７Ｃが溶断される。これにより、対応するキャパシタ要素がパッド領域４３Ｂから切り離される。ヒューズユニット３７にレーザ光４７を当てるとき、カバー膜４６の働きによって、ヒューズユニット３７の近傍にレーザ光４７のエネルギーが蓄積され、それによって、ヒューズユニット３７が溶断する。

次に、図１５Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜４６上に窒化シリコン膜が堆積させられ、パッシベーション膜３９が形成される（ステップＳ１３）。前述のカバー膜４６は最終形態において、パッシベーション膜３９と一体化し、このパッシベーション膜３９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜３９は、ヒューズ溶断の際に同時に破壊されたカバー膜４６の開口内に入り込み、ヒューズユニット３７の切断面を保護する。したがって、パッシベーション膜３９は、ヒューズユニット３７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。パッシベーション膜３９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極３３，３４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜３９上に形成される（ステップＳ１４）。このレジストパターンをマスクとしてパッシベーション膜３９のエッチングが行われる。それによって、下部電極膜４１をパッド領域４１Ｂにおいて露出させるパッド開口と、上部電極膜４３をパッド領域４３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１５）。パッシベーション膜３９のエッチングは、反応性イオンエッチングによって行われてもよい。パッシベーション膜３９のエッチングの際に、同じく窒化膜で形成されている容量膜４２も開口することになり、それによって、下部電極膜４１のパッド領域４１Ｂが露出することになる。

次いで、全面に樹脂膜が塗布される（ステップＳ１６）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ１７）。これにより、樹脂膜４０およびパッシベーション膜３９を貫通したパッド開口４４，４５が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ１８）、さらに、パッド開口４４，４５内に、たとえば無電解めっき法によって、第１外部電極３３および第２外部電極３４が成長させられる（ステップＳ１９）。こうして、図１０等に示す構造のチップコンデンサ３１が得られる。

フォトリソグラフィ工程を利用した上部電極膜４３のパターニングでは、微小面積の電極膜部分２３１〜２３９を精度良く形成することができ、さらに微細なパターンのヒューズユニット３７を形成することができる。そして、上部電極膜４３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ３１を得ることができる。

図１６は、第２参考例の第２の実施形態に係るチップコンデンサ４８の構成を説明するための平面図である。図１６において、前述の図１０に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、上部電極膜４３のキャパシタ電極領域４３Ａがそれぞれ帯状の電極膜部分２３１〜２３９に分割されている。この場合、図１０に示すように、キャパシタ配置領域３５内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板３２上の限られた領域を有効に活用することができない。

そこで、図１６に示す実施形態では、複数の電極膜部分２３１〜２３９がＬ字形の電極膜部分２４１〜２４９に分割されている。これによって、たとえば、図１６の構成における電極膜部分２４９は、図１０の構成の電極膜部分２３９の１．５倍の面積で下部電極膜４１に対向することができる。よって、図１０の第１の実施形態において電極膜部分２３９に対応したキャパシタ要素Ｃ９が４ｐＦの容量を有しているとすれば、この実施形態における電極膜部分２４９を用いることで、キャパシタ要素Ｃ９は６ｐＦの容量を有することができる。これにより、キャパシタ配置領域３５内を有効に活用して、より広い範囲でチップコンデンサ４８の容量値を設定することが可能となる。

この実施形態に係るチップコンデンサ４８の製造工程は、図１４に示した工程と実質的に同様である。ただし、上部電極膜４３のパターニング（ステップＳ７，Ｓ８）では、キャパシタ電極領域４３Ａが、図１６に示す形状の複数の電極膜部分２３１〜２３９に分割される。
図１７は、第２参考例の第３の実施形態に係るチップコンデンサ４９の構成を説明するための分解斜視図であり、前述の第１の実施形態の説明において用いた図１２と同様にチップコンデンサ４９の各部が表されている。

第１の実施形態では、下部電極膜４１がキャパシタ配置領域３５のほぼ全域にわたる連続パターンからなるキャパシタ電極領域４１Ａを有し、上部電極膜４３のキャパシタ電極領域４３Ａが複数の電極膜部分２３１〜２３９に分割されている。
これに対して、この実施形態では、上部電極膜４３のキャパシタ電極領域４３Ａがキャパシタ配置領域３５のほぼ全域にわたって連続する連続膜パターンに形成されている一方で、下部電極膜４１のキャパシタ電極領域４１Ａが複数の電極膜部分２５１〜２５９に分割されている。電極膜部分２５１〜２５９は、第１の実施形態における電極膜部分２３１〜２３９と同様の形状および面積比に形成されてもよいし、第２の実施形態における電極膜部分２４１〜２４９と同様の形状および面積比に形成されてもよい。このようにして、電極膜部分２５１〜２５９と、容量膜４２と、上部電極膜４３とによって、複数のキャパシタ要素が構成されている。この複数のキャパシタ要素の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。

下部電極膜４１は、さらに、キャパシタ電極領域４１Ａとパッド領域４１Ｂとの間にヒューズ領域４１Ｃを有している。ヒューズ領域４１Ｃには、第１の実施形態のヒューズユニット３７と同様の複数のヒューズユニット５０がパッド領域４１Ｂに沿って一列に配列されている。各電極膜部分２５１〜２５９は、一つまたは複数のヒューズユニット５０を介してパッド領域４１Ｂに接続されている。

このような構成によっても、電極膜部分２５１〜２５９が互いに異なる対向面積で上部電極膜４３に対向しており、これらはヒューズユニット５０を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分２５１〜２５９の少なくとも一部が公比２の等比数列をなすように設定した対向面積で上部電極膜４３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

この実施形態に係るチップコンデンサ４９の製造工程は、図１４に示した工程と実質的に同様である。ただし、下部電極膜４１のパターニング（ステップＳ３，Ｓ４）において、キャパシタ電極領域４１Ａが電極膜部分２５１，２５９に分割され、かつヒューズ領域４１Ｃに複数のヒューズユニット５０が形成されることになる。また、上部電極膜４３のパターニング（ステップＳ７，Ｓ８）では、複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。さらに、レーザトリミング（ステップＳ１２）においては、下部電極膜４１に形成されたヒューズユニット５０がレーザ光によって切断される。レーザトリミングの際、下部電極膜４１は容量膜４２によって覆われているので、この容量膜４２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ１１）は省かれてもよい。

以上、第２参考例の実施形態について説明してきたが、第２参考例はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、上部電極膜および下部電極膜のうちの一方が複数の電極膜に分割されている構成を示したが、上部電極膜および下部電極膜が両方とも複数の電極膜部分に分割されていてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、前述の実施形態では、基板３２の表面に絶縁膜３８が形成されているが、基板３２が絶縁性の基板であれば、絶縁膜３８を省くこともできる。また、基板３２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜４２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。

その他、前記（１）第２参考例に係る発明の特徴に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、各特徴Ａ１〜Ａ２０で特定されていない製造の工程を変更したり、割愛したり、追加したものも、第２参考例の範囲に含まれる。
＜第３参考例に係る発明＞
（１）第３参考例に係る発明の特徴
たとえば、第３参考例に係る発明の特徴は、以下のＢ１〜Ｂ２５である。
（Ｂ１）基板と、前記基板上に配置された第１外部電極と、前記基板上に配置された第２外部電極と、前記基板上に形成され、前記第１外部電極および前記第２外部電極の間に接続された複数のキャパシタ要素と、前記基板上に形成され、前記複数のキャパシタ要素と前記第１外部電極または前記第２外部電極との間にそれぞれ介装され、前記複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズと、前記基板内に形成され、前記第１外部電極の直下を含む領域と前記第２外部電極の直下を含む領域との間に、互いに逆向きに接続された一対のダイオードと、を含むチップコンデンサ。

Ｂ１記載の発明によれば、基板上に配置された第１および第２外部電極の間に複数のキャパシタ要素が接続されている。そして、複数のキャパシタ要素と第１または第２外部電極との間に、当該複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズが設けられている。そこで、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、複数種類の容量値のチップコンデンサに対して共通の設計を適用できる。また、寄生容量の影響を受けず、正確に容量値の合わせ込みが出来るチップコンデンサとなる。
（Ｂ２）前記一対のダイオードが、前記第１外部電極の直下または下部電極の直下を含む前記基板の表面領域に形成された不純物拡散領域と、前記第２外部電極の直下または下部電極の直下を含む前記基板の表面領域に形成された不純物拡散領域とを含む、Ｂ１記載のチップコンデンサ。

Ｂ２記載の発明によれば、不純物拡散領域を形成することで、容易に一対のダイオードを形成することができる。
（Ｂ３）前記基板は、半導体基板であり、前記一対のダイオードは、前記基板と前記不純物領域とのｐｎ接合により形成されるものである、Ｂ２記載のチップコンデンサ。
Ｂ３記載の発明によれば、一対のダイオードは、半導体のｐｎ接合を用いて容易に作ることができる。
（Ｂ４）前記複数のキャパシタ要素が、互いに異なる容量値を有している、Ｂ１〜Ｂ３のいずれか一項に記載のチップコンデンサ。

Ｂ４記載の発明によれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｂ５）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定されている、Ｂ４に記載のチップコンデンサ。
Ｂ５記載の発明によれば、第１外部電極および第２外部電極の間に接続すべき複数のキャパシタ要素を適切に選択することによって、チップコンデンサの容量値を所望の容量値に正確に合わせ込むことができる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｂ６）前記複数のヒューズのうちの少なくとも一つが切断されている、Ｂ１〜Ｂ５のいずれか一項に記載のチップコンデンサ。

Ｂ６記載の発明によれば、容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
（Ｂ７）前記基板上に形成された下部電極膜と、前記下部電極膜上に形成された容量膜と、前記容量膜上に前記下部電極膜と対向するように形成された上部電極膜とを含み、前記上部電極膜および上記下部電極膜のうちの一方の電極膜が、分割された複数の電極膜部分を含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および前記下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成されている、Ｂ１〜Ｂ６のいずれか一項に記載のチップコンデンサ。

Ｂ７記載の発明によれば、下部電極膜と上部電極膜との間に容量膜を挟み込むことによってキャパシタ構造が構成されている。そして、上部電極膜および下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割することによって、それぞれの電極膜部分が他方の電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。
（Ｂ８）前記複数の電極膜部分が、互いに異なる対向面積で前記他方の電極膜に対向している、Ｂ７に記載のチップコンデンサ。

Ｂ８記載の発明によれば、対向面積が互いに異なる複数の電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｂ９）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｂ８に記載のチップコンデンサ。

Ｂ９記載の発明によれば、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｂ１０）前記複数の電極膜部分と前記ヒューズとが同じ導電性材料の膜で形成されている、Ｂ７〜Ｂ９のいずれか一項に記載のチップコンデンサ。

Ｂ１０記載の発明によれば、電極膜部分とヒューズとを共通の導電性材料膜で構成することができる。そして、各電極膜部分に対応するヒューズを切断することで、当該電極膜部分を切り離すことができる。
（Ｂ１１）前記上部電極膜を覆い、前記第１外部電極および前記第２外部電極を露出させるように形成された保護膜をさらに含む、Ｂ１〜Ｂ１０のいずれか一項に記載のチップコンデンサ。

Ｂ１１記載の発明によれば、第１および第２外部電極を露出させる一方で上部電極膜を保護膜で覆うことができるから、共通の設計で複数種類の容量値を実現でき、かつ信頼性の高いチップコンデンサを提供できる。
（Ｂ１２）前記保護膜が、前記基板の側面にまで延びて、当該側面を覆っている、Ｂ１１に記載のチップコンデンサ。

Ｂ１２記載の発明によれば、基板の側面からも保護することができるので、チップコンデンサの信頼性を一層向上できる。
（Ｂ１３）第１外部電極および第２外部電極を有するチップコンデンサの製造方法であって、基板の表面領域の前記第１外部電極および第２外部電極の各直下の領域を含む領域に、それぞれ、拡散領域を形成する工程と、前記基板上に複数のキャパシタ要素を形成する工程と、前記複数のキャパシタ要素をそれぞれ切り離し可能に前記第１外部電極または第２外部電極に接続するための複数のヒューズを前記基板上に形成する工程と、前記基板上に第１外部電極および第２外部電極を形成する工程とを含む、チップコンデンサの製造方法。

Ｂ１３記載の発明によれば、所要の容量値に応じて選択したヒューズを切断することにより、共通の設計でありながら、複数の容量値のチップコンデンサを製造することができる。また、寄生容量の影響を受けないチップコンデンサを製造することができる。
（Ｂ１４）前記複数のキャパシタ要素が、互いに異なる容量値を有するように形成される、Ｂ１３に記載のチップコンデンサの製造方法。

Ｂ１４記載の発明によれば、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値を実現できる。
（Ｂ１５）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定される、Ｂ１４に記載のチップコンデンサの製造方法。
Ｂ１５記載の発明によれば、複数のキャパシタ要素を適切に選択して組み合わせることによって、複数種類の容量値を実現でき、かつ所望の容量値に対する微調整（合わせ込み）も可能となる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｂ１６）前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、Ｂ１３〜Ｂ１５のいずれか一項に記載のチップコンデンサの製造方法。

Ｂ１６記載の発明によれば、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
（Ｂ１７）前記複数のキャパシタ要素の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、Ｂ１６に記載のチップコンデンサの製造方法。

Ｂ１７記載の発明によれば、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
（Ｂ１８）前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、Ｂ１６またはＢ１７に記載のチップコンデンサの製造方法。

Ｂ１８記載の発明によれば、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
（Ｂ１９）前記複数のキャパシタ要素を形成する工程が、前記基板上に下部電極膜を形成する工程と、前記下部電極膜上に容量膜を形成する工程と、前記容量膜上に前記下部電極膜と対向するように上部電極膜を形成する工程と、前記上部電極膜および前記下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割（たとえばフォトリソグラフィにより分割）する工程とを含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成される、Ｂ１３〜Ｂ１８のいずれか一項に記載のチップコンデンサの製造方法。

Ｂ１９記載の発明によれば、下部電極膜と上部電極膜との間に容量膜を挟んだキャパシタ構造を形成できる。そして、上部電極膜および下部電極膜のうちの一方を複数の電極膜部分に分割することで、当該分割された電極膜部分と他方の電極膜との間に容量膜を挟んだ構造の複数のキャパシタ要素を基板上に形成することができる。
（Ｂ２０）前記複数の電極膜部分が互いに異なる対向面積で前記他方の電極膜に対向するように前記一方の電極膜が分割される、Ｂ１９に記載のチップコンデンサの製造方法。

Ｂ２０記載の発明によれば、複数の電極膜部分が互いに異なる対向面積で他方の電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。
（Ｂ２１）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定される、Ｂ１９に記載のチップコンデンサの製造方法。

Ｂ２１記載の発明によれば、等比数列をなすように容量値が設定された複数のキャパシタ要素を基板上に形成することができる。よって、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを提供でき、かつ所望の容量値への正確な合わせ込みが可能になる。
（Ｂ２２）前記一方の電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、Ｂ１９〜Ｂ２１のいずれか一項に記載のチップコンデンサの製造方法。

Ｂ２２記載の発明によれば、電極膜部分とヒューズとを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。
（Ｂ２３）基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に形成された下部電極膜と、前記下部電極膜上に形成された容量膜と、前記容量膜上に前記下部電極膜と対抗するように形成された上部電極膜と、前記絶縁膜上に配置され前記下部電極膜に接続された第１外部電極と、前記絶縁膜上に配置され前記上部電極膜に接続された第２外部電極と、前記基板内に形成され、前記第１外部電極の直下を含む領域と前記第２外部電極の直下を含む領域との間に、互いに逆向きに接続された一対のダイオードと、を含むチップコンデンサ。

Ｂ２３記載の発明によれば、寄生容量の影響を受けず、正確に容量値の合わせ込みが出来るチップコンデンサとなる。
（Ｂ２４）前記一対のダイオードが、前記第１外部電極の直下または下部電極の直下を含む前記基板の表面領域に形成された不純物拡散領域と、前記第２外部電極の直下または下部電極の直下を含む前記基板の表面領域に形成された不純物拡散領域とを含む、Ｂ２３記載のチップコンデンサ。

Ｂ２４記載の発明によれば、不純物拡散領域を形成することで、容易に一対のダイオードを形成することができる。
（Ｂ２５）前記基板は、半導体基板であり、前記一対のダイオードは、前記基板と前記不純物領域とのｐｎ接合により形成されるものである、Ｂ２４記載のチップコンデンサ。
Ｂ２５記載の発明によれば、一対のダイオードは、半導体のｐｎ接合を用いて容易に作ることができる。
（２）第３参考例に係る発明の実施形態
以下では、第３参考例の実施の形態を、添付図面を参照して詳細に説明する。

図１８は、第３参考例の第１の実施形態に係るチップコンデンサの平面図であり、図１９はその断面図であって、図１８の切断面線IXX−IXXから見た切断面が示されている。さらに、図２０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
チップコンデンサ５１は、基板５２と、基板５２上に配置された第１外部電極５３と、同じく基板５２上に配置された第２外部電極５４とを備えている。基板５２は、この実施形態では、平面視において四隅を面取りした矩形形状を有している。矩形形状は、例えば、０．３ｍｍ×０．１５ｍｍ程度の寸法である。基板５２の長手方向両端部に第１外部電極５３および第２外部電極５４がそれぞれ配置されている。第１外部電極５３および第２外部電極５４は、この実施形態では、基板５２の短手方向に延びたほぼ矩形の平面形状を有し、基板５２の角に対応する各２箇所に面取り部を有している。基板５２上には、第１外部電極５３および第２外部電極５４の間のキャパシタ配置領域５５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、複数のヒューズユニット５７を介してそれぞれ第１外部電極５３に電気的に接続されている。

図１９および図２０に示されているように、基板５２の表面には絶縁膜５８が形成されていて、絶縁膜５８の表面に下部電極膜３１１が形成されている。下部電極膜３１１は、キャパシタ配置領域５５のほぼ全域にわたっているとともに、第２外部電極５４の直下の領域にまで延びて形成されている。より具体的には、下部電極膜３１１は、キャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域３１１Ａと、外部電極引き出しのためのパッド領域３１１Ｂとを有している。キャパシタ電極領域３１１Ａがキャパシタ配置領域５５に位置していて、パッド領域３１１Ｂが第２外部電極５４の直下に位置している。

キャパシタ配置領域５５において下部電極膜３１１（キャパシタ電極領域３１１Ａ）を覆うように容量膜（誘電体膜）３１２が形成されている。容量膜３１２は、キャパシタ電極領域３１１Ａの全域にわたって連続しており、この実施形態では、さらに第１外部電極５３の直下の領域にまで延び、キャパシタ配置領域５５外の絶縁膜５８を覆っている。
容量膜３１２の上には、上部電極膜３１３が形成されている。図１８では、明瞭化のために、上部電極膜３１３に細ドットを付して示してある。上部電極膜３１３は、キャパシタ配置領域５５に位置するキャパシタ電極領域３１３Ａと、第１外部電極５３の直下に位置するパッド領域３１３Ｂと、パッド領域３１３Ｂとキャパシタ電極領域３１３Ａとの間に配置されたヒューズ領域３１３Ｃとを有している。

キャパシタ電極領域３１３Ａにおいて、上部電極膜３１３は、複数の電極膜部分３３１〜３３９に分割されている。この実施形態では、各電極膜部分３３１〜３３９は、いずれも矩形形状に形成されていて、ヒューズ領域３１３Ｃから第２外部電極５４に向かって帯状に延びている。複数の電極膜部分３３１〜３３９は、複数種類の対向面積で、容量膜３１２を挟んで下部電極膜３１１に対向している。より具体的には、電極膜部分３３１〜３３９の下部電極膜３１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分３３１〜３３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分３３１〜３３８（または３３１〜３３７，３３９）を含む。これによって、各電極膜部分３３１〜３３９と容量膜３１２を挟んで対向する下部電極膜３１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分３３１〜３３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。

この実施形態では、電極膜部分３３１〜３３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分３３５，３３６，３３７，３３８，３３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分３３５〜３３９は、キャパシタ配置領域５５の第１外部電極５３側の端縁から第２外部電極５４側の端縁までの範囲に渡って延びて形成されており、電極膜部分３３１〜３３４は、それよりも短く形成されている。

パッド領域３１３Ｂは、第１外部電極５３とほぼ相似形に形成されており、基板５２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。このパッド領域３１３Ｂの一つの長辺（基板５２の周縁に対して内方側の長辺）に沿ってヒューズ領域３１３Ｃが配置されている。ヒューズ領域３１３Ｃは、パッド領域３１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット５７を含む。ヒューズユニット５７は、上部電極膜３１３のパッド領域３１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分３３１〜３３９は、１つまたは複数個のヒューズユニット５７と一体的に形成されていて、それらのヒューズユニット５７を介してパッド領域３１３Ｂに接続され、このパッド領域３１３Ｂを介して第１外部電極５３に電気的に接続されている。面積の比較的小さな電極膜部分３３１〜３３６は、一つのヒューズユニット５７によってパッド領域３１３Ｂに接続されており、面積の比較的大きな電極膜部分３３７〜３３９は複数個のヒューズユニット５７を介してパッド領域３１３Ｂに接続されている。全てのヒューズユニット５７が用いられる必要はなく、この実施形態では、一部のヒューズユニット５７は未使用である。

ヒューズユニット５７は、パッド領域３１３Ｂとの接続のための第１幅広部５７Ａと電極膜部分３３１〜３３９との接続のための第２幅広部５７Ｂと、第１および第２幅広部５７Ａ，５７Ｂの間を接続する幅狭部５７Ｃとを含む。幅狭部５７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分３３１〜３３９のうち不要な電極膜部分をヒューズユニット５７の切断によって第１および第２外部電極５３，５４から電気的に切り離すことができる。

図１８および図２０では図示を省略したが、図１９に表れている通り、上部電極膜３１３の表面を含むチップコンデンサ５１の表面はパッシベーション膜５９によって覆われている。パッシベーション膜５９は、たとえば窒化膜からなっていて、チップコンデンサ５１の上面のみならず、基板５２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜５９の上には、ポリイミド樹脂等からなる樹脂膜３１０が形成されている。樹脂膜３１０は、チップコンデンサ５１の上面を覆い、さらに基板５２の側面に至って、当該側面上のパッシベーション膜５９を覆うように形成されている。

パッシベーション膜５９および樹脂膜３１０は、チップコンデンサ５１の表面を保護する保護膜である。これらには、第１外部電極５３および第２外部電極５４に対応する領域にパッド開口３２１，３２２がそれぞれ形成されている。パッド開口３２１，３２２はそれぞれ上部電極膜３１３のパッド領域３１３Ｂの一部の領域、下部電極膜３１１のパッド領域３１１Ｂの一部の領域を露出させるようにパッシベーション膜５９および樹脂膜３１０を貫通している。さらに、この実施形態では、第２外部電極５４に対応したパッド開口３２２は、容量膜３１２をも貫通している。

パッド開口３２１，３２２には、第１外部電極５３および第２外部電極５４がそれぞれ埋め込まれている。これにより、第１外部電極５３は上部電極膜３１３のパッド領域３１３Ｂに接合しており、第２外部電極５４は下部電極膜３１１のパッド領域３１１Ｂに接合している。第１および第２外部電極５３，５４は、樹脂膜３１０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ５１をフリップチップ接合することができる。

この実施形態では、基板５２は、例えば半導体で形成された半導体基板(例えばｐ型シリコン基板)が使用されている。このため、図１９を参照して説明すると、第１外部電極５３の直下には、当該第１外部電極５３と基板５２との間に、絶縁膜５８および容量膜３１２を挟んだ寄生容量が形成される。また、第２外部電極５４の直下には、当該第２外部電極５４と基板５２との間に、絶縁膜５８を挟んだ寄生容量が形成される。そして、これら寄生容量が基板５２を介して第１外部電極５３および第２外部電極５４の間に直列に接続されていることになる。そして、この寄生容量の直列回路は、前記構成したキャパシタ要素Ｃ１〜Ｃ９に対して並列接続されることになり、チップコンデンサ５１に対して寄生容量が加算され、また、特にチップコンデンサ５１を所望の容量値（たとえば１ｐＦ以下）に合わせ込む場合に妨げとなる。

そこで、この実施形態では、第１外部電極５３の直下およびパッド領域３１３Ｂの直下の基板５２の表面領域には、ｎ型不純物がドープされたｎ型拡散領域３２３が形成されている。また、第２外部電極５４の直下および下部電極膜３１１の直下にも、ｎ型不純物がドープされたｎ型拡散領域３２４が形成されている。
このように、基板５２の表面領域に拡散領域３２３、３２４を形成することにより、基板５２と拡散領域３２３と第１外部電極５３との間にｐｎ接合によるダイオードが形成される。同様に、基板５２と拡散領域３２４と第２外部電極５４との間にもｐｎ接合によるダイオードが形成される。その結果、チップコンデンサ５１の電気的な等価回路は、図２１に示すものとなる。

図２１において、Ｃは、チップコンデンサ５１の本来の容量であり、ＣＰ１およびＣＰ２は、それぞれ、第１外部電極５３および第２外部電極５４側の寄生容量である。これら寄生容量ＣＰ１およびＣＰ２は、ｐｎ接合で形成された互いに逆向きに接続された一対のダイオードＤ１、Ｄ２により、電気的に遮断され、第１外部電極５３および第２外部電極５４間を接続する直列寄生容量回路が、外部電極５３、５４から分離されている。

図２２は、チップコンデンサ５１の内部の電気的構成を示す回路図である。第１外部電極５３と第２外部電極５４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第１外部電極５３との間には、一つまたは複数のヒューズユニット５７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。
ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ５１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサ５１の容量値が減少する。

そこで、パッド領域３１１Ｂ，３１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサ５１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、０．１ｐＦ〜１０ｐＦの間の任意の容量値のチップコンデンサ５１を提供することができる。

以上のように、この実施形態によれば、第１外部電極５３および第２外部電極５４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ５１を提供できる。

チップコンデンサ５１の各部の詳細について以下に説明を加える。
基板５２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域５５は、概ね、基板５２の短辺の長さに相当する一辺を有する正方形領域となる。基板５２の厚さは、１５０μｍ程度であってもよい。基板５２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板５２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

絶縁膜５８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜３１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜３１１は、スパッタ法によって形成することができる。上部電極膜３１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜３１３は、スパッタ法によって形成することができる。上部電極膜３１３のキャパシタ電極領域３１３Ａを電極膜部分３３１〜３３９に分割し、かつヒューズ領域３１３Ｃを複数のヒューズユニット５７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。

容量膜３１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜３１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜５９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜３１０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極５３，５４は、たとえば、下部電極膜３１１または上部電極膜３１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜３１１または上部電極膜３１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２外部電極５３，５４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図２３は、チップコンデンサ５１の製造工程の一例を説明するための流れ図である。基板５２として、例えばｐ型シリコン基板を準備する。そして、基板５２の表面領域の、下部電極膜３１１の直下となる領域および上部電極膜３１３のパッド領域３１３Ｂの直下となる領域に、ｎ型不純物をドープして、ｎ型拡散領域３２３、３２４を形成する(ステップＳ０）。次いで、基板５２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜５８が形成される（ステップＳ１）。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜３１１が絶縁膜５８の表面全域に形成される（ステップＳ２）。下部電極膜３１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜３１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ３）。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図１８等に示したパターンの下部電極膜３１１が得られる（ステップＳ４）。下部電極膜３１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜３１２が、下部電極膜３１１上に形成される（ステップＳ５）。下部電極膜３１１が形成されていない領域では、絶縁膜５８の表面に容量膜３１２が形成されることになる。次いで、その容量膜３１２の上に、上部電極膜３１３が形成される（ステップＳ６）。上部電極膜３１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜３１３の表面に上部電極膜３１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される（ステップＳ７）。このレジストパターンをマスクとしたエッチングにより、上部電極膜３１３が、最終形状（図１８等参照）にパターニングされる（ステップＳ８）。それによって、上部電極膜３１３は、キャパシタ電極領域３１３Ａに複数の電極膜部分３３１〜３３９を有し、ヒューズ領域３１３Ｃに複数のヒューズユニット５７を有し、それらのヒューズユニット５７に接続されたパッド領域３１３Ｂを有するパターンに整形される。上部電極膜３１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。

この後、上部電極膜３１３のパッド領域３１３Ｂと下部電極膜３１１のパッド領域３１１Ｂとに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ９の総容量値が測定される（ステップＳ９）。この測定された総容量値に基づき、目的とするチップコンデンサ５１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ１０）。

次いで、図２４Ａに示すように、基板５２上の全面にたとえば窒化膜からなるカバー膜３２６が形成される（ステップＳ１１）。このカバー膜３２６の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜３２６は、パターニングされた上部電極膜３１３を覆い、上部電極膜３１３が形成されていない領域では容量膜３１２を覆う。カバー膜３２６は、ヒューズ領域３１３Ｃにおいてはヒューズユニット５７を覆うことになる。

この状態から、ヒューズユニット５７を溶断するためのレーザトリミングが行われる（ステップＳ１２）。すなわち、図２４Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット５７にレーザ光３２７を当てて、そのヒューズユニット５７の幅狭部５７Ｃが溶断される。これにより、対応するキャパシタ要素がパッド領域３１３Ｂから切り離される。ヒューズユニット５７にレーザ光３２７を当てるとき、カバー膜３２６の働きによって、ヒューズユニット５７の近傍にレーザ光３２７のエネルギーが蓄積され、それによって、ヒューズユニット５７が溶断する。

次に、図２４Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜３２６上に窒化シリコン膜が堆積させられ、パッシベーション膜５９が形成される（ステップＳ１３）。前述のカバー膜３２６は最終形態において、パッシベーション膜５９と一体化し、このパッシベーション膜５９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜５９は、ヒューズ溶断の際に同時に破壊されたカバー膜３２６の開口内に入り込み、ヒューズユニット５７の切断面を保護する。したがって、パッシベーション膜５９は、ヒューズユニット５７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。パッシベーション膜５９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極５３，５４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜５９上に形成される（ステップＳ１４）。このレジストパターンをマスクとしてパッシベーション膜５９のエッチングが行われる。それによって、下部電極膜３１１をパッド領域３１１Ｂにおいて露出させるパッド開口と、上部電極膜３１３をパッド領域３１３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１５）。パッシベーション膜５９のエッチングは、反応性イオンエッチングによって行われてもよい。パッシベーション膜５９のエッチングの際に、同じく窒化膜で形成されている容量膜３１２も開口することになり、それによって、下部電極膜３１１のパッド領域３１１Ｂが露出することになる。

次いで、全面に樹脂膜が塗布される（ステップＳ１６）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ１７）。これにより、樹脂膜３１０およびパッシベーション膜５９を貫通したパッド開口３２１，３２２が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ１８）、さらに、パッド開口３２１，３２２内に、たとえば無電解めっき法によって、第１外部電極５３および第２外部電極５４が成長させられる（ステップＳ１９）。こうして、図１８等に示す構造のチップコンデンサ５１が得られる。

フォトリソグラフィ工程を利用した上部電極膜３１３のパターニングでは、微小面積の電極膜部分３３１〜３３９を精度良く形成することができ、さらに微細なパターンのヒューズユニット５７を形成することができる。そして、上部電極膜３１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ５１を得ることができる。

図２５は、第３参考例の第２の実施形態に係るチップコンデンサ３２５の構成を説明するための平面図である。図２５において、前述の図１８に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、上部電極膜３１３のキャパシタ電極領域３１３Ａがそれぞれ帯状の電極膜部分３３１〜３３９に分割されている。この場合、図１８に示すように、キャパシタ配置領域５５内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板５２上の限られた領域を有効に活用することができない。

そこで、図２５に示す実施形態では、複数の電極膜部分３３１〜３３９がＬ字形の電極膜部分３４１〜３４９に分割されている。これによって、たとえば、図２５の構成における電極膜部分３４９は、図１８の構成の電極膜部分３３９の１．５倍の面積で下部電極膜３１１に対向することができる。よって、図１８の第１の実施形態において電極膜部分３３９に対応したキャパシタ要素Ｃ９が４ｐＦの容量を有しているとすれば、この実施形態における電極膜部分３４９を用いることで、キャパシタ要素Ｃ９は６ｐＦの容量を有することができる。これにより、キャパシタ配置領域５５内を有効に活用して、より広い範囲でチップコンデンサ５１の容量値を設定することが可能となる。

なお、この実施形態においても、寄生容量を切り離すために、基板５２の表面領域であって、第１外部電極５３の直下の領域、および、下部電極膜３１１直下の領域には拡散領域が形成され、ｐｎ接合による一対のダイオードが形成されている。
この実施形態に係るチップコンデンサ３２５の製造工程は、図２３に示した工程と実質的に同様である。ただし、上部電極膜３１３のパターニング（ステップＳ７，Ｓ８）では、キャパシタ電極領域３１３Ａが、図２５に示す形状の複数の電極膜部分３３１〜３３９に分割される。

図２６は、第３参考例の第３の実施形態に係るチップコンデンサ３２８の構成を説明するための分解斜視図であり、前述の第１の実施形態の説明において用いた図２０と同様にチップコンデンサ３２８の各部が表されている。
第１の実施形態では、下部電極膜３１１がキャパシタ配置領域５５のほぼ全域にわたる連続パターンからなるキャパシタ電極領域３１１Ａを有し、上部電極膜３１３のキャパシタ電極領域３１３Ａが複数の電極膜部分３３１〜３３９に分割されている。

これに対して、この実施形態では、上部電極膜３１３のキャパシタ電極領域３１３Ａがキャパシタ配置領域５５のほぼ全域にわたって連続する連続膜パターンに形成されている一方で、下部電極膜３１１のキャパシタ電極領域３１１Ａが複数の電極膜部分３５１〜３５９に分割されている。電極膜部分３５１〜３５９は、第１の実施形態における電極膜部分３３１〜３３９と同様の形状および面積比に形成されてもよいし、第２の実施形態における電極膜部分３４１〜３４９と同様の形状および面積比に形成されてもよい。このようにして、電極膜部分３５１〜３５９と、容量膜３１２と、上部電極膜３１３とによって、複数のキャパシタ要素が構成されている。この複数のキャパシタ要素の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。

下部電極膜３１１は、さらに、キャパシタ電極領域３１１Ａとパッド領域３１１Ｂとの間にヒューズ領域３１１Ｃを有している。ヒューズ領域３１１Ｃには、第１の実施形態のヒューズユニット５７と同様の複数のヒューズユニット３２９がパッド領域３１１Ｂに沿って一列に配列されている。各電極膜部分３５１〜３５９は、一つまたは複数のヒューズユニット３２９を介してパッド領域３１１Ｂに接続されている。

このような構成によっても、電極膜部分３５１〜３５９が互いに異なる対向面積で上部電極膜３１３に対向しており、これらはヒューズユニット３２９を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分３５１〜３５９の少なくとも一部が公比２の等比数列をなすように設定した対向面積で上部電極膜３１３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

なお、この実施形態においても、上述の各実施形態と同様に、寄生容量を切り離すために、基板５２の表面領域であって、第１外部電極５３の直下の領域、および、第２外部電極５４の直下の領域には拡散領域が形成され、ｐｎ接合による一対のダイオードが形成されている。
この実施形態に係るチップコンデンサ３２８の製造工程は、図２３に示した工程と実質的に同様である。ただし、下部電極膜３１１のパターニング（ステップＳ３，Ｓ４）において、キャパシタ電極領域３１１Ａが電極膜部分３５１，３５９に分割され、かつヒューズ領域３１１Ｃに複数のヒューズユニット３２９が形成されることになる。また、上部電極膜３１３のパターニング（ステップＳ７，Ｓ８）では、複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。さらに、レーザトリミング（ステップＳ１２）においては、下部電極膜３１１に形成されたヒューズユニット３２９がレーザ光によって切断される。レーザトリミングの際、下部電極膜３１１は容量膜３１２によって覆われているので、この容量膜３１２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ１１）は省かれてもよい。

以上、第３参考例の実施形態について説明してきたが、第３参考例はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、上部電極膜および下部電極膜のうちの一方が複数の電極膜に分割されている構成を示したが、上部電極膜および下部電極膜が両方とも複数の電極膜部分に分割されていてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、前述の実施形態では、基板５２の表面に絶縁膜５８が形成されているが、基板５２が絶縁性の基板であれば、絶縁膜５８を省くこともできる。また、基板５２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜３１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。さらに、導電性基板を使用する場合、ｐｎ接合によるダイオード以外のダイオードを利用して、基板と外部電極との間に生じうる寄生容量の切り離しを行ってもよい。

その他、前記（１）第３参考例に係る発明の特徴に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、各特徴Ｂ１〜Ｂ２５で特定されていない製造の工程を変更したり、割愛したり、追加したものも、第３参考例の範囲に含まれる。
＜第４参考例に係る発明＞
（１）第４参考例に係る発明の特徴
たとえば、第４参考例に係る発明の特徴は、以下のＣ１〜Ｃ２３である。
（Ｃ１）基板と、前記基板上に配置された第１外部電極と、前記基板上に配置された第２外部電極と、前記基板上に形成され、前記第１外部電極および前記第２外部電極の間に接続された複数のキャパシタ要素と、前記基板上に形成され、前記複数のキャパシタ要素と前記第１外部電極または前記第２外部電極との間にそれぞれ介装され、前記複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズとを含むチップコンデンサであって、前記基板として、比抵抗が３０Ω・ｃｍ以上の基板が用いられていることを特徴とするチップコンデンサ。

Ｃ１記載の発明によれば、基板上に配置された第１および第２外部電極の間に複数のキャパシタ要素が接続されている。そして、複数のキャパシタ要素と第１または第２外部電極との間に、当該複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズが設けられている。そこで、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、複数種類の容量値のチップコンデンサに対して共通の設計を適用できる。また、寄生容量の影響を受けず、正確に容量値の合わせ込みが出来るチップコンデンサとなる。

より具体的には、基板の比抵抗が高ければ、第１外部電極および第２外部電極の直下に形成された寄生容量は、基板によって互いに電気的に接続されることがない。それによって、これらの寄生容量を通る回路が第１外部電極および第２外部電極の間に形成されることがない。これにより、第１外部電極および第２外部電極と基板との間に生じた寄生容量を、チップコンデンサ本来の回路から切り離すことができるので、基板材料として半導体を選択しても差し支えのないチップコンデンサを製造することができる。
（Ｃ２）前記基板が、１００Ω・ｃｍ以上の比抵抗を有する、Ｃ１記載のチップコンデンサ。

Ｃ２記載の発明によれば、比抵抗の大きな基板を使用し、より確実に寄生容量を分離することができ、本来のキャパシタ容量が小さくても、寄生容量の与える影響を除去することができる。
（Ｃ３）前記複数のキャパシタ要素が、互いに異なる容量値を有している、Ｃ１またはＣ２に記載のチップコンデンサ。

この構成によれば、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｃ４）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定されている、Ｃ３に記載のチップコンデンサ。
Ｃ４記載の発明によれば、第１外部電極および第２外部電極の間に接続すべき複数のキャパシタ要素を適切に選択することによって、チップコンデンサの容量値を所望の容量値に正確に合わせ込むことができる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｃ５）前記複数のヒューズのうちの少なくとも一つが切断されている、Ｃ１〜Ｃ４のいずれか一項に記載のチップコンデンサ。

Ｃ５記載の発明によれば、容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
（Ｃ６）前記基板上に形成された下部電極膜と、前記下部電極膜上に形成された容量膜と、前記容量膜上に前記下部電極膜と対向するように形成された上部電極膜とを含み、前記上部電極膜および上記下部電極膜のうちの一方の電極膜が、分割された複数の電極膜部分を含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および前記下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成されている、Ｃ１〜Ｃ５のいずれか一項に記載のチップコンデンサ。

Ｃ６記載の発明によれば、下部電極膜と上部電極膜との間に容量膜を挟み込むことによってキャパシタ構造が構成されている。そして、上部電極膜および下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割することによって、それぞれの電極膜部分が他方の電極膜に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。
（Ｃ７）前記複数の電極膜部分が、互いに異なる対向面積で前記他方の電極膜に対向している、Ｃ６に記載のチップコンデンサ。

Ｃ７記載の発明によれば、対向面積が互いに異なる複数の電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｃ８）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｃ７に記載のチップコンデンサ。

Ｃ８記載の発明によれば、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｃ９）前記複数の電極膜部分と前記ヒューズとが同じ導電性材料の膜で形成されている、Ｃ６〜Ｃ８のいずれか一項に記載のチップコンデンサ。

Ｃ９記載の発明によれば、電極膜部分とヒューズとを共通の導電性材料膜で構成することができる。そして、各電極膜部分に対応するヒューズを切断することで、当該電極膜部分を切り離すことができる。
（Ｃ１０）前記上部電極膜を覆い、前記第１外部電極および前記第２外部電極を露出させるように形成された保護膜をさらに含む、Ｃ１〜Ｃ９のいずれか一項に記載のチップコンデンサ。

Ｃ１０記載の発明によれば、第１および第２外部電極を露出させる一方で上部電極膜を保護膜で覆うことができるから、共通の設計で複数種類の容量値を実現でき、かつ信頼性の高いチップコンデンサを提供できる。
（Ｃ１１）前記保護膜が、前記基板の側面にまで延びて、当該側面を覆っている、Ｃ１０に記載のチップコンデンサ。

Ｃ１１記載の発明によれば、基板の側面からも保護することができるので、チップコンデンサの信頼性を一層向上できる。
（Ｃ１２）第１外部電極および第２外部電極を有するチップコンデンサの製造方法であって、前記基板として、比抵抗が３０Ω・ｃｍ以上、好ましくは１００Ω・ｃｍ以上の比抵抗を有する基板を準備する工程と、前記基板上に複数のキャパシタ要素を形成する工程と、前記複数のキャパシタ要素をそれぞれ切り離し可能に前記第１外部電極または第２外部電極に接続するための複数のヒューズを前記基板上に形成する工程と、前記基板上に第１外部電極および第２外部電極を形成する工程とを含む、チップコンデンサの製造方法。

Ｃ１２記載の発明によれば、所要の容量値に応じて選択したヒューズを切断することにより、共通の設計でありながら、複数の容量値のチップコンデンサを製造することができる。また、寄生容量の影響を受けないチップコンデンサを製造することができる。
（Ｃ１３）前記複数のキャパシタ要素が、互いに異なる容量値を有するように形成される、Ｃ１２に記載のチップコンデンサの製造方法。

Ｃ１３記載の発明によれば、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値を実現できる。
（Ｃ１４）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定される、Ｃ１３に記載のチップコンデンサの製造方法。
Ｃ１４記載の発明によれば、複数のキャパシタ要素を適切に選択して組み合わせることによって、複数種類の容量値を実現でき、かつ所望の容量値に対する微調整（合わせ込み）も可能となる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｃ１５）前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、Ｃ１２〜Ｃ１４のいずれか一項に記載のチップコンデンサの製造方法。

Ｃ１５記載の発明によれば、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
（Ｃ１６）前記複数のキャパシタ要素の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、Ｃ１５に記載のチップコンデンサの製造方法。

Ｃ１６記載の発明によれば、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
（Ｃ１７）前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、Ｃ１５またはＣ１６に記載のチップコンデンサの製造方法。

Ｃ１７記載の発明によれば、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
（Ｃ１８）前記複数のキャパシタ要素を形成する工程が、前記基板上に下部電極膜を形成する工程と、前記下部電極膜上に容量膜を形成する工程と、前記容量膜上に前記下部電極膜と対向するように上部電極膜を形成する工程と、前記上部電極膜および前記下部電極膜のうちの一方の電極膜を複数の電極膜部分に分割（たとえばフォトリソグラフィにより分割）する工程とを含み、前記複数の電極膜部分が前記容量膜を介して前記上部電極膜および下部電極膜のうちの他方の電極膜に対向することにより、前記複数のキャパシタ要素が形成される、Ｃ１２〜Ｃ１７のいずれか一項に記載のチップコンデンサの製造方法。

Ｃ１８記載の発明によれば、下部電極膜と上部電極膜との間に容量膜を挟んだキャパシタ構造を形成できる。そして、上部電極膜および下部電極膜のうちの一方を複数の電極膜部分に分割することで、当該分割された電極膜部分と他方の電極膜との間に容量膜を挟んだ構造の複数のキャパシタ要素を基板上に形成することができる。
（Ｃ１９）前記複数の電極膜部分が互いに異なる対向面積で前記他方の電極膜に対向するように前記一方の電極膜が分割される、Ｃ１８に記載のチップコンデンサの製造方法。

Ｃ１９記載の発明によれば、複数の電極膜部分が互いに異なる対向面積で他方の電極膜に対向することによって、容量値の異なる複数のキャパシタ要素を基板上に形成することができる。したがって、異なる容量値のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを製造することができる。
（Ｃ２０）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定される、Ｃ１８に記載のチップコンデンサの製造方法。

Ｃ２０記載の発明によれば、等比数列をなすように容量値が設定された複数のキャパシタ要素を基板上に形成することができる。よって、複数のキャパシタ要素を適切に選択して組み合わせることで、複数種類の容量値のチップコンデンサを提供でき、かつ所望の容量値への正確な合わせ込みが可能になる。
（Ｃ２１）前記一方の電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、Ｃ１８〜Ｃ２０のいずれか一項に記載のチップコンデンサの製造方法。

Ｃ２１記載の発明によれば、電極膜部分とヒューズとを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。
（Ｃ２２）３０Ω・ｃｍ以上の比抵抗を有する基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に形成された下部電極膜と、前記下部電極膜上に形成された容量膜と、前記容量膜上に前記下部電極膜と対抗するように形成された上部電極膜と、前記絶縁膜上に配置され前記下部電極膜に接続された第１外部電極と、前記絶縁膜上に配置され前記上部電極膜に接続された第２外部電極と、を含む、チップコンデンサ。
（Ｃ２３）前記基板が、１００Ω・ｃｍ以上の比抵抗を有する、Ｃ２２記載のチップコンデンサ。

Ｃ２２、２３記載の発明によれば、基板に半導体を使用でき、かつ、寄生容量の影響を受けず、正確に容量値の合わせ込みが出来るチップコンデンサとなる。
（２）第４参考例に係る発明の実施形態
以下では、第４参考例の実施の形態を、添付図面を参照して詳細に説明する。
図２７は、第４参考例の第１の実施形態に係るチップコンデンサの平面図であり、図２８はその断面図であって、図２７の切断面線XXVIII−XXVIIIから見た切断面が示されている。さらに、図２９は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。

チップコンデンサ６１は、基板６２と、基板６２上に配置された第１外部電極６３と、同じく基板６２上に配置された第２外部電極６４とを備えている。基板６２は、この実施形態では、平面視において四隅を面取りした矩形形状を有している。矩形形状は、例えば、０．３ｍｍ×０．１５ｍｍ程度の寸法である。基板６２の長手方向両端部に第１外部電極６３および第２外部電極６４がそれぞれ配置されている。第１外部電極６３および第２外部電極６４は、この実施形態では、基板６２の短手方向に延びたほぼ矩形の平面形状を有し、基板６２の角に対応する各２箇所に面取り部を有している。基板６２上には、第１外部電極６３および第２外部電極６４の間のキャパシタ配置領域６５内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、複数のヒューズユニット６７を介してそれぞれ第１外部電極６３に電気的に接続されている。

図２８および図２９に示されているように、基板６２の表面には絶縁膜６８が形成されていて、絶縁膜６８の表面に下部電極膜４１１が形成されている。下部電極膜４１１は、キャパシタ配置領域６５のほぼ全域にわたっているとともに、第２外部電極６４の直下の領域にまで延びて形成されている。より具体的には、下部電極膜４１１は、キャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域４１１Ａと、外部電極引き出しのためのパッド領域４１１Ｂとを有している。キャパシタ電極領域４１１Ａがキャパシタ配置領域６５に位置していて、パッド領域４１１Ｂが第２外部電極６４の直下に位置している。

キャパシタ配置領域６５において下部電極膜４１１（キャパシタ電極領域４１１Ａ）を覆うように容量膜（誘電体膜）４１２が形成されている。容量膜４１２は、キャパシタ電極領域４１１Ａの全域にわたって連続しており、この実施形態では、さらに第１外部電極６３の直下の領域にまで延び、キャパシタ配置領域６５外の絶縁膜６８を覆っている。
容量膜４１２の上には、上部電極膜４１３が形成されている。図２７では、明瞭化のために、上部電極膜４１３に細ドットを付して示してある。上部電極膜４１３は、キャパシタ配置領域６５に位置するキャパシタ電極領域４１３Ａと、第１外部電極６３の直下に位置するパッド領域４１３Ｂと、パッド領域４１３Ｂとキャパシタ電極領域４１３Ａとの間に配置されたヒューズ領域４１３Ｃとを有している。

キャパシタ電極領域４１３Ａにおいて、上部電極膜４１３は、複数の電極膜部分４３１〜４３９に分割されている。この実施形態では、各電極膜部分４３１〜４３９は、いずれも矩形形状に形成されていて、ヒューズ領域４１３Ｃから第２外部電極６４に向かって帯状に延びている。複数の電極膜部分４３１〜４３９は、複数種類の対向面積で、容量膜４１２を挟んで下部電極膜４１１に対向している。より具体的には、電極膜部分４３１〜４３９の下部電極膜４１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分４３１〜４３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分４３１〜４３８（または４３１〜４３７，４３９）を含む。これによって、各電極膜部分４３１〜４３９と容量膜４１２を挟んで対向する下部電極膜４１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分４３１〜４３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。

この実施形態では、電極膜部分４３１〜４３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分４３５，４３６，４３７，４３８，４３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分４３５〜４３９は、キャパシタ配置領域６５の第１外部電極６３側の端縁から第２外部電極６４側の端縁までの範囲に渡って延びて形成されており、電極膜部分４３１〜４３４は、それよりも短く形成されている。

パッド領域４１３Ｂは、第１外部電極６３とほぼ相似形に形成されており、基板６２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。このパッド領域４１３Ｂの一つの長辺（基板６２の周縁に対して内方側の長辺）に沿ってヒューズ領域４１３Ｃが配置されている。ヒューズ領域４１３Ｃは、パッド領域４１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット６７を含む。ヒューズユニット６７は、上部電極膜４１３のパッド領域４１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分４３１〜４３９は、１つまたは複数個のヒューズユニット６７と一体的に形成されていて、それらのヒューズユニット６７を介してパッド領域４１３Ｂに接続され、このパッド領域４１３Ｂを介して第１外部電極６３に電気的に接続されている。面積の比較的小さな電極膜部分４３１〜４３６は、一つのヒューズユニット６７によってパッド領域４１３Ｂに接続されており、面積の比較的大きな電極膜部分４３７〜４３９は複数個のヒューズユニット６７を介してパッド領域４１３Ｂに接続されている。全てのヒューズユニット６７が用いられる必要はなく、この実施形態では、一部のヒューズユニット６７は未使用である。

ヒューズユニット６７は、パッド領域４１３Ｂとの接続のための第１幅広部６７Ａと電極膜部分４３１〜４３９との接続のための第２幅広部６７Ｂと、第１および第２幅広部６７Ａ，６７Ｂの間を接続する幅狭部６７Ｃとを含む。幅狭部６７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分４３１〜４３９のうち不要な電極膜部分をヒューズユニット６７の切断によって第１および第２外部電極６３，６４から電気的に切り離すことができる。

図２７および図２９では図示を省略したが、図２８に表れている通り、上部電極膜４１３の表面を含むチップコンデンサ６１の表面はパッシベーション膜６９によって覆われている。パッシベーション膜６９は、たとえば窒化膜からなっていて、チップコンデンサ６１の上面のみならず、基板６２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜６９の上には、ポリイミド樹脂等からなる樹脂膜４１０が形成されている。樹脂膜４１０は、チップコンデンサ６１の上面を覆い、さらに基板６２の側面に至って、当該側面上のパッシベーション膜６９を覆うように形成されている。

パッシベーション膜６９および樹脂膜４１０は、チップコンデンサ６１の表面を保護する保護膜である。これらには、第１外部電極６３および第２外部電極６４に対応する領域にパッド開口４１４，４１５がそれぞれ形成されている。パッド開口４１４，４１５はそれぞれ上部電極膜４１３のパッド領域４１３Ｂの一部の領域、下部電極膜４１１のパッド領域４１１Ｂの一部の領域を露出させるようにパッシベーション膜６９および樹脂膜４１０を貫通している。さらに、この実施形態では、第２外部電極６４に対応したパッド開口４１５は、容量膜４１２をも貫通している。

パッド開口４１４，４１５には、第１外部電極６３および第２外部電極６４がそれぞれ埋め込まれている。これにより、第１外部電極６３は上部電極膜４１３のパッド領域４１３Ｂに接合しており、第２外部電極６４は下部電極膜４１１のパッド領域４１１Ｂに接合している。第１および第２外部電極６３，６４は、樹脂膜４１０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ６１をフリップチップ接合することができる。

この実施形態に係る構成のチップコンデンサ６１には、寄生容量が発生する。図２８を参照して説明すると、第１外部電極６３の直下には、当該第１外部電極６３と基板６２の間に、絶縁膜６８および容量膜４１２を挟んだ寄生容量ＣＰ１が形成される。また、第２外部電極６４の直下には、当該第２外部電極６４と基板６２との間に、絶縁膜６８を挟んだ寄生容量ＣＰ２が形成される。そして、これら寄生容量ＣＰ１、ＣＰ２が基板６２を介して第１外部電極６３および第２外部電極６４の間に直列に接続されていることになる。そして、この寄生容量の直列回路は、前記構成したキャパシタ要素Ｃ１〜Ｃ９に対して並列接続されることになり、チップコンデンサ６１全体の容量値を低下させ、また、チップコンデンサ６１を所望の容量値に合わせ込む妨げとなる。

しかしながら、この実施形態では、基板６２として、３０Ω・ｃｍ以上、より好ましくは１００Ω・ｃｍ以上の比抵抗を有する基板６２を使用したので、寄生容量ＣＰ１、ＣＰ２を分離することができ、寄生容量ＣＰ１、ＣＰ２が本来のキャパシタ容量に与える影響を除去することができる。
より具体的に、図３０を参照して説明する。

図３０（Ａ）は、チップコンデンサ６１の電気的な等価回路である。図３０（Ａ）において、Ｃは、チップコンデンサ６１本来の容量であり、ＣＰ１およびＣＰ２は、それぞれ、第１外部電極６３および第２外部電極６４側の寄生容量である。また、Ｒはチップコンデンサ６１の本来のキャパシタ回路に直列に存在する抵抗である。一方、Ｒｓは、基板６２の抵抗である。

図３０（Ａ）の等価回路は、図３０（Ｂ）に示す等価回路に書き直すことができる。図３０（Ｂ）において、Ｃｐは、寄生容量ＣＰ１およびＣＰ２の合成容量を示している。
図３０（Ｂ）の等価回路において、ＲとＣとの直列回路は、インピーダンスＺ０のチップコンデンサ６１固有の値であり、合成容量Ｃｐと基板６２の抵抗Ｒｓとの直列回路は、インピーダンスＺｐと表わすことができる。

そこで、図３０（Ｃ）に示すように、寄生容量Ｃｐおよび基板抵抗Ｒｓを含めた等価回路において、
Ｃｐ＝０．３ｐＦ、Ｒ＝０．５Ωとして、
Ｃ＝０．２ｐＦ、１ｐＦ、１０ｐＦと変化させ、かつ、
Ｒｓを１０Ω〜１０ＭΩと変化させ、ｆ＝５ＧＨｚのときのインピーダンス特性を確認した。

図３１は、周波数ｆ＝５ＧＨｚ時の、ＲおよびＣのみのインピーダンス（Ｚ０）特性と、Ｃｐ、Ｒｓが合成された場合のインピーダンス（Ｚ０／／Ｚｐ）特性を示すグラフである。
図３１から、チップコンデンサ６１が、容量０．２ｐＦ以上において、寄生容量の影響を受けないようにするためには、基板６２の抵抗値を少なくとも１ＫΩ以上にする必要があることを確認できる。

基板６２の抵抗値を１ＫΩ以上にするために必要な基板６２の比抵抗は、基板６２の有効抵抗領域を、図３２に示す寸法、すなわち１辺が０．１５ｍｍの立方体チップである場合を想定すれば、
比抵抗ρ （Ω・ｃｍ）は、
ρ＊１０／０．１５＊１０／０．１５＊０．１５／１０
＝Ｒｓ＊６６．７＞１ＫΩ
とする必要がある。

よって、ρ ＞１５Ω・ｃｍ
が、基板６２の最低比抵抗となる。
この実施形態のチップコンデンサ６１は、基板６２の大きさが、図３２で説明した寸法の約２倍であるから、チップコンデンサ６１に使用する基板６２の比抵抗は、３０Ω・ｃｍ以上であればよい。

なお、この実施形態のチップコンデンサ６１では、０．２ｐＦの低容量でも、寄生容量の影響を受けないようにするため、比抵抗１００Ω・ｃｍ意匠のシリコン基板を使用して製造している。
図３３は、チップコンデンサ６１の内部の電気的構成を示す回路図である。第１外部電極６３と第２外部電極６４との間に複数のキャパシタ要素Ｃ１〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第１外部電極６３との間には、一つまたは複数のヒューズユニット６７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。

ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ６１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサ６１の容量値が減少する。

そこで、パッド領域４１１Ｂ，４１３Ｂの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサ６１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、０．１ｐＦ〜１０ｐＦの間の任意の容量値のチップコンデンサ６１を提供することができる。

以上のように、この実施形態によれば、第１外部電極６３および第２外部電極６４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ６１を提供できる。

チップコンデンサ６１の各部の詳細について以下に説明を加える。
基板６２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域６５は、概ね、基板６２の短辺の長さに相当する一辺を有する正方形領域となる。基板６２の厚さは、１５０μｍ程度であってもよい。基板６２は、たとえば、裏面側（キャパシタ要素Ｃ１〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板６２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

絶縁膜６８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜４１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜４１１は、スパッタ法によって形成することができる。上部電極膜４１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜４１３は、スパッタ法によって形成することができる。上部電極膜４１３のキャパシタ電極領域４１３Ａを電極膜部分４３１〜４３９に分割し、かつヒューズ領域４１３Ｃを複数のヒューズユニット６７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。

容量膜４１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜４１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜６９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜４１０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極６３，６４は、たとえば、下部電極膜４１１または上部電極膜４１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜４１１または上部電極膜４１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２外部電極６３，６４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図３４は、チップコンデンサ６１の製造工程の一例を説明するための流れ図である。基板６２として、比抵抗が１００Ω・ｃｍ以上の基板を準備する。次いで、基板６２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜６８が形成される（ステップＳ１）。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜４１１が絶縁膜６８の表面全域に形成される（ステップＳ２）。下部電極膜４１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜４１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ３）。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図２７等に示したパターンの下部電極膜４１１が得られる（ステップＳ４）。下部電極膜４１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜４１２が、下部電極膜４１１上に形成される（ステップＳ５）。下部電極膜４１１が形成されていない領域では、絶縁膜６８の表面に容量膜４１２が形成されることになる。次いで、その容量膜４１２の上に、上部電極膜４１３が形成される（ステップＳ６）。上部電極膜４１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜４１３の表面に上部電極膜４１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される（ステップＳ７）。このレジストパターンをマスクとしたエッチングにより、上部電極膜４１３が、最終形状（図２７等参照）にパターニングされる（ステップＳ８）。それによって、上部電極膜４１３は、キャパシタ電極領域４１３Ａに複数の電極膜部分４３１〜４３９を有し、ヒューズ領域４１３Ｃに複数のヒューズユニット６７を有し、それらのヒューズユニット６７に接続されたパッド領域４１３Ｂを有するパターンに整形される。上部電極膜４１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。

この後、上部電極膜４１３のパッド領域４１３Ｂと下部電極膜４１１のパッド領域４１１Ｂとに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ９の総容量値が測定される（ステップＳ９）。この測定された総容量値に基づき、目的とするチップコンデンサ６１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ１０）。

次いで、図３５Ａに示すように、基板６２上の全面にたとえば窒化膜からなるカバー膜４１６が形成される（ステップＳ１１）。このカバー膜４１６の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜４１６は、パターニングされた上部電極膜４１３を覆い、上部電極膜４１３が形成されていない領域では容量膜４１２を覆う。カバー膜４１６は、ヒューズ領域４１３Ｃにおいてはヒューズユニット６７を覆うことになる。

この状態から、ヒューズユニット６７を溶断するためのレーザトリミングが行われる（ステップＳ１２）。すなわち、図３５Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット６７にレーザ光４１７を当てて、そのヒューズユニット６７の幅狭部６７Ｃが溶断される。これにより、対応するキャパシタ要素がパッド領域４１３Ｂから切り離される。ヒューズユニット６７にレーザ光４１７を当てるとき、カバー膜４１６の働きによって、ヒューズユニット６７の近傍にレーザ光４１７のエネルギーが蓄積され、それによって、ヒューズユニット６７が溶断する。

次に、図３５Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜４１６上に窒化シリコン膜が堆積させられ、パッシベーション膜６９が形成される（ステップＳ１３）。前述のカバー膜４１６は最終形態において、パッシベーション膜６９と一体化し、このパッシベーション膜６９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜６９は、ヒューズ溶断の際に同時に破壊されたカバー膜４１６の開口内に入り込み、ヒューズユニット６７の切断面を保護する。したがって、パッシベーション膜６９は、ヒューズユニット６７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。パッシベーション膜６９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極６３，６４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜６９上に形成される（ステップＳ１４）。このレジストパターンをマスクとしてパッシベーション膜６９のエッチングが行われる。それによって、下部電極膜４１１をパッド領域４１１Ｂにおいて露出させるパッド開口と、上部電極膜４１３をパッド領域４１３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１５）。パッシベーション膜６９のエッチングは、反応性イオンエッチングによって行われてもよい。パッシベーション膜６９のエッチングの際に、同じく窒化膜で形成されている容量膜４１２も開口することになり、それによって、下部電極膜４１１のパッド領域４１１Ｂが露出することになる。

次いで、全面に樹脂膜が塗布される（ステップＳ１６）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ１７）。これにより、樹脂膜４１０およびパッシベーション膜６９を貫通したパッド開口４１４，４１５が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ１８）、さらに、パッド開口４１４，４１５内に、たとえば無電解めっき法によって、第１外部電極６３および第２外部電極６４が成長させられる（ステップＳ１９）。こうして、図２７等に示す構造のチップコンデンサ６１が得られる。

フォトリソグラフィ工程を利用した上部電極膜４１３のパターニングでは、微小面積の電極膜部分４３１〜４３９を精度良く形成することができ、さらに微細なパターンのヒューズユニット６７を形成することができる。そして、上部電極膜４１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ６１を得ることができる。

図３６は、第４参考例の第２の実施形態に係るチップコンデンサ４１８の構成を説明するための平面図である。図３６において、前述の図２７に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、上部電極膜４１３のキャパシタ電極領域４１３Ａがそれぞれ帯状の電極膜部分４３１〜４３９に分割されている。この場合、図２７に示すように、キャパシタ配置領域６５内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板６２上の限られた領域を有効に活用することができない。

そこで、図３６に示す実施形態では、複数の電極膜部分４３１〜４３９がＬ字形の電極膜部分４４１〜４４９に分割されている。これによって、たとえば、図３６の構成における電極膜部分４４９は、図２７の構成の電極膜部分４３９の１．５倍の面積で下部電極膜４１１に対向することができる。よって、図２７の第１の実施形態において電極膜部分４３９に対応したキャパシタ要素Ｃ９が４ｐＦの容量を有しているとすれば、この実施形態における電極膜部分４４９を用いることで、キャパシタ要素Ｃ９は６ｐＦの容量を有することができる。これにより、キャパシタ配置領域６５内を有効に活用して、より広い範囲でチップコンデンサ４１８の容量値を設定することが可能となる。

なお、この実施形態においても、寄生容量の影響を受けないようにするため、基板６２は、１００Ω・ｃｍ以上の比抵抗を有する。
この実施形態に係るチップコンデンサ４１８の製造工程は、図３４に示した工程と実質的に同様である。ただし、上部電極膜４１３のパターニング（ステップＳ７，Ｓ８）では、キャパシタ電極領域４１３Ａが、図３４に示す形状の複数の電極膜部分４３１〜４３９に分割される。

図３７は、第４参考例の第３の実施形態に係るチップコンデンサ４１９の構成を説明するための分解斜視図であり、前述の第１の実施形態の説明において用いた図２９と同様にチップコンデンサ４１９の各部が表されている。
第１の実施形態では、下部電極膜４１１がキャパシタ配置領域６５のほぼ全域にわたる連続パターンからなるキャパシタ電極領域４１１Ａを有し、上部電極膜４１３のキャパシタ電極領域４１３Ａが複数の電極膜部分４３１〜４３９に分割されている。

これに対して、この実施形態では、上部電極膜４１３のキャパシタ電極領域４１３Ａがキャパシタ配置領域６５のほぼ全域にわたって連続する連続膜パターンに形成されている一方で、下部電極膜４１１のキャパシタ電極領域４１１Ａが複数の電極膜部分４５１〜４５９に分割されている。電極膜部分４５１〜４５９は、第１の実施形態における電極膜部分４３１〜４３９と同様の形状および面積比に形成されてもよいし、第２の実施形態における電極膜部分４４１〜４４９と同様の形状および面積比に形成されてもよい。このようにして、電極膜部分４５１〜４５９と、容量膜４１２と、上部電極膜４１３とによって、複数のキャパシタ要素が構成されている。この複数のキャパシタ要素の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。

下部電極膜４１１は、さらに、キャパシタ電極領域４１１Ａとパッド領域４１１Ｂとの間にヒューズ領域４１１Ｃを有している。ヒューズ領域４１１Ｃには、第１の実施形態のヒューズユニット６７と同様の複数のヒューズユニット４２０がパッド領域４１１Ｂに沿って一列に配列されている。各電極膜部分４５１〜４５９は、一つまたは複数のヒューズユニット４２０を介してパッド領域４１１Ｂに接続されている。

このような構成によっても、電極膜部分４５１〜４５９が互いに異なる対向面積で上部電極膜４１３に対向しており、これらはヒューズユニット４２０を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分４５１〜４５９の少なくとも一部が公比２の等比数列をなすように設定した対向面積で上部電極膜４１３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

なお、この実施形態においても、寄生容量の影響を受けないようにするため、基板６２は、１００Ω・ｃｍ以上の比抵抗を有する。
この実施形態に係るチップコンデンサ４１９の製造工程は、図３４に示した工程と実質的に同様である。ただし、下部電極膜４１１のパターニング（ステップＳ３，Ｓ４）において、キャパシタ電極領域４１１Ａが電極膜部分４５１，４５９に分割され、かつヒューズ領域４１１Ｃに複数のヒューズユニット４２０が形成されることになる。また、上部電極膜４１３のパターニング（ステップＳ７，Ｓ８）では、複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。さらに、レーザトリミング（ステップＳ１２）においては、下部電極膜４１１に形成されたヒューズユニット４２０がレーザ光によって切断される。レーザトリミングの際、下部電極膜４１１は容量膜４１２によって覆われているので、この容量膜４１２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ１１）は省かれてもよい。

以上、第４参考例の実施形態について説明してきたが、第４参考例はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、上部電極膜および下部電極膜のうちの一方が複数の電極膜に分割されている構成を示したが、上部電極膜および下部電極膜が両方とも複数の電極膜部分に分割されていてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、前述の実施形態では、基板６２の表面に絶縁膜６８が形成されているが、基板６２が絶縁性の基板であれば、絶縁膜６８を省くこともできる。また、基板６２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜４１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。さらに、半導体の基板を使用する場合、寄生容量の影響を受けないようにするため、基板６２は、３０Ω・ｃｍ以上、好ましくは１００Ω・ｃｍ以上の比抵抗を有する半導体により形成するのがよい。

その他、前記（１）第４参考例に係る発明の特徴に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、各特徴Ｃ１〜Ｃ２３で特定されていない製造の工程を変更したり、割愛したり、追加したものも、第４参考例の範囲に含まれる。
＜第５参考例に係る発明＞
（１）第５参考例に係る発明の特徴
たとえば、第５参考例に係る発明の特徴は、以下のＤ１〜Ｄ２２である。
（Ｄ１）トレンチが形成された表面を有する基板と、前記基板の表面に倣う容量膜を有するキャパシタ構造とを含む、チップコンデンサ。

Ｄ１記載の発明によれば、基板の表面にトレンチが形成されており、このトレンチが形成された表面に倣うように容量膜が設けられて、キャパシタ構造が形成されている。したがって、基板の表面積は、基板の主面に垂直な平面視における見かけ上の表面積よりも大きい。それに応じて、基板の表面に倣う容量膜は、大きな面積を有するので、キャパシタ構造は大きな容量値を有することができる。このようにして、基板の小型化と大容量化とを両立したチップコンデンサを提供することができる。
（Ｄ２）前記キャパシタ構造が、複数のキャパシタ要素を有しており、前記基板に設けられた第１外部電極と、前記基板に設けられた第２外部電極と、前記基板上に形成され、前記複数のキャパシタ要素と前記第１外部電極または前記第２外部電極との間にそれぞれ介装され、前記複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズとをさらに含む、Ｄ１に記載のチップコンデンサ。

Ｄ２記載の発明では、基板上に配置された第１および第２外部電極の間に複数のキャパシタ要素が接続されている。そして、複数のキャパシタ要素と第１または第２外部電極との間に、当該複数のキャパシタ要素をそれぞれ切り離し可能な複数のヒューズが設けられている。そこで、一つまたは複数のヒューズを選択して切断することにより、複数種類の容量値に、容易にかつ速やかに対応することができる。換言すれば、複数種類の容量値のチップコンデンサに対して共通の設計を適用できる。
（Ｄ３）前記複数のキャパシタ要素が、互いに異なる容量値を有している、Ｄ２に記載のチップコンデンサ。

Ｄ３記載の発明により、容量値の異なる複数のキャパシタ要素を組み合わせることによって、様々な容量値のチップコンデンサを共通の設計で実現することができる。
（Ｄ４）前記複数のキャパシタ要素の容量値が、等比数列をなすように設定されている、Ｄ３に記載のチップコンデンサ。
Ｄ４記載の発明により、第１外部電極および第２外部電極の間に接続すべき複数のキャパシタ要素を適切に選択することによって、チップコンデンサの容量値を所望の容量値に正確に合わせ込むことができる。たとえば、前記等比数列の公比を２とすることによって、当該等比数列の初項（当該数列内で最小値の項）の精度でチップコンデンサの容量値を合わせ込むことができる。
（Ｄ５）前記複数のヒューズのうちの少なくとも一つが切断されている、Ｄ２〜Ｄ４のいずれか一項に記載のチップコンデンサ。

容量値を合わせ込んだチップコンデンサは、１つまたは複数のヒューズが切断されている場合がある。ヒューズの切断によって、第１外部電極および第２外部電極の間に接続するキャパシタ要素を選択でき、それによって、所要の容量値のチップコンデンサを実現できる。
（Ｄ６）前記キャパシタ構造が、前記容量膜を挟んで対向する下部電極および上部電極を含み、前記下部電極が前記容量膜に対して前記基板側に配置され、前記上部電極が前記容量膜に対して前記基板とは反対側に配置されており、前記下部電極および前記上部電極のうちの一方の電極が、前記複数のキャパシタ要素にそれぞれ対応した複数の電極膜部分を含む、Ｄ２〜Ｄ５のいずれか一項に記載のチップコンデンサ。

Ｄ６記載の発明によれば、下部電極と上部電極との間に容量膜を挟み込むことによってキャパシタ構造が構成されている。そして、上部電極および下部電極のうちの一方の電極を複数の電極膜部分に分割することによって、それぞれの電極膜部分が他方の電極に対向し、これによって複数のキャパシタ要素が基板上に設けられることになる。
（Ｄ７）前記複数の電極膜部分が、互いに異なる対向面積で前記下部電極および前記上部電極のうちの他方の電極に対向している、Ｄ６に記載のチップコンデンサ。

Ｄ７記載の発明により、対向面積が互いに異なる複数の電極膜部分に対応する複数のキャパシタ要素は、互いに異なる容量値を有することになる。よって、それらを適切に組み合わせることによって、複数種類の容量値のチップコンデンサを実現することができる。より具体的には、選択された複数のキャパシタ要素以外のキャパシタ要素に対応するヒューズを切断してそれらを第１および第２外部電極の間から切り離すことによって、所要の容量値を有するチップコンデンサを構成することができる。
（Ｄ８）前記複数の電極膜部分の前記対向面積が、等比数列をなすように設定されている、Ｄ７に記載のチップコンデンサ。

Ｄ８記載の発明により、容量値が等比数列をなすように設定された複数のキャパシタ要素を基板上に設けることができる。それによって、複数種類の容量値のチップコンデンサを実現でき、かつ、容量値の微調整も、ヒューズの切断によって行うことができる。
（Ｄ９）前記上部電極が前記一方の電極である、Ｄ６〜Ｄ８のいずれか一項に記載のチップコンデンサ。
（Ｄ１０）前記基板が導電性基板であり、前記容量膜が前記基板の表面に接して形成されていて、前記基板が前記下部電極を構成している、Ｄ６〜Ｄ９のいずれか一項に記載のチップコンデンサ。

Ｄ１０記載の発明により、製造時に、上部電極が設計した位置に対してずれて形成されても、上部電極全体を確実に下部電極に対向させることができる。そのため、各キャパシタ要素の容量値の精度を向上させることができる。また、各キャパシタ要素の構造を単純化することができる。さらに、トレンチの形成と同時に下部電極を形成することができるので、製造工程を簡略化することもできる。
（Ｄ１１）前記第１外部電極および前記第２外部電極のうちの一方が、前記基板の裏面に接合されている、Ｄ１０記載のチップコンデンサ。

Ｄ１１記載の発明により、導電性基板の表面において、第１外部電極および第２外部電極のうちの一方を形成すべき領域をも、上部電極の形成スペースとして有効利用することができる。その結果、導電性基板の表面の面積を最大限に利用することができるので、さらなる大容量化を図ることができる。
（Ｄ１２）前記上部電極が前記一方の電極であり、前記下部電極が前記基板の表面に倣うように形成された導電性膜を含む、Ｄ６〜Ｄ８のいずれか一項に記載のチップコンデンサ。
（Ｄ１３）前記基板の表面に絶縁膜が形成されており、前記絶縁膜の表面に前記導電性膜が形成されている、Ｄ１２に記載のチップコンデンサ。
（Ｄ１４）前記電極膜部分と前記ヒューズとが同じ導電性材料の膜で形成されている、Ｄ６〜Ｄ１３のいずれか一項に記載のチップコンデンサ。

Ｄ１４記載の発明では、電極膜部分とヒューズとを共通の導電性材料膜で構成することができる。そして、各電極膜部分に対応するヒューズを切断することで、当該電極膜部分を切り離すことができる。
（Ｄ１５）前記上部電極が、表面が平坦に形成された電極膜からなる、Ｄ６〜Ｄ１３のいずれか一項に記載のチップコンデンサ。

Ｄ１５記載の発明により、上部電極の表面に対する成膜性を向上させることができるので、たとえば、上部電極の上に、絶縁膜や金属膜（追加の電極膜等）を精度よく形成することができる。
（Ｄ１６）前記複数のキャパシタ要素は、一つの前記トレンチを共有する少なくとも２つのキャパシタ要素を含む、Ｄ２〜Ｄ１５のいずれか一項に記載のチップコンデンサ。

Ｄ１６記載の発明により、複数のキャパシタ要素間の平面視における見かけ上の表面積の比率を維持したまま、それぞれのキャパシタ構造の容量値を同じ比率で大きくすることができる。
（Ｄ１７）前記複数のキャパシタ要素は、前記トレンチが形成された領域に配置された少なくとも１つのキャパシタ要素と、前記トレンチ形成されていない領域に配置された少なくとも１つのキャパシタ要素とを含む、Ｄ２〜Ｄ１６のいずれか一項に記載のチップコンデンサ。

Ｄ１７記載の発明により、大容量化を望むキャパシタ要素は、トレンチが形成された領域に配置することにより、当該キャパシタ要素の容量値を大きくすることができる。一方、小容量でもよいキャパシタ要素については、トレンチ形成されていない領域に配置して大容量化させないでおくことにより、ヒューズを切断してチップコンデンサの容量値を設計する際に、容量値を微調整するための要素として使用することができる。
（Ｄ１８）基板の表面にトレンチを形成する工程と、前記トレンチ形成された基板の表面に、前記基板の表面に倣う容量膜を有するキャパシタ構造を形成する工程とを含む、チップコンデンサの製造方法。

Ｄ１８記載の発明により、基板の小型化と大容量化とを両立したチップコンデンサを製造することができる。
（Ｄ１９）前記チップコンデンサが、前記基板に設けられた第１外部電極および第２外部電極を含み、前記キャパシタ構造を形成する工程が、複数のキャパシタ要素を形成する工程を含み、前記複数のキャパシタ要素をそれぞれ切り離し可能に前記第１外部電極または前記第２外部電極に接続する複数のヒューズを前記基板上に形成する工程と、前記第１外部電極および前記第２外部電極を形成する工程とをさらに含む、Ｄ１８に記載のチップコンデンサの製造方法。

Ｄ１９記載の発明により、所要の容量値に応じて選択したヒューズを切断することにより、共通の設計でありながら、複数の容量値のチップコンデンサを製造することができる。
（Ｄ２０）前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、Ｄ１８またはＤ１９に記載のチップコンデンサの製造方法。

Ｄ２０記載の発明により、切断すべきヒューズを適切に選択することによって、チップコンデンサの容量値を所望の容量値に合わせ込むことができる。すなわち、第１および第２外部電極に接続すべきキャパシタ要素を適切に選択し、それ以外のキャパシタ要素に対応するヒューズを切断することにより、所望の容量値に合わせ込んだチップコンデンサを製造できる。
（Ｄ２１）前記複数のキャパシタ要素の総容量値を測定する工程と、前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、前記ヒューズ切断工程では、前記選択されたヒューズが切断される、Ｄ２０に記載のチップコンデンサの製造方法。

Ｄ２１記載の発明によれば、複数のキャパシタ要素の総容量値が測定され、その測定結果に基づいて切断すべきヒューズが選択されるので、チップコンデンサの容量値を確実に目的の容量値とすることができる。
（Ｄ２２）前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、Ｄ２０またはＤ２１に記載のチップコンデンサの製造方法。

Ｄ２２記載の発明により、ヒューズの切断部が保護膜によって覆われるので、切断部に対する異物や水分の侵入を回避できるから、共通の設計で複数種類の容量値を実現できるとともに、信頼性の高いチップコンデンサを製造することができる。
（２）第５参考例に係る発明の実施形態
以下では、第５参考例の実施の形態を、添付図面を参照して詳細に説明する。

図３８は、第５参考例の第１の実施形態に係るチップコンデンサの平面図であり、図３９はその断面図であって、図３８の切断面線XXXIX−XXXIXから見た切断面が示されている。さらに、図４０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
チップコンデンサ７１は、基板７２と、基板上に配置された第１外部電極７３と、同じく基板７２上に配置された第２外部電極７４と、複数のキャパシタ要素Ｃ０〜Ｃ９とを備えている。

基板７２は、この実施形態では、導電性基板（たとえば、５ｍΩ・ｃｍ以下の比抵抗を有するシリコン基板）であり、平面視において四隅を面取りした矩形形状を有している。基板７２の長手方向両端部に第１外部電極７３および第２外部電極７４がそれぞれ配置されている。第１外部電極７３および第２外部電極７４は、この実施形態では、基板７２の短手方向に延びたほぼ矩形の平面形状を有し、基板７２の角に対応する各２箇所に面取り部を有している。

また、基板７２は、複数のキャパシタ要素Ｃ０〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域７２Ａと、外部電極引き出しのためのパッド領域７２Ｂとを有している。キャパシタ電極領域７２Ａは、この実施形態では、第１外部電極７３の直下の領域と、第１外部電極７３および第２外部電極７４の間の領域とを含む。キャパシタ要素Ｃ０が、キャパシタ電極領域７２Ａにおける第１外部電極７３の直下の領域に位置しており、第１外部電極７３に対して直接電気的に接続されている。一方、キャパシタ要素Ｃ１〜Ｃ９は、キャパシタ電極領域７２Ａにおける第１外部電極７３および第２外部電極７４の間の領域に位置しており、複数のヒューズユニット７７を介してそれぞれ第１外部電極７３に電気的に接続されている。

基板７２には、キャパシタ電極領域７２Ａ内に、複数のトレンチ７６が形成されている。図３８では、明瞭化のために、トレンチ７６を斜めハッチングで示してある。
複数のトレンチ７６は、キャパシタ電極領域７２Ａの一部に選択的に形成されている。これにより、キャパシタ電極領域７２Ａは、さらにトレンチ形成領域５１６とトレンチ非形成領域５１７とを含む。トレンチ形成領域５１６およびトレンチ非形成領域５１７は、この実施形態では、第１外部電極７３および第２外部電極７４の間の領域を２分割するように、たとえば、基板７２の短手方向に互いに隣り合って形成されている。

トレンチ形成領域５１６において、複数のトレンチ７６は、互いに平行なストライプ状に形成されている。各トレンチ７６は、トレンチ形成領域５１６およびトレンチ非形成領域５１７に跨る方向（この実施形態では、基板７２の短手方向）にトレンチ非形成領域５１７へ向かって延びている。複数のトレンチ７６のピッチ、および各トレンチ７６の深さや幅などは、チップコンデンサ７１に要求される容量値に応じて適宜設計することができる。

基板７２の表面には、キャパシタ電極領域７２Ａにおいて基板７２の表面に接するように容量膜（誘電体膜）５１２が形成されている。容量膜５１２は、キャパシタ電極領域７２Ａの全域にわたって連続しており、その一方表面および他方方面が基板７２の表面に倣う（沿う）ように形成されている。これにより、複数のトレンチ７６の内面は、容量膜５１２で覆われている。また、容量膜５１２は、この実施形態では、パッド領域７２Ｂを露出させるように形成されている。この露出したパッド領域７２Ｂ上に、下部電極膜５１１が形成されている。下部電極膜５１１は、基板７２のパッド領域７２Ｂに直接電気的に接続されている。

容量膜５１２の上には、上部電極膜５１３が形成されている。図３８では、明瞭化のために、上部電極膜５１３を着色して示してある。上部電極膜５１３は、その表面が平坦に形成されていて、キャパシタ電極領域７２Ａの第１外部電極７３および第２外部電極７４の間の領域に位置するキャパシタ電極領域５１３Ａと、キャパシタ電極領域７２Ａの第１外部電極７３の直下に位置するパッド領域５１３Ｂと、パッド領域５１３Ｂとキャパシタ電極領域５１３Ａとの間に配置されたヒューズ領域５１３Ｃとを有している。

キャパシタ電極領域５１３Ａにおいて、上部電極膜５１３は、複数の電極膜部分５３１〜５３９に分割されている。この実施形態では、各電極膜部分５３１〜５３９のうち、電極膜部分５３４〜５３９がトレンチ形成領域５１６に配置されていて、電極膜部分５３１〜５３３がトレンチ非形成領域５１７に配置されている。
トレンチ形成領域５１６に配置された電極膜部分５３４〜５３９は、矩形形状に形成されていて、ヒューズ領域５１３Ｃから複数のトレンチ７６を横切るように第２外部電極７４に向かって帯状に延びている。換言すると、複数のトレンチ７６はそれぞれ、複数の電極膜部分５３４〜５３９に跨るように、それらに直交している。これにより、各トレンチ７６は、少なくとも２つのキャパシタ要素Ｃ４〜Ｃ９に共有されていている。

複数の電極膜部分５３４〜５３９は、複数種類の対向面積で、容量膜５１２を挟んで基板７２のキャパシタ電極領域５１３Ａに対向している。より具体的には、電極膜部分５３４〜５３９のキャパシタ電極領域５１３Ａに対する、基板７２の主面に垂直な平面視における見かけ上の対向面積は、１：２：４：８：１６：３２となるように定められていてもよい。すなわち、複数の電極膜部分５３４〜５３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分５３４〜５３９を含む。また、複数の電極膜部分５３４〜５３９は、トレンチ７６において容量膜５１２の内側に埋設されていて、各トレンチ７６においても、容量膜５１２を挟んでキャパシタ電極領域５１３Ａに対向している。

これによって、各電極膜部分５３４〜５３９と容量膜５１２を挟んで対向する基板７２とによってそれぞれ構成される複数のキャパシタ要素Ｃ４〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分５３４〜５３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ４〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２となる。すなわち、複数のキャパシタ要素Ｃ４〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ４〜Ｃ９を含むことになる。

この実施形態では、電極膜部分５３４〜５３６は、幅が等しく、長さの比を１：２：４に設定した帯状に形成されている。また、電極膜部分５３６〜５３９は、長さが等しく、幅の比を１：２：４：８に設定した帯状に形成されている。電極膜部分５３６〜５３９は、キャパシタ電極領域７２Ａの第１外部電極７３側の端縁から第２外部電極７４側の端縁までの範囲に渡って延びて形成されており、電極膜部分５３４，５３５は、それよりも短く形成されている。

一方、トレンチ非形成領域５１７に配置された電極膜部分５３１〜５３３は、Ｌ字形に形成されている。電極膜部分５３４〜５３９のように帯状に形成されている構成の場合、図３８に示すように、トレンチ形成領域５１６内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板７２上の限られた領域を有効に活用することができない。そこで、電極膜部分５３１〜５３３のようにＬ字形にすることにより、トレンチ非形成領域５１７内を有効に活用して、より広い範囲でチップコンデンサ７１の容量値を設定することが可能となる。なお、このようなＬ字形電極は、トレンチ形成領域５１６に配置された電極膜部分５３４〜５３９にも適用することができる。逆に、トレンチ非形成領域５１７に配置された電極膜部分５３１〜５３３を帯状に形成してもよい。

パッド領域５１３Ｂは、第１外部電極７３とほぼ相似形に形成されており、基板７２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。図３９に示すように、パッド領域５１３Ｂにおける上部電極膜５１３の上面は、第１外部電極７３に接している。パッド領域５１３Ｂにおける上部電極膜５１３は、電極膜部分５４０として機能している。電極膜部分５４０は、容量膜５１２を挟んで基板７２のキャパシタ電極領域７２Ａに対向している。電極膜部分５４０、容量膜５１２および基板７２のキャパシタ電極領域７２Ａは、前述したキャパシタ要素Ｃ０を構成している。

この構成によれば、当該基板７２の表面側にキャパシタ構造（キャパシタ要素Ｃ１〜Ｃ９）が形成されているだけでなく、第１外部電極７３直下の領域にもキャパシタ構造（キャパシタ要素Ｃ０）が形成されている。そのため、チップコンデンサ７１では、第１外部電極７３の直下の領域をも利用して、容量値の増大が図られている。それによって、基板７２の表面の面積を最大限に利用して大容量化を図ることができるから、小型化および大容量化を両立したチップコンデンサ７１を提供することができる。

ヒューズ領域５１３Ｃは、パッド領域５１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット７７を含む。ヒューズユニット７７は、上部電極膜５１３のパッド領域５１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分５３１〜５３９は、１つまたは複数個のヒューズユニット７７と一体的に形成されていて、それらのヒューズユニット７７を介してパッド領域５１３Ｂに接続され、このパッド領域５１３Ｂを介して第１外部電極７３に電気的に接続されている。面積の比較的小さな電極膜部分５３１〜５３７は、一つのヒューズユニット７７によってパッド領域５１３Ｂに接続されており、面積の比較的大きな電極膜部分５３８，５３９は複数個のヒューズユニット７７を介してパッド領域５１３Ｂに接続されている。全てのヒューズユニット７７が用いられる必要はなく、この実施形態では、一部のヒューズユニット７７は未使用である。

ヒューズユニット７７は、パッド領域５１３Ｂとの接続のための第１幅広部７７Ａと電極膜部分５３１〜５３９との接続のための第２幅広部７７Ｂと、第１および第２幅広部７７Ａ，７７Ｂの間を接続する幅狭部７７Ｃとを含む。幅狭部７７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分５３１〜５３９のうち不要な電極膜部分をヒューズユニット７７の切断によって第１および第２外部電極７３，７４から電気的に切り離すことができる。

図３８および図４０では図示を省略したが、図３９に表れている通り、上部電極膜５１３の表面を含むチップコンデンサ７１の表面はパッシベーション膜７９によって覆われている。パッシベーション膜７９は、たとえば窒化膜からなっていて、チップコンデンサ７１の上面のみならず、基板７２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜７９の上には、ポリイミド樹脂等からなる樹脂膜５１０が形成されている。樹脂膜５１０は、チップコンデンサ７１の上面を覆い、さらに基板７２の側面に至って、当該側面上のパッシベーション膜７９を覆うように形成されている。

パッシベーション膜７９および樹脂膜５１０は、チップコンデンサ７１の表面を保護する保護膜である。これらには、第１外部電極７３および第２外部電極７４に対応する領域にパッド開口５１４，５１５がそれぞれ形成されている。パッド開口５１４，５１５はそれぞれ上部電極膜５１３のパッド領域５１３Ｂの一部の領域、下部電極膜５１１の一部の領域を露出させるようにパッシベーション膜７９および樹脂膜５１０を貫通している。

パッド開口５１４，５１５には、第１外部電極７３および第２外部電極７４がそれぞれ埋め込まれている。これにより、第１外部電極７３は上部電極膜５１３のパッド領域５１３Ｂに接合しており、第２外部電極７４は下部電極膜５１１に接合している。第１および第２外部電極７３，７４は、樹脂膜５１０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ７１をフリップチップ接合することができる。

図４１は、チップコンデンサ７１の内部の電気的構成を示す回路図である。第１外部電極７３と第２外部電極７４との間に複数のキャパシタ要素Ｃ０〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第１外部電極７３との間には、一つまたは複数のヒューズユニット７７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。一方、キャパシタ要素Ｃ０と第１外部電極７３との間には、ヒューズが介装されておらず、キャパシタ要素Ｃ０は、第１外部電極７３に対して直接接続されている。

ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ７１の容量値は、キャパシタ要素Ｃ１〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサ７１の容量値が減少する。ヒューズＦ１〜Ｆ９の全てを切断した場合、チップコンデンサ７１の容量値は、キャパシタ要素Ｃ０の容量値となる。

そこで、下部電極膜５１１とパッド領域５１３Ｂとの間の容量値（キャパシタ要素Ｃ１〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ１〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ０＝５ｐＦ
Ｃ１＝０．２５ｐＦ
Ｃ２＝０．５ｐＦ
Ｃ３＝１ｐＦ
Ｃ４＝２ｐＦ
Ｃ５＝４ｐＦ
Ｃ６＝８ｐＦ
Ｃ７＝１６ｐＦ
Ｃ８＝３２ｐＦ
Ｃ９＝６４ｐＦ
この場合、０．２５ｐＦの最小合わせ込み精度でチップコンデンサ７１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、０．１ｐＦ〜１０ｐＦの間の任意の容量値のチップコンデンサ７１を提供することができる。

以上のように、この実施形態によれば、第１外部電極７３および第２外部電極７４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。さらに、第１外部電極７３の直下には、第１外部電極７３に直接接続されたキャパシタ要素Ｃ０が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ７１を提供できる。

しかも、基板７２に複数のトレンチ７６が形成されており、このトレンチ７６が形成された表面に倣うように容量膜が設けられて、キャパシタ構造（キャパシタ要素Ｃ４〜Ｃ９）が形成されている。したがって、トレンチ形成領域５１６においては、基板７２の表面積は、基板７２の主面に垂直な平面視における見かけ上の表面積よりも大きい。それに応じて、基板７２の表面に倣う容量膜５１２は、大きな面積を有するので、キャパシタ要素Ｃ４〜Ｃ９は大きな容量値を有することができる。このようにして、基板７２の小型化と大容量化とを両立したチップコンデンサを提供することができる。

また、基板７２がキャパシタ構造（キャパシタ要素Ｃ０〜Ｃ９）の共通の下部電極を兼ねているので、製造時に、上部電極膜５１３が設計した位置に対してずれて形成されても、上部電極膜５１３全体を確実に下部電極（基板７２）に対向させることができる。そのため、各キャパシタ要素Ｃ０〜Ｃ９の容量値の精度を向上させることができる。また、各キャパシタ要素Ｃ０〜Ｃ９の構造を単純化することができる。さらに、トレンチ７６の形成と同時に下部電極を形成することができるので、製造工程を簡略化することもできる。

また、上部電極膜５１３は、トレンチ７６に埋設されてはいるが、その表面が平坦に形成されているため、上部電極膜５１３に対するパッシベーション膜７９および樹脂膜５１０の成膜性を向上させることができる。
また、トレンチ７６が複数のキャパシタ要素Ｃ４〜Ｃ９で共有されているので、複数のキャパシタ要素Ｃ４〜Ｃ９間の平面視における見かけ上の表面積の比率を維持したまま、それぞれのキャパシタ構造の容量値を同じ比率で大きくすることができる。

さらに、トレンチ７６が基板７２のキャパシタ電極領域７２Ａの一部に選択的に形成されているので、大容量化を望むキャパシタ要素（この実施形態では、Ｃ４〜Ｃ９）は、トレンチ形成領域５１６に配置することにより、当該キャパシタ要素の容量値を大きくすることができる。一方、小容量でもよいキャパシタ要素（この実施形態では、Ｃ１〜Ｃ３）については、トレンチ非形成領域５１７に配置して大容量化させないでおくことにより、ヒューズを切断してチップコンデンサ７１の容量値を設計する際に、容量値を微調整するための要素として使用することができる。

チップコンデンサ７１の各部の詳細について以下に説明を加える。
基板７２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。基板７２の厚さは、１５０μｍ程度であってもよい。基板７２は、たとえば、裏面側（キャパシタ要素Ｃ０〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。

下部電極膜５１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜５１１は、スパッタ法によって形成することができる。上部電極膜５１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜５１３は、スパッタ法によって形成することができる。上部電極膜５１３のキャパシタ電極領域５１３Ａを電極膜部分５３１〜５３９に分割し、かつヒューズ領域５１３Ｃを複数のヒューズユニット７７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。

容量膜５１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜５１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜７９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜５１０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極７３，７４は、たとえば、下部電極膜５１１または上部電極膜５１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜５１１または上部電極膜５１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２外部電極７３，７４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図４２は、チップコンデンサ７１の製造工程の一例を説明するための流れ図である。
基板７２を表面からエッチングすることにより、ストライプ状のトレンチ７６が形成される（ステップＳ１）。次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜５１２が、基板７２上に形成される（ステップＳ２）。容量膜５１２は、その一方表面および他方方面が基板７２の表面に倣うように形成される。容量膜５１２の形成後、容量膜５１２をパターニングすることにより、基板７２のパッド領域７２Ｂが露出する。

次に、たとえばスパッタ法によって、アルミニウム膜からなる上部電極膜５１３および下部電極膜５１１の材料が容量膜５１２の表面全域に形成される（ステップＳ３）。パッド領域７２Ｂが露出した部分では、当該電極膜の材料がパッド領域７２Ｂに接するように形成されることになる。上部電極膜５１３および下部電極膜５１１の膜厚は８０００Å程度とされてもよい。次に、その上部電極膜５１３および下部電極膜５１１の表面に、上部電極膜５１３および下部電極膜５１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ４）。

このレジストパターンをマスクとして、上部電極膜５１３および下部電極膜５１１がエッチングされることにより、図３８等に示したパターンの上部電極膜５１３および下部電極膜５１１が同時に得られる（ステップＳ５）。上部電極膜５１３および下部電極膜５１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。これにより、上部電極膜５１３は、キャパシタ電極領域７２Ａに複数の電極膜部分５３１〜５３９を有し、ヒューズ領域５１３Ｃに複数のヒューズユニット７７を有し、それらのヒューズユニット７７に接続されたパッド領域５１３Ｂに電極膜部分５４０を有するパターンに整形される。上部電極膜５１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。ここで、上部電極膜５１３の電極膜部分５３１〜５４０とヒューズユニット７７とを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。

この後、上部電極膜５１３のパッド領域５１３Ｂと下部電極膜５１１とに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ９の総容量値が測定される（ステップＳ６）。この測定された総容量値に基づき、目的とするチップコンデンサ７１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ７）。

次に、図４３Ａに示すように、基板７２上の全面にたとえば窒化膜からなるカバー膜５１８が形成される（ステップＳ８）。このカバー膜５１８の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜５１８は、パターニングされた上部電極膜５１３および下部電極膜５１１を覆い、上部電極膜５１３および下部電極膜５１１が形成されていない領域では容量膜５１２を覆う。カバー膜５１８は、ヒューズ領域５１３Ｃにおいてはヒューズユニット７７を覆うことになる。

この状態から、ヒューズユニット７７を溶断するためのレーザトリミングが行われる（ステップＳ９）。すなわち、図４３Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット７７にレーザ光５１９を当てて、そのヒューズユニット７７の幅狭部７７Ｃが溶断される。これにより、対応するキャパシタ要素がパッド領域５１３Ｂから切り離される。ヒューズユニット７７にレーザ光５１９を当てるとき、カバー膜５１８の働きによって、ヒューズユニット７７の近傍にレーザ光５１９のエネルギーが蓄積され、それによって、ヒューズユニット７７が溶断する。これにより、チップコンデンサ７１の容量値を確実に目的の容量値とすることができる。

次に、図４３Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜５１８上に窒化シリコン膜が堆積させられ、パッシベーション膜７９が形成される（ステップＳ１０）。前述のカバー膜５１８は最終形態において、パッシベーション膜７９と一体化し、このパッシベーション膜７９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜７９は、ヒューズ溶断の際に同時に破壊されたカバー膜５１８の開口内に入り込み、ヒューズユニット７７の切断面を保護する。したがって、パッシベーション膜７９は、ヒューズユニット７７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。パッシベーション膜７９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極７３，７４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜７９上に形成される（ステップＳ１１）。このレジストパターンをマスクとしてパッシベーション膜７９のエッチングが行われる。それによって、下部電極膜５１１を露出させるパッド開口と、上部電極膜５１３をパッド領域５１３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１２）。パッシベーション膜７９のエッチングは、反応性イオンエッチングによって行われてもよい。

次に、全面に樹脂膜が塗布される（ステップＳ１３）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ１４）。これにより、樹脂膜５１０およびパッシベーション膜７９を貫通したパッド開口５１４，５１５が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ１５）、さらに、パッド開口５１４，５１５内に、たとえば無電解めっき法によって、第１外部電極７３および第２外部電極７４が成長させられる（ステップＳ１６）。こうして、図３８等に示す構造のチップコンデンサ７１が得られる。

フォトリソグラフィ工程を利用した上部電極膜５１３のパターニングでは、微小面積の電極膜部分５３１〜５４０を精度良く形成することができ、さらに微細なパターンのヒューズユニット７７を形成することができる。そして、上部電極膜５１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ７１を得ることができる。

図４４は、第５参考例の第２の実施形態に係るチップコンデンサ５２０の構成を説明するための平面図である。図４４において、前述の図３８に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、トレンチ形成領域５１６に配置された上部電極膜５１３の電極膜部分５３６〜５３９はそれぞれ、所望の幅に設定された１本の帯状に形成されている。この場合、電極膜部分５３６〜５３９の幅が互いに異なるので、上部電極膜５１３をエッチングして最終形状に仕上げる際に（図４２のステップＳ４、Ｓ５）、上部電極膜５１３のうちエッチングで除去すべき領域が不規則に分布する。そのため、エッチングのばらつきが生じることがある。

そこで、図４４に示す実施形態では、複数の電極膜部分５３６〜５３９がそれぞれ、互いに同一幅の電極膜部分５４６〜５４９（この実施形態では、電極膜部分５３４〜５３６と同一幅）に分割されている。そして、電極膜部分５３６〜５３９間の面積の比率は、それぞれ電極膜部分５４６〜５４９の本数の増減により調整されている。これによって、上部電極膜５１３のうちエッチングで除去すべき領域が等間隔で規則正しく分布するので、エッチングのばらつきを減らすことができる。

この実施形態に係るチップコンデンサ５２０の製造工程は、図４２に示した工程と実質的に同様である。ただし、上部電極膜５１３のパターニング（ステップＳ４，Ｓ５）では、キャパシタ電極領域５１３Ａが、図４４に示す形状の複数の電極膜部分５４６〜５４９に分割される。
図４５は、第５参考例の第３の実施形態に係るチップコンデンサ５２１の構成を説明するための断面図である。図４６は、図４５のチップコンデンサ５２１の一部の構成を分離して示す分解斜視図である。図４５および図４６において、前述の図３９および図４０に示された各部と対応する部分には同一の参照符号を付して示す。

前述の第１の実施形態では、基板７２がキャパシタ要素Ｃ０〜Ｃ９の下部電極の機能を兼ねていたが、下部電極は、図４５および図４６に示すように、導電性膜としての下部電極膜５２２を、その一方表面および他方方面が基板７２の表面に倣う（沿う）ように形成することにより構成されていてもよい。基板７２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

この場合、基板７２の表面に一方表面および他方表面が倣うように絶縁膜７８が形成されていて、絶縁膜７８の表面に下部電極膜５２２が形成されている。下部電極膜５２２は、より具体的には、下部電極膜５２２は、キャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能するキャパシタ電極領域５２２Ａと、外部電極引き出しのためのパッド領域５２２Ｂとを有している。これにより、複数のトレンチ７６の内面は、絶縁膜７８、下部電極膜５２２および容量膜５１２からなる積層膜で覆われている。なお、絶縁膜７８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。

さらに、この実施形態では、上部電極膜５１３のキャパシタ電極領域５１３Ａがほぼ全域にわたって連続する連続膜パターンに形成されている一方で、下部電極膜５２２のキャパシタ電極領域５２２Ａが複数の電極膜部分５４１〜５４９に分割されている。電極膜部分５４１〜５４９は、第１の実施形態における電極膜部分５３１〜５３９と同様の形状および面積比に形成されてもよい。このようにして、電極膜部分５４１〜５４９と、容量膜５１２と、上部電極膜５１３とによって、複数のキャパシタ要素が構成されている。この複数のキャパシタ要素の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。

下部電極膜５２２は、さらに、キャパシタ電極領域５２２Ａとパッド領域５２２Ｂとの間にヒューズ領域５２２Ｃを有している。ヒューズ領域５２２Ｃには、第１の実施形態のヒューズユニット７７と同様の複数のヒューズユニット５２３がパッド領域５２２Ｂに沿って一列に配列されている。各電極膜部分５４１〜５４９は、一つまたは複数のヒューズユニット５２３を介してパッド領域５２２Ｂに接続されている。

このような構成によっても、電極膜部分５４１〜５４９が互いに異なる対向面積で上部電極膜５１３に対向しており、これらはヒューズユニット５２３を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分５４１〜５４９の少なくとも一部が公比２の等比数列をなすように設定した対向面積で上部電極膜１３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

この実施形態に係るチップコンデンサ５２１の製造工程は、図４２に示した工程と実質的に同様である。ただし、容量膜５１２の形成（ステップＳ２）に先立って、絶縁膜７８の形成工程、下部電極膜５２２の形成工程、レジストパターンの形成工程および下部電極膜５２２のエッチング工程（ステップＳ１−２〜１−５）を行う。
具体的には、基板７２にトレンチ７６を形成（ステップＳ１）した後、基板７２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜７８が形成される（ステップＳ１−２）。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜５２２が絶縁膜７８の表面全域に形成される（ステップＳ１−３）。下部電極膜５２２の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜５２２の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ１−４）。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図４５および図４６等に示したパターンの下部電極膜５２２が得られる（ステップＳ１−５）。下部電極膜５１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。その後、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜５１２が、下部電極膜５２２上に形成される（ステップＳ２）。また、上部・下部電極膜の形成およびパターニング（ステップＳ３〜Ｓ５）では下部電極膜の形成、および複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。さらに、レーザトリミング（ステップＳ９）においては、下部電極膜５２２に形成されたヒューズユニット５２３がレーザ光によって切断される。レーザトリミングの際、下部電極膜５２２は容量膜５１２によって覆われているので、この容量膜５１２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ８）は省かれてもよい。

図４７は、第５参考例の第４の実施形態に係るチップコンデンサ５２４の構成を説明するための断面図である。図４７において、前述の図３９に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第１の実施形態では、第２外部電極７４は、下部電極膜５１１を介して基板７２の表面側に配置されている。この場合、図３８および図３９に示すように、基板７２のパッド領域７２Ｂがキャパシタ要素として利用することができず、小さな基板７２上の限られた領域を有効に活用することができない。

そこで、図４７に示す実施形態では、基板７２の裏面に接するように、第２外部電極５２５が形成されている。この構成により、基板７２のパッド領域７２Ｂも、上部電極膜５１３の形成スペースとして有効利用することができる。その結果、基板７２の表面の面積を最大限に利用することができるので、さらなる大容量化を図ることができる。
また、第１外部電極７３が上方に向くフェイスアップ姿勢（第２外部電極５２５が下方に向く姿勢）でチップコンデンサ５２４を回路基板に複数搭載してパッケージングすることにより、複数のチップコンデンサ５２４（マルチチップ）を備える半導体装置を実現することができる。この場合、第１外部電極７３は、たとえばワイヤボンディングにより、回路基板の回路に電気的に接続すればよい。

この実施形態に係るチップコンデンサ５２４の製造工程は、図４２に示した工程と実質的に同様である。ただし、ステップＳ３〜Ｓ５では、上部電極膜５１３のみを形成し、複数のキャパシタ要素Ｃ１〜Ｃ９の総容量値の測定（ステップＳ６）の際には、上部電極膜５１３のパッド領域５１３Ｂと基板７２の裏面とに検査用プローブを押し当てる。そして、第２外部電極５２５は、第１外部電極７３の成長後、たとえばスパッタ法によって形成する。

以上、第５参考例の実施形態について説明してきたが、第５参考例はさらに他の形態で実施することもできる。
たとえば、前述の実施形態では、上部電極膜および下部電極膜のうちの一方が複数の電極膜に分割されている構成を示したが、上部電極膜および下部電極膜が両方とも複数の電極膜部分に分割されていてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、図４５および図４６に示した実施形態では、基板７２の表面に絶縁膜７８が形成されているが、基板７２が絶縁性の基板であれば、絶縁膜７８を省くこともできる。

その他、前記（１）第５参考例に係る発明の特徴に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、各特徴Ｄ１〜Ｄ２２で特定されていない製造の工程を変更したり、割愛したり、追加したものも、第５参考例の範囲に含まれる。

＜本発明に係る実施形態＞
図４８は、本発明の第１の実施形態に係るチップコンデンサの平面図であり、図４９はその断面図であって、図４８の切断面線XLIX−XLIXから見た切断面が示されている。さらに、図５０は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。
チップコンデンサ８１は、基板８２と、基板８２上（基板８２の一方表面８２Ａ側）に配置された第１外部電極８３と、同じく基板８２上に配置された第２外部電極８４とを備えている。基板８２は、この実施形態では、平面視において四隅を面取りした矩形形状を有している。基板８２の長手方向両端部に第１外部電極８３および第２外部電極８４がそれぞれ配置されている。第１外部電極８３および第２外部電極８４は、この実施形態では、基板８２の短手方向に延びたほぼ矩形の平面形状を有し、基板８２の角に対応する各２箇所に面取り部を有している。基板８２の一方表面８２Ａには、第１外部電極８３および第２外部電極８４の間の第１キャパシタ配置領域８５Ａ内に、複数のキャパシタ要素Ｃ１〜Ｃ９が配置されている。複数のキャパシタ要素Ｃ１〜Ｃ９は、複数のヒューズユニット８７（ヒューズ）を介してそれぞれ第２外部電極８４に電気的に接続されている。また、基板８２上には、第２外部電極８４の直下（平面視で第２外部電極８４と重なる位置）の第２キャパシタ配置領域８５Ｂに、キャパシタ要素Ｃ０が配置されている。キャパシタ要素Ｃ０は、第２外部電極８４に対して直接電気的に接続されている。ここで、第１キャパシタ配置領域８５Ａおよび第２キャパシタ配置領域８５Ｂの全体を、「キャパシタ配置領域８５」ということにする。

図４９および図５０に示されているように、基板８２の一方表面８２Ａには絶縁膜８８が形成されていて、絶縁膜８８の表面に下部電極膜６１１が形成されている。下部電極膜６１１は、キャパシタ配置領域８５のほぼ全域にわたっている。そのため、下部電極膜６１１は、第１キャパシタ配置領域８５Ａから、第２外部電極８４と基板８２との間の第２キャパシタ配置領域８５Ｂにまで延びて形成されている。さらに、下部電極膜６１１は、第１外部電極８３の直下の領域にまで延びて形成されている。より具体的には、下部電極膜６１１は、第１キャパシタ配置領域８５Ａにおいてキャパシタ要素Ｃ１〜Ｃ９の共通の下部電極として機能する第１キャパシタ電極領域６１１Ａと、第２キャパシタ配置領域８５Ｂにおいてキャパシタ要素Ｃ０の下部電極として機能する第２キャパシタ電極領域６１１Ｂと、外部電極引き出しのためのパッド領域６１１Ｃとを有している。第１キャパシタ電極領域６１１Ａが第１キャパシタ配置領域８５Ａに位置していて、第２キャパシタ電極領域６１１Ｂが第２キャパシタ配置領域８５Ｂ（第２外部電極８４の直下）に位置していて、パッド領域６１１Ｃが第１外部電極８３の直下に位置している。パッド領域６１１Ｃの上面６１１Ｊが第１外部電極８３に接している。

下部電極膜６１１において第１キャパシタ電極領域６１１Ａと第２キャパシタ電極領域６１１Ｂとの境界には、複数の開口６１６が形成されている（図５０参照）。複数の開口６１６は、基板８２の短手方向に沿って間隔を隔てて配置されている（図５０参照）。各開口６１６は、下部電極膜６１１を厚さ方向に貫通している。第１キャパシタ電極領域６１１Ａと第２キャパシタ電極領域６１１Ｂとは、開口６１６が形成された領域では連続していないが（図４９参照）、開口６１６が形成されていない領域では連続している（図５０参照）。

キャパシタ配置領域８５において下部電極膜６１１（第１キャパシタ電極領域６１１Ａおよび第２キャパシタ電極領域６１１Ｂ）を覆うように容量膜（誘電体膜）６１２が形成されている。容量膜６１２は、第１キャパシタ電極領域６１１Ａ（第１キャパシタ配置領域８５Ａ）および第２キャパシタ電極領域６１１Ｂ（第２キャパシタ配置領域８５Ｂ）の全域にわたって連続している。そのため、容量膜６１２は、第１キャパシタ配置領域８５Ａから、第２外部電極８４と基板８２との間の第２キャパシタ配置領域８５Ｂにまで延びて下部電極膜６１１上に形成されている。容量膜６１２は、この実施形態では、さらにキャパシタ配置領域８５外および各開口６１６内の絶縁膜８８を覆っている。

容量膜６１２の上には、上部電極膜６１３が形成されている。図４８では、明瞭化のために、上部電極膜６１３を着色して示してある。上部電極膜６１３は、第１外部電極８３および第２外部電極８４の間の第１キャパシタ配置領域８５Ａに位置するキャパシタ電極領域６１３Ａと、第２外部電極８４の直下（第２キャパシタ配置領域８５Ｂ）に位置するパッド領域６１３Ｂと、キャパシタ電極領域６１３Ａとパッド領域６１３Ｂとの間に配置されたヒューズ領域６１３Ｃとを有している。そのため、上部電極膜６１３は、第１キャパシタ配置領域８５Ａから、第２外部電極８４と基板８２との間の第２キャパシタ配置領域８５Ｂにまで延びて容量膜６１２上に形成されている（図４９参照）。

キャパシタ電極領域６１３Ａにおいて、上部電極膜６１３は、複数の電極膜部分（上部電極膜部分）７３１〜７３９に分割（分離）されている。この実施形態では、各電極膜部分７３１〜７３９は、いずれも矩形形状に形成されていて、ヒューズ領域６１３Ｃから第１外部電極８３に向かって帯状に延びている。複数の電極膜部分７３１〜７３９は、複数種類の対向面積で、容量膜６１２を挟んで下部電極膜６１１に対向している。より具体的には、電極膜部分７３１〜７３９の下部電極膜６１１に対する対向面積は、１：２：４：８：１６：３２：６４：１２８：１２８となるように定められていてもよい。すなわち、複数の電極膜部分７３１〜７３９は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が２の等比数列をなすように設定された対向面積を有する複数の電極膜部分７３１〜７３８（または７３１〜７３７，７３９）を含む。これによって、各電極膜部分７３１〜７３９と容量膜６１２を挟んで対向する下部電極膜６１１とによってそれぞれ構成される複数のキャパシタ要素Ｃ１〜Ｃ９は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分７３１〜７３９の対向面積の比が前述の通りである場合、キャパシタ要素Ｃ１〜Ｃ９の容量値の比は、当該対向面積の比と等しく、１：２：４：８：１６：３２：６４：１２８：１２８となる。すなわち、複数のキャパシタ要素Ｃ１〜Ｃ９は、公比が２の等比数列をなすように容量値が設定された複数のキャパシタ要素Ｃ１〜Ｃ８（またはＣ１〜Ｃ７，Ｃ９）を含むことになる。

この実施形態では、電極膜部分７３１〜７３５は、幅が等しく、長さの比を１：２：４：８：１６に設定した帯状に形成されている。また、電極膜部分７３５，７３６，７３７，７３８，７３９は、長さが等しく、幅の比を１：２：４：８：８に設定した帯状に形成されている。電極膜部分７３５〜７３９は、第１キャパシタ配置領域８５Ａの第２外部電極８４側の端縁から第１外部電極８３側の端縁までの範囲に渡って延びて形成されており、電極膜部分７３１〜７３４は、それよりも短く形成されている。

パッド領域６１３Ｂは、第２外部電極８４とほぼ相似形に形成されており、基板８２の角部に対応する２つの面取り部を有するほぼ矩形の平面形状を有している。図４９に示すように、パッド領域６１３Ｂにおける上部電極膜６１３の上面６１３Ｄは、第２外部電極８４に接している。パッド領域６１３Ｂにおける上部電極膜６１３は、電極膜部分７４０として機能している。電極膜部分７４０は、容量膜６１２を挟んで第２キャパシタ電極領域６１１Ｂにおける下部電極膜６１１に対向している。電極膜部分７４０、容量膜６１２および第２キャパシタ電極領域６１１Ｂにおける下部電極膜６１１は、前述したキャパシタ要素Ｃ０を構成している。一例として、電極膜部分７４０の下部電極膜６１１に対する対向面積は、電極膜部分７３８や電極膜部分７３９の下部電極膜６１１に対する対向面積の約２倍であり（図４８参照）、キャパシタ要素Ｃ０の容量値は、キャパシタ要素Ｃ８やキャパシタ要素Ｃ９の容量値の約２倍である。

この構成によれば、当該基板８２の一方表面８２Ａ側にキャパシタ構造（キャパシタ要素Ｃ１〜Ｃ９）が形成されているだけでなく、第２外部電極８４直下の領域にもキャパシタ構造（キャパシタ要素Ｃ０）が形成されている。そのため、チップコンデンサ８１では、第２外部電極８４の直下の領域をも利用して、容量値の増大が図られている。それによって、基板８２の一方表面８２Ａの面積を最大限に利用して大容量化を図ることができるから、小型化および大容量化を両立したチップコンデンサ８１を提供することができる。

ヒューズ領域６１３Ｃは、パッド領域６１３Ｂの一つの長辺（基板８２の周縁に対して内方側の長辺）に沿って配置されている。ヒューズ領域６１３Ｃは、パッド領域６１３Ｂの前記１つの長辺に沿って配列された複数のヒューズユニット８７を含む。ヒューズユニット８７の数と、前述した下部電極膜６１１の開口６１６の数とは一致している（図５０参照）。１つのヒューズユニット８７の直下に開口６１６が１つ位置している。そのため、下部電極膜６１１は、ヒューズユニット８７の直下の領域（開口６１６）を回避した領域に形成されている。

ヒューズユニット８７は、上部電極膜６１３のパッド領域６１３Ｂと同じ材料で一体的に形成されている。複数の電極膜部分７３１〜７３９は、１つまたは複数個のヒューズユニット８７と一体的に形成されていて、それらのヒューズユニット８７を介してパッド領域６１３Ｂ（電極膜部分７４０）に接続され、このパッド領域６１３Ｂを介して第２外部電極８４に電気的に接続されている。図４８に示すように、面積の比較的小さな電極膜部分７３１〜７３６は、一つのヒューズユニット８７によってパッド領域６１３Ｂに接続されており、面積の比較的大きな電極膜部分７３７〜７３９は複数個のヒューズユニット８７を介してパッド領域６１３Ｂに接続されている。全てのヒューズユニット８７が用いられる必要はなく、この実施形態では、一部のヒューズユニット８７は未使用である。

ヒューズユニット８７は、パッド領域６１３Ｂとの接続のための第１幅広部８７Ａと電極膜部分７３１〜７３９との接続のための第２幅広部８７Ｂと、第１および第２幅広部８７Ａ，８７Ｂの間を接続する幅狭部８７Ｃとを含む。幅狭部８７Ｃは、レーザ光によって切断（溶断）することができるように構成されている。それによって、電極膜部分７３１〜７３９のうち不要な電極膜部分をヒューズユニット８７の切断によって第１および第２外部電極８３，８４から電気的に切り離すことができる。

図４８および図５０では図示を省略したが、図４９に表れている通り、上部電極膜６１３の表面を含むチップコンデンサ８１の表面はパッシベーション膜８９によって覆われている。パッシベーション膜８９は、たとえば窒化膜からなっていて、チップコンデンサ８１の上面のみならず、基板８２の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜８９の上には、ポリイミド樹脂等からなる樹脂膜６１０が形成されている。樹脂膜６１０は、チップコンデンサ８１の上面を覆い、さらに基板８２の側面に至って、当該側面上のパッシベーション膜８９を覆うように形成されている。

パッシベーション膜８９および樹脂膜６１０は、チップコンデンサ８１の表面を保護する保護膜である。これらには、第１外部電極８３および第２外部電極８４に対応する領域にパッド開口６２１，６２２がそれぞれ形成されている。パッド開口６２１，６２２はそれぞれ下部電極膜６１１のパッド領域６１１Ｃの一部の領域、上部電極膜６１３のパッド領域６１３Ｂの一部の領域を露出させるようにパッシベーション膜８９および樹脂膜６１０を貫通している。さらに、この実施形態では、第１外部電極８３に対応したパッド開口６２１は、容量膜６１２をも貫通している。

パッド開口６２１，６２２には、第１外部電極８３および第２外部電極８４がそれぞれ埋め込まれている。これにより、第１外部電極８３は下部電極膜６１１のパッド領域６１１Ｃに接合しており、第２外部電極８４は上部電極膜６１３のパッド領域６１３Ｂに接合している。第１および第２外部電極８３，８４は、樹脂膜６１０の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサ８１をフリップチップ接合することができる。

図５１は、チップコンデンサ８１の内部の電気的構成を示す回路図である。第１外部電極８３と第２外部電極８４との間に複数のキャパシタ要素Ｃ０〜Ｃ９が並列に接続されている。各キャパシタ要素Ｃ１〜Ｃ９と第２外部電極８４との間には、一つまたは複数のヒューズユニット８７でそれぞれ構成されたヒューズＦ１〜Ｆ９が直列に介装されている。一方、キャパシタ要素Ｃ０と第２外部電極８４との間には、ヒューズが介装されておらず、キャパシタ要素Ｃ０は、第２外部電極８４に対して直接接続されている。

ヒューズＦ１〜Ｆ９が全て接続されているときは、チップコンデンサ８１の容量値は、キャパシタ要素Ｃ０〜Ｃ９の容量値の総和に等しい。複数のヒューズＦ１〜Ｆ９から選択した１つまたは２つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサ８１の容量値が減少する。ヒューズＦ１〜Ｆ９の全てを切断した場合、チップコンデンサ８１の容量値は、キャパシタ要素Ｃ０の容量値となる。

そこで、パッド領域６１１Ｃ，６１３Ｂの間の容量値（キャパシタ要素Ｃ０〜Ｃ９の総容量値）を測定し、その後に所望の容量値に応じてヒューズＦ１〜Ｆ９から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。とくに、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

たとえば、キャパシタ要素Ｃ０〜Ｃ９の容量値は次のように定められていてもよい。
Ｃ０＝８ｐＦ
Ｃ１＝０．０３１２５ｐＦ
Ｃ２＝０．０６２５ｐＦ
Ｃ３＝０．１２５ｐＦ
Ｃ４＝０．２５ｐＦ
Ｃ５＝０．５ｐＦ
Ｃ６＝１ｐＦ
Ｃ７＝２ｐＦ
Ｃ８＝４ｐＦ
Ｃ９＝４ｐＦ
この場合、０．０３１２５ｐＦの最小合わせ込み精度でチップコンデンサ８１の容量を微調整できる。また、ヒューズＦ１〜Ｆ９から切断すべきヒューズを適切に選択することで、１０ｐＦ〜１８ｐＦの間の任意の容量値のチップコンデンサ８１を提供することができる。

以上のように、この実施形態によれば、第１外部電極８３および第２外部電極８４の間に、ヒューズＦ１〜Ｆ９によって切り離し可能な複数のキャパシタ要素Ｃ１〜Ｃ９が設けられている。さらに、第２外部電極８４の直下には、第２外部電極８４に直接接続されたキャパシタ要素Ｃ０が設けられている。キャパシタ要素Ｃ１〜Ｃ９は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズＦ１〜Ｆ９から１つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサ８１を提供できる。

チップコンデンサ８１の各部の詳細について以下に説明を加える。
図４８を参照して、基板８２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍ、または０．２ｍｍ×０．１ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。キャパシタ配置領域８５は、概ね、基板８２の短辺の長さに相当する一辺を有する正方形領域となる。基板８２の厚さは、１５０μｍ程度であってもよい。図４９を参照して、基板８２は、たとえば、裏面側（キャパシタ要素Ｃ０〜Ｃ９が形成されていない表面）からの研削または研磨によって薄型化された基板であってもよい。基板８２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

絶縁膜８８は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、５００Å〜２０００Å程度であってもよい。
下部電極膜６１１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜６１１は、スパッタ法によって形成することができる。上部電極膜６１３も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜６１３は、スパッタ法によって形成することができる。上部電極膜６１３のキャパシタ電極領域６１３Ａを電極膜部分７３１〜７３９に分割し、かつ、パッド領域６１３Ｂに電極膜部分７４０を形成し、さらに、ヒューズ領域６１３Ｃを複数のヒューズユニット８７に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。

容量膜６１２は、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。容量膜６１２は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
パッシベーション膜８９は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。その膜厚は、８０００Å程度とされてもよい。樹脂膜６１０は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。

第１および第２外部電極８３，８４は、たとえば、下部電極膜６１１または上部電極膜６１３に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法（より具体的には無電解めっき法）で形成することができる。ニッケル層は下部電極膜６１１または上部電極膜６１３に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第１および第２外部電極８３，８４の最上層の金との相互拡散を抑制する拡散防止層として機能する。

図５２は、チップコンデンサ８１の製造工程の一例を説明するための流れ図である。基板８２の表面に、熱酸化法および／またはＣＶＤ法によって、酸化膜（たとえば酸化シリコン膜）からなる絶縁膜８８が形成される（ステップＳ１）。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜６１１が絶縁膜８８の表面全域に形成される（ステップＳ２）。下部電極膜６１１の膜厚は８０００Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜６１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される（ステップＳ３）。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図４８等に示した開口６１６（図５０参照）を有するパターンの下部電極膜６１１が得られる（ステップＳ４）。下部電極膜６１１のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。

次に、たとえばプラズマＣＶＤ法によって、窒化シリコン膜等からなる容量膜６１２が、下部電極膜６１１上に形成される（ステップＳ５）。下部電極膜６１１が形成されていない領域（開口６１６の内側等）では、絶縁膜８８の表面に容量膜６１２が形成されることになる。次いで、その容量膜６１２の上に、上部電極膜６１３が形成される（ステップＳ６）。上部電極膜６１３は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、８０００Å程度とされてもよい。次いで、上部電極膜６１３の表面に上部電極膜６１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される（ステップＳ７）。このレジストパターンをマスクとしたエッチングにより、上部電極膜６１３が、最終形状（図４８等参照）にパターニングされる（ステップＳ８）。それによって、上部電極膜６１３は、キャパシタ電極領域６１３Ａに複数の電極膜部分７３１〜７３９を有し、ヒューズ領域６１３Ｃに複数のヒューズユニット８７を有し、それらのヒューズユニット８７に接続されたパッド領域６１３Ｂを有し、パッド領域６１３Ｂに電極膜部分７４０を有するパターンに整形される。上部電極膜６１３のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。ここで、上部電極膜６１３の電極膜部分７３１〜７４０とヒューズユニット８７とを同じ導電性材料の膜で形成することができるから、それらを同一膜からパターニングして形成することができる。これにより、製造工程が簡単になる。

この後、上部電極膜６１３のパッド領域６１３Ｂと下部電極膜６１１のパッド領域６１１Ｃとに検査用プローブを押し当てて、複数のキャパシタ要素Ｃ０〜Ｃ９の総容量値が測定される（ステップＳ９）。この測定された総容量値に基づき、目的とするチップコンデンサ８１の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される（ステップＳ１０）。

次いで、図５３Ａに示すように、基板８２上の全面にたとえば窒化膜からなるカバー膜６２６が形成される（ステップＳ１１）。このカバー膜６２６の形成は、プラズマＣＶＤ法によって行われてもよく、たとえば膜厚３０００Å程度の窒化シリコン膜が形成されてもよい。カバー膜６２６は、パターニングされた上部電極膜６１３を覆い、上部電極膜６１３が形成されていない領域では容量膜６１２を覆う。カバー膜６２６は、ヒューズ領域６１３Ｃにおいてはヒューズユニット８７を覆うことになる。

この状態から、ヒューズユニット８７を溶断するためのレーザトリミングが行われる（ステップＳ１２）。すなわち、図５３Ｂに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニット８７にレーザ光６２７を当てて、そのヒューズユニット８７の幅狭部８７Ｃが溶断される。これにより、対応するキャパシタ要素がパッド領域６１３Ｂから切り離される。ヒューズユニット８７にレーザ光６２７を当てるとき、カバー膜６２６の働きによって、ヒューズユニット８７の近傍にレーザ光６２７のエネルギーが蓄積され、それによって、ヒューズユニット８７が溶断する。これにより、チップコンデンサ８１の容量値を確実に目的の容量値とすることができる。

ここで、前述したように、下部電極膜６１１が、ヒューズユニット８７の直下の領域（開口６１６）を回避した領域に形成されている。そのため、レーザ光６２７によってヒューズユニット８７を切断する場合において、切断で生じた破片がヒューズユニット８７の直下の領域に到達したとしても、当該領域に下部電極膜６１１が存在しない。よって、この破片によって上部電極膜６１３と下部電極膜６１１との間に短絡が生じたり下部電極膜６１１が腐食したりするといった不具合を回避できる。また、下部電極膜６１１が、ヒューズユニット８７の直下の領域（レーザ光が照射される領域）を回避した領域に形成されているので、ヒューズユニット８７を切断する際に、下部電極膜６１１も切断されて下部電極膜６１１がダメージを受けるといった不具合を回避することもできる。

次に、図５３Ｃに示すように、たとえばプラズマＣＶＤ法によって、カバー膜６２６上に窒化シリコン膜が堆積させられ、パッシベーション膜８９が形成される（ステップＳ１３）。前述のカバー膜６２６は最終形態において、パッシベーション膜８９と一体化し、このパッシベーション膜８９の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜８９は、ヒューズ溶断の際に同時に破壊されたカバー膜６２６の開口内に入り込み、ヒューズユニット８７の切断面を覆って保護する。したがって、パッシベーション膜８９は、ヒューズユニット８７の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。これにより、信頼性の高いチップコンデンサ８１を製造することができる。パッシベーション膜８９は、全体で、たとえば８０００Å程度の膜厚を有するように形成されてもよい。

次に、第１および第２外部電極８３，８４を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜８９上に形成される（ステップＳ１４）。このレジストパターンをマスクとしてパッシベーション膜８９のエッチングが行われる。それによって、下部電極膜６１１をパッド領域６１１Ｃにおいて露出させるパッド開口と、上部電極膜６１３をパッド領域６１３Ｂにおいて露出させるパッド開口とが形成されることになる（ステップＳ１５）。パッシベーション膜８９のエッチングは、反応性イオンエッチングによって行われてもよい。パッシベーション膜８９のエッチングの際に、同じく窒化膜で形成されている容量膜６１２も開口することになり、それによって、下部電極膜６１１のパッド領域６１１Ｃが露出することになる。

次いで、全面に樹脂膜が塗布される（ステップＳ１６）。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる（ステップＳ１７）。これにより、樹脂膜６１０およびパッシベーション膜８９を貫通したパッド開口６２１，６２２が形成される。その後、樹脂膜を硬化するための熱処理（キュア処理）が行われ（ステップＳ１８）、さらに、パッド開口６２１，６２２内に、たとえば無電解めっき法によって、第１外部電極８３および第２外部電極８４が成長させられる（ステップＳ１９）。こうして、図４８等に示す構造のチップコンデンサ８１が得られる。

フォトリソグラフィ工程を利用した上部電極膜６１３のパターニングでは、微小面積の電極膜部分７３１〜７４０を精度良く形成することができ、さらに微細なパターンのヒューズユニット８７を形成することができる。そして、上部電極膜６１３のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサ８１を得ることができる。

また、このチップコンデンサ８１では、第２外部電極８４の直下も有効容量エリアとして利用することによって、第２外部電極８４と基板８２との間における寄生容量の影響を受け難くし、より精度の高いチップコンデンサ８１を提供できる。
図５４は、本発明の第２の実施形態に係るチップコンデンサ６３１の構成を説明するための平面図である。図５４において、前述の図４８に示された各部と対応する部分には同一の参照符号を付して示す。

前述の第１の実施形態では、上部電極膜６１３のキャパシタ電極領域６１３Ａがそれぞれ帯状の電極膜部分７３１〜７３９に分割されている。この場合、図４８に示すように、キャパシタ配置領域８５内にキャパシタ要素として利用することができない領域が生じてしまい、小さな基板８２上の限られた領域を有効に活用することができない。
そこで、図５４に示す実施形態では、複数の電極膜部分７３１〜７３９がＬ字形の電極膜部分７４１〜７４９に分割されている。これによって、たとえば、図５４の構成における電極膜部分７４９は、図４８の構成の電極膜部分７３９の１．５倍の面積で下部電極膜６１１に対向することができる。よって、図４８の第１の実施形態において電極膜部分７３９に対応したキャパシタ要素Ｃ９が４ｐＦの容量を有しているとすれば、この実施形態における電極膜部分７４９を用いることで、キャパシタ要素Ｃ９は６ｐＦの容量を有することができる。これにより、キャパシタ配置領域８５内を有効に活用して、より広い範囲でチップコンデンサ８１の容量値を設定することが可能となる。

この実施形態に係るチップコンデンサ６３１の製造工程は、図５２に示した工程と実質的に同様である。ただし、上部電極膜６１３のパターニング（ステップＳ７，Ｓ８）では、キャパシタ電極領域６１３Ａが、図５４に示す形状の複数の電極膜部分７４１〜７４９に分割される。
図５５は、本発明の第３の実施形態に係るチップコンデンサ６４１の構成を説明するための分解斜視図であり、前述の第１の実施形態の説明において用いた図５０と同様にチップコンデンサ６４１の各部が表されている。

第１の実施形態では、下部電極膜６１１がキャパシタ配置領域８５のほぼ全域にわたる連続パターンからなる第１キャパシタ電極領域６１１Ａおよび第２キャパシタ電極領域６１１Ｂを有し、上部電極膜６１３のキャパシタ電極領域６１３Ａが複数の電極膜部分７３１〜７３９に分割されている（図５０参照）。
これに対して、この第３の実施形態では、上部電極膜６１３のキャパシタ電極領域６１３Ａおよびパッド領域６１３Ｂがキャパシタ配置領域８５のほぼ全域にわたって連続する連続膜パターンに形成されている一方で、下部電極膜６１１の第１キャパシタ電極領域６１１Ａおよび第２キャパシタ電極領域６１１Ｂが複数の電極膜部分７５１〜７５９に分割されている。電極膜部分７５１〜７５９は、第１の実施形態における電極膜部分７３１〜７３９と同様の形状および面積比に形成されてもよいし、第２の実施形態における電極膜部分７４１〜７４９と同様の形状および面積比に形成されてもよい。そして、電極膜部分７５１〜７５９のうちの少なくともいずれか（図５５では電極膜部分７５９だけ）は、第２キャパシタ電極領域６１１Ｂにおいて第２外部電極８４の直下まで延びている。このようにして、電極膜部分７５１〜７５９と、容量膜６１２と、上部電極膜６１３とによって、複数のキャパシタ要素が構成されている。この複数のキャパシタ要素の少なくとも一部は、容量値の異なる（たとえば等比数列をなすように各容量値が設定された）キャパシタ要素群を構成している。電極膜部分７５１〜７５９は、順に、キャパシタ要素Ｃ１〜Ｃ９を構成している。図５５の電極膜部分７５９は、Ｌ字形に折れ曲っていて、第２キャパシタ配置領域８５Ｂの全域に亘って形成されている。そのため、キャパシタ要素Ｃ９の容量値を、キャパシタ要素Ｃ８の容量値よりも大きく、たとえば２倍とすることができる。これにより、キャパシタ要素Ｃ８，９の容量値が同じであった第１の実施形態（図４８参照）とは異なり、全てのキャパシタ要素Ｃ１〜Ｃ９の容量値が等比数列をなすように設定できる。

下部電極膜６１１は、さらに、第１キャパシタ電極領域６１１Ａとパッド領域６１１Ｃとの間にヒューズ領域６１１Ｄを有している。ヒューズ領域６１１Ｄには、第１の実施形態のヒューズユニット８７と同様の複数のヒューズユニット６４７がパッド領域６１１Ｃに沿って一列に配列されている。各電極膜部分７５１〜７５９は、一つまたは複数のヒューズユニット６４７を介してパッド領域６１１Ｃに接続されている。

このような構成によっても、電極膜部分７５１〜７５９が互いに異なる対向面積で上部電極膜６１３に対向しており、これらはヒューズユニット６４７を切断することによって個別に切り離すことができる。したがって、第１の実施形態の場合と同様の効果が得られる。とくに、複数の電極膜部分７５１〜７５９の少なくとも一部が公比２の等比数列をなすように設定した対向面積で上部電極膜６１３に対向するように形成しておくことで、第１の実施形態の場合と同様に、所要の容量値に高精度で合わせ込んだチップコンデンサを提供できる。

この実施形態に係るチップコンデンサ６４１の製造工程は、図５２に示した工程と実質的に同様である。ただし、下部電極膜６１１のパターニング（ステップＳ３，Ｓ４）において、第１キャパシタ電極領域６１１Ａおよび第２キャパシタ電極領域６１１Ｂが電極膜部分７５１〜７５９に分割され、かつヒューズ領域６１１Ｄに複数のヒューズユニット６４７が形成されることになる。また、上部電極膜６１３のパターニング（ステップＳ７，Ｓ８）では、複数の電極膜部分の形成は行われず、ヒューズユニットの形成も行われない。ただし、上部電極膜６１３は、平面視で各ヒューズユニット６４７に重ならないようにパターニングされる。さらに、レーザトリミング（ステップＳ１２）においては、下部電極膜６１１に形成されたヒューズユニット６４７がレーザ光によって切断される。レーザトリミングの際、下部電極膜６１１は容量膜６１２によって覆われているので、この容量膜６１２をレーザ光のエネルギーを蓄積するためのカバー膜として利用することができる。したがって、レーザトリミングの直前のカバー膜の形成（ステップＳ１１）は省かれてもよい。前述したように上部電極膜６１３が平面視で各ヒューズユニット６４７に重なっていないので、レーザトリミングによって上部電極膜６１３が切断されることはない。

以上、本発明の実施形態について説明してきたが、本発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、上部電極膜および下部電極膜のうちの一方が複数の電極膜に分割されている構成を示したが、上部電極膜および下部電極膜が両方とも複数の電極膜部分に分割されていてもよい。さらに、前述の実施形態では、上部電極膜または下部電極膜とヒューズユニットとが一体化されている例を示したが、上部電極膜または下部電極膜とは別の導体膜でヒューズユニットを形成してもよい。さらに、前述の実施形態では、複数のキャパシタ要素が公比ｒ（０＜ｒ、ｒ≠１）＝２の等比数列をなす容量値を有する複数のキャパシタ要素を有している例を示したが、当該等比数列の公比は２以外の数であってもよい。また、前述の実施形態では、基板８２の表面に絶縁膜８８が形成されているが、基板８２が絶縁性の基板であれば、絶縁膜８８を省くこともできる。また、基板８２として導電性基板を用い、その導電性基板を下部電極として用い、導電性基板の表面に接するように容量膜６１２を形成してもよい。この場合、導電性基板の裏面から一方の外部電極を引き出してもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

Ｃ１〜Ｃ１９ キャパシタ要素
Ｃ２１〜Ｃ２９ キャパシタ要素
Ｃ３１〜Ｃ３４ キャパシタ要素
Ｆ１〜Ｆ９ ヒューズ
Ｆ１１〜Ｆ１９ ヒューズ
Ｆ２１〜Ｆ２４ ヒューズ
１ チップコンデンサ
２ 基板
２Ａ 主面
３ 第１外部電極
４ 第２外部電極
７ ヒューズユニット
９ パッシベーション膜
１０ 樹脂膜
１１ 第１電極膜
１２ 第１容量膜
１３ 第２電極膜
１３１〜１３９ 電極膜部分
１４１〜１４９ 電極膜部分
１５１〜１５９ 電極膜部分
１６ 第３電極膜
１７ 第２容量膜
１８１〜１８４ 電極膜部分
２５ チップコンデンサ
２６ チップコンデンサ
２７ ヒューズユニット
２８ ヒューズユニット

Claims (14)

1. 基板と、
   基板の一方表面側に配置された第１外部電極と、
   基板の一方表面側に配置された第２外部電極と、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記基板の一方表面側に形成されており、前記第１外部電極に接する上面を有する下部電極膜と、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記下部電極膜上に形成された容量膜と、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びて前記容量膜上に形成されて前記下部電極膜に対向しており、前記第２外部電極に接する上面を有する上部電極膜と
   を含み、
   前記上部電極膜が、前記第１外部電極および前記第２外部電極の間の領域に、分離された複数の上部電極膜部分を有しており、前記複数の上部電極膜部分が複数のヒューズをそれぞれ介して前記第２外部電極に電気的に接続されており、
   前記下部電極膜が、前記ヒューズの直下の領域を回避した領域に形成されている、チップコンデンサ。
2. 前記複数の上部電極膜部分が、互いに異なる容量値を有するように、前記容量膜を挟んで前記下部電極膜に対向している、請求項１に記載のチップコンデンサ。
3. 前記複数のヒューズのうちの少なくとも一つが切断されている、請求項１または２に記載のチップコンデンサ。
4. 前記上部電極膜または前記下部電極膜と前記ヒューズとが同じ導電性材料の膜で形成されている、請求項１〜３のいずれか一項に記載のチップコンデンサ。
5. 前記複数の上部電極膜部分が、異なる対向面積で前記下部電極膜に対向している、請求項１〜４のいずれか一項に記載のチップコンデンサ。
6. 前記複数の上部電極膜部分の前記対向面積が、等比数列をなすように設定されている、請求項５に記載のチップコンデンサ。
7. 基板上に第１外部電極および第２外部電極を有するチップコンデンサの製造方法であって、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記基板上に下部電極膜を形成する工程と、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記下部電極膜上に容量膜を形成する工程と、
   前記第１外部電極および前記第２外部電極の間の領域から、前記第２外部電極と前記基板との間にまで延びるように、前記容量膜上に前記下部電極膜に対向する上部電極膜を形成する工程と、
   前記下部電極膜の上面に接するように前記第１外部電極を形成する工程と、
   前記上部電極膜の上面に接するように前記第２外部電極を形成する工程と
   を含み、
   前記上部電極膜が、前記第１外部電極および前記第２外部電極の間の領域に、分離された複数の上部電極膜部分を有するように形成され、
   前記複数の上部電極膜部分をそれぞれ前記第２外部電極に切り離し可能に接続する複数のヒューズを形成する工程をさらに含み、
   前記下部電極膜が、前記ヒューズの直下の領域を回避した領域に形成される、チップコンデンサの製造方法。
8. 前記複数の上部電極膜部分が、前記容量膜を挟んで前記下部電極膜との間で互いに異なる容量値を有するように形成される、請求項７に記載のチップコンデンサの製造方法。
9. 前記複数のヒューズのうちの少なくとも一つを切断するヒューズ切断工程をさらに含む、請求項７または８に記載のチップコンデンサの製造方法。
10. 前記複数の上部電極膜部分と前記下部電極膜との間の総容量値を測定する工程と、
    前記測定された総容量値に基づいて、前記切断すべきヒューズを選択する工程とをさらに含み、
    前記ヒューズ切断工程では、前記選択されたヒューズが切断される、請求項９に記載のチップコンデンサの製造方法。
11. 前記ヒューズを切断した後に、前記ヒューズの切断部を覆う保護膜を形成する工程をさらに含む、請求項９または１０に記載のチップコンデンサの製造方法。
12. 前記上部電極膜または前記下部電極膜と前記ヒューズとが同じ導電性材料の膜で形成される、請求項７〜１１のいずれか一項に記載のチップコンデンサの製造方法。
13. 前記複数の上部電極膜部分が、異なる対向面積で前記下部電極膜に対向するように形成される、請求項７〜１２のいずれか一項に記載のチップコンデンサの製造方法。
14. 前記複数の上部電極膜部分の前記対向面積が、等比数列をなすように設定される、請求項１３に記載のチップコンデンサの製造方法。

Images