JP6579086B2 - デバイス形成方法 - Google Patents

デバイス形成方法 Download PDF

Info

Publication number
JP6579086B2
JP6579086B2 JP2016222249A JP2016222249A JP6579086B2 JP 6579086 B2 JP6579086 B2 JP 6579086B2 JP 2016222249 A JP2016222249 A JP 2016222249A JP 2016222249 A JP2016222249 A JP 2016222249A JP 6579086 B2 JP6579086 B2 JP 6579086B2
Authority
JP
Japan
Prior art keywords
diffusion layer
ppma
oxygen concentration
oxygen
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016222249A
Other languages
English (en)
Other versions
JP2018081993A (ja
Inventor
鈴木　克佳
克佳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016222249A priority Critical patent/JP6579086B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201780062555.0A priority patent/CN109891553B/zh
Priority to KR1020197012451A priority patent/KR102392885B1/ko
Priority to DE112017005251.3T priority patent/DE112017005251T5/de
Priority to PCT/JP2017/033536 priority patent/WO2018092401A1/ja
Priority to US16/349,306 priority patent/US10748772B2/en
Priority to TW106132395A priority patent/TWI733905B/zh
Publication of JP2018081993A publication Critical patent/JP2018081993A/ja
Application granted granted Critical
Publication of JP6579086B2 publication Critical patent/JP6579086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

本発明は、レーザアニールによるドーパントの電気的な活性化を行う工程を含むデバイス製造工程で用いられるデバイス形成方法に関する。
半導体装置の製造工程においては、例えば、ソース・ドレイン領域の拡散層を形成するために、ドーパントをイオン注入後、イオン注入により生じた欠陥回復とドーパントの電気的な活性化（抵抗を下げる）のためにアニールが行われている。一方で、このアニールにより、イオン注入された原子は拡散し、拡散層が広がるという問題がある。近年の微細化の進展に伴い、拡散層は５０ｎｍ以下と浅くする必要がある。このため、従来用いられてきたファーネスアニール、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）では熱処理時間が長く、拡散層が広がってしまうため、非常に短時間で高エネルギーを照射するアニール方法が採用されている。
このアニールの方法として、キセノン等の希ガスを封入したフラッシュランプを用いて、０．１〜１００ｍｓｅｃのパルス光を照射して加熱するフラッシュランプアニール法が採用されている。さらに最近では、より加熱時間を短くできる、パルスレーザを１０〜１０００ｎｓｅｃ間照射し加熱するレーザアニール法が検討されている。
また、パワーデバイスＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）および裏面照射型撮像素子の裏面にイオン注入された不純物を活性化する工程においては、表面側のデバイス層の熱的損傷を避けるために、熱処理時間が短く裏面側のみを選択的に加熱できるレーザアニールが使用される場合がある（例えば特許文献１、非特許文献１）。
レーザアニール法では、レーザを照射し溶融した部分を形成し、溶融していない部分を種結晶としたエピタキシャル成長により、ドーパントを活性化することができる（例えば非特許文献１）。また、活性化度合いを高めるために、パルス幅の異なるレーザを組み合わせて活性化する方法（例えば特許文献２）や波長の異なるレーザを組み合わせて活性化する方法（例えば特許文献３）が提案されている。
特開２０１０−１７１０５７号公報 特開２０１６−０９６２８０号公報 ＷＯ２００７／０１５３８８号公報
Ｋ．Ｈｕｅｔ，ｅｔ．ａｌ．， ２０１１ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＩＭＡＧＥ ＳＥＮＳＯＲ ＷＯＲＫＳＨＯＰ Ｒ１２ （２０１１）
しかしながら、上記の従来技術では、注入したドーパントの活性化度合いを高めるために装置構成が複雑になるという問題点があった。発明者がさらに検討した結果、特に、拡散層形成領域の酸素濃度が低い場合には、注入したドーパントの活性化度合いが低く、拡散層の層抵抗を十分低くできないという問題があり、ＣＺシリコン単結晶基板を用いた場合であっても、ＩＧ処理等を行ったものでは表面領域に酸素濃度の低いＤＺ層が形成され、拡散層形成領域の酸素濃度が低くなっていることが判明した。
本発明は、上記従来技術の問題点に鑑みてなされたものであって、拡散層形成領域の酸素濃度が低い場合であっても、簡便にレーザアニールによるドーパントの活性化度合いを向上させることができるデバイス形成方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、前記シリコン単結晶基板として前記拡散層形成領域の酸素濃度が５ｐｐｍａ未満のものを用いる場合に、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法を提供する。
このように、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。
このとき、前記シリコン単結晶基板として、ＦＺシリコン単結晶基板、ＭＣＺシリコン単結晶基板、ＩＧ処理が施され表面領域にＤＺ層が形成されているＣＺシリコン単結晶基板のいずれかを用いることができる。
拡散層形成領域の酸素濃度が５ｐｐｍａ未満のシリコン単結晶基板として、上記の基板を好適に用いることができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記シリコン単結晶基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることができる。
このような方法を用いれば、基板の表面側および裏面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記シリコン単結晶基板に酸素を含むイオンを注入することにより、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上とすることができる。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
また、本発明は、シリコン単結晶基板にエピタキシャル層を形成したエピタキシャルウェーハにドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法を提供する。
このように、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。また、ポリッシュトウェーハよりも欠陥が少ない高品質であるが、エピタキシャル層にほとんど酸素を含有しないエピタキシャルウェーハを用いてデバイスを形成する場合に本発明のデバイス形成方法を好適に適用できる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成工程において、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることができる。
このような方法を用いれば、エピタキシャル層に容易に酸素を導入することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成後に、前記エピタキシャルウェーハを非酸化性雰囲気で熱処理することにより、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることができる。
このような方法を用いれば、エピタキシャル層形成後であってレーザアニール前の任意のタイミングでエピタキシャル層に酸素を導入することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハを酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることができる。
このような方法を用いれば、表面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハのエピタキシャル層に酸素を含むイオンを注入することができる。
このような方法を用いれば、ウェーハ面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成工程において、前記エピタキシャル層に酸素をドープすることができる。
このような方法を用いれば、エピタキシャル層の酸素の分布を均一にすることができる。
また、本発明は、ＳＯＩ基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、前記ＳＯＩ基板として酸素濃度が５ｐｐｍａ未満のＳＯＩ層を有するものを用いる場合に、レーザアニールにより拡散層を活性化する前に前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法を提供する。
このように、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。また、低酸素濃度のＳＯＩ層を有するＳＯＩ基板を用いてデバイスを形成する場合に本発明のデバイス形成方法を好適に適用できる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記ＳＯＩ基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることができる。
このような方法を用いれば、表面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
このとき、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記ＳＯＩ基板のＳＯＩ層に酸素を含むイオンを注入することができる。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
前記ドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含むことができる。
このようなドーパントであれば、シリコンからなる拡散層形成領域に確実にｐ型領域またはｎ型領域を形成することができる。
このとき、前記ドーパントのイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にｐｎ接合を形成することができる。
前記レーザアニールは、波長３０８ｎｍのエキシマレーザを用いることが好ましい。
このように波長３０８ｎｍのエキシマレーザを用いれば、光の侵入長が１０ｎｍであるため、レーザ照射部を選択的に加熱することができる。
このとき、前記レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことが好ましい。
シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
このとき、前記レーザアニールは、レーザの照射時間を１０〜１０００ｎｓｅｃとすることが好ましい。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
以上のように、本発明のデバイス形成方法によれば、例え低酸素濃度で高品質のシリコン単結晶基板を用いたとしても、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。
本発明の第１実施形態のデバイス形成方法を示したフロー図である。 本発明の第２実施形態のデバイス形成方法を示したフロー図である。 本発明の第３実施形態のデバイス形成方法を示したフロー図である。 実験例１と実験例２におけるシート抵抗測定結果を示したグラフである。 実験例３において、ポリッシュトウェーハの酸素濃度とシート抵抗の関係を示したグラフである。 実施例１と比較例１において、エピタキシャルウェーハに酸素イオンを注入した場合の拡散層形成領域における酸素濃度とシート抵抗の関係を示したグラフである。
前述のように、従来技術では、パルス幅の異なるレーザを組み合わせる方法や波長の異なるレーザを組み合わせる方法のようなレーザ照射条件を工夫することでドーパントの活性化度合いを高めていた。しかし、装置の構成を大幅に変更しなければならないという問題点があった。本発明者が検討した結果、特に、拡散層形成領域の酸素濃度が低い場合には、注入したドーパントの活性化度合いが低く、拡散層の層抵抗を十分低くできないという問題点があり、ＣＺシリコン単結晶基板を用いた場合であっても、ＩＧ処理等を行ったものでは表面領域に酸素濃度の低いＤＺ層が形成され、拡散層形成領域の酸素濃度が低くなっていることが判明した。特に、ほとんど酸素を含有しないエピタキシャル層を有するエピタキシャルウェーハや、外方拡散によりほとんど酸素を含有しないＳＯＩ層を有するＳＯＩ基板で、これらは顕著であった。
そこで、本発明者は、拡散層形成領域の酸素濃度が低い場合であっても、装置構成を変更することなく簡便に活性化度合いを向上させる方法について鋭意検討を重ねた。
その結果、本発明者は、拡散層形成領域の酸素濃度が５ｐｐｍａ未満のものを用いる場合に、レーザアニールを施す前に、拡散層形成領域の酸素濃度を５ｐｐｍａ以上にすることで、ドーパントの活性化度合いを向上させることが出来ることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明の第１実施形態のデバイス形成方法について図１を参照しながら説明する。
拡散層形成領域の酸素濃度が５ｐｐｍａ未満のシリコン単結晶基板を準備する（図１のＳ１１参照）。
拡散層形成領域の酸素濃度が５ｐｐｍａ未満のシリコン単結晶基板として、ＦＺシリコン単結晶基板、ＭＣＺシリコン単結晶基板、ＩＧ処理が施され表面領域にＤＺ層が形成されているＣＺシリコン単結晶基板のいずれかを用いることができる。
拡散層形成領域の酸素濃度が５ｐｐｍａ未満のシリコン単結晶基板として、上記の基板を好適に用いることができる。
次に、準備したシリコン単結晶基板の拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する（図１のＳ１２参照）。拡散層形成領域の酸素濃度の上限は特に限定されないが、例えば、１８ｐｐｍａ以下とすることができる。これは酸素濃度が高すぎて酸素析出過多になり、スリップが発生しやすくなるのを防止できるからである。
拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素雰囲気で熱処理することにより、拡散層形成領域に酸素を内方拡散させてデバイスを形成することができる。
このような方法を用いれば、表面側および裏面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
酸素雰囲気での熱処理の温度は、１１００℃以上とすることが望ましい。このような熱処理温度にすれば、酸素の固溶度は５ｐｐｍａ以上となり、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することができる。拡散層形成領域でのシリコンの温度が融点以上であっても、シリコン単結晶基板の保持部を融点以下に保持することで拡散層形成領域の酸素濃度を５ｐｐｍａ以上になるように酸素を導入してもよい。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）で処理する場合には、０．１秒以上とすることが望ましい。ＦＡ（Ｆｕｒｎａｃｅ Ａｎｎｅａｌ）で処理する場合には１分以上とすることが望ましい。
酸素雰囲気で加熱後に外周（シリコン単結晶基板の表面）についた酸化膜をフッ酸により除去してから、拡散層を形成しても本発明の効果が得られる。
また、酸素雰囲気での熱処理後の降温過程で酸素が外方拡散し、表面側及び裏面側の酸素濃度が５ｐｐｍａ未満となった場合には、表面側または裏面側を研磨して、表面側または裏面側の酸素濃度を５ｐｐｍａ以上とし、後述する拡散層を形成しても本発明の効果を得ることができる。
また、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素を含むイオンを注入することにより、拡散層形成領域の酸素濃度を５ｐｐｍａ以上とすることもできる。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
注入するイオンは酸素イオンでもよいし、酸素を含むクラスターイオンを注入してもよい。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素イオンを用いる場合には０．５ｋｅＶ〜３ＭｅＶとすることができるし、酸素を含むクラスターイオンを用いる場合には３〜１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、１×１０１１ａｔｏｍｓ／ｃｍ２以上とすることで、５ｐｐｍａ以上の酸素を導入することができる。また、イオン注入のドーズ量を２×１０１４ａｔｏｍｓ／ｃｍ２以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
酸素を含むイオンの注入によるダメージ回復の熱処理を行わずに、後述するドーパントのイオン注入をして拡散層を形成することができるし、酸素を含むイオン注入によるダメージを回復させるために熱処理を行ってから、後述するドーパントのイオン注入をして拡散層の形成を行うこともできる。
次に、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御したシリコン単結晶基板にドーパントをイオン注入して拡散層を形成する（図１のＳ１３参照）。
イオン注入するドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含む原子及び分子とすることができる。分子としては、例えば、ＢＦ２、ＢｘＨｙ（ｘ、ｙは数字）を用いることができる。このような原子及び分子であれば、シリコンからなる拡散層形成領域に確実にｐ型領域またはｎ型領域を形成することができる。
ドーパントのイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にｐｎ接合を形成することができる。
次に、ドーパントをイオン注入して拡散層を形成したシリコン単結晶基板において、レーザアニールにより拡散層を活性化する（図１のＳ１４参照）。
レーザアニールは、波長３０８ｎｍのエキシマレーザを用いることが好ましい。
このように波長３０８ｎｍのエキシマレーザを用いれば、光の侵入長が１０ｎｍであるため、レーザ照射部を選択的に加熱することができる。
レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことが好ましい。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
レーザアニールは、レーザの照射時間を１０〜１０００ｎｓｅｃとすることが好ましい。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
上記で説明した本発明の第１実施形態のデバイス形成方法によれば、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。
なお、上記では、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程（図１のＳ１２）を、ドーパントをイオン注入して拡散層を形成する工程（図１のＳ１３）よりも前に行う場合について説明したが、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程は、レーザアニールにより拡散層を活性化する工程（図１のＳ１４）より前にあればよく、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程をドーパントをイオン注入して拡散層を形成する工程より後に行ってもよい。例えば、酸素を含むイオンの注入はドーパントのイオン注入前に行ってもよいし、ドーパントのイオン注入後に行うこともできる。
次に、本発明の第２実施形態のデバイス形成方法について図２を参照しながら説明する。
まず、シリコン単結晶基板を準備する（図２のＳ２１参照）。
次に、準備したシリコン単結晶基板にエピタキシャル層を形成しエピタキシャルウェーハを形成し、エピタキシャルウェーハの拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する（図２のＳ２２参照）。拡散層形成領域の酸素濃度の上限は特に限定されないが、例えば、１８ｐｐｍａ以下とすることができる。これは酸素濃度が高すぎて酸素析出過多になり、スリップが発生しやすくなるのを防止できるからである。
拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成工程において、シリコン単結晶基板から拡散層形成領域に酸素を外方拡散させることができる。
このような方法を用いれば、エピタキシャル層に容易に酸素を導入することができる。
また、エピタキシャル成長後に研磨を行ってもよい。これにより、基板から酸素が拡散して５ｐｐｍａ以上になった領域をエピタキシャル層の表面側にして拡散層形成領域を５ｐｐｍａ以上にすることができる。
また、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成後に、エピタキシャルウェーハを非酸化性雰囲気で熱処理することにより、シリコン単結晶基板から拡散層形成領域に酸素を外方拡散させることができる。
このような方法を用いれば、エピタキシャル層形成後であって後述するレーザアニールの前の任意のタイミングでエピタキシャル層に酸素を導入することができる。
ここで、熱処理時間を短くするために、熱処理温度を１０００℃以上とすることが望ましい。また、熱処理時間は３０秒よりも長くすることが望ましい。
前述と同様に、シリコン単結晶基板から酸素を外方拡散させた後に、研磨を行ってもよい。
拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、エピタキシャルウェーハを酸素雰囲気で熱処理することにより、拡散層形成領域に酸素を内方拡散させることができる。
このような方法を用いれば、表面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
ここで酸素雰囲気での熱処理の温度は、１１００℃以上とすることが望ましい。このような熱処理温度にすれば、酸素の固溶度は５ｐｐｍａ以上となり、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することができる。拡散層形成領域でのシリコンの温度が融点以上であっても、シリコン単結晶基板の保持部を融点以下に保持することで拡散層形成領域の酸素濃度を５ｐｐｍａ以上になるように酸素を導入してもよい。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）で処理する場合には、０．１秒以上とすることが望ましい。ＦＡ（Ｆｕｒｎａｃｅ Ａｎｎｅａｌ）で処理する場合には１分以上とすることが望ましい。
酸素雰囲気で加熱後に外周（シリコン単結晶基板の表面）についた酸化膜をフッ酸により除去してから、後述する拡散層の形成を行っても本発明の効果が得られる。
また、酸素雰囲気での熱処理後の降温過程で酸素が外方拡散し、表面側の酸素濃度が５ｐｐｍａ未満となった場合には、表面を研磨して、表面側に酸素濃度が５ｐｐｍａ以上の部分を露出させ、後述する拡散層の形成を行っても本発明の効果を得ることができる。
このとき、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、エピタキシャルウェーハのエピタキシャル層に酸素を含むイオンを注入することができる。このような方法を用いれば、ウェーハ面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
注入するイオンは酸素イオンでもよいし、酸素を含むクラスターイオンを注入してもよい。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素の場合には０．５ｋｅＶ〜３ＭｅＶとすることができるし、クラスターイオンを用いる場合には３〜１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、１×１０１１ａｔｏｍｓ／ｃｍ２以上とすることで、５ｐｐｍａ以上の酸素を導入することができる。また、イオン注入のドーズ量を２×１０１４ａｔｏｍｓ／ｃｍ２以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
酸素を含むイオン注入によるダメージ回復の熱処理を行わずに、後述するドーパントのイオン注入をして拡散層を形成することができるし、酸素を含むイオン注入によるダメージを回復させるために熱処理を行ってから、後述するドーパントのイオン注入をして拡散層の形成を行うこともできる。
拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成工程において、エピタキシャル層に酸素をドープすることができる。このような方法を用いれば、エピタキシャル層の酸素の分布を均一にすることができる。これは、エピタキシャル層を気相成長中に酸素を含むガスを成長ガス中に混入させることによって実施できる。
次に、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御したシリコンエピタキシャルウェーハにドーパントをイオン注入して拡散層を形成する（図２のＳ２３参照）。
注入するドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含む原子及び分子とすることができる。分子としては、例えば、ＢＦ２、ＢｘＨｙ（ｘ、ｙは数字）を用いることができる。このような原子及び分子であれば、シリコンからなる拡散層形成領域に確実にｐ型領域またはｎ型領域を形成することができる。
ドーパントのイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にｐｎ接合を形成することができる。
次に、ドーパントをイオン注入して拡散層を形成したシリコンエピタキシャルウェーハにおいて、レーザアニールにより拡散層を活性化する（図２のＳ２４参照）。
レーザアニールは、波長３０８ｎｍのエキシマレーザを用いることが好ましい。
このように波長３０８ｎｍのエキシマレーザを用いれば、光の侵入長が１０ｎｍであるため、レーザ照射部を選択的に加熱することができる。
レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことが好ましい。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
レーザアニールは、レーザの照射時間を１０〜１０００ｎｓｅｃとすることが好ましい。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
上記で説明した本発明の第２実施形態のデバイス形成方法によれば、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。また、ポリッシュトウェーハよりも欠陥が少ない高品質なエピタキシャルウェーハを用いてデバイスを形成する場合に本発明の第２実施形態のデバイス形成方法を好適に適用できる。
なお、上記では、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を、ドーパントをイオン注入して拡散層を形成する工程（図２のＳ２３）よりも前に行う場合について説明したが、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程は、レーザアニールにより拡散層を活性化する工程（図２のＳ２４）より前にあればよく、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を、ドーパントをイオン注入して拡散層を形成する工程より後に行ってもよい。例えば、酸素を含むイオンの注入はドーパントのイオン注入前に行ってもよいし、ドーパントのイオン注入後に行うこともできる。
次に、本発明の第３実施形態のデバイス形成方法について図３を参照しながら説明する。
まず、酸素濃度が５ｐｐｍａ未満のＳＯＩ層を有するＳＯＩ基板を準備する（図３のＳ３１参照）。
次に、準備したＳＯＩ基板の拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する（図３のＳ３２参照）。拡散層形成領域の酸素濃度の上限は特に限定されないが、例えば、１８ｐｐｍａ以下とすることができる。これは酸素濃度が高すぎて酸素析出過多になり、スリップが発生しやすくなるのを防止できるからである。
このとき、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、ＳＯＩ基板を酸素雰囲気で熱処理することにより、拡散層形成領域に酸素を内方拡散させることができる。このような方法を用いれば、表面側の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
ここで、酸素雰囲気での熱処理の温度は、１１００℃以上とすることが望ましい。このような熱処理温度にすれば、酸素の固溶度は５ｐｐｍａ以上となり、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することができる。拡散層形成領域でのシリコンの温度が融点以上であっても、シリコン単結晶基板の保持部を融点以下に保持することで拡散層形成領域の酸素濃度が５ｐｐｍａ以上になるように酸素を導入してもよい。
酸素雰囲気での熱処理時間は、拡散層を形成する深さにより変えることができる。ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）で処理する場合には、０．１秒以上とすることが望ましい。ＦＡ（Ｆｕｒｎａｃｅ Ａｎｎｅａｌ）で処理する場合には１分以上とすることが望ましい。
酸素雰囲気で加熱後に外周（ＳＯＩ基板の表面）についた酸化膜を佛酸により除去してから、後述する拡散層の形成を行っても本発明の効果が得られる。
このとき、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、ＳＯＩ基板のＳＯＩ層に酸素を含むイオンを注入することができる。
このような方法を用いれば、基板面内の所定の領域の拡散層形成領域でのみ酸素濃度を５ｐｐｍａ以上に制御することができる。
注入するイオンは酸素イオンでもよいし、酸素を含むクラスターイオンを注入してもよい。
イオン注入のエネルギーは拡散層形成領域の形成深さによって変えればよく、特に限定されない。例えば酸素イオンを用いる場合には０．５ｋｅＶ〜３ＭｅＶとすることができるし、酸素を含むクラスターイオンを用いる場合には３〜１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。
イオン注入のドーズ量はエネルギーにより変化するが、１×１０１１ａｔｏｍｓ／ｃｍ２以上とすることで、５ｐｐｍａ以上の酸素を導入することができる。また、イオン注入のドーズ量を２×１０１４ａｔｏｍｓ／ｃｍ２以下とすることで、イオン注入に要する時間が長くなりすぎることがないため、効率的である。
酸素を含むイオンの注入によるダメージ回復の熱処理を行わずに、後述するドーパントのイオン注入をして拡散層を形成することができるし、酸素を含むイオン注入によるダメージを回復させるために熱処理を行ってから、後述するドーパントのイオン注入をして拡散層の形成を行うこともできる。
次に、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御したＳＯＩ基板のＳＯＩ層にドーパントをイオン注入して拡散層を形成する（図３のＳ３３参照）。
注入するドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含む原子及び分子とすることができる。分子としては、例えば、ＢＦ２、ＢｘＨｙ（ｘ、ｙは数字）を用いることができる。このような原子及び分子であれば、シリコンからなる拡散層形成領域に確実にｐ型領域またはｎ型領域を形成することができる。
ドーパントのイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
このようなドーズ量であれば、拡散層形成領域とその直下の領域との間に確実にｐｎ接合を形成することができる。
次に、ドーパントをイオン注入して拡散層を形成したＳＯＩ基板において、レーザアニールにより拡散層を活性化する（図３のＳ３４参照）。
レーザアニールは、波長３０８ｎｍのエキシマレーザを用いることが好ましい。
このように波長３０８ｎｍのエキシマレーザを用いれば、光の侵入長が１０ｎｍであるため、レーザ照射部を選択的に加熱することができる。
レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことが好ましい。
シリコン単結晶を溶解させなくてもドーパントは活性化するが、シリコン単結晶を溶解させることでドーパントが置換位置に入り易くなり、活性化度合いをより効果的に高めることができる。
レーザアニールは、レーザの照射時間を１０〜１０００ｎｓｅｃとすることが好ましい。
このような照射時間であれば、照射時間が短いため、レーザ照射部を選択的に加熱することができる。
上記で説明した本発明の第３実施形態のデバイス形成方法によれば、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで、レーザアニール時に発生する欠陥量よりも酸素が多くなり、欠陥の形成を抑制でき、簡便にドーパントの活性化度合いを向上させることができる。また、ＳＯＩ基板を用いてデバイスを形成する場合に本発明の第３実施形態のデバイス形成方法を好適に適用できる。
なお、上記では、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程（図３のＳ３２）を、ドーパントをイオン注入して拡散層を形成する工程（図３のＳ３３）よりも前に行う場合について説明したが、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程は、レーザアニールにより拡散層を活性化する工程（図３のＳ３４）より前にあればよく、拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程をドーパントをイオン注入して拡散層を形成する工程より後に行ってもよい。例えば、酸素を含むイオンの注入はドーパントのイオン注入前に行ってもよいし、ドーパントのイオン注入後に行うこともできる。
以下、実験例、実施例、及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実験例１、実験例２）
酸素濃度の低いエピタキシャルウェーハ（シリコン単結晶基板上にエピタキシャル層を形成したもの、エピタキシャル層の酸素濃度：０．０５ｐｐｍａ（ＪＥＩＤＡ）未満、エピタキシャル層厚：３μｍ）（実験例１）と酸素濃度の高いシリコン単結晶基板（酸素濃度：１３ｐｐｍａ（ＪＥＩＤＡ））（実験例２）を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶軸方位は、以下の通りである。
導電型 ：ｐ型
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：３００ｍｍ
結晶軸方位 ：＜１００＞
次に、準備したエピタキシャルウェーハ及びシリコン単結晶基板に砒素をイオン注入した。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは２０ｋｅＶとした。次に、ドーパントを電気的に活性化させるために、レーザアニールを行った。レーザの波長は３０８ｎｍとし、レーザのパルス幅は１５０ｎｓとし、レーザのエネルギーは２．５〜３．７Ｊ／ｃｍ２とした。レーザ照射は室温の空気雰囲気中で行った。その後、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で砒素のプロファイルを測定し、プロファイルは酸素の影響を受けないことがわかった。
続いて、形成した拡散層のシート抵抗を測定した。図４に測定結果を示す。図４において、三角印（▲）は酸素濃度が低いエピタキシャルウェーハ（実験例１）であり、丸印（●）は酸素濃度が高いシリコン単結晶基板（実験例２）である。拡散層形成領域の酸素濃度が低いエピタキシャルウェーハでは９０〜１１５Ω／□となったが、酸素濃度が高いシリコン単結晶基板では４０〜５０Ω／□となり、酸素濃度が高い方が電気的な活性度が高い（抵抗が低い）ことがわかった。
（実験例３）
酸素濃度を２〜１３ｐｐｍａ（ＪＥＩＤＡ）で振ったシリコン単結晶基板を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶軸方位は、以下の通りである。
導電型 ：ｐ型
抵抗率 ：８〜２０Ω・ｃｍ
直径 ：３００ｍｍ
結晶軸方位 ：＜１００＞
次に、準備したシリコン単結晶基板に砒素をイオン注入し拡散層を形成した。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは２０ｋｅＶとした。次に、拡散層のドーパントを電気的に活性化させるために、レーザアニールを行った。レーザの波長は３０８ｎｍとし、レーザのパルス幅は１５０ｎｓとし、レーザのエネルギーは２．５Ｊ／ｃｍ２とした。レーザ照射は室温の空気雰囲気中で行った。
続いて、形成した拡散層のシート抵抗を測定した。図５に測定結果を示す。酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用いることで電気的な活性度を高くできる（すなわち、抵抗を低くできる）ことがわかった。
（実施例１、比較例１）
エピタキシャルウェーハ（シリコン単結晶基板上にエピタキシャル層を形成したもの、エピタキシャル層の酸素濃度：０．１ｐｐｍａ（ＪＥＩＤＡ）未満、エピタキシャル層厚：３μｍ）を準備した。
シリコン単結晶基板の導電型、抵抗率、直径、結晶軸方位は、以下の通りである。
導電型 ：ｐ型
基板抵抗率 ：０．００８〜０．０１５Ω・ｃｍ
エピタキシャル層抵抗率 ：１〜２Ω・ｃｍ
直径 ：３００ｍｍ
結晶軸方位 ：＜１００＞
次に、エピタキシャル層に酸素をイオン注入した。ドーズ量は、１×１０１２〜１．５×１０１３ａｔｏｍｓ／ｃｍ２とし、エネルギーは４０ｋｅＶとした。このとき、エピタキシャル層の表面から深さ２００ｎｍまでに含まれる平均酸素濃度は１〜１４ｐｐｍａであった（実施例１では平均酸素濃度が５〜１４ｐｐｍａであり、比較例１では平均酸素濃度が１ｐｐｍａであった）。その後、エピタキシャルウェーハにドーパントとして砒素をイオン注入し拡散層を形成した。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは２０ｋｅＶとした。
次に、拡散層のドーパントを電気的に活性化させるために、レーザアニールを行った。レーザの波長は３０８ｎｍとし、レーザのパルス幅は１５０ｎｓとし、レーザのエネルギーは２．５Ｊ／ｃｍ２とした。レーザ照射は室温の空気雰囲気中で行った。このときの拡散層の厚さは２００ｎｍ以下であった。
続いて、実施例１及び比較例１のエピタキシャルウェーハの拡散層のシート抵抗を測定した。図６に測定結果を示す。図６において、白丸印（○）は比較例１のエピタキシャルウェーハであり、黒丸印（●）は実施例１のエピタキシャルウェーハである。エピタキシャルウェーハの拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御することで電気的な活性度を高くできる（すなわち、抵抗を低くできる）ことがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (18)

  1. シリコン単結晶基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
    前記シリコン単結晶基板として前記拡散層を形成する領域の酸素濃度が５ｐｐｍａ未満のものを用いる場合に、レーザアニールにより前記拡散層を活性化する前に、
    前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行ってから前記ドーパントをイオン注入して前記拡散層を形成する工程を行うか、または、
    前記ドーパントをイオン注入して前記拡散層を形成する工程を行ってから前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法。
  2. 前記シリコン単結晶基板として、ＦＺシリコン単結晶基板、ＭＣＺシリコン単結晶基板、ＩＧ処理が施され表面領域にＤＺ層が形成されているＣＺシリコン単結晶基板のいずれかを用いることを特徴とする請求項１に記載のデバイス形成方法。
  3. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記シリコン単結晶基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項１又は請求項２に記載のデバイス形成方法。
  4. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記シリコン単結晶基板に酸素を含むイオンを注入することにより、前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上とすることを特徴とする請求項１又は請求項２に記載のデバイス形成方法。
  5. シリコン単結晶基板にエピタキシャル層を形成したエピタキシャルウェーハにドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
    レーザアニールにより前記拡散層を活性化する前に、
    前記拡散層を形成する領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行ってから前記ドーパントをイオン注入して前記拡散層を形成する工程を行うか、または、
    前記ドーパントをイオン注入して前記拡散層を形成する工程を行ってから前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法。
  6. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成工程において、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることを特徴とする請求項５に記載のデバイス形成方法。
  7. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、酸素濃度が５ｐｐｍａ以上のシリコン単結晶基板を用い、エピタキシャル層形成後に、前記エピタキシャルウェーハを非酸化性雰囲気で熱処理することにより、該シリコン単結晶基板から前記拡散層形成領域に酸素を外方拡散させることを特徴とする請求項５に記載のデバイス形成方法。
  8. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハを酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項５に記載のデバイス形成方法。
  9. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成後に、前記エピタキシャルウェーハのエピタキシャル層に酸素を含むイオンを注入することを特徴とする請求項５に記載のデバイス形成方法。
  10. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、エピタキシャル層形成工程において、前記エピタキシャル層に酸素をドープすることを特徴とする請求項５に記載のデバイス形成方法。
  11. ＳＯＩ基板にドーパントをイオン注入して拡散層を形成し、レーザアニールにより拡散層を活性化するデバイス形成方法において、
    前記ＳＯＩ基板として酸素濃度が５ｐｐｍａ未満のＳＯＩ層を有するものを用いる場合に、レーザアニールにより前記拡散層を活性化する前に、
    前記拡散層を形成する領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行ってから前記ドーパントをイオン注入して前記拡散層を形成する工程を行うか、または、
    前記ドーパントをイオン注入して前記拡散層を形成する工程を行ってから前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する工程を行うことを特徴とするデバイス形成方法。
  12. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記ＳＯＩ基板を酸素雰囲気で熱処理することにより、前記拡散層形成領域に酸素を内方拡散させることを特徴とする請求項１１に記載のデバイス形成方法。
  13. 前記拡散層形成領域の酸素濃度を５ｐｐｍａ以上に制御する方法として、前記ＳＯＩ基板のＳＯＩ層に酸素を含むイオンを注入することを特徴とする請求項１１に記載のデバイス形成方法。
  14. 前記ドーパントはボロン、アルミニウム、ガリウム、リン、砒素、アンチモンのいずれか一つの元素を含むことを特徴とする請求項１から請求項１３のいずれか１項に記載のデバイス形成方法。
  15. 前記ドーパントのイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上とすることを特徴とする請求項１から請求項１４のいずれか１項に記載のデバイス形成方法。
  16. 前記レーザアニールは、波長３０８ｎｍのエキシマレーザを用いることを特徴とする請求項１から請求項１５のいずれか１項に記載のデバイス形成方法。
  17. 前記レーザアニールは、レーザのエネルギーをシリコン単結晶を溶解するエネルギーよりも大きくして行うことを特徴とする請求項１から請求項１６のいずれか１項に記載のデバイス形成方法。
  18. 前記レーザアニールは、レーザの照射時間を１０〜１０００ｎｓｅｃとすることを特徴とする請求項１から請求項１７のいずれか１項に記載のデバイス形成方法。
JP2016222249A 2016-11-15 2016-11-15 デバイス形成方法 Active JP6579086B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016222249A JP6579086B2 (ja) 2016-11-15 2016-11-15 デバイス形成方法
KR1020197012451A KR102392885B1 (ko) 2016-11-15 2017-09-15 디바이스 형성 방법
DE112017005251.3T DE112017005251T5 (de) 2016-11-15 2017-09-15 Bauelementbildungsverfahren
PCT/JP2017/033536 WO2018092401A1 (ja) 2016-11-15 2017-09-15 デバイス形成方法
CN201780062555.0A CN109891553B (zh) 2016-11-15 2017-09-15 装置形成方法
US16/349,306 US10748772B2 (en) 2016-11-15 2017-09-15 Device forming method
TW106132395A TWI733905B (zh) 2016-11-15 2017-09-21 裝置形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016222249A JP6579086B2 (ja) 2016-11-15 2016-11-15 デバイス形成方法

Publications (2)

Publication Number Publication Date
JP2018081993A JP2018081993A (ja) 2018-05-24
JP6579086B2 true JP6579086B2 (ja) 2019-09-25

Family

ID=62145467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016222249A Active JP6579086B2 (ja) 2016-11-15 2016-11-15 デバイス形成方法

Country Status (7)

Country Link
US (1) US10748772B2 (ja)
JP (1) JP6579086B2 (ja)
KR (1) KR102392885B1 (ja)
CN (1) CN109891553B (ja)
DE (1) DE112017005251T5 (ja)
TW (1) TWI733905B (ja)
WO (1) WO2018092401A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11461393B1 (en) 2019-12-09 2022-10-04 Amazon Technologies, Inc. Automated identification and mapping of objects in video content

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817674A (ja) * 1981-07-24 1983-02-01 Seiko Epson Corp Ｍｏｓ型半導体装置
JP3384439B2 (ja) * 1997-08-20 2003-03-10 日本電気株式会社 半導体装置の製造方法
US6087247A (en) * 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
JP3221484B2 (ja) 1998-03-04 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4618842B2 (ja) * 2000-03-27 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4558140B2 (ja) * 2000-05-02 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4064075B2 (ja) * 2000-06-07 2008-03-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4562868B2 (ja) * 2000-06-28 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP4401667B2 (ja) * 2003-03-26 2010-01-20 株式会社 液晶先端技術開発センター アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
KR100968687B1 (ko) 2005-08-03 2010-07-06 페톤 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5252867B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP2010171057A (ja) 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US8889534B1 (en) * 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
WO2015087507A1 (ja) * 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
JP6338512B2 (ja) 2014-11-17 2018-06-06 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
DE102015107085B4 (de) * 2015-05-06 2025-04-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
CN107104144B (zh) * 2016-02-22 2019-12-27 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
EP3346505B1 (en) * 2016-11-14 2025-09-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing high-photoelectric-conversion-efficiency solar cell

Also Published As

Publication number Publication date
TWI733905B (zh) 2021-07-21
CN109891553A (zh) 2019-06-14
JP2018081993A (ja) 2018-05-24
US10748772B2 (en) 2020-08-18
US20200194263A1 (en) 2020-06-18
DE112017005251T5 (de) 2019-07-11
CN109891553B (zh) 2023-02-21
TW201820477A (zh) 2018-06-01
WO2018092401A1 (ja) 2018-05-24
KR20190076972A (ko) 2019-07-02
KR102392885B1 (ko) 2022-05-02

Similar Documents

Publication Publication Date Title
TWI721033B (zh) 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統
JP3746246B2 (ja) 半導体装置の製造方法
CN100353497C (zh) 半导体器件的制造方法
US5399506A (en) Semiconductor fabricating process
US8426285B2 (en) Method of fabricating semiconductor device
CN102741982B (zh) 用于制造半导体器件的方法
US7825016B2 (en) Method of producing a semiconductor element
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2002198322A (ja) 熱処理方法及びその装置
JP2005510871A5 (ja)
US7887634B2 (en) Method of producing a semiconductor element and semiconductor element
JP4455441B2 (ja) 半導体装置の製造方法
JP6579086B2 (ja) デバイス形成方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JP2008510300A (ja) 極浅接合の形成方法
KR20090056671A (ko) 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법
WO2014033982A1 (ja) 半導体素子の製造方法
JP2006245338A (ja) 電界効果型トランジスタの製造方法
JPH0677155A (ja) 半導体基板の熱処理方法
CN102934241B (zh) 红外发光元件的制造方法
JP5010352B2 (ja) 半導体装置の製造方法
JP2013065586A (ja) 半導体装置の製造方法
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
JPH10233457A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6579086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250