JP7645729B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7645729B2 JP7645729B2 JP2021111910A JP2021111910A JP7645729B2 JP 7645729 B2 JP7645729 B2 JP 7645729B2 JP 2021111910 A JP2021111910 A JP 2021111910A JP 2021111910 A JP2021111910 A JP 2021111910A JP 7645729 B2 JP7645729 B2 JP 7645729B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film portion
- semiconductor device
- film
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3224—Materials thereof being Group IIB-VIA semiconductors
- H10P14/3226—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
本発明は、半導体装置の製造方法に関する。
複数の半導体素子を有する半導体装置では、素子間で電気的に干渉しないように素子分離構造が設けられている。この素子分離構造を設ける方法としては、例えば、素子分離領域（「フィールド」と称することもある）に厚いシリコン酸化膜（「フィールド酸化膜」と称することもある）を選択的に形成することにより、活性化領域に形成する複数の素子を分離するＬＯＣＯＳ（Local Oxidation of Silicon）法が挙げられる。
このＬＯＣＯＳ法の一例としては、まず、シリコン半導体基板上に、酸化種を通しにくく、かつシリコンに比べて十分に熱酸化しにくいシリコン窒化膜を形成する。また、シリコン窒化膜を形成する前に、シリコン半導体基板とシリコン窒化膜との間に応力緩衝膜として下地酸化膜を形成する。次に、シリコン窒化膜をエッチング処理により選択除去してマスクパターンを形成した後、フィールド酸化処理を行う。これにより、シリコン窒化膜で覆われていないシリコン半導体基板の表面を酸化させて厚くしたフィールド酸化膜で素子分離構造を設け、複数の素子を電気的に分離する。
しかしながら、フィールド酸化処理の際に、酸化種がマスクパターンの開口部から下地酸化膜を通じてシリコン窒化膜の下に拡散するため、フィールド酸化膜の周縁がシリコン窒化膜の下方に入り込むような構造になる。フィールド酸化膜の周縁における断面形状が鳥のくちばしのような形状をしていることから、「バーズビーク」と称することがある。このバーズビークは、活性化領域に入り込んでしまうので、活性化領域の有効面積を狭くさせ、更には電気的特性に悪影響を与える場合がある。
そこで、シリコン窒化膜の下のシリコン半導体基板に酸化種が拡散しないように、下地酸化膜をできるだけ薄くすることにより、バーズビークを小さくして活性化領域の有効面積を広く確保し、より多くの半導体素子を配置できるようにしている。
そこで、シリコン窒化膜の下のシリコン半導体基板に酸化種が拡散しないように、下地酸化膜をできるだけ薄くすることにより、バーズビークを小さくして活性化領域の有効面積を広く確保し、より多くの半導体素子を配置できるようにしている。
しかしながら、下地酸化膜を薄くすると、下地酸化膜とシリコン窒化膜との間に生じるせん断応力によってシリコン半導体基板に転位が生じやすくなる。この転位の発生はホットキャリアによる特性の劣化を招来し、耐久年数（デバイス寿命）が大幅に低下する場合がある。
そこで、このせん断応力を緩和させる目的で、例えば、下地酸化膜の膜厚を１０ｎｍ～１００ｎｍとし、下地酸化膜に対して行う熱処理の加熱温度を１，０５０℃以上として４００ｎｍ以上の膜厚のフィールド酸化膜を形成する方法が提案されている（特許文献１参照）。
そこで、このせん断応力を緩和させる目的で、例えば、下地酸化膜の膜厚を１０ｎｍ～１００ｎｍとし、下地酸化膜に対して行う熱処理の加熱温度を１，０５０℃以上として４００ｎｍ以上の膜厚のフィールド酸化膜を形成する方法が提案されている（特許文献１参照）。
下地酸化膜を薄くした場合において、特許文献１に記載の半導体装置の製造方法では、応力での転位により耐久性が低下する点を解決しているが、このほかにシリコン窒化膜をドライエッチング処理により選択除去する際にマイクロトレンチと称する微小な穴が形成されることがある。
具体的には、このドライエッチング処理では、ＳＦ６などのエッチングガスに高周波電力を印加してイオンやラジカルを生成させてシリコン窒化膜を選択除去すると、エッチング面の周縁近傍においては、特に反応性の高いラジカルがたまりやすくなる。すると、周囲のシリコンに欠陥を伴うマイクロトレンチが形成されたり、マイクロトレンチの形成に至らなくても、そのエッチングダメージによりシリコンに欠陥が生じたりする場合がある。このような状態でシリコン半導体基板をフィールド酸化させると、フィールド酸化膜やそのバーズビークの変形とともにシリコンの欠陥が残留し、その欠陥を介したリーク電流の発生などにより、活性化領域に形成される半導体素子において所望の電気的特性を得られないときがある。
そこで、本発明の一つの側面では、バーズビークを小さくするために下地酸化膜を薄くしても、フィールド酸化膜及びそのバーズビークの大きな変形や欠陥が生じることを抑制し、所望の電気的特性を得やすい半導体素子が形成できる半導体装置の製造方法を提供することを目的とする。
本発明の一実施形態における半導体装置の製造方法は、
半導体素子を形成する活性化領域と、前記半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法であって、
シリコン半導体基板の表面に下地酸化膜を形成し、
前記下地酸化膜に対し、前記活性化領域と前記素子分離領域との境界に沿って設けられ、かつ少なくとも前記境界から前記素子分離領域側に所定の幅を有する厚膜部と、前記厚膜部以外の前記活性化領域及び前記素子分離領域において前記厚膜部の膜厚より薄い薄膜部と、を形成し、
前記厚膜部及び前記薄膜部の表面にシリコン窒化膜を形成し、
前記素子分離領域の前記シリコン窒化膜をオーバーエッチング処理により選択除去し、
前記活性化領域の前記シリコン窒化膜をマスクとするフィールド酸化処理により、前記素子分離領域の前記シリコン半導体基板の表面にフィールド酸化膜を選択的に形成する、
ことを含む。
半導体素子を形成する活性化領域と、前記半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法であって、
シリコン半導体基板の表面に下地酸化膜を形成し、
前記下地酸化膜に対し、前記活性化領域と前記素子分離領域との境界に沿って設けられ、かつ少なくとも前記境界から前記素子分離領域側に所定の幅を有する厚膜部と、前記厚膜部以外の前記活性化領域及び前記素子分離領域において前記厚膜部の膜厚より薄い薄膜部と、を形成し、
前記厚膜部及び前記薄膜部の表面にシリコン窒化膜を形成し、
前記素子分離領域の前記シリコン窒化膜をオーバーエッチング処理により選択除去し、
前記活性化領域の前記シリコン窒化膜をマスクとするフィールド酸化処理により、前記素子分離領域の前記シリコン半導体基板の表面にフィールド酸化膜を選択的に形成する、
ことを含む。
本発明の一つの側面によれば、バーズビークを小さくするために下地酸化膜を薄くしても、フィールド酸化膜及びそのバーズビークの大きな変形や欠陥が生じることを抑制し、所望の電気的特性を得やすい半導体素子が形成できる半導体装置の製造方法を提供することができる。
本発明の一実施形態における半導体装置の製造方法は、半導体素子を形成する活性化領域と、半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法である。この半導体装置の製造方法では、まず、シリコン半導体基板の表面に下地酸化膜を形成する。次に、下地酸化膜に対し、活性化領域と素子分離領域との境界に沿って設けられ、かつ少なくとも境界から素子分離領域側に所定の幅を有する厚膜部と、厚膜部以外の活性化領域及び素子分離領域において厚膜部の膜厚より薄い薄膜部と、を形成する。次に、厚膜部及び薄膜部の表面にシリコン窒化膜を形成し、素子分離領域のシリコン窒化膜をオーバーエッチング処理により選択除去する。そして、活性化領域のシリコン窒化膜をマスクとするフィールド酸化処理により、素子分離領域のシリコン半導体基板の表面にフィールド酸化膜を選択的に形成することを含む。
この半導体装置の製造方法では、ドライエッチングを用いたオーバーエッチング処理で素子分離領域のシリコン窒化膜を選択除去する際に、エッチングが深くなりやすいエッチング面の周縁、即ち、活性化領域と素子分離領域との境界から素子分離領域側に下地酸化膜の厚膜部を形成する。これにより、シリコン半導体基板バーズビークを小さくするために下地酸化膜の薄膜部を薄くしても、エッチングがシリコン半導体基板まで達することを厚膜部が防止する。このため、フィールド酸化膜及びそのバーズビークの大きな変形や欠陥が生じることを抑制し、所望の電気的特性を得やすい半導体素子が形成できる半導体装置を得ることができる。
なお、このようなバーズビーク近傍の局所的なシリコン内の欠陥の低減を直接特定することはおよそ実際的でない。
ここで、「オーバーエッチング」とは、ジャストエッチングを行っても「面内ばらつき」によって残留しているシリコン窒化膜を十分除去し得るエッチングをいう。上記の「ジャストエッチング」とは、シリコン窒化膜の大部分を除去し、プラズマ内のエッチング生成物が変わることでプラズマ発光のスペクトルが大きく変わるまで行うエッチングをいう。
また、「下地酸化膜」とは、シリコン半導体基板（あるいは、例えば、以下の実施形態のようにシリコン半導体基板に形成したＰ型ウェル層）の表面に形成したシリコン酸化膜をいい、フィールド酸化の際にマスクとして用いるシリコン窒化膜の下地になる酸化膜をいう。この下地酸化膜は、一般に熱酸化法により形成するが、ＣＶＤにより堆積した酸化膜であっても構わない。さらに、この下地酸化膜は、シリコン窒化膜の下地としてシリコン半導体基板上に形成するものであればどのような形状であっても構わない。
以下、従来の実施形態及び本発明の実施形態について、図面を参照しながら詳細に説明する。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。また、図面において、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する。Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」といい、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」といい、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」（高さ方向、厚さ方向）という。この点、以下の各実施形態において、各膜のＺ方向側の面を「表面」と称する場合がある。
図面は模式的なものであり、幅、長さ及び奥行きの比率などは図面で示したとおりではない。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。また、図面において、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する。Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」といい、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」といい、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」（高さ方向、厚さ方向）という。この点、以下の各実施形態において、各膜のＺ方向側の面を「表面」と称する場合がある。
図面は模式的なものであり、幅、長さ及び奥行きの比率などは図面で示したとおりではない。
まず、本発明の実施形態の説明の前に、従来の実施形態の説明を行う。
なお、これらの実施形態は、いずれも半導体素子を形成する活性化領域と、半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法である。
なお、これらの実施形態は、いずれも半導体素子を形成する活性化領域と、半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法である。
図８から図１０は、従来における半導体装置の製造方法を示す概略断面図である。図８から図１０で示す従来の製造方法は、下地酸化膜を極力薄くすることにより、フィールド酸化において酸化種を通過しにくくしてバーズビークを大きくさせないようにしている。
従来における半導体装置の製造方法としては、まず、図８に示すように、Ｐ型のシリコン半導体基板１１の表面に、不純物の注入及び熱拡散によりＰ型ウェル領域１２を形成した後、Ｐ型ウェル領域１２を熱酸化処理により膜厚ｔ１の下地酸化膜１３を形成する。
次に、図９に示すように、下地酸化膜１３の表面全域に、フィールド酸化時のマスクとなるシリコン窒化膜１４を形成した後、そのシリコン窒化膜１４の表面全域にシリコン窒化膜エッチング時のマスクとなるフォトレジスト膜１５を形成する。
そして、図１０に示すように、素子分離領域Ｂにおいて、フォトレジスト膜１５を露光処理により選択除去した後、シリコン窒化膜１４をエッチング処理により選択除去する。
シリコン窒化膜１４のエッチング処理では、ドライエッチングを用いると、一般的にはシリコン窒化膜１４の下地酸化膜１３に対する選択比が２～３程度と比較的小さくなる。また、シリコン窒化膜１４の膜厚ばらつき及びエッチングでの面内ばらつきを考慮してオーバーエッチング処理によりシリコン窒化膜１４を選択除去する。このとき、オーバーエッチング処理によりエッチング面は下地酸化膜１３まで達し、下地酸化膜１３の膜厚がｔ１より薄いｔ２になる。さらに、このエッチング面の周縁（即ち、活性化領域Ａと素子分離領域Ｂとの境界Ｃ）から素子分離領域Ｂ側では、ラジカルがたまりやすく局所的にエッチング速度が速くなりやすいため、Ｐ型ウェル領域１２までエッチングが達し、マイクロトレンチMTが形成される。
シリコン窒化膜１４のエッチング処理では、ドライエッチングを用いると、一般的にはシリコン窒化膜１４の下地酸化膜１３に対する選択比が２～３程度と比較的小さくなる。また、シリコン窒化膜１４の膜厚ばらつき及びエッチングでの面内ばらつきを考慮してオーバーエッチング処理によりシリコン窒化膜１４を選択除去する。このとき、オーバーエッチング処理によりエッチング面は下地酸化膜１３まで達し、下地酸化膜１３の膜厚がｔ１より薄いｔ２になる。さらに、このエッチング面の周縁（即ち、活性化領域Ａと素子分離領域Ｂとの境界Ｃ）から素子分離領域Ｂ側では、ラジカルがたまりやすく局所的にエッチング速度が速くなりやすいため、Ｐ型ウェル領域１２までエッチングが達し、マイクロトレンチMTが形成される。
具体的には、シリコン窒化膜１４のオーバーエッチング処理において、エッチング面の周縁近傍のエッチング速度は、エッチング面の周縁近傍以外のエッチング速度と比べて約１．２倍になる場合がある。
実際に、オーバーエッチング処理の条件を、一定の膜厚とした下地酸化膜１３のオーバーエッチング分を１０ｎｍとして、膜厚が１５０ｎｍのシリコン窒化膜１４をドライエッチングで選択除去した。すると、エッチング面の周縁近傍では２２ｎｍほど、エッチング面の周縁近傍以外では１０ｎｍほど、下地酸化膜１３がオーバーエッチングされた。この結果から、シリコン窒化膜１４の下地酸化膜１３に対する選択比を２としてシリコン窒化膜１４に換算すると、エッチング面の周縁近傍では１９４ｎｍ～２１６ｎｍ程度、周縁近傍以外では１７０ｎｍ～１８０ｎｍ程度エッチングされたものと考えられる。したがって、これらの値から、エッチング面の周縁近傍のエッチング速度は、エッチング面の周縁近傍以外のエッチング速度と比べて約１．２倍になることが分かる。
実際に、オーバーエッチング処理の条件を、一定の膜厚とした下地酸化膜１３のオーバーエッチング分を１０ｎｍとして、膜厚が１５０ｎｍのシリコン窒化膜１４をドライエッチングで選択除去した。すると、エッチング面の周縁近傍では２２ｎｍほど、エッチング面の周縁近傍以外では１０ｎｍほど、下地酸化膜１３がオーバーエッチングされた。この結果から、シリコン窒化膜１４の下地酸化膜１３に対する選択比を２としてシリコン窒化膜１４に換算すると、エッチング面の周縁近傍では１９４ｎｍ～２１６ｎｍ程度、周縁近傍以外では１７０ｎｍ～１８０ｎｍ程度エッチングされたものと考えられる。したがって、これらの値から、エッチング面の周縁近傍のエッチング速度は、エッチング面の周縁近傍以外のエッチング速度と比べて約１．２倍になることが分かる。
また、このオーバーエッチング処理の条件において、エッチング面の周縁から素子分離領域Ｂ側に深くエッチングされた領域の幅は、約０．３μｍであった。
さらに、図１０で示したように、Ｐ型ウェル領域１２にマイクロトレンチＭＴが形成された状態でフィールド酸化すると、酸化種が反応する面が大きくなるためバーズビーク１６ａの形成領域Ｗｂ１が広くなるとともに、フィールド酸化膜１６やそのバーズビーク１６ａが変形してしまう。このため、活性化領域Ａに形成される半導体素子において所望の電気的特性を得られない場合がある。
そこで、下地酸化膜１３の膜厚を十分厚くすることにより、Ｐ型ウェル領域１２にマイクロトレンチＭＴを形成しないようにすることが考えられる。
具体的には、図１２に示すように、下地酸化膜１３の膜厚をｔ１よりも十分厚いｔ３にすることにより、Ｐ型ウェル領域１２にマイクロトレンチＭＴを形成しないようにすることができる。
この状態でフィールド酸化すると、図１３に示すように、フィールド酸化膜１６及びそのバーズビーク１６ａが変形しないが、下地酸化膜１３の膜厚ｔ３が図１０で示した下地酸化膜１３の膜厚ｔ１よりも厚いので酸化種が下地酸化膜１３を通りやすくなる。すると、シリコン窒化膜１４の下のＰ型ウェル領域１２に酸化種が拡散しやすくなり、バーズビーク１６ａの形成領域Ｗｂ２が広くなってしまう。
具体的には、図１２に示すように、下地酸化膜１３の膜厚をｔ１よりも十分厚いｔ３にすることにより、Ｐ型ウェル領域１２にマイクロトレンチＭＴを形成しないようにすることができる。
この状態でフィールド酸化すると、図１３に示すように、フィールド酸化膜１６及びそのバーズビーク１６ａが変形しないが、下地酸化膜１３の膜厚ｔ３が図１０で示した下地酸化膜１３の膜厚ｔ１よりも厚いので酸化種が下地酸化膜１３を通りやすくなる。すると、シリコン窒化膜１４の下のＰ型ウェル領域１２に酸化種が拡散しやすくなり、バーズビーク１６ａの形成領域Ｗｂ２が広くなってしまう。
このように、従来の半導体装置の製造方法では、バーズビーク１６ａの形成領域が広くなりすぎず、かつフィールド酸化膜１６やそのバーズビーク１６ａが変形しないように、下地酸化膜１３の膜厚を調整する必要があり、この調整が非常に困難であった。
そこで、本発明の実施形態では、バーズビーク１６ａを小さくするために下地酸化膜１３を薄くしても、フィールド酸化膜１６やそのバーズビーク１６ａが大きく変形することなく、所望の電気的特性を得やすい半導体素子１００が形成できる半導体装置を提供できるようにした。
そこで、本発明の実施形態では、バーズビーク１６ａを小さくするために下地酸化膜１３を薄くしても、フィールド酸化膜１６やそのバーズビーク１６ａが大きく変形することなく、所望の電気的特性を得やすい半導体素子１００が形成できる半導体装置を提供できるようにした。
（第１の実施形態）
図１から図５は、第１の実施形態に係る半導体装置の製造方法を示す概略断面図である。
第１の実施形態に係る半導体装置１００は、第１の実施形態に係る半導体装置の製造方法により製造される。第１の実施形態に係る半導体装置の製造方法では、半導体素子を形成する活性化領域Ａと、半導体素子を電気的に分離する素子分離領域Ｂとを設ける。
以下では、この半導体装置の製造方法について詳細に説明する。
図１から図５は、第１の実施形態に係る半導体装置の製造方法を示す概略断面図である。
第１の実施形態に係る半導体装置１００は、第１の実施形態に係る半導体装置の製造方法により製造される。第１の実施形態に係る半導体装置の製造方法では、半導体素子を形成する活性化領域Ａと、半導体素子を電気的に分離する素子分離領域Ｂとを設ける。
以下では、この半導体装置の製造方法について詳細に説明する。
本実施形態に係る半導体装置の製造方法では、まず、図１に示すように、Ｐ型のシリコン半導体基板１１の表面に、不純物の注入及び熱拡散によりＰ型ウェル領域１２を形成した後、Ｐ型ウェル領域１２を熱酸化処理により膜厚ｔａの下地酸化膜１３を形成する。
次に、図２に示すように、下地酸化膜１３に対し、厚膜部１３ａと薄膜部１３ｂとを形成する。
具体的には、厚膜部１３ａ及び薄膜部１３ｂは、厚膜部１３ａを形成する範囲で膜厚がｔａの状態を維持するようにフォトレジスト膜で覆い、薄膜部１３ｂを形成する範囲で膜厚がｔａよりも薄いｔｂとなるように下地酸化膜１３をハーフエッチング処理することで形成される。
具体的には、厚膜部１３ａ及び薄膜部１３ｂは、厚膜部１３ａを形成する範囲で膜厚がｔａの状態を維持するようにフォトレジスト膜で覆い、薄膜部１３ｂを形成する範囲で膜厚がｔａよりも薄いｔｂとなるように下地酸化膜１３をハーフエッチング処理することで形成される。
厚膜部１３ａは、活性化領域Ａと素子分離領域Ｂとの境界Ｃに沿って設けられ、かつ少なくともその境界Ｃから素子分離領域Ｂ側に所定の幅Ｗを有する。この厚膜部１３ａは、素子分離領域Ｂにおけるシリコン窒化膜１４をドライエッチングで選択除去する際に、Ｐ型ウェル領域１２までオーバーエッチングされないようにストッパとして機能する。これは、ラジカルがたまりやすいエッチング面の周縁近傍で局所的にエッチング速度が速くなるため、厚膜部１３ａは、エッチング面の周縁近傍を含むように、活性化領域Ａと素子分離領域Ｂとの境界Ｃに沿って設けられる。
厚膜部１３ａの膜厚ｔａとしては、シリコン窒化膜１４を選択除去する際に、エッチングがＰ型ウェル領域１２まで達しない膜厚であれば、特に制限はなく、目的に応じて適宜選択することができる。この膜厚ｔａは、厚すぎるとバーズビークの形成領域が広がりやすくなる観点から、エッチングがＰ型ウェル領域１２まで達しない程度に薄くすることが好ましい。
厚膜部１３ａの所定の幅Ｗとしては、シリコン窒化膜１４を選択除去する際に、エッチング面の周縁近傍において深くエッチングされる幅以上であれば、特に制限はなく、目的に応じて適宜選択することができるが、エッチング面の周縁近傍で深くエッチングされる幅が好ましい。
本実施形態では、厚膜部１３ａを活性化領域Ａと素子分離領域Ｂとの境界Ｃに沿わせて安定して形成し得る観点から、厚膜部１３ａの所定の幅Ｗを１μｍとした。
本実施形態では、厚膜部１３ａを活性化領域Ａと素子分離領域Ｂとの境界Ｃに沿わせて安定して形成し得る観点から、厚膜部１３ａの所定の幅Ｗを１μｍとした。
厚膜部１３ａの位置としては、エッチング面の周縁近傍における深くエッチングされる領域を含むように、活性化領域Ａと素子分離領域Ｂとの境界Ｃに沿わせて設けることができれば、特に制限はなく、目的に応じて適宜選択することができるが、素子分離領域Ｂにおいては深くエッチングされる幅を含む位置が好ましい。また、バーズビークを小さくする観点から、活性化領域Ａにおいては厚膜部１３ａを含まないようにすることが好ましい。
本実施形態では、厚膜部１３ａの位置は、厚膜部１３ａの所定の幅Ｗの１μｍのうち、０．３μｍが活性化領域Ａに含まれ、０．７μｍが素子分離領域Ｂに含まれる位置とした。
本実施形態では、厚膜部１３ａの位置は、厚膜部１３ａの所定の幅Ｗの１μｍのうち、０．３μｍが活性化領域Ａに含まれ、０．７μｍが素子分離領域Ｂに含まれる位置とした。
薄膜部１３ｂは、厚膜部１３ａ以外の活性化領域Ａ及び素子分離領域Ｂにおいて厚膜部１３ａの膜厚ｔａより薄い膜厚ｔｂを有する。
薄膜部１３ｂの膜厚ｔｂとしては、シリコン窒化膜１４を選択除去する際に、エッチングがＰ型ウェル領域１２まで達しない膜厚であれば、特に制限はなく、目的に応じて適宜選択することができるが、薄いほうがフィールド酸化の際に酸化種が通りにくくなり、シリコン窒化膜１４の下に拡散させないようにすることができる点で、３５ｎｍ以下が好ましい。また、薄膜部１３ｂの膜厚ｔｂは、薄すぎても応力によりシリコン半導体基板１１に転位が生じ、耐久年数が低下しやすくなる点で、２０ｎｍ以上が好ましい。
薄膜部１３ｂの膜厚ｔｂとしては、シリコン窒化膜１４を選択除去する際に、エッチングがＰ型ウェル領域１２まで達しない膜厚であれば、特に制限はなく、目的に応じて適宜選択することができるが、薄いほうがフィールド酸化の際に酸化種が通りにくくなり、シリコン窒化膜１４の下に拡散させないようにすることができる点で、３５ｎｍ以下が好ましい。また、薄膜部１３ｂの膜厚ｔｂは、薄すぎても応力によりシリコン半導体基板１１に転位が生じ、耐久年数が低下しやすくなる点で、２０ｎｍ以上が好ましい。
シリコン窒化膜１４の膜厚から厚膜部１３ａ及び薄膜部１３ｂの膜厚について検討すると、シリコン窒化膜１４を完全に選択除去するために、シリコン窒化膜１４の膜厚ｔより１．２倍深くエッチングにより除去する場合を考える。この場合には、シリコン窒化膜１４の下地酸化膜１３に対する選択比を少なく見積もって２であるとすると、下地酸化膜１３の薄膜部１３ｂは０．１ｔの厚さがエッチングされる。このことから、薄膜部１３ｂの膜厚ｔｂとしては、０．１ｔ以上とする必要がある。また、エッチング面の周縁近傍では薄膜部１３ｂの１．２倍ほど深くエッチングされるため、下地酸化膜１３の厚膜部１３ａは０．２２ｔの厚さがエッチングされる。このことから、厚膜部１３ａの膜厚ｔａとしては、０．２２ｔ以上とする必要がある。
具体的には、シリコン窒化膜１４の下地酸化膜１３に対する選択比を２とすると、次式、（ｔ＋２ｔａ）／（ｔ＋２ｔｂ）≧１．２、を満たすことが好ましい。
例えば、シリコン窒化膜１４の膜厚ｔが１５０ｎｍであれば、薄膜部１３ｂの膜厚ｔｂを０．１ｔ以上、厚膜部１３ａの膜厚ｔａを０．２２ｔ以上とし、薄膜部１３ｂの膜厚ｔｂの好ましい範囲が２０ｎｍ≦ｔｂ≦３５ｎｍであることを考慮すると、厚膜部１３ａの膜厚ｔａを３９ｎｍ以上とし、薄膜部１３ｂの膜厚ｔｂを２０ｎｍ以上とする。
例えば、シリコン窒化膜１４の膜厚ｔが１５０ｎｍであれば、薄膜部１３ｂの膜厚ｔｂを０．１ｔ以上、厚膜部１３ａの膜厚ｔａを０．２２ｔ以上とし、薄膜部１３ｂの膜厚ｔｂの好ましい範囲が２０ｎｍ≦ｔｂ≦３５ｎｍであることを考慮すると、厚膜部１３ａの膜厚ｔａを３９ｎｍ以上とし、薄膜部１３ｂの膜厚ｔｂを２０ｎｍ以上とする。
次に、図３に示すように、厚膜部１３ａ及び薄膜部１３ｂを含む下地酸化膜１３の表面全域にシリコン窒化膜１４をＣＶＤ法により形成した後、シリコン窒化膜１４の表面全域にフォトレジスト膜１５を形成する。
シリコン窒化膜１４の膜厚は、フィールド酸化させる際のマスクとなる膜厚があれば、特に制限はなく、目的に応じて適宜選択することができるが、選択除去が容易になる膜厚が好ましい。
本実施形態では、シリコン窒化膜１４の膜厚ｔを１５０ｎｍとした。
本実施形態では、シリコン窒化膜１４の膜厚ｔを１５０ｎｍとした。
次に、図４に示すように、素子分離領域Ｂのフォトレジスト膜１５を露光処理により選択除去した後、ドライエッチングを用いたオーバーエッチング処理により、素子分離領域Ｂのシリコン窒化膜１４を選択除去する。このとき、エッチング面の下地酸化膜１３の膜厚ｔｃは、厚膜部１３ａの膜厚ｔａ及び薄膜部１３ｂの膜厚ｔｂよりも薄くなる。
次に、図４で示した活性化領域Ａのシリコン窒化膜１４をマスクとするフィールド酸化処理により、図５に示すように、素子分離領域ＢのＰ型ウェル領域１２の表面にフィールド酸化膜１６を選択的に形成する。
そして、フィールド酸化膜１６を形成した後は、活性化領域Ａのシリコン窒化膜１４や下地酸化膜１３を除去するようにし、活性化領域ＡでＭＯＳＦＥＴなどの半導体素子を形成する。
このように、第１の実施形態における半導体装置の製造方法では、エッチングがＰ型ウェル領域１２まで達せず、マイクロトレンチＭＴが発生しない。したがって、この半導体装置の製造方法では、バーズビーク１６ａを小さくするために下地酸化膜１３を薄くしても、フィールド酸化膜１６及びそのバーズビーク１６ａの大きな変形や欠陥が生じることを抑制し、所望の電気的特性を得やすい半導体素子を形成することができる。
（第２の実施形態）
図６は、第２の実施形態における半導体装置の製造方法を示す概略断面図である。また、図６は、第１の実施形態において図３で示したフォトレジスト膜１５を形成した状態と同様の状態を示す。
図６は、第２の実施形態における半導体装置の製造方法を示す概略断面図である。また、図６は、第１の実施形態において図３で示したフォトレジスト膜１５を形成した状態と同様の状態を示す。
図６に示すように、第２の実施形態は、第１の実施形態における厚膜部１３ａが活性化領域Ａに延伸して形成されていない以外は、第１の実施形態と同様である。
これにより、第２の実施形態では、厚膜部１３ａが活性化領域Ａに延伸して形成されていないことから、フィールド酸化の際に酸化種が活性化領域Ａのシリコン窒化膜１４の下を通りにくくなるため、バーズビークをより小さくすることができる。
これにより、第２の実施形態では、厚膜部１３ａが活性化領域Ａに延伸して形成されていないことから、フィールド酸化の際に酸化種が活性化領域Ａのシリコン窒化膜１４の下を通りにくくなるため、バーズビークをより小さくすることができる。
（第３の実施形態）
図７は、第３の実施形態における半導体装置の製造方法を示す概略断面図である。また、図７は、第１の実施形態において図３で示したフォトレジスト膜１５を形成した状態と同様の状態を示す。
図７は、第３の実施形態における半導体装置の製造方法を示す概略断面図である。また、図７は、第１の実施形態において図３で示したフォトレジスト膜１５を形成した状態と同様の状態を示す。
図７に示すように、第３の実施形態は、第１の実施形態における厚膜部１３ａが素子分離領域Ｂの全域に延伸して形成されている以外は、第１の実施形態と同様である。
これにより、第３の実施形態では、厚膜部１３ａが素子分離領域Ｂの全域に延伸して形成されていることから、フォトレジスト膜１５の露光処理及びシリコン窒化膜１４をオーバーエッチング処理する際の位置合わせを容易に行うことができる。
これにより、第３の実施形態では、厚膜部１３ａが素子分離領域Ｂの全域に延伸して形成されていることから、フォトレジスト膜１５の露光処理及びシリコン窒化膜１４をオーバーエッチング処理する際の位置合わせを容易に行うことができる。
以上説明したように、本発明の一実施形態における半導体装置の製造方法は、半導体素子を形成する活性化領域と、半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法である。この半導体装置の製造方法では、まず、シリコン半導体基板の表面に下地酸化膜を形成する。次に、下地酸化膜に対し、活性化領域と素子分離領域との境界に沿って設けられ、かつ少なくとも境界から素子分離領域側に所定の幅を有する厚膜部と、厚膜部以外の活性化領域及び素子分離領域において厚膜部の膜厚より薄い薄膜部と、を形成する。次に、厚膜部及び薄膜部の表面にシリコン窒化膜を形成し、素子分離領域のシリコン窒化膜をオーバーエッチング処理により選択除去する。そして、活性化領域のシリコン窒化膜をマスクとするフィールド酸化処理により、素子分離領域のシリコン半導体基板の表面にフィールド酸化膜を選択的に形成することを含む。
これにより、バーズビークを小さくするために下地酸化膜を薄くしても、フィールド酸化膜及びそのバーズビークの大きな変形や欠陥が生じることを抑制し、所望の電気的特性を得やすい半導体素子が形成できる半導体装置を提供することができる。
以上、本発明の各実施形態に基づき具体的に説明したが、本発明はこれまで記載した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上記の各実施形態では、Ｐ型のシリコン半導体基板の上にＰ型ウェル領域を形成したが、これに限ることなく、いずれもＮ型としてもよく、いずれかをＮ型としてもよい。
また、上記の各実施形態では、Ｐ型ウェル領域を形成したが、これに限ることなく、Ｐ型ウェル領域を形成しなくてもよい。
さらに、上記の各実施形態では、厚膜部及び薄膜部をハーフエッチング処理により形成したが、これに限ることなく、フィールド酸化処理により厚膜部を形成してもよい。
また、上記の各実施形態では、Ｐ型ウェル領域を形成したが、これに限ることなく、Ｐ型ウェル領域を形成しなくてもよい。
さらに、上記の各実施形態では、厚膜部及び薄膜部をハーフエッチング処理により形成したが、これに限ることなく、フィールド酸化処理により厚膜部を形成してもよい。
１１ シリコン半導体基板
１２ Ｐ型ウェル領域
１３ 下地酸化膜
１３ａ 厚膜部
１３ｂ 薄膜部
１４ シリコン窒化膜
１５ フォトレジスト膜
１６ フィールド酸化膜
１００ 半導体装置
Ａ 活性化領域
Ｂ 素子分離領域
Ｃ 境界
ｔ シリコン窒化膜の膜厚
ｔａ 厚膜部の膜厚
ｔｂ 薄膜部の膜厚
Ｗ （厚膜部における）所定の幅
Ｗｂ （バーズビークの）形成領域
１２ Ｐ型ウェル領域
１３ 下地酸化膜
１３ａ 厚膜部
１３ｂ 薄膜部
１４ シリコン窒化膜
１５ フォトレジスト膜
１６ フィールド酸化膜
１００ 半導体装置
Ａ 活性化領域
Ｂ 素子分離領域
Ｃ 境界
ｔ シリコン窒化膜の膜厚
ｔａ 厚膜部の膜厚
ｔｂ 薄膜部の膜厚
Ｗ （厚膜部における）所定の幅
Ｗｂ （バーズビークの）形成領域
Claims (6)
- 半導体素子を形成する活性化領域と、前記半導体素子を電気的に分離する素子分離領域とを設ける半導体装置の製造方法であって、
シリコン半導体基板の表面に下地酸化膜を形成し、
前記下地酸化膜に対し、前記活性化領域と前記素子分離領域との境界に沿って設けられ、かつ少なくとも前記境界から前記素子分離領域側に所定の幅を有する厚膜部と、前記厚膜部以外の前記活性化領域及び前記素子分離領域において前記厚膜部の膜厚より薄い薄膜部と、を形成し、
前記厚膜部及び前記薄膜部の表面にシリコン窒化膜を形成し、
前記素子分離領域の前記シリコン窒化膜をオーバーエッチング処理により選択除去し、
前記活性化領域の前記シリコン窒化膜をマスクとするフィールド酸化処理により、前記素子分離領域の前記シリコン半導体基板の表面にフィールド酸化膜を選択的に形成する、
ことを含むことを特徴とする半導体装置の製造方法。 - 前記所定の幅は、前記シリコン窒化膜を選択除去する前記オーバーエッチング処理の条件で、前記下地酸化膜を一定の膜厚とした下地酸化膜において前記境界から前記素子分離領域側に深くエッチングされた領域の幅をあらかじめ測定して設定される請求項１に記載の半導体装置の製造方法。
- 前記シリコン窒化膜の前記オーバーエッチング処理において、前記厚膜部が前記活性化領域側に延伸して形成される請求項１又は２に記載の半導体装置の製造方法。
- 前記シリコン窒化膜の前記オーバーエッチング処理において、前記厚膜部が前記素子分離領域の全域に形成される請求項１から３のいずれかに記載の半導体装置の製造方法。
- 前記厚膜部及び前記薄膜部がハーフエッチング処理により形成される請求項１から４のいずれかに記載の半導体装置の製造方法。
- 前記厚膜部及び前記薄膜部がフィールド酸化処理により形成される請求項１から５のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111910A JP7645729B2 (ja) | 2021-07-06 | 2021-07-06 | 半導体装置の製造方法 |
| US17/804,169 US20230010077A1 (en) | 2021-07-06 | 2022-05-26 | Method of manufacturing semiconductor device and semiconductor device |
| CN202210793386.0A CN115588644A (zh) | 2021-07-06 | 2022-07-05 | 半导体装置的制造方法和半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111910A JP7645729B2 (ja) | 2021-07-06 | 2021-07-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023008384A JP2023008384A (ja) | 2023-01-19 |
| JP7645729B2 true JP7645729B2 (ja) | 2025-03-14 |
Family
ID=84772324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021111910A Active JP7645729B2 (ja) | 2021-07-06 | 2021-07-06 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230010077A1 (ja) |
| JP (1) | JP7645729B2 (ja) |
| CN (1) | CN115588644A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102908566B1 (ko) * | 2023-12-19 | 2026-01-08 | 한국과학기술연구원 | 3d 모드 변환기 제작용 식각 마스크 구조물을 이용한 3d 모드 변환기를 구비한 광도파로 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274457A (ja) * | 1988-04-26 | 1989-11-02 | Seiko Instr Inc | 半導体装置の製造方法 |
| EP0424018A3 (en) * | 1989-10-17 | 1991-07-31 | American Telephone And Telegraph Company | Integrated circuit field isolation process |
| JPH04219956A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5393692A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Recessed side-wall poly plugged local oxidation |
| US5369052A (en) * | 1993-12-06 | 1994-11-29 | Motorola, Inc. | Method of forming dual field oxide isolation |
| US7863153B1 (en) * | 2006-07-13 | 2011-01-04 | National Semiconductor Corporation | System and method for creating different field oxide profiles in a locos process |
-
2021
- 2021-07-06 JP JP2021111910A patent/JP7645729B2/ja active Active
-
2022
- 2022-05-26 US US17/804,169 patent/US20230010077A1/en not_active Abandoned
- 2022-07-05 CN CN202210793386.0A patent/CN115588644A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230010077A1 (en) | 2023-01-12 |
| CN115588644A (zh) | 2023-01-10 |
| JP2023008384A (ja) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230010077A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| KR100190363B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR19990007078A (ko) | 절연 구조 제조 방법 및 반도체 구조 | |
| JPH03145131A (ja) | 集積回路フィールドアイソレーションプロセス | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| KR0167252B1 (ko) | 반도체 집적회로의 소자격리방법 | |
| JP2001044168A (ja) | 半導体装置の製造方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100511917B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20210202300A1 (en) | Fabricating metal-oxide semiconductor device using a post-linear-anneal operation | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| KR100444609B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR940006090B1 (ko) | 반도체 소자 격리 방법 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| KR100248346B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR20000003508A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JPH1050692A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7645729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |