JPH01100588A - 画面表示装置 - Google Patents

画面表示装置

Info

Publication number
JPH01100588A
JPH01100588A JP62258952A JP25895287A JPH01100588A JP H01100588 A JPH01100588 A JP H01100588A JP 62258952 A JP62258952 A JP 62258952A JP 25895287 A JP25895287 A JP 25895287A JP H01100588 A JPH01100588 A JP H01100588A
Authority
JP
Japan
Prior art keywords
circuit
display
oscillation
period
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62258952A
Other languages
English (en)
Other versions
JPH083703B2 (ja
Inventor
Takeshi Shibazaki
柴崎 武
Hiroshi Kobayashi
洋 小林
Shinji Suda
須田 眞二
Takashi Nakatani
孝 中谷
Kikun Kubo
輝訓 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62258952A priority Critical patent/JPH083703B2/ja
Publication of JPH01100588A publication Critical patent/JPH01100588A/ja
Publication of JPH083703B2 publication Critical patent/JPH083703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ブラウン管等の表示装置に文字やパターン
等を表示させる画面表示装置に関するものである。
〔従来の技術〕
画面表示装置は、ブラウン管等の表示装置に文字やパタ
ーン等を表示させるものであり、第4図に従来のこの種
の画面表示装置の一例の構成を示す。
第4図において、1は発振回路、2は発振回路1で発振
させた信号で各種タイミングを発生させるタイミングジ
ェネレータ、3はこのタイミングジェネレータ2の出力
と本画面表示装置を制御するためのマイコン等からの制
御データ(表示オン。
オフ等のコマンドやキャラクタコード)21とを入力と
する入力制御回路、4は制御データを記憶する表示用メ
モリ、5は表示すべき文字やパターン等を記憶するキャ
ラクタROM、6は映像信号の同期信号22を入力する
同期信号入力回路、7は文字やパターン等の表示位置を
検出するための表示位置検出回路、8は表示制御回路で
あり、本画面表示装置は以上の各回路により構成さ゛れ
ており、表示制御回路8の出力が表示文字出力23とし
てブラウン管等の表示装置に出力される。
次に動作について説明する。入力制御回路3はマイコン
等からの制御データ21を処理して表示オン、オフのコ
マンドに応じて本画面表示装置全体をオンあるいはオフ
にするもので、コマンドが表示オンのときにはキャラク
タコードを表示用メモリ4に記憶させる。表示用メモリ
 (RAM)4は制御データの書込みと表示時の読出し
を行なう必要があり、画面表示装置が大型化(高機能化
)するに従い読出し、書込みのアドレスが増加するので
、書込みと読出しを時分割制御し読出し、書込みのアド
レスを共通化した方がチップサイズを小型化するうえで
有利である。以下、書込みと読出しを時分割制御するも
のとして説明を続ける。
表示時は、表示用メモリ4に記憶した出力データがキャ
ラクタROM5をアクセスし、このキャラクタROM5
より出力される表示文字を表示制御回路8へ入力する。
ここで、表示時のタイミングは映像信号からの同期信号
22を同期信号入力回路6に入力し、この同期信号を表
示位置検出回路7でカウントすることによって、表示位
置を決定する。
表示制御回路8では表示文字出力を外部の映像信号に同
期して出力させ、ブラウン管等の表示装置に送り出す。
第5図は、表示メモリ4が時分割制御されている場合の
発振回路lの動作を示している。同期信号入力回路より
出力される制御信号13は水平同期信号検出パルスであ
り、発振回路はこの期間(B)のみ短時間停止するだけ
であり、それ以外は常に発振しており(A)、表示メモ
リ4の書込みと読出しができるようにしている。
ここで、発振回路1を水平同期信号検出パルスで停止さ
せるのは、表示文字出力が外部の映像信号に同期して出
力されるため、発振回路1はその同期信号に対して正確
に位相合わせを行なう必要があるためである。
〔発明が解決しようとする問題点〕
従来の画面表示装置において、表示用RAMの読出しお
よび書込みを時分割制御して動作させるようにしたもの
では、制御データの到来に備えて水平同期検出パルスに
よる短期間以外は常に発振回路が発振していなければな
らず、たとえ表示装置が表示オフの状態でも発振回路は
発振していることが必要であるために、発振回路の発振
周波数の高調波成分が輻射され、これが映像信号に飛び
込むことにより、映像信号に悪影響を及ぼすという、い
わゆるスプリアスによる問題があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、発振回路によるスプリアスを軽減させるこ
とができるとともに、消費電力の低減が可能な画面表示
装置を得ることを目的としている。
〔問題点を解決するための手段〕
この発明に係る画面表示装置は、文字表示をしている場
合およびマイコン等より表示制御データを入力する場合
にのみ発振回路を発振させるようにしたものである。
〔作用〕
この発明においては、必要時、即ち文字表示をしている
場合およびマイコン等より表示制御データを入力する場
合以外は発振回路の発振を停止させる発振停止制御回路
を設けるようにしたので、発振回路によるスプリアスを
軽減できるとともに、消費電力を低減することができる
。
〔実施例〕 以下、この発明の一実施例を図について説明する。第1
図は本発明の一実施例による画面表示装置を示し、図に
おいて、第4図と同一符号は同一のものを示す。9は発
振停止制御回路であり、本実施例で付加したものである
。この発振停止制御回路9は入力制御回路3より出力さ
れるマイコン等からの制御データ伝送期間である命令書
込みパルス11と表示制御回路8より出力される表示期
間中であることを示す表示パルス12および同期信号入
力回路6より出力される水平同期信号検出パルス13を
入力信号としている。
第2図に発振停止制御回路9の具体的回路を示す。図に
おいて、21は2人力NORゲートであり、上記の命令
書込みパルス11と表示パルス12を入力としている。
22は2人力ORゲートであり、2人力NORゲート2
1の出力が一方の入力に接続され、他の一方の入力は同
期信号検出パルス13に接続されている。2人力ORゲ
ート22の出力が“H“のとき発振回路1は発振を停止
するものとする。
第3図は発振回路1の発振状態を示したものである。図
から明らかなように、発振回路1はこの画面表示装置が
表示期間中である場合またはマイコン等からの制御デー
タを入力中である場合の2つの時に限って発振状態(A
)にすることができ、それ以外では停止状態(B)にす
ることができる。
ここで、表示メモリ4は上述のように時分割制御されて
いるが、例えば命令書込みパルスのパルス幅を充分長く
とることにより時分割の時間を確実に確保することで、
書込み期間に水平同期信号検出パルスの期間となって発
振回路が停止し発振回路の位相合わせが行なわれても、
正確に制御データを書込むことができる。
〔発明の効果〕
以上のように、この発明に係る画面表示装置によれば、
表示用RAMの読出しおよび書込みを時分割制御して動
作させるようにしたものにおいて、発振停止制御回路を
設けて表示をしている場合および表示制御データを入力
する場合以外は発振回路の発振を停止させるようにした
ので、発振回路より放出されるスプリアスを従来のもの
に比し大幅に軽減でき、発振回路のスプリアス対策とし
て効果があり、かつ消費電力を低減できるという効果も
ある。
【図面の簡単な説明】
第1図は本発明の一実施例による画面表示装置を示す図
、第2図は上記実施例の発振停止制御回路を示す回路図
、第3図は第2図の発振停止制御回路のタイミング図、
第4図は従来の画面表示装置の構成図、第5図は従来の
画面表示装置の発振回路の発振状態を示す図である。 図において、1は発振回路、2はタイミングジェネレー
タ、3は入力制御回路、4は表示用メモリ、5はキャラ
クタROM (パターンジェネレータ)、6は同期信号
入力回路、7は表示位置検出回路、8は表示制御回路、
9は発振停止制御回路である。

Claims (1)

    【特許請求の範囲】
  1. (1)表示装置の画面に文字やパターン等を表示させる
    ための装置であって、 本装置内の各種タイミングの基準となる信号を発振する
    発振回路と、 本装置を制御するための制御データを入力、処理する入
    力制御回路と、 映像信号の同期信号を入力する同期信号入力回路と、 上記入力制御回路により処理された、表示装置に表示さ
    せるべき表示内容を記憶する表示用メモリと、 上記表示内容を表示すべき文字、パターン等に変換する
    パターンジェネレータと、 上記同期信号をカウントして上記表示すべき文字、パタ
    ーン等の表示位置を決定する表示位置決定回路と、 上記表示すべき文字、パターン等を上記映像信号に同期
    して出力するための表示制御回路とを備え、 上記表示メモリの読出しおよび書込みを時分割制御して
    表示を行う画面表示装置において、上記制御データの入
    力期間および上記文字、パターン等の表示期間を除き上
    記発振回路を停止させる発振停止制御回路を備えたこと
    を特徴とする画面表示装置。
JP62258952A 1987-10-13 1987-10-13 画面表示装置 Expired - Fee Related JPH083703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62258952A JPH083703B2 (ja) 1987-10-13 1987-10-13 画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258952A JPH083703B2 (ja) 1987-10-13 1987-10-13 画面表示装置

Publications (2)

Publication Number Publication Date
JPH01100588A true JPH01100588A (ja) 1989-04-18
JPH083703B2 JPH083703B2 (ja) 1996-01-17

Family

ID=17327308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258952A Expired - Fee Related JPH083703B2 (ja) 1987-10-13 1987-10-13 画面表示装置

Country Status (1)

Country Link
JP (1) JPH083703B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744284A (ja) * 1992-12-14 1995-02-14 Internatl Business Mach Corp <Ibm> ビデオ・サブシステムにおける電力管理の方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744284A (ja) * 1992-12-14 1995-02-14 Internatl Business Mach Corp <Ibm> ビデオ・サブシステムにおける電力管理の方法および装置

Also Published As

Publication number Publication date
JPH083703B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
US4095267A (en) Clock pulse control system for microcomputer systems
US4481578A (en) Direct memory access data transfer system for use with plural processors
US5631592A (en) Pulse generation/sensing arrangement for use in a microprocessor system
KR850001592A (ko) 디스플레이 콘트로울러
US5408639A (en) External memory access control for a processing system
JPS5848106B2 (ja) カ−ソル表示方式
JPH083703B2 (ja) 画面表示装置
KR100551160B1 (ko) 디지탈 이동통신 시스템내의 특정 레지스터 기능 활성화 장치
JPS5850436Y2 (ja) ライトペン位置検出装置
SU1615787A1 (ru) Устройство дл вывода графической информации
JPH04140810A (ja) 情報処理装置
KR100304932B1 (ko) 버스사이클 안정화 장치
JPH05257562A (ja) 表示回路
JPS61170142A (ja) シリアル・デ−タ処理装置
JPS5563431A (en) Trend graph display unit
JPS57198595A (en) Dynamic memory driving circuit
KR920008958B1 (ko) 표시제어장치
JPS60178570A (ja) デ−タ受信器
KR940001842Y1 (ko) 외부 디스플레이 선택회로
EP0206841A3 (en) Microprocessor having separate instruction and data interfaces
SU1183979A1 (ru) Устройство для сбора информации о работе процессора
JPH02211097A (ja) ステップモータの制御回路
JPH0267613A (ja) クロック信号発生回路
JP2522571B2 (ja) 電子機器のデ―タ転送装置
JPH03231319A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees