JPH01100593A - 探針板 - Google Patents

探針板

Info

Publication number
JPH01100593A
JPH01100593A JP62258076A JP25807687A JPH01100593A JP H01100593 A JPH01100593 A JP H01100593A JP 62258076 A JP62258076 A JP 62258076A JP 25807687 A JP25807687 A JP 25807687A JP H01100593 A JPH01100593 A JP H01100593A
Authority
JP
Japan
Prior art keywords
probe
thin film
panel
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62258076A
Other languages
English (en)
Inventor
Shunichi Sato
俊一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP62258076A priority Critical patent/JPH01100593A/ja
Publication of JPH01100593A publication Critical patent/JPH01100593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、TPTパネル上に多数個形成された薄膜トラ
ンジスタの電気的特性の測定に使用される探針板に関す
るものである。
〔従 来 技 術〕
液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるために、アク
ティブマトリクス型を用いることが提案されている。こ
のアクティブマトリクス型の液晶表示装置は、画素の一
部となる透明電極およびこの透明電極に接続されたスイ
ッチング素子をマトリクス状に複数配列した基板と、こ
の基板に配列された複数の透明電極に対向する他方の透
明電極を設けた対向基板と、およびそれらの基板間に封
入された液晶とを備えている。そして、前記スイッチン
グ素子として、薄膜トランジスタを用いることが提案さ
れている。
ところで、従来、基板上にマトリクス状に配置された複
数の薄膜トランジスタの電気的特性を測定するのに複数
の薄膜トランジスタの各行毎にゲート電極を共通接続す
る複数のゲートライン端子と、各列毎にドレイン電極を
共通接続する複数のドレインライン端子とに信号を供給
し、さらに複数の薄膜トランジスタのソース電極に電位
を供給して行う探針板が使われている。
第5図は、探針板1および探針板1によって測定される
TPTパネル2の従来の概略構成を示す図である。同図
において探針板1はゲートライン用プローブカード3、
ゲートライン用プローブ3′ドレインライン用プローブ
カード4、ドレインライン用プローブ4′、及び画素電
極(ソース電極)用プローブ駆動機構5で構成されてい
る。
ゲートライン用プローブカード3は多数本のプローブ3
′を有しており、ゲートライン用プローブカード3を所
定位置にセントした時、各プローブ3′はTPTパネル
2に形成されたゲートライン端子6′に接続するように
なされている。またドレインプローブカード4も多数本
のプローブ4′を有しており、ドレイン用プローブカー
ド4を所定位置にセントすると、各プローブ4′はTP
Tパネル2に形成されたドレインライン端子7′に接続
する。
画素電極用プローブ駆動機構5は、上述のTPTパネル
2上のゲートライン6に平行に移動可能なX軸方向移動
機構8a、8bと、ドレインライン7に平行に移動可能
なY軸方向移動機構9、及びY軸方向移動機構9に固定
して取付けられた画素電極用プローブ10で構成されて
いる。
一方、TPTパネル2上にマトリクス状に形成された薄
膜トランジスタ11は図示しないがゲート電極、ゲート
絶縁膜、半導体膜、ドレイン電極及びソース電極が順次
堆積され形成されている。
そして、ゲート電極には上述のゲートライン6が接続さ
れ、ドレイン電極にはドレインライン7が接続され、ソ
ース電極には画素電極12が接続されている。
このように形成された薄膜トランジスタ11の電極的特
性を上述の探針板1で測定する場合には、TPTパネル
2、ゲートライン用プローブカード3及びドレインライ
ン用プローブカード4を第5図に示すようにセットし、
各プローブ3’、4’を各々対応するライン端子6’、
7’へ接続させ、プローブ4′の1本にドレイン電圧を
印加すると共にプローブ3′にゲート信号を順次供給す
る。
そして、これと同期して、Y軸方向移動機構9を各々移
動軸14に沿って移動させ、Y軸方向へ1ライン走査(
移動)する毎にX軸方向移動機構8a、8bを移動軸1
3a、13bに沿って移動させ、画素電極用プローブ1
0を順次画素電極12へ接続させて移動していく。
例えば、薄膜トランジスタllaの測定を行う場合には
、X軸方向移動機構8a、8bを移動軸13a、13b
に沿って移動させ、Y軸方向移動機構9を移動軸14に
沿って移動させ、画素電極用プローブ10を画素電極1
2aに接続する位置へ移動する。その後、ドレインライ
ン用プローブカード4からプローブ4a′へドレイン電
圧を供給し、ゲートライン用プローブカード3からプロ
ーブ3a′へゲート信号を供給し、薄膜トランジスタl
laのゲート電極へゲート信号が供給された時、画素電
極用プローブ10で薄膜トランジスタllaの電気的特
性を測定する。次にプローブ3′へゲート信号の供給を
停止して先程と同様に、画素電極用プローブ10で薄膜
トランジスタの電気的特性を測定する。次に薄膜トラン
ジスタ11bの測定を行う場合にはY軸方向移動機構9
を移動軸14に沿って同図に対して下方向へ移動し、画
素電極用プローブ10を画素電極12bに接続する位置
に移動する。その後、上述と同様に対応するプローブ3
b’、4b’へゲート信号およびドレイン電圧を供給し
、画素電極用プローブ10で薄膜トランジスタllbの
電気的特性を測定し、次にゲート信号の供給を停止して
画素電極用プローブ10で薄膜トランジスタllbの電
気的特性を測定する。以後同様に画素電極用プローブ1
0をY軸方向移動機構9を順次下方へ移動し、1列の薄
膜トランジスタ11の測定が終了すれば次にX軸方向移
動機構8a、8bを用いて隣の1列へ順次移動し、対応
する薄膜トランジスタ11のゲート電極、ドレイン電極
へゲート信号およびドレイン電圧を供給して薄膜トラン
ジスタ11の測定を順次行うものである。
〔従来技術の問題点〕
上述のような従来の探針板1においては、探針板1を用
いて測定するTPTパネル上には多数個の薄膜トランジ
スタが形成されているため、その電気的特性の測定に時
間を要する。すなわち、TPTパネルには液晶テレビの
場合数万個の薄膜トランジスタ11が形成されており、
これらの薄膜トランジスタ11の電気的特性の測定を行
うためにはこれらの薄膜トランジスタ11に接続される
画素電極12全てに画素電極用プローブ10を接続させ
て行わなければならない。このためにはX軸方向移動機
構3a、8b、Y軸方向移動機構9を用いて上述のよう
に画素電極用プローブ10を順次移動させなければなら
ない。また画素電極12と画素電極用プローブ10の位
置合わせも精度を要求させるものである。従って、従来
の探針板1によるTPTパネル上の薄膜トランジスタの
電気的特性の測定には長時間を要し、測定効率の悪いも
のであった。
〔発明の目的〕
本発明は上記従来の欠点に鑑み、TPTパネル上に形成
される薄膜トランジスタの電気的特性の測定を短時間で
効率良く行うことを可能とした探針板を提供することを
目的とするものである。
〔発明の要点〕
本発明の探針板は上記の目的を達成するために、TPT
パネルに形成される複数の薄膜トランジスタの複数のゲ
ートライン端子にそれぞれ接続される複数のプローブを
有する第1のプローブカードと、複数のドレイン端子に
それぞれ接続される複数のプローブを有する第2のプロ
ーブカードと、前記複数の薄膜トランジスタのすべての
ソース電極を共通接続した電極に接続される第3のプロ
ーブとを備えたことを要点とする。
〔発明の実施例〕
以下本発明の実施例について図面を参照しながら詳述す
る。
第1図は本実施例の探針板及び本実施例の探針板により
測定される薄膜トランジスタが多数個マフ− トリクス状に配列されたTPTパネルの構成図である。
同図において、探針板16はゲートライン用プローブカ
ード17、ゲートライン用プローブ17′、ドレインラ
イン用プローブカード18、ドレインライン用プローブ
18′、及び探針19で構成されている。ゲートライン
用プローブカード17には所定間隔に配設されたプロー
ブ17′が設けられており、詳しくは後述するTFTパ
ネル24を探針板16にセットした時プローブ17′は
TPTパネル24に形成されるゲートライン端子20′
に接続する。このプローブ17′には後述するゲート信
号供給装置から順次ゲート信号が供給される。また、ド
レイン用プローブカード18には所定間隔で配設された
プローブ18′が設けられており、TPTパネル24を
セットした時、プローブ1B’はTFTパネル24に形
成されるドレインライン端子21′に接続する。また、
このプローブ18′には後述するドレイン電圧供給装置
から所定電圧のドレイン電圧が順次供給される。
また探針19は探針板16の所定箇所に固定されており
 (例えば、ドレインライン用プローブカード18に固
定して取りつけられている)、探針19の先端19aは
TFTパネル24上に点線で示す範囲に形成される透明
電極22に当接する。
また、この探針19の位置設定はその先端19aが透明
電極22のいずれかの位置に当接すれば良い。さらに、
探針19には従来のようにX軸方向、Y軸方向へ移動す
る機構は設けられておらす、車に探針板16に固定して
取りつけられている。
一方、上述のような構成の探針板16によって測定され
る薄膜トランジスタが形成されたTPTパネル24には
薄膜トランジスタ23の全てのソース電極に接続する透
明電極22が上述のように点線で示す範囲の最上面に形
成されている。
第2図は上述の薄膜トランジスタ23、及び透明電極2
2の詳しい構成を説明するために上述のTPTパネル2
4の一部を拡大した図である。また、第3図は第2図の
A−A ’線で切った断面図を示す。第3図において、
薄膜トランジスタ23は透明なガラス基板上にゲート電
極20が形成され、このゲート電極20を被って膜厚が
約3000人程度の窒化シリコンからなるゲート絶縁膜
25が積層されている。さらに、ゲート絶縁膜25上の
上述のゲート電極20に対応する位置にアモルファスシ
リコンからなる半導体層26が積層形成されている。こ
の半導体層26上にはリン(P)がドープされたn′″
アモルファスシリコンからなるコンタクト層27、フォ
トリソグラフィー法によりパターニングされたドレイン
電極21及びソース電極28が形成されている。さらに
ドレイン電極21、ソース電極28及び半導体層26等
の上にポリイミド、アクリル等の透明絶縁膜29が積層
され、ソース電極28上の透明絶縁膜29にはコンタク
トホール30が形成されている。さらに、透明絶縁膜2
9上、及びコンタクトホール30内には上述した第2図
の点線で示す範囲内に透明電極22が形成されている。
この透明電極22はソース電極28と接続されている。
また、この透明電極22は本実施例の探針板16による
薄膜トランジスタ23の測定終了後、フォトリソグラフ
ィー法によりパターニングされることによって、各薄膜
トランジスタのソース電極28に接続する画素電極とな
るものである。
次に、前述の構成の探針板16を用いて上述のような構
成のTPTパネル24に形成された薄膜トランジスタ2
3の電気的特性の測定方法を以下に述べる。
第4図は本実施例の探針板16を用いたTPTパネル2
4上の薄膜トランジスタ23の具体的な測定回路例であ
る。ゲートライン用プローブカード17(第4図には図
示せず)に設けられた多数本のプローブ17′にはゲー
ト信号供給装置31からゲート信号が供給され、ドレイ
ンライン用プローブカード18 (第4図には図示せず
)に設けられた多数本のプローブ18′にはドレイン電
圧供給装置32からドレイン電圧が供給される。またゲ
ート信号供給装置31、ドレイン電圧供給装置32は、
内部に所定電圧を発生する電圧源を有しており、タイミ
ング制御装置33から出力される制御信号に従ったタイ
ミングでゲート信号またはドレイン電圧を出力する。ま
た、探針19は電流計34を介して接地されている。
先ず、タイミング制御装置33からの制御信号によりド
レイン電圧供給装置32からプローブ18a′のみに所
定電位のドレイン電圧を印加する。次に同じくタイミン
グ制御装置33の制御により、ゲート信号供給装置31
からプローブ17a′のみへゲート信号を出力する。こ
のプローブ17a’、18a’への上述のゲート信号お
よびドレイン電圧の供給により薄膜トランジスタ23a
のゲート電極20にはゲート配線20“を介してゲート
信号が供給され、ドレイン電極21にはドレイン配線2
1“を介してドレイン電圧が印加される。従って、薄膜
トランジスタ23aのゲート電極20ヘゲート信号を供
給した時ドレイン電極21とソース電極28間にドレイ
ン電極21からソース電極28へ電流が流れ、ソース電
極28を介して透明電極22ヘトレイン電圧が印加され
る。従って薄膜トランジスタ23aには透明電極22か
ら探針19および電流計34を介して接地へ電流が流れ
る。したがってこの時電流計34の指針の“ふれ”を確
認することによって薄膜トランジスタ23aのゲート信
号を供給したとき電気的特性の測定ができる。
次に、タイミング制御装置33からの制御信号によりゲ
ート信号供給装置31からプローブ17a′へのゲート
信号の供給を停止する。この時、薄膜トランジスタ23
aのゲート電極20へはゲート信号が供給されないため
、ソース電極28へはドレイン電圧は供給されない。従
って、透明電極22へもドレイン電圧は供給されず、電
流計34へ電流が流れない。すなわち、上述のようにプ
ローブ17a′へゲート信号を供給しない時、電流計3
4の指針の“ふれ”を確認することによって薄膜トラン
ジスタ23aのゲート信号を供給しない時の電気的特性
を測定できる。
上述のようにして薄膜トランジスタ23aの測定を終了
すると、次に薄膜トランジスタ23bの測定に移る。こ
の薄膜トランジスタ23bの測定も上述と同様に行われ
、プローブ18a′へのドレイン電圧の供給はそのまま
として、タイミング制御装置33からの制御信号により
ゲート信号供給装置31からプローブ17b′へゲート
信号を供給する。
そして、上述の薄膜トランジスタ23aの場合と同様に
電流計34の指針の“ふれ”を確認し、次にプローブ1
7b′へのゲート信号の供給を停止し、指針の“ふれ”
を確認する。すなわち、プローブ17b′へゲート信号
を供給した時と、ゲート信号の供給を停止した時とで電
流計の指針のふれを確認する。以下、同様にゲート信号
をプローブ17′へ順次供給し、同じドレイン配線21
’に接続される薄膜トランジスタ23a、23b等の1
列全てが測定されたならば、次の1列の薄膜トランジス
タ23を測定するため、タイミング制御装置33からの
制御信号によりドレイン電圧供給装置32からプローブ
18b′のみへドレイン電圧を供給する。その後、プロ
ーブ18b′が接続するドレイン配線21“の1列の薄
膜トランジスタ23の測定を行い、以下同様に順次各列
ごとに薄膜トランジスタ23の測定を行う。そして、T
PTパネル24上のすべての薄膜トランジスタの測定が
終わった時、全測定は終了する。
以上のように本実施例の探針板16を用いれば、ゲート
信号及びドレイン電圧の供給タイミングを制御するだけ
でTPTパネル24に形成された多数個の薄膜トランジ
スタ23の電気的特性の測定を行うことができ、従来の
ように画素電極用プローブ10を複雑な移動機構を用い
て移動する必要がなく、短時間で薄膜トランジスタ23
の電気的特性の測定を行えるものである。
なお、本実施例では、TPTの電気的特性を電流計を用
いて測定したが、この発明の実施例は、これに限らず、
ゲート電極に供給される信号に応じて変化するソース、
ドレイン間の電流の値を電気的なデータ信号に変換して
、各TPTの電気的特性を表示させるようにしても良い
。この場合、各TPTの電気的特性を電気的なデータ信
号を処理することができ、多数のTPTの電気的特性が
短時間で測定可能になる。さらに、各TPTの基準デー
タと電気的に比較処理することによって各TPTの良否
も短時間で判定することができる。
また、本実施例において、薄膜トランジスタは逆スタガ
ー型を使用したが、これに限らず、スタガー型、コプラ
ナー型、逆スタガ−型でも本発明は適用できるものであ
る。
〔発明の効果〕
以上詳細に説明したように本発明によれば、TPTパネ
ルに形成された薄膜トランジスタの電気的特性を短時間
で測定でき、効率の良いTPTパネルの製造を行うこと
が可能となる。
また、薄膜トランジスタの電気的特性の測定作業を短時
間で行えるため、TPTパネルの製造コストの低下を図
ることが可能となる。
【図面の簡単な説明】
第1図は本実施例の探針板及びTFTパネルの構成図、 第2図はTPTパネルの一部を具体的に示す構成図、 第3図は第2図のA−A ’の断面図、第4図は本実施
例の探針板の検査回路図、第5図は従来の探針板及びT
FTパネルの構成図である。 16・・・探針板、 17・・・ゲートライン用プローブカード、18・・・
ドレインライン用プローブカード、17’、17a’、
17b’。 18.18a’、18b’−・−プローブ、19・・・
探針板、 22・・・透明電極、 23・・・薄膜トランジスタ、 24・・・TPTパネル。

Claims (1)

    【特許請求の範囲】
  1. 基板上に行及び列方向に配置された複数の薄膜トランジ
    スタの各行毎にゲート電極を共通接続する複数のゲート
    ライン端子と、各列毎にドレイン電極を共通接続する複
    数のドレインライン端子と、及び前記複数の薄膜トラン
    ジスタのソース電極とにそれぞれ電位をあたえ、前記複
    数の薄膜トランジスタの電気的特性を測定する探針板に
    おいて、前記複数のゲートライン端子にそれぞれ接続さ
    れる複数のプローブを有する第1のプローブカードと、
    前記複数のドレインライン端子にそれぞれ接続される複
    数のプローブを有する第2のプローブカードと、前記複
    数の薄膜トランジスタのすべてのソース電極を共通接続
    した電極に接続される第3のプローブとを備えたことを
    特徴とする探針板。
JP62258076A 1987-10-13 1987-10-13 探針板 Pending JPH01100593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62258076A JPH01100593A (ja) 1987-10-13 1987-10-13 探針板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258076A JPH01100593A (ja) 1987-10-13 1987-10-13 探針板

Publications (1)

Publication Number Publication Date
JPH01100593A true JPH01100593A (ja) 1989-04-18

Family

ID=17315189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258076A Pending JPH01100593A (ja) 1987-10-13 1987-10-13 探針板

Country Status (1)

Country Link
JP (1) JPH01100593A (ja)

Similar Documents

Publication Publication Date Title
US6982568B2 (en) Image display device having inspection terminal
JP2758103B2 (ja) アクティブマトリクス基板及びその製造方法
US5506516A (en) Method of inspecting an active matrix substrate
KR100436197B1 (ko) 어레이 기판의 검사 방법
US6781403B2 (en) Liquid crystal display panel for testing line on glass type signal lines
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
US8305542B2 (en) Thin film transistor array substrate with improved test terminals
EP0272506A3 (en) Thin film transistor array for liquid crystal displays allowing in-process testing, testing method, and information entry system comprising such an array
KR20020056621A (ko) 액정표시장치의 테스트 패드
KR20040059670A (ko) 액정표시패널의 검사용 범프 구조
US5473261A (en) Inspection apparatus and method for display device
TW577035B (en) Substrate for a display device, array substrate, inspection circuit, inspection method and method of fabricating liquid crystal cell
US7379040B2 (en) Display device and method for testing the same
KR20010079729A (ko) 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법
KR19980065362A (ko) 박막트랜지스터 액정표시장치의 구동방법.
JPH01100593A (ja) 探針板
JPS62123427A (ja) アクティブマトリックス液晶表示素子
JPH07120694B2 (ja) 液晶表示装置の検査装置及びその検査方法
JP4236720B2 (ja) 液晶電気光学装置
KR101217500B1 (ko) 액정표시장치 및 그 제조방법
JP2558755B2 (ja) 液晶表示パネル用セグメントドライブic
JPH11149092A (ja) 液晶表示装置及びその検査方法
JP2002229056A (ja) 表示装置用電極基板及びその検査方法
JPH0646278B2 (ja) 液晶表示装置
JPH0519281A (ja) マトリクス型表示パネル形成用の基板